-
TECHNISCHES GEBIET
-
Ausführungsformen der vorliegenden Erfindung betreffen eine Vorrichtung, die auf dem Gebiet der Analog-Digital-Wandlung verwendet werden kann.
-
HINTERGRUND
-
Aus [
US 2010/0097259 A1 ] ist ein System zur Überwachung von Patientensignalen bekannt. [
US 2005/0057380 A1 ] betrifft die Abtastung analoger Signale. Aus [
US 2004/0167733 A1 ] ist bekannt, mehrere zueinander asynchrone Eingangssignale abzutasten.
-
Analog-Digital-Wandler (ADWs) wandeln analoge Signale in digitale Signale um. Seit vielen Jahren sind unzählige Ausführungsformen bekannt, so dass keine nähere Erläuterung erforderlich ist. Verschiedene Arten von Messungen, zum Beispiel „Burst-Wandlung“ (d. h. verschiedene Messungen innerhalb einer kurzen Zeitspanne, zum Beispiel 100 ns, logarithmische Verteilung von Messungen usw.) werden durch vorhandene ADWs nicht ohne verschiedene Zeitnehmereinheiten unterstützt, die speziell synchronisiert werden müssen. Leistungswandlungstopologien wie Solarinverter, Schaltmodus-Stromversorgungen (SMSV) oder Gleichstrom-Gleichstrom-Wandler arbeiten mit Betriebsfrequenzen im hohen Megahertzbereich (bis beispielsweise 30 MHz), was die Notwendigkeit schnellerer Wandlungssequenzen zur Folge hat.
-
KURZDARSTELLUNG DER ERFINDUNG
-
Eine erste Ausführungsform betrifft ein Analog-Digital-Wandlungssystem, das mindestens zwei Analog-Digital-Wandlungseinheiten zum Empfangen mehrerer analoger Signale und zum Umwandeln der analogen Signale in digitale Signale umfasst. Das System umfasst des Weiteren eine Verzögerungseinheit, die mindestens einen Verzögerungsschaltkreis umfasst, wobei das Analog-Digital-Wandlungssystem dafür konfiguriert ist, Auslösesignale zu den Analog-Digital-Wandlungseinheiten zu übertragen, wobei mindestens eines der Auslösesignale über den mindestens einen Verzögerungsschaltkreis verzögert wird, wobei die Auslösesignale in einer unbeweglichen oder flexiblen Weise eingestellt und/oder justiert werden.
-
Die Analog-Digital-Wandlungseinheit kann als ein Kernel implementiert und/oder bezeichnet werden.
-
Eine zweite Ausführungsform betrifft einen Analog-Digital-Wandler, der mindestens zwei Analog-Digital-Wandlungseinheiten zum Empfangen mehrerer analoger Signale und zum Umwandeln der analogen Signale in digitale Signale umfasst. Der Wandler umfasst des Weiteren eine Verzögerungseinheit, die mindestens einen Verzögerungsschaltkreis umfasst. Die Verzögerungseinheit ist dafür konfiguriert ist, die Analog-Digital-Wandlungseinheiten über den mindestens einen Verzögerungsschaltkreis asynchron auszulösen, wobei die Auslösesignale in einer unbeweglichen oder flexiblen Weise eingestellt und/oder justiert werden.
-
Eine dritte Ausführungsform betrifft ein Analog-Digital-Wandlungssystem, das mehrere Analog-Digital-Wandlungseinheiten zum Empfangen mehrerer analoger Signale und zum Umwandeln der analogen Signale in digitale Signale umfasst. Das System umfasst des Weiteren eine Verzögerungseinheit, die mehrere Verzögerungsschaltkreise umfasst. Das Analog-Digital-Wandlungssystem ist dafür konfiguriert, aufeinanderfolgend Auslösesignale an jede der Analog-Digital-Wandlungseinheiten zu übertragen, wobei eine Verzögerung zwischen dem Übertragen der Auslösesignale über die Verzögerungsschaltkreise der Verzögerungseinheit justiert werden kann, wobei die Auslösesignale in einer unbeweglichen oder flexiblen Weise eingestellt und/oder justiert werden.
-
Eine vierte Ausführungsform betrifft einen Microcontroller, der mindestens einen Analog-Digital-Wandler, wie im vorliegenden Text beschrieben, umfasst.
-
Eine fünfte Ausführungsform betrifft ein Verfahren zum Umwandeln analoger Signale in digitale Signale, das umfasst, mehrere analoge Signale in digitale Signale auf der Grundlage von Auslösesignalen umzuwandeln, die nacheinander in mehrere Analog-Digital-Wandlungseinheiten eingespeist werden, wobei die Auslösesignale durch eine Verzögerungseinheit über Verzögerungsschaltkreise zugeführt werden, wobei die Auslösesignale in einer unbeweglichen oder flexiblen Weise eingestellt und/oder justiert werden.
-
Figurenliste
-
Es werden Ausführungsformen mit Bezug auf die Zeichnungen gezeigt und veranschaulicht. Die Zeichnungen dienen der Veranschaulichung der Grundprinzipien, so dass nur Aspekte, die für das Verständnis der Grundprinzipien erforderlich sind, veranschaulicht werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Funktionsmerkmale.
- 1 zeigt ein Schaubild, das mehrere Kernel eines ADW und eine separate Verzögerungseinheit umfasst, die Auslösesignale in mindestens einen Abschnitt des Kernels einspeist;
- 2 zeigt ein Schaubild einer beispielhaften Implementierung einer Verzögerungseinheit, die Auslösesignale in mehrere Kernel einspeist;
- 3 zeigt eine Wandlung oder Abtastung ohne eine Verzögerung, d. h. ohne die im vorliegenden Text vorgestellte Lösung, für Vergleichszwecke;
- 4 zeigt eine beispielhafte Wandlungssequenz mit verschiedenen Verzögerungen gemäß dem im vorliegenden Text dargelegten Konzept;
- 5 zeigt ein beispielhaftes Blockschaubild mit einem Sensor, der mit mehreren Kerneln eines ADW innerhalb eines Microcontrollers verbunden ist;
- 6 zeigt ein Zeitsteuerungsdiagramm, das eine Burst-Wandlung, die durch die Anordnung von 5 vorgenommen wird, bildlich darstellt;
- 7 zeigt ein beispielhaftes Blockschaubild mit vier Sensoren, die mit mehreren Kerneln eines ADW innerhalb eines Microcontrollers verbunden sind;
- 8 zeigt ein Zeitsteuerungsdiagramm, das eine Wandlung von Messungen, die durch die vier Sensoren gemäß der Anordnung von 7 ausgeführt werden, bildlich darstellt;
- 9 zeigt ein beispielhaftes Kurvendiagramm eines analogen Spannungssignals von logarithmischer Form im zeitlichen Verlauf.
-
DETAILLIERTE BESCHREIBUNG
-
Der Analog-Digital-Wandler (ADW), der noch ausführlicher beschrieben werden wird, kann Teil eines Microcontrollers sein. Es wird jedoch angemerkt, dass die Erfindung nicht auf die Verwendung des hier beschriebenen Wandlers beschränkt ist: Der Microcontroller kann beliebig viele ADW des im vorliegenden Text beschriebenen Typs umfassen, und ADW des im vorliegenden Text beschriebenen Typs können auch außerhalb von Microcontrollern verwendet werden (d. h. in anderen Vorrichtungen oder als separate ADW-Module, die einen oder mehrere ADW umfassen).
-
Eine dargestellte Ausführungsform erlaubt das Abtasten verschiedener Signale in verschiedenen Analog-Digital-Wandlungseinheiten, die im vorliegenden Text als „Kernel“ eines Analog-Digital-Wandlers (ADW) bezeichnet werden. Zum Beispiel können vier verschiedene Signale in vier oder weniger verschiedenen Kemeln abgetastet werden.
-
Eine Verzögerungseinheit kann außerhalb der Kernel - insbesondere innerhalb des, oder separat von dem, ADW - bereitgestellt werden. Die Verzögerungseinheit umfasst Verzögerungselemente, die zum Beispiel innerhalb eines Synchronisations- oder Auslösepfades zu den jeweiligen Kerneln hinzugefügt werden. Folglich ist es möglich, eine schnelle Serie mehrerer (zum Beispiel vier im Fall der vier oben angesprochenen Signale) aufeinanderfolgender Wandlungen innerhalb eines Zeitrahmens (auch als ein Zeitfenster bezeichnet) auszuführen. Vorteilhafterweise kann diese Wandlung in einer flexiblen Weise konfigurierbar sein, und sie bietet eine sehr schnelle Wandlungsfähigkeit. Dank ihrer Konfigurierbarkeit kann die Verteilung von Messungen innerhalb des Zeitrahmens, zum Beispiel aus einer logarithmischen oder exponentiellen Zeitskala, justiert werden.
-
Diese Vorgehensweise erlaubt neue Möglichkeiten und Anwendungen unter Nutzung verschiedener Arten von Messungen in einer schnellen und/oder konfigurierbaren Weise.
-
Es wird angemerkt, dass die Verwendung von vier verschiedenen Kerneln und/oder vier Signalen nur eine von vielen Ausführungsformen ist, um die im vorliegenden Text vorgestellte Vorgehensweise zu veranschaulichen. Die Verzögerungseinheit kann mehrere Stufen umfassen, die eine unterschiedliche Anzahl von Verzögerungen und somit von Auslösern und/oder Messungen insbesondere innerhalb des Zeitrahmens erlauben. Im Grunde können durch Bereitstellen der Verzögerungseinheit (vorteilhafterweise separat von mindestens zwei Kerneln) kleine und konfigurierbare Verzögerungsbeträge zwischen verschiedenen Auslösesignalen generiert werden. Die (mindestens teilweise) verzögerten Auslösesignale werden zum Beispiel in die Kernel des Analog-Digital-Wandlers eingespeist. Durch Justieren der Verzögerung dieser Auslöser kann der Zeitpunkt, wann jeder Kernel eine Messung ausführen soll, flexibel justiert - zum Beispiel vorkonfiguriert - werden. Eine solche Konfiguration kann ein Funktionsmerkmal des ADW und/oder des Microcontrollers, der mindestens einen ADW umfasst, sein.
-
1 zeigt ein Schaubild, das mehrere Kernel 101 bis 104 eines ADW 100 umfasst. In dieser Ausführungsform ist der Kernel 101 ein ADW-Masterkernel, und die Kernel 102 bis 104 sind ADW-Slave-Kernel. Jeder Kernel 101 bis 104 hat zum Beispiel acht analoge Eingangskanäle (als „ch0“ bis „ch7“ bezeichnet) und einen Auslösereingang 105 bis 108. Über den Auslösereingang 105 bis 108 wird eine Wandlung einer Messung für die Kernel 101 bis 104 initialisiert, d. h. auf der Grundlage eines Auslösesignal, das an den Auslösereingang 105 bis 108 angelegt wird. Der jeweilige Kernel 101 bis 104 führt dann eine Analog-Digital-Wandlung aus und stellt das Ergebnis einer solchen Wandlung beispielsweise über ein Ausgaberegister (in 1 nicht gezeigt) bereit.
-
Der ADW 100 umfasst des Weiteren eine Verzögerungseinheit 109, die separate von den Kerneln 101 bis 104 angeordnet ist. Die Verzögerungseinheit 109 umfasst mehrere Verzögerungsschaltkreise 110, 111, 112 und 121, die über eine Verzögerungssteuerung 113, 114, 115 und 120 (die zum Beispiel über eine Verzögerungssteuereinheit, die in 1 nicht gezeigt ist, angewendet wird) justiert werden können. Außerdem könnten die Verzögerungsschaltkreise 110, 111, 112 und 121 jeweils übersprungen werden (was durch eine Verbindung 116 bis 119 angedeutet ist, die durch die Verzögerungseinheit 109 gesteuert werden könnte).
-
Es wird angemerkt, dass die Verzögerungseinheit 109 ebenfalls außerhalb des ADW angeordnet werden kann.
-
Ein Ausgang des Verzögerungsschaltkreises 121 und ein Auslösesignal 123 werden in eine Logikeinheit 122 eingespeist, die ein Kombinieren und/oder Maskieren der zwei Eingangssignale erlaubt und ein Auslösesignal 105 an den Kernel 101 und zu dem Verzögerungsschaltkreis 110 sendet. Der Ausgang des Verzögerungsschaltkreises 110 gibt ein Auslösesignal 106 an den Kernel 102 und an den Verzögerungsschaltkreis 111 aus. Der Ausgang des Verzögerungsschaltkreises 111 speist ein Auslösesignal 107 in den Kernel 103 und in den Verzögerungsschaltkreis 112 ein. Der Ausgang des Verzögerungsschaltkreises 112 wird in den Kernel 104 und in den Verzögerungsschaltkreis 121 eingespeist.
-
Der letzte Auslöser 108 kann über den Verzögerungsschaltkreis 121 (oder direkt) zum Kernel 101 - zur Verkettung und für eine Wiederholung der Sequenz - zurückgekoppelt werden.
-
Als eine Option können elektronische Schalter 124 bis 127 bereitgestellt werden, welche die Auslösersignale 105 bis 108 und die Kernel 101 bis 104 verbinden. Folglich können die Auslösesignale 105 bis 108 für mindestens einen der Kernel 101 bis 104 deaktiviert werden, der aus der Wandlungssequenz ausgeschlossen werden soll. Die Schalter 124 bis 127 können innerhalb oder außerhalb der Verzögerungseinheit 109 angeordnet werden.
-
Folglich stellt die Verzögerungseinheit 109, die sich in einer Ausführungsform außerhalb jedes Kernels 101 bis 104 befindet, verzögerte Auslösesignale 105 bis 108 in einer konfigurierbaren Weise - zum Beispiel vorteilhafterweise als Mehrfache von Taktzyklen - bereit.
-
Der Masterkernel braucht kein fester Kernel zu sein, d. h. alle Kernel können verzögerte Auslöser empfangen. Folglich kann jeder der Kernel als Master- oder Slave-Kernel fungieren. Darum kann die Reihenfolge der Kernel flexibel ausgewählt werden.
-
Außerdem kann jede durch die Verzögerungsschaltkreise 110, 111, 112 und 121 bereitgestellte Verzögerung flexibel konfiguriert werden. Zum Beispiel kann der Betrag der durch die Verzögerungsschaltkreise 110, 111, 112 und 121 herbeigeführten Verzögerung jeweils gleich sein oder kann teilweise verschieden sein.
-
Es kann von Vorteil sein, den Verzögerungsbetrag in Vielfachen eines Taktzyklus zu bestimmen (zum Beispiel einem Vielfachen von 8,33 ns). Die tatsächlich ausgewählten Verzögerungen können in einer Ausführungsform auf einem Sensor und auf Pin-Impedanzen basieren, sowie einer Stromquelle, die den Pin und/oder Sensor lädt, nachdem der Abtastprozess ausgeführt wurde. Die individuelle Einrichtung der Verzögerungsbeträge kann vom konkreten Anwendungsfall abhängen und kann individuell für jeden Implementierungstyp eingestellt werden.
-
2 zeigt ein Schaubild einer beispielhaften Implementierung einer Verzögerungseinheit 209, die Auslösesignale 205 bis 208 in mehrere Kernel 201 bis 204 einspeist. Ein ADW 200 kann die Kernel 201 bis 204 und die Verzögerungseinheit 209 umfassen.
-
Die Verzögerungseinheit 209 umfasst eine Auswahleinheit 216 mit einer Masterkernel-Auswahleinheit 215, mehrere Verzögerungsschaltkreise 210 bis 213 und eine Verzögerungssteuereinheit 214. Der Ausgang der Verzögerungsschaltkreise 210 bis 213 wird als Auslösesignale 205 bis 208 (auch als „Trigger0“ bis „Trigger3“ bezeichnet) jeweils in die Kernel 201 bis 204 übertragen.
-
Die Verzögerungssteuereinheit 214 kann Aktivierungssignale zu elektronischen Schaltern 217 bis 220 übertragen, die dafür verwendet werden können, Auslösesignale zu umgehen, die sonst zu mindestens einem der Kernel 201 bis 204 übertragen werden. Die Schalter 217 bis 220 können optional implementiert werden.
-
Es ist auch eine Option, die Konfiguration der Auswahleinheit 216 während der Laufzeit zu ändern. Zum Beispiel könnte der erste anfängliche Auslöser TR0 sein, dann wechselt die Auswahleinheit 216 zu TR1 als anfänglichem Auslöser, dann zu TR2, dann zu TR3 und dann wieder zu TR0, usw. Natürlich ist die Reihenfolge nur ein Beispiel, und es könnten entsprechend verschiedene Abfolgen verwendet werden.
-
Der Kernel 201 (auch als „ADC KERNEL0“ oder „MASTER“-Kernel bezeichnet) erhält das Auslösesignal 205 „Trigger0“ von der Verzögerungseinheit 209 und speist ein Signal TR0 in die Auswahleinheit 216 ein. Der Kernel 202 (auch als „ADC KERNEL1“ oder „SLAVE0“-Kernel bezeichnet) erhält das Auslösesignal 206 „Trigger1“ von der Verzögerungseinheit 209 und speist ein Signal TR1 in die Auswahleinheit 216 ein. Der Kernel 203 (auch als „ADC KERNEL2“ oder „SLAVE1“-Kernel bezeichnet) erhält das Auslösesignal 207 „Trigger2“ von der Verzögerungseinheit 209 und speist ein Signal TR2 in die Auswahleinheit 216 ein. Der Kernel 204 (auch als „ADC KERNEL3“ oder „SLAVE2“-Kernel bezeichnet) erhält das Auslösesignal 208 „Trigger1“ von der Verzögerungseinheit 209 und speist ein Signal TR3 in die Auswahleinheit 216 ein.
-
Jedes der Signale TR0 bis TR3 kann durch die Auswahleinheit 216 dafür verwendet werden, es als ein anfängliches Auslösesignal abzubilden, das zu einem der Kernel 201 bis 204 übertragen wird, und dann die übrigen Kernel entsprechend auf der Grundlage der Verzögerungen nach diesem anfänglichen Auslösesignal auszuwählen. Gemäß dem in 2 gezeigten Beispiel ist das Signal TR0 das anfängliche Auslösesignal (auch als Master-Signal bezeichnet) für den Kernel 201. Das Auslösesignal „Trigger0“ von dem Verzögerungsschaltkreis 210 ist ein Auslösesignal ohne Verzögerung, d. h. die Verzögerungseinheit wird für den Masterkernel 201 umgangen. Folglich wird das Signal TR0 als das anfängliche Auslösesignal verwendet; der erste Kernel, der über das Signal 205 auf der Grundlage des anfänglichen Auslösesignals auszulösen ist, ist der Kernel 201 ohne Verzögerung. Als nächstes wird der Kernel 202 nach einer durch den Verzögerungsschaltkreis 211 eingestellten Verzögerung über das Signal 206 ausgelöst. Dann wird der Kernel 203 nach einer durch den Verzögerungsschaltkreis 212 eingestellten Verzögerung über das Signal 207 ausgelöst, und zum Schluss wird der Kernel 204 über das durch den Verzögerungsschaltkreis 213 eingestellte Signal 208 ausgelöst. Danach kann ein neuer Burst-Wandlungszyklus gestartet werden. Burst-Wandlungen können hintereinander verkettet werden, indem der letzte Auslöser als erster Auslösereingang verwendet wird.
-
Es ist auch eine Option, die Verzögerungseinheiten in einer solchen Weise zu konfigurieren, dass alle Kernel gleichzeitig oder im Wesentlichen gleichzeitig umwandeln. Folglich braucht das Auslösesignal Trigger2 (aufgrund der variierenden Verzögerungsbeträge) nicht auf das Auslösesignal Trigger1 zu folgen. Zum Beispiel können in einer Ausführungsform alle Kernel gleichzeitig starten. In einer anderen Ausführungsform braucht gar kein Auslösesignal generiert zu werden (es kann übersprungen werden), und in einer weiteren Ausführungsform kann zum Beispiel das Auslösesignal Trigger2 vor dem Auslösesignal Trigger1 ausgegeben werden, so dass die Umwandlung des Kernels 203 vor dem Kernel 202 begonnen wird. Außerdem könnten Aspekte dieser Ausführungsformen in einem besonderen Nutzungsfall kombiniert werden.
-
3 zeigt eine Wandlungssequenz ohne Verzögerung, d. h. ohne die im vorliegenden Text vorgestellte Lösung, für Vergleichszwecke. Die Auslösesignale 301 lösen den Masterkernel sowie die anderen Kernel KERNEL 1 bis KERNEL3 parallel aus. Ein analoger Kanal - zum Beispiel Kanal 2 „ch2“ - wird in ein digitales Signal umgewandelt, wobei die Umwandlung verarbeitet wird, bevor die Leerlaufzeit für jeden der Kernel erreicht ist.
-
4 zeigt eine beispielhafte Wandlungssequenz mit verschiedenen Verzögerungen gemäß dem im vorliegenden Text dargelegten Konzept. KERNEL0 entspricht dem Kernel 201, und KERNEL1 bis KERNEL3 entsprechen Kernel 202 bis 204, wie in 2 gezeigt.
-
Der Auslöser 401 entspricht dem Auslösesignal 205 „Trigger0“, das in den KERNELO 201 eingespeist wird (ohne dass eine Verzögerung durch den Verzögerungsschaltkreis 210 hervorgerufen wird). KERNEL1 202 wird mit einer Verzögerung 402 ausgelöst, die durch den Verzögerungsschaltkreis 211 hervorgerufen wird, der das verzögerte Signal Trigger1 206 ausgibt. Dementsprechend wird KERNEL2 203 mit einer Verzögerung 403 ausgelöst, die durch den Verzögerungsschaltkreis 212 hervorgerufen wird, der das verzögerte Signal Trigger2 207 ausgibt. Zum Schluss wird KERNEL3 204 mit einer Verzögerung 404 ausgelöst, die durch den Verzögerungsschaltkreis 213 hervorgerufen wird, der das verzögerte Signal Trigger3 208 ausgibt.
-
AUSFÜHRUNGSBEISPIEL: BURST-MESSUNG EINES SIGNALS
-
Die dargestellte Lösung erlaubt die Nutzung von Kanälen eines ADW in einer flexiblen Weise. Gemäß dem in 5 gezeigten Ausführungsbeispiel ist ein Sensor 501 mit zwei Pins 508 und 509 eines Microcontrollers 502 verbunden. Der Microcontroller 502 umfasst einen ADW 503 mit vier Kerneln 504 bis 507. Pin 508 ist mit den Kerneln 504, 505 verbunden, und Pin 509 ist mit den Kerneln 506, 507 verbunden.
-
6 zeigt ein Zeitsteuerungsdiagramm, das bildlich eine Burst-Wandlung darstellt, die durch die Anordnung von 5 ausgeführt wird. Der Sensor 501 speist eine Sensorspannung 606 in den Microcontroller 502 ein. Auf der Grundlage eines Auslösesignals 601 wandeln die Kernel 504 bis 507 anschließend die analogen Messungen 602 bis 605 in digitale Signale um. Dies kann nach dem Auslösesignal 601 innerhalb eines Zeitrahmens von zum Beispiel 100 ns erreicht werden. In dem in 6 gezeigten Beispiel können die Verzögerungen zwischen den Umwandlungen (im Wesentlichen) zeitlich gleichmäßig eingestellt werden.
-
Ein solches Szenario kann in Leistungswandlern zum Beispiel auf dem Gebiet der Motorsteuerungsalgorithmen verwendet werden.
-
Durch Verwenden einer Burst-Wandlung, d. h. anschließender Messungen analoger Signale in einem sehr kurzen Zeitraum, kann eine gute Reproduktion des analogen Signals 606 sichergestellt werden, und somit kann eine exakte Steuerschleife auf der Grundlage solcher Abtastungen des analogen Signals 606 bereitgestellt werden.
-
Zum Beispiel können die digitalen Darstellungen der analogen Messungen 602 bis 605 zum Generieren eines Mittelungswertes (zusätzlich zu anderen Filterungsmitteln) anhand dieser Messungen verwendet werden, insbesondere für zusätzliche Rauschunterdrückungszwecke.
-
In einem speziellen Nutzungsfall könnte ein Auslösesignal beispielsweise durch eine Zeitnehmereinheit ausgegeben werden. In einigen Szenarios kann es von Vorteil sein, vor der Abtastung des Signals eine gewisse Verzögerung einzufügen. Ein Grund dafür könnte ein Sensor sein, der ein paar Mikrosekunden braucht, um Signale auszugeben, die zur Abtastung geeignet sind. Darum könnte ein erster Kernel so konfiguriert werden, dass er das Signal nicht wandelt, sondern es könnte ein erster Verzögerungsschaltkreis verwendet werden, um den Verzögerungsbetrag zu erzeugen, der nötig ist, damit sich der Sensor auf einen stabilen Zustand einschwingen kann. Zusätzlich oder als eine Alternative könnte ein Verzögerungsschaltkreis auch für das anfängliche Auslösesignal vorhanden sein; dieser Verzögerungsschaltkreis kann in anderen Fällen auf null gesetzt oder kurzgeschlossen (übersprungen) werden, aber für dieses beispielhafte Szenario kann er auf einen anderen Wert als null eingestellt werden, um dem Sensor Zeit zum Einschwingen zu geben.
-
AUSFÜHRUNGSBEISPIEL: MESSUNG ÜBER VIER SENSOREN INNERHALB
-
EINES KURZEN ZEITFENSTERS
-
7 zeigt ein beispielhaftes Blockschaubild mit vier Sensoren 703 bis 706, die mit Kemeln 707 bis 710 eines ADW 702 innerhalb eines Microcontrollers 701 verbunden sind.
-
8 zeigt ein Zeitsteuerungsdiagramm, das eine Wandlung von Messungen durch die vier Sensoren 703 bis 706 gemäß der Anordnung von 7 bildlich darstellt. Der Sensor 703 gibt ein analoges Spannungssignal 801 aus, der Sensor 704 gibt ein analoges Spannungssignal 802 aus, der Sensor 705 gibt ein analoges Spannungssignal 803 aus, und der Sensor 706 gibt ein analoges Spannungssignal 804 aus.
-
Auf der Grundlage eines Auslösesignals 805 führt der Kernel 707 eine Wandlung der Messung 809 aus. Nach einer Verzögerung 806 veranlasst ein Auslösesignal 813 den Kernel 708, eine Wandlung der Messung 810 auszuführen. Nach einer Verzögerung 807 veranlasst ein Auslösesignal 814 den Kernel 709, eine Wandlung der Messung 811 auszuführen, und nach einer Verzögerung 808 veranlasst ein Auslösesignal 815 den Kernel 710, eine Wandlung der Messung 812 auszuführen.
-
Die Wandlungen der Messungen 809 bis 812 von den verschiedenen Sensoren 703 bis 706 können innerhalb eines Zeitfensters von beispielsweise 100 ns ausgeführt werden. Die Verzögerung zwischen den Wandlungen kann konstant oder variabel sein. In einer Ausführungsform kann die Verzögerung 25 ns betragen.
-
Als eine beispielhafte Ausführungsform können die Kernel 707 und 709 auf der gleichen Kernel-Hardware basieren; das gleiche kann für die Kernel 708 und 710 gelten. Alternativ können die Kernel in separaten Hardware-Abschnitten implementiert werden.
-
Die Lösung kann vorteilhaft in Kombination mit Anwendungen verwendet werden, die zum Beispiel eine Kompensation einer Verzögerung oder Phasenverschiebung verlangen, insbesondere auf der Grundlage einer Messungsverzögerung. Somit kann auf der Grundlage der vorgeschlagenen Lösung ein nützliches und effizientes Hilfsmittel zur Kalibrierung implementiert werden.
-
AUSFÜHRUNGSBEISPIEL: LOGARITHMISCHE ODER EXPONENTIELLE
-
WANDLUNGS SEQUENZ
-
Wie angedeutet, können die Verzögerungsbeträge für das Ausgeben von Auslösesignalen, die den oder die jeweiligen Kernel veranlassen, Wandlungen auszuführen, in einer unbeweglichen oder flexiblen Weise eingestellt und/oder justiert werden.
-
9 zeigt ein beispielhaftes Kurvendiagramm eines analogen Spannungssignals 905 von logarithmischer Form im zeitlichen Verlauf. Auf der Grundlage eines Auslösesignals 901 wird eine erste Wandlung der Messung K0 ausgeführt. Nach einer Verzögerung 902 wird eine nächste Wandlung der Messung K1 ausgeführt und nachdem einen anschließenden Verzögerung 903 eine Wandlung der Messung K2 wird ausgeführt. Als nächstes wird nach einer Verzögerung 904 eine Wandlung der Messung K3 ausgeführt. Die Verzögerungsbeträge nehmen in dieser Ausführungsform exponentiell von der Verzögerung 902 in Richtung der Verzögerung 904 zu.
-
Natürlich können die Verzögerungen entsprechend einem speziellen Nutzungsfallszenario flexibel justiert werden, zum Beispiel linear, logarithmisch oder auf der Grundlage eines zuvor festgelegten Wertes oder irgendeiner Art von Verteilung oder Funktion.
-
Solche flexibel justierten oder justierbaren Verzögerungen können während der Anlaufphasen von Maschinen oder Leistungswandlern und/oder für Sensorkalibrierungszwecke verwendet werden. Diese Lösung ist besonders nützlich, da der Vorteil einer solchen Messungsverteilung mit der Anzahl von Kerneln zunimmt, die in dem ADW verfügbar sind, weil mehr Wandlungen ausgeführt werden können und so eine bessere Nachführung des Signals erreicht werden kann. Zum Beispiel könnte der „letzte“ Auslöser zurückgekoppelt werden, um die Schleife zu schließen, was zu einer Sequenzierungs- oder Abtastlösung mit einer speziellen Form führt, die von einem speziellen Auslösesignal unabhängig ist.
-
Obgleich verschiedene beispielhafte Ausführungsformen der Erfindung offenbart wurden, ist dem Fachmann klar, dass verschiedene Änderungen und Modifizierungen vorgenommen werden können, mit denen einige der Vorteile der Erfindung realisiert werden können, ohne vom Geist und Geltungsbereich der Erfindung abzuweichen. Dem Durchschnittsfachmann leuchtet ein, dass andere Komponenten, die die gleichen Funktionen erfüllen, zweckmäßig an die Stelle der ursprünglichen Komponenten treten können. Es ist anzumerken, dass Merkmale, die mit Bezug auf eine konkrete Figur erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, selbst in Fällen, in denen dies nicht ausdrücklich erwähnt wurde. Des Weiteren können die erfindungsgemäßen Verfahren entweder in reinen Software-Implementierungen, die mit den entsprechenden Prozessor-Instruktionen arbeiten, oder in Hybrid-Implementierungen, die mit einer Kombination von Hardware-Logik und Software-Logik arbeiten, erreicht werden, um zu den gleichen Ergebnissen zu gelangen. Es ist beabsichtigt, dass solche Modifizierungen an dem erfinderischen Konzept ebenfalls in den Schutzumfang der beiliegenden Ansprüche fallen.
