-
HINTERGRUND DER ERFINDUNG
-
Ausführungsformen der vorliegenden Erfindung betreffen Analog-Digital-Wandlung, insbesondere ein Verfahren zum Anfordern einer Analog-Digital-Wandlung sowie eine Einrichtung, die ein Abtast-Halte-Modul aufweist.
-
Analog-Digital-Wandler (ADWs) werden weitverbreitet genutzt, um analoge Eingangssignale zur weiteren Behandlung in ein numerisches Datenformat zu wandeln. Üblicherweise sind ADWs in der Lage, mehrere Kanäle zu unterstützen, d.h. mehrere Eingangssignale können in einem gegebenen Zeitrahmen von einem ADW gewandelt werden.
-
Ein Konflikt bzw. eine Kollision kann auftreten, wenn mehrere Wandlungsanforderungen zur selben Zeit bei dem ADW auftreten. Die US-Patentschriften
US 6,507,298 B1 und
US 6,653,963B1 offenbaren ein ADW-System, das einen Arbiter aufweist. Der Arbiter prüft, ob Anforderungen nach einer Wandlung von Eingangssignalen oder entsprechenden Kanälen vorliegen, und steuert die Abfolge von Wandlungen, wenn gleichzeitig mehr als eine anhängige Anforderung vorhanden ist.
-
Die gesamte zeitliche Steuerung bekannter ADW-Systeme wird durch die Zeit beschränkt, die für die tatsächliche Analog-Digital-Wandlung benötigt wird.
-
KURZDARSTELLUNG
-
Eine erste Ausführungsform betrifft ein Verfahren, das die folgenden Schritte umfasst: Empfangen von Abtasttriggerinformationen zum Auslösen einer Abtastung, die von einer Abtast-Halte-Stufe durchgeführt wird, die derart konfiguriert ist, dass sie eine abgetastete Ausgabe erzeugt, und Empfangen von Statusinformationen, um zu bestimmen, ob ein entsprechender Analog-Digital-Wandler zum Wandeln der abgetasteten Ausgabe bereit ist. Wenn die Statusinformationen anzeigen, dass der entsprechende Analog-Digital-Wandler zum Wandeln der abgetasteten Ausgabe bereit ist, umfasst das Verfahren weitere Schritte: Abtasten einer analogen Eingabe durch die Abtast-Halte-Stufe während einer Abtastzeit und, wenn die Abtastung vordefinierte Abtastkriterien erfüllt, Anfordern einer Wandlung, die von dem Analog-Digital-Wandler durchgeführt wird.
-
Eine zweite Ausführungsform betrifft eine Einrichtung, die ein erstes Abtast-Halte-Modul zum Bereitstellen einer ersten abgetasteten Ausgabe umfasst, die von einem Analog-Digital-Wandler gewandelt werden soll. Das erste Abtast-Halte-Modul umfasst eine erste Abtaststeuerschaltung, die derart konfiguriert ist, dass sie eine erste Triggerinformation zum Auslösen einer Abtastung einer ersten analogen Eingabe empfängt, und ferner derart konfiguriert ist, dass sie eine erste Kollisionserkennungsinformation von dem Analog-Digital-Wandler empfängt, um eine Kollision zu erkennen. Das erste Abtast-Halte-Modul umfasst ferner eine erste Abtast-Halte-Stufe, die mit der ersten Abtaststeuerschaltung verbunden und derart konfiguriert ist, dass sie die erste analoge Eingabe nur dann abtastet, wenn keine Kollision von der ersten Abtaststeuerschaltung erkannt wurde, wobei die erste Abtaststeuerschaltung ferner derart konfiguriert ist, dass sie vordefinierte erste Abtastkriterien prüft und nur dann eine erste Wandlungsanforderung an den Analog-Digital-Wandler ausgibt, wenn die vordefinierten ersten Abtastkriterien erfüllt sind.
-
Figurenliste
-
Ausführungsformen werden mit Bezug auf die Zeichnungen gezeigt und veranschaulicht. Die Zeichnungen dienen dazu, das grundlegende Prinzip zu veranschaulichen, sodass nur Aspekte veranschaulicht sind, die zum Verstehen des grundlegenden Prinzips benötigt werden. Die Zeichnungen sind nicht maßstabsgerecht.
- 1 zeigt ein bekanntes Analog-Digital-Wandlungssystem.
- 2 zeigt ein weiteres bekanntes Analog-Digital-Wandlungssystem.
- 3 zeigt ein Beispiel eines Zeitablaufdiagramms üblicher Steuersignale zum Steuern eines bekannten Analog-Digital-Wandlers.
- 4 zeigt als ein Anwendungsbeispiel ein Schaltnetzteil, bei dem ein bekanntes Analog-Digital-Wandlungssystem genutzt wird.
- 5 zeigt ein vereinfachtes Realisierungsbeispiel für eine Abtast-Halte-Stufe.
- 6 zeigt eine Einrichtung gemäß einer Ausführungsform.
- 7 zeigt eine weitere Ausführungsform, die einen Analog-Digital-Wandler aufweist.
- 8 zeigt ein Anwendungsbeispiel, bei dem eine Analog-Digital-Wandlung von drei analogen Eingangssignalen angewendet wird, die zur selben Zeit gewandelt werden müssen.
- 9 zeigt eine weitere Ausführungsform, die mehrere Abtast-Halte-Module aufweist.
- 10 zeigt ein Zeitablaufdiagramm, das ein Nichtkollisionsbeispiel von Steuersignalen veranschaulicht, die mit einem bekannten Analog-Digital-Wandler zum Wandeln von zwei Eingangssignalen verwendet werden.
- 11 zeigt ein Zeitablaufdiagramm, das ein Arbitrierungsbeispiel von Steuersignalen veranschaulicht, die mit einem bekannten Analog-Digital-Wandler zum Wandeln von zwei Eingangssignalen verwendet werden.
- 12 zeigt ein Zeitablaufdiagramm gemäß einer Ausführungsform.
- 13 zeigt ein weiteres Zeitablaufdiagramm gemäß einer weiteren Ausführungsform.
- 14 zeigt ein Blockschaltbild gemäß einer Ausführungsform, das zwei Abtast-Halte-Module und einen Analog-Digital-Wandler aufweist.
- 15 zeigt ein weiteres Blockschaltbild gemäß einer Ausführungsform, das zwei Abtast-Halte-Module und einen Analog-Digital-Wandler aufweist.
- 16 zeigt ein Zeitablaufdiagramm, das richtige und zu kurze Abtastphasen veranschaulicht.
- 17 ein zeigt ein Zeitablaufdiagramm, das eine Wandlungsanforderung ohne Analog-Digital-Wandlung veranschaulicht.
- 18 zeigt einen Prozessablauf eines Verfahrens zum Erzeugen eines Wandlungsanforderungssignals gemäß verschiedenen Ausführungsformen.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Die beschriebenen und erörterten Ausführungsformen sind lediglich veranschaulichend für spezielle Arten, die Offenbarung zu realisieren und anzuwenden, und sollten nicht als den Schutzbereich einschränkend verstanden werden.
-
Es gibt unterschiedliche Arten von ADWs, die in Abhängigkeit von ihren Eigenschaften verwendet werden können. Auf dem SAR-Prinzip (SAR = Successive Approximation Register) beruhende ADWs können eine Abtast-Halte-Schaltung zum Erfassen der Eingangsspannung, ein Successive-Approximation-Register, einen Digital-AnalogWandler (DAW) und einen Komparator umfassen. Herkömmliche SAR-ADWs werden derart realisiert, dass sie dieselbe Zeitsteuerung für die Abtast-Halte-Stufe und für die Analog-Digital-Wandlungsstufe aufweisen. Bei SAR-ADW-Realisierungen kann zum Beispiel eine kapazitive Anordnung für die Wandlung verwendet werden. Diese kapazitive Anordnung verhält sich wie eine Abtast-Halte-Schaltung, die auf den Pegel des Eingangsspannungssignals (Abtastphase) geladen werden muss, bevor die Wandlungsphase beginnen kann.
-
Ein SAR-ADW kann zum Beispiel mehrere Eingaben durch Verwenden eines Eingangsmultiplexers unterstützen, der ein Eingangssignal oder einen entsprechenden Kanal aus einer Gruppe potenzieller Eingangssignale auswählt. Durch die US-Patentschrift
US 7,492,298B2 wird eine Struktur offenbart, die einen Eingangsmultiplexer aufweist, um ein in einer kapazitiven Anordnung abgetastetes Eingangssignal zum Wandeln auszuwählen.
-
Als ein Beispiel zeigt 1 ein Blockschaltbild eines Analog-Digital-Wandlungssystems. Ein analoges Eingangssignal IN wird von einem Abtast-Halte-Modul (Sample and Hold Module, S-H) 101 empfangen, das ein abgetastetes Ausgangssignal SIN durch Abtasten des analogen Eingangssignals IN während einer Abtastzeit erzeugt. Die Abtastzeit sollte lang genug sein, um sicherzustellen, dass der abgetastete Wert SIN das Eingangssignal IN ausreichend genau darstellt. Wenn die Eingangsabtastzeit zu kurz ist, kann die Differenz zwischen dem abgetasteten Wert SIN und dem Eingangswert am Ende der Abtastzeit zu groß für eine weitere Verarbeitung sein.
-
Das Abtast-Halte-Modul (S-H) 101 kann von einer Anforderungseinheit über ein dediziertes Steuersignal SMP gesteuert werden. Die Anforderungseinheit kann ein Zeitgebermodul sein. Das Steuersignal SMP kann als ein Abtastanforderungssignal fungieren und kann während einer entsprechenden Abtastzeit aktiv, d.h., auf eine logische 0 oder 1 gesetzt sein.
-
Die Anforderungseinheit stellt ferner ein Wandlungsanforderungssignal REQ an den Analog-Digital-Wandler (ADW) 150 bereit. Das Wandlungsanforderungssignal REQ wird von einer ADW-Steuerschaltung 152 empfangen, die Teil des ADW 150 ist, und die die tatsächliche Wandlung steuert, die von einem Analog-Digital-Wandlungsmodul (ADWM) 151 durchgeführt wird, das einen Teil des Analog-Digital-Wandlers (ADW) 150 bildet.
-
Das abgetastete Ausgangssignal SIN, das von dem Abtast-Halte-Modul 101 erzeugt wird, wird von dem Analog-Digital-Wandlungsmodul 151 empfangen. Die ADW-Steuerschaltung 152 und das ADW-Wandlungsmodul 151 können durch dedizierte Steuersignale verbunden sein, zum Beispiel die Signale Wandlungsstart (Start Of Conversion, SOC) und Wandlungsende (End Of Conversion, EOC).
-
Im normalen Betriebsmodus wird eine Analog-Digital-Wandlung von der Anforderungseinheit angefordert. Die Anforderung kann in ein Abtastanforderungssignal SMP und ein Wandlungsanforderungssignal REQ aufgeteilt werden. Die ADW-Steuerschaltung 152 empfängt das Wandlungsanforderungssignal und prüft, ob das ADW-Wandlungsmodul 151 zur Verfügung steht, d.h. nicht mit einer anderen vonstattengehenden Analog-Digital-Wandlung beschäftigt ist.
-
In dem Fall, dass das ADW-Wandlungsmodul 151 anzeigt, dass keine Kollision vorliegt, d.h. keine andere Wandlung vonstattengeht, kann die ADW-Steuerschaltung 152 das SOC-Signal aktivieren. Als Folge davon liest das ADW-Wandlungsmodul 151 das abgetastete Ausgangssignal SIN und wandelt es in einen numerischen Ausgangswert SOUT. Wenn die Analog-Digital-Wandlung fertiggestellt ist, kann das ADWM 151 das EOC-Signal aktivieren.
-
2 zeigt ein weiteres bekanntes beispielhaftes Analog-Digital-Wandlungssystem. Im Gegensatz zu 1 erzeugt die Anforderungseinheit nur das Wandlungsanforderungssignal REQ. Der ADW 250 empfängt das REQ-Signal und erzeugt selbst das Abtastanforderungssignal SMP für das Abtast-Halte-Modul 201. Wenn die Abtastanforderung von dem ADW selbst erzeugt wird, beeinflusst die interne Zeitsteuerung des ADW die Zeitsteuerung der S-H-Stufe. Dies ist in vielen Fällen von Nachteil.
-
Bei verschiedenen Ausführungsformen kann ein ADW-Wandlungskonzept bereitgestellt werden, das unabhängige Zeitsteuerungen einer S-H-Stufe und eines entsprechenden ADW ermöglicht.
-
Bei verschiedenen Ausführungsformen wird ein ADW-System bereitgestellt, das möglicherweise nur eine Analog-Digital-Wandlungsanforderung erzeugt, wenn der entsprechende Abtastprozess richtige Daten erzeugt hat.
-
3 veranschaulicht ein Zeitablaufdiagramm üblicherweise verwendeter Steuersignale, die mit Analog-Digital-Wandlungssystemen in Zusammenhang stehen. Nachdem eine Anforderungseinheit ein Abtasttriggersignal TRG bereitgestellt hat, wird die Abtastung eines zugeordneten analogen Eingangssignals gestartet.
-
Es wird angemerkt, dass der Abtastprozess mit der positiven Flanke des Abtasttriggersignals gestartet wird. Allerdings kann der Abtastprozess auch von der fallenden Flanke des Triggerimpulses gestartet werden.
-
Die Abtastphase wird von dem Signal SMP gesteuert, d.h., die Abtastzeit ist definiert durch die Zeit zwischen der steigenden Flanke von Signal SMP und der fallenden Flanke von SMP. In 3 ist die Abtastzeit durch die schraffierte Fläche bei einem Signal SMP markiert.
-
Es wird angemerkt, dass die Abtastung auch von einer fallenden Flanke von Signal SMP ausgelöst werden kann, und dass die Abtastzeit dann als die Zeit zwischen der fallenden Flanke und der steigenden Flanke von Signal SMP definiert sein kann.
-
Nachdem der Abtastprozess des analogen Eingangssignals fertiggestellt wurde, d.h. zum Beispiel nach der fallenden Flanke von SMP, wird das Wandlungsanforderungssignal REQ aktiviert, was bedeutet, dass das Signal REQ seinen Pegel von einer logischen 0 zu einer logischen 1 ändert. Obwohl eine Aktivierung bei diesem Beispiel durch Ändern des Pegels von 0 auf 1 definiert ist, wird angemerkt, dass REQ auch durch Ändern seines Pegels von 1 auf 0 aktiviert werden kann.
-
Nachdem das Wandlungsanforderungssignal REQ aktiviert wurde, startet das SOC-Steuersignal die tatsächliche Analog-Digital-Wandlung der abgetasteten Eingabe. Die von dem ADW durchgeführte Wandlungsphase wird durch das Besetztsignal BUSY angezeigt, d.h., während das BUSY-Signal aktiv ist, wird die tatsächliche Wandlung vorgenommen. Die von dem ADW benötigte Wandlungszeit kann T sein. Sobald die Wandlung fertiggestellt ist, wird das Ende der Wandlung von dem Signal EOC angezeigt. Nach einer Weile ist das gesamte System bereit, das nächste Abtasttriggersignal TRG zu empfangen und das nächste Eingangssignal abzutasten und zu wandeln.
-
Der ADW 150 kann ein SAR-ADW (successive approximation register ADC) oder ein Sigma-Delta-ADW oder eine beliebige andere Art von ADW sein. Die Ausgabe des ADWM 151 ist ein numerischer Wert SOUT, z.B. ein digitaler Wert, der die analoge Eingabe IN darstellt.
-
4 zeigt ein Anwendungsbeispiel, bei dem das Hauptaugenmerk auf der Abtastzeit liegt. Bei diesem Beispiel eines Schaltnetzteils ist es von großer Bedeutung, dass das Eingangssignal IN genau abgetastet wird, wenn der Transistor TRS von seinem Ein- in seinen Aus-Zustand geschaltet wird.
-
Über einen Gate-Treiber wird der Transistor mithilfe eines Zeitgeber-Moduls gesteuert, das als Anforderungseinheit das Abtasttriggersignal TRG an das Abtast-Halte-Modul 401 erzeugt. Das Abtast-Halte-Modul 401 umfasst eine Abtaststeuerschaltung (SCC) 420, die das Abtastanforderungssignal SMP auf eine Weise erzeugt, dass die Abtast-Halte-Stufe (SHS) 410 das Eingangssignal IN genau während des erforderlichen Zeitrahmens abtastet. Das abgetastete Ausgangssignal SIN wird anschließend zur tatsächlichen Wandlung für den ADW 450 bereitgestellt.
-
5 zeigt eine beispielhafte bekannte Realisierung für eine Abtast-Halte-Stufe (SHS). Die SHS weist einen Schalter S auf, der von dem Abtastanforderungssignal SMP gesteuert wird. Während einer Abtastphase ist der Schalter geschlossen, sodass ein Kondensator CIN durch einen durch ein Register RIN fließenden Strom aufgeladen wird. Nach einem Aufladen des Kondensators auf einen geeigneten Spannungspegel stellt SIN das Eingangssignal IN ausreichend genau dar. Der Schalter sollte für eine minimale Abtastzeit geschlossen sein, um sicherzustellen, dass der Kondensator angemessen geladen wird. Die Abtast-Halte-Stufe verfügt über zwei Betriebsmodi. Wenn der Schalter geschlossen ist, befindet sich die Stufe im Abtastmodus. Im Abtastmodus folgt der Ausgangswert auf den Eingangswert, wobei das Tiefpassverhalten aufgrund parasitärer Elemente, wie beispielsweise RIN, berücksichtigt wird. Wenn der Schalter offen ist, befindet sich die Stufe im Haltemodus. Im Haltemodus ist die Ausgabe von der Eingabe entkoppelt.
-
Um die RC-Tiefpassfilterwirkung der S-H-Stufe zu minimieren, sollte das Abtaststeuersignal SMP während einer minimalen Abtastzeit aktiv sein, um sicherzustellen, dass das Ausgangssignal SIN dem Eingangssignal IN nahe genug kommt. Eine kürzere Aktivierung des Abtastschalters würde zu einem größeren Fehler führen und sollte vermieden werden. Im Hinblick auf die Behandlung des Wandlungsergebnisses kann es besser sein, eine Wandlung eines Eingangssignals zu überspringen, wenn das Abtastkriterium einer minimalen Abtastzeit nicht erfüllt wurde. Es ist sehr schwierig, ein falsches Wandlungsergebnis später zu verwerfen.
-
6 zeigt eine Einrichtung, die ein Abtast-Halte-Modul 601 zum Bereitstellen einer ersten abgetasteten Ausgabe zum Wandeln durch einen Analog-Digital-Wandler gemäß verschiedenen Ausführungsformen umfasst.
-
Wie in 6 gezeigt, weist das Abtast-Halte-Modul 601 eine erste Abtaststeuerschaltung (SCC) 620 und eine erste Abtast-Halte-Stufe (SHS) 621 auf. Die erste SCC 620 und die erste SHS 621 sind durch ein Abtaststeuersignal SMPx verbunden. Es wird angemerkt, dass für die Verbindung auch andere Signale verwendet werden können.
-
Die SCC 620 ist derart konfiguriert, dass sie eine erste Triggerinformation (TRGx) zum Auslösen einer Abtastung einer ersten analogen Eingabe (INx) empfängt. Die Triggerinformation kann der SCC durch Verwenden bestimmter Speicherorte, z.B. Register in der SCC, oder durch Verwenden dedizierter Signale übermittelt werden. Die SCC 620 kann ein erstes Abtasttriggersignal TRGx empfangen, das durch eine Anforderungseinheit erzeugt werden kann.
-
Die Anforderungseinheit kann ein Zeitgebermodul oder ein Sensor oder ein beliebiges anderes Messelement sein, für das eine Wandlung eines analogen Wertes in einen digitalen Wert benötigt wird. Das Triggersignal TRGx kann die Anforderung einer Abtastung durch seine steigende Flanke oder durch seine fallende Flanke anzeigen.
-
Die erste SCC 620 ist ferner derart konfiguriert, dass sie erste Kollisionserkennungsinformationen von dem Analog-Digital-Wandler (ADW) empfängt, um eine Kollision zu erkennen. Die Kollisionserkennungsinformationen können der SCC durch Verwenden bestimmter Speicherorte, z.B. Register in der SCC, oder durch Verwenden dedizierter Signale, z.B. eines Kollisionserkennungssignals CDx, übermittelt werden. Die Erkennungsinformationen können anzeigen, dass ein zugehöriger oder zugeordneter ADW für eine Wandlung bereit ist, d.h. verfügbar zum Starten einer angeforderten Wandlung, was ein Eintreten in einen Wandlungsmodus bedeutet. Wenn der ADW mit einer Wandlung eines zuvor abgetasteten Eingangswertes SINx beschäftigt ist, muss der Wert von SINx so konstant wie möglich gehalten werden, um eine Verfälschung des Wandlungsergebnisses zu vermeiden. Dies beinhaltet, dass eine neue Abtastphase nicht gestartet werden darf, während der ADW noch SINx wandelt.
-
Das erste Abtast-Halte-Modul 601 umfasst ferner eine erste Abtast-Halte-Stufe (SHS) 610, die mit der ersten Abtaststeuerschaltung (SCC) 620 verbunden und derart konfiguriert ist, dass sie die erste analoge Eingabe nur abtastet, wenn keine Kollision von der ersten SCC 620 erkannt wurde. Die Information über die Verfügbarkeit des entsprechenden ADW, einen abgetasteten Wert zu wandeln, wird daher von der SCC 620 der SHS 610 übermittelt. Die SHS 610 verwendet die Information über die ADW-Bereitschaft, um zu entscheiden, ob ein Abtastprozess gestartet werden sollte oder nicht.
-
Die erste SCC 620 ist ferner derart konfiguriert, dass sie vordefinierte erste Abtastkriterien prüft und nur dann eine erste Wandlungsanforderung an den Analog-Digital-Wandler ausgibt, wenn die vordefinierten ersten Abtastkriterien erfüllt sind.
-
In dem Fall, dass der entsprechende oder zugeordnete ADW noch beschäftigt ist (d.h. nicht bereit für eine Wandlung), oder anders ausgedrückt, der ADW sich noch in dem Prozess befindet, eine zuvor abgetastete Eingabe zu wandeln, stellt die erste SCC 620 möglicherweise kein Abtastanforderungssignal SMPx bereit.
-
Die erste Abtaststeuerschaltung (SCC) 620 ist daher derart konfiguriert, dass sie die Abtastanforderung aktiviert, z.B. in Form eines Signals SMPx, wenn keine Kollision festgestellt wird. Es wird angemerkt, dass die Abtastanforderung auch durch Verwenden von Registern in dem ADW oder einem beliebigen anderen von dem ADW gesteuerten Speicherort übermittelt werden kann.
-
Die erste Abtaststeuerschaltung 620 ist ferner derart konfiguriert, dass sie nur dann eine Wandlungsanforderung erzeugt, z.B. in Form eines Signals REQx, wenn die erste Abtast-Halte-Stufe 610 ein erstes abgetastetes Signal liefert, das vordefinierte Abtastkriterien erfüllt. Es wird angemerkt, dass die Wandlungsanforderung dem ADW durch Verwenden bestimmter Speicherorte, z.B. Register in dem ADW, oder durch Verwenden eines dedizierten Signals, übermittelt werden kann.
-
Die erste Abtast-Halte-Stufe (SHS) 610 ist derart konfiguriert, dass sie ein Eingangssignal INx während einer ersten Abtastzeit abtastet, z.B. empfängt die SHS 610 ein analoges Eingangssignal INx und tastet dieses Eingangssignal während eines Zeitrahmens ab, der durch das Abtaststeuersignal SMPx definiert wird.
-
Der Zeitrahmen kann durch die Zeit zwischen einer steigenden oder einer fallenden Flanke von SMPx oder zwischen zwei steigenden Flanken von SMPx oder zwischen zwei fallenden Flanken von SMPx definiert werden.
-
Der Abtastprozess liefert nur dann abgetastete Daten SINx, wenn vordefinierte erste Abtastkriterien erfüllt sind. Zu den vordefinierten ersten Abtastkriterien zählen eine minimale Abtastzeit und/oder ein gültiges Zeitfenster für den Abtastprozess und/oder andere Eigenschaften, die mit dem Abtasttriggersignal oder dem analogen Eingangssignal in Zusammenhang stehen.
-
Wenn der Abtastprozess gültige abgetastete Daten erzeugt, d.h. die vorgegebenen ersten Abtastkriterien erfüllt wurden, zum Beispiel durch Verwenden einer minimalen Abtastzeit, stellt die erste SHS 610 das abgetastete Signal SINx bereit, und die erste Abtaststeuerschaltung SCC 620 stellt eine Wandlungsanforderung bereit, z.B. durch Bereitstellen des Signals REQx.
-
Die Abtastung des analogen Eingangssignals liefert ein Ergebnis, das nur dann weiterverarbeitet und bereitgestellt wird, wenn die Abtastzeit einen minimalen Schwellenwert überschreitet. Wenn die Abtastzeit zu kurz ist, wird das Ergebnis des Abtastprozesses verworfen. Das Ende des Abtastfensters wird durch das Abtaststeuersignal SMPx definiert. Die Zeitsteuerung des Abtast-Halte-Moduls 601 ist vollständig unabhängig von der Zeitsteuerung eines entsprechenden ADW. Das Abtast-Halte-Modul 601 stellt nur dann eine Wandlungsanforderung, z.B. durch ein Signal REQx, und ein abgetastetes Signal SINx bereit, wenn vorgegebene Abtastbedingungen erfüllt sind. Wie gesagt, kann zu diesen Abtastbedingungen zum Beispiel eine minimale Abtastzeit zählen.
-
Bei verschiedenen Ausführungsformen kann zu den vordefinierten Abtastkriterien ein gültiges Zeitfenster zählen, d.h. ein Zeitrahmen für das Abtastfenster. Die Anforderungseinheit kann zum Beispiel einen möglichen Start einer Abtastung durch die fallende oder steigende Flanke eines zugeordneten TRGx-Signals anzeigen. Allerdings kann es eine maximale vorgegebene Verzögerung zwischen dem Abtasttriggersignal TRGx und dem tatsächlichen Start des Abtastprozesses geben, der von dem Abtaststeuersignal SMPx gesteuert wird. Bei einem Beispiel kann der Abtastprozess nicht gestartet werden, da der entsprechende ADW sich noch in dem Prozess einer Analog-Digital-Wandlung der vorhergehenden abgetasteten Eingabe für den jeweiligen Kanal befindet.
-
Wenn die Verzögerung zwischen dem Abtasttrigger und dem Start der Abtastung einen vorgegebenen Schwellenwert überschreitet, ist dieses spezielle Abtastkriterium nicht erfüllt, und das Abtast-Halte-Modul 601 stellt möglicherweise kein Wandlungsanforderungssignal oder abgetastetes Eingangssignal bereit.
-
Bei verschiedenen Ausführungsformen ist die erste Abtaststeuerschaltung 620 ferner derart konfiguriert, dass sie einen ersten Zeitstempel bereitstellt, der die Zeit einer Abtastung angibt. Diese Information kann auch als ein vordefiniertes Abtastkriterium definiert werden, d.h., dass ein abgetasteter Ausgangswert nicht gültig ist, wenn der Zeitstempel einen bestimmten Grenzwert überschreitet, d.h. veraltet ist, was bedeutet, zu alt für eine weitere Verarbeitung.
-
7 zeigt eine weitere beispielhafte Ausführungsform, durch die die Funktionalität eines Analog-Digital-Wandlers (ADW) dem Abtast-Halte-Modul (S-H) aus 6 hinzugefügt wird. Bei verschiedenen Ausführungsformen kann das ADW-Wandlungssystem 700 ein Abtast-Halte-Modul 701 und einen entsprechenden ADW 750 aufweisen. Durch das Abtast-Halte-Modul 701 kann die beschriebene Funktionalität von Element 601 realisiert werden, d.h. intelligentes Erzeugen eines abgetasteten Ausgangssignals SINx und einer entsprechenden Wandlungsanforderung, z.B. durch Bereitstellen von Signal REQx, wenn vorgegebene oder vordefinierte Abtastkriterien erfüllt sind. Diese Signale werden von dem ADW 750 empfangen.
-
Der ADW 750 ist daher derart konfiguriert, dass er ein abgetastetes Ausgangssignal SINx empfängt und ist ferner derart konfiguriert, dass er das abgetastete Ausgangssignal SINx in einen Ausgangswert SOUT wandelt, wenn eine Wandlung angefordert wird. Die Anforderung einer Wandlung einer abgetasteten, aber noch analogen Eingabe in einen digitalen Wert wird durch die empfangene Wandlungsanforderung angezeigt, z.B. durch Verwenden von Signal REQx.
-
Der ADW 750 weist eine ADW-Steuerschaltung (ACC) 752 und ein ADW-Wandlungsmodul (ADWM) 751 auf. Die ACC 752 empfängt das Wandlungsanforderungssignal REQx und stellt ADW-Statusinformationen in Form eines Kollisionserkennungssignals CDx bereit, um die SCC 720 über den Betriebsstatus des ADW 750 zu informieren.
-
Die ADW-Steuerschaltung 752 ist daher derart konfiguriert, dass sie das Wandlungsanforderungssignal REQx empfängt, und ist ferner derart konfiguriert, dass sie ein Kollisionserkennungssignal CDx bereitstellt, um anzuzeigen, ob eine Kollision erkannt wird. Kollision bedeutet, dass der ADW aktuell mit einer Wandlung einer zuvor abgetasteten Eingabe beschäftigt ist. Das Kollisionserkennungssignal CDx zeigt daher an, ob sich der ADW im Wandlungsmodus befindet.
-
Wenn sich das Wandlungsmodul ADWM 751 in der Phase einer Wandlung eines abgetasteten Ausgangssignals in einen Ausgangswert SOUT befindet, d.h., der ADW ist noch beschäftigt, ist das Kollisionserkennungssignal CDx aktiv. Es wird angemerkt, dass ein aktives CDx-Signal durch eine logische 0 oder eine logische 1 dargestellt werden kann. Das Kollisionserkennungssignal CDx zeigt dem Abtast-Halte-Modul 701 an, dass der ADW aktuell beschäftigt ist, d.h., dass noch ein Analog-Digital-Wandlungsprozess vonstattengeht. Diese Informationen werden von der Abtaststeuerschaltung 720 verwendet, da kein Abtastanforderungssignal SMPx aktiviert wird, so lange der entsprechende ADW mit dem zugeordneten Kanal beschäftigt ist.
-
Die ADW-Steuerschaltung 752 und das ADW-Wandlungsmodul 751 sind durch mehrere Steuersignale CTR verbunden, die zum Austauschen von Statusmeldungen verwendet werden können. CTR können einen Trigger enthalten, um die Analog-Digital-Wandlung zu starten oder das Ende einer verarbeiteten Wandlung anzuzeigen. Bei herkömmlichen Systemen können mehrere funktionale Einheiten, wie beispielsweise Zeitgeber, digitale Eingangsstufen oder andere ADWs, jeweils eine Wandlung eines Eingangssignals oder eines speziellen Kanals anfordern. Folglich muss der ADW einen Mechanismus aufweisen, um eine Mehrzahl von Anforderungen zu handhaben, die von unterschiedlichen Anforderern kommen, eine Eingabe auszuwählen und dann eine Wandlung zu starten.
-
8 zeigt ein Anwendungsbeispiel eines Elektromotor-Steuersystems. Der Motor M wird im Wesentlichen von drei Strömen und ihren zugehörigen komplexen Phasen gesteuert. Eine digitale Steuerung der Motoreigenschaften wird üblicherweise unter Verwendung eines Analog-Digital-Wandlersystems gehandhabt. Bei einem derartigen ADW-System müssen alle drei Ströme im Grunde zur selben Zeit gewandelt werden. Die drei Shunt-Widerstände Rx werden zum Messen der Phasenströme iA, iB und iC verwendet. Die Schalter und Gate-Treiber der Leistungsinverterstufe sind für die Low-Side-Schalter mit TLA, TLB und TLC und für die High-Side-Schalter mit THA, THB und THC beschriftet. Bei diesem Beispiel 1 stellt die Anforderungseinheit drei Abtasttriggersignale für das ADW-System bereit. Das ADW-System kann nur ein einziges Analog-Digital-Wandlungsmodul aufweisen, das die Wandlung aller drei Eingangskanäle im Wesentlichen zur selben Zeit handhaben sollte.
-
Ein Beispiel für ein Handhaben mehreren Wandlungsanforderungen durch Verwenden von nur einem ADW ist der Einsatz eines Arbiters. Allgemein müssen alle möglichen Anforderer von Wandlungen von dem Arbiter gehandhabt werden, der Teil des ADW sein kann. Dies führt zu einem hohen Aufwand bei dem ADW und erhöhter Komplexität, besonders, wenn ein Anforderer eine parallele Abtastung von mehr als einem Eingangssignal oder -kanal anfordert.
-
Im Falle mehrerer Wandlungsanforderungen ist der Einsatz mehrerer S-H-Stufen möglich. Wenn mehrere S-H-Stufen verwendet werden, muss jede dieser Stufen mit der internen Zeitsteuerung des ADW synchronisiert werden, um dieselbe Abtastzeitsteuerung für die Eingangssignale zu erreichen. Dieses erhöht Gestaltungsaufwand und Komplexität bei der Konstruktion des ADW. Ein Nachteil dieser Strukturen besteht darin, dass die interne Zeitsteuerung des ADW die Abtastzeitsteuerung der Eingangssignale definiert.
-
9 veranschaulicht zum Beispiel eine weitere Ausführungsform. Bei verschiedenen Ausführungsformen kann das ADW-System 900 mehrere Eingaben empfangen, z.B. zwei Eingangssignale (INx, INy), sowie entsprechende Abtasttrigger, z.B. in Form von Triggersignalen (TRGx, TRGy) von zugeordneten Anforderungseinheiten. Es wird angemerkt, dass auch eine einzige Anforderungseinheit vorhanden sein kann, die mehrere Abtasttriggersignale und/oder entsprechende Eingangssignale für das ADW-System bereitstellt.
-
Das System 900 weist zwei Abtast-Halte-Module, 901 und 902, auf, wobei die Abtast-Halte-Module als das Abtast-Halte-Modul aus 6 realisiert werden können. Jedes dieser Module umfasst eine Abtaststeuerschaltung, 920 oder 921, und eine Abtast-Halte-Stufe, 910 oder 911, die durch ein entsprechendes Abtastanforderungssignal (SMPx oder SMPy) verbunden sind.
-
Die Abtast-Halte-Module, 901, 902, empfangen entsprechende Eingangs- und Abtasttriggersignale und stellen jeweils zugeordnete Wandlungsanforderungssignale REQx oder REQy bereit. Die Funktionalität zum Bereitstellen dieser Wandlungsanforderungssignale ist dieselbe wie in 6 beschrieben.
-
Das ADW-Wandlungssystem 900 weist ein erstes Abtast-Halte-Modul 901 und ein zweites Abtast-Halte-Modul 902 auf. Das zweite Abtast-Halte-Modul stellt eine zweite abgetastete Ausgabe SINy bereit, die von dem Analog-Digital-Wandler in einen digitalen Wert gewandelt werden soll. Das zweite Abtast-Halte-Modul umfasst ferner eine zweite Abtaststeuerschaltung 921, die derart konfiguriert ist, dass sie eine zweite Triggerinformation, z.B. durch ein Signal TRGy, zum Auslösen einer Abtastung einer zweiten analogen Eingabe INy empfängt. Es ist ferner derart konfiguriert, dass es zweite Kollisionserkennungsinformationen, z.B. durch Signal CDy, von dem entsprechenden Analog-Digital-Wandler empfängt, um eine Kollision zu erkennen.
-
Das zweite Abtast-Halte-Modul weist ferner eine zweite Abtast-Halte-Stufe 911 auf, die mit der zweiten Abtaststeuerschaltung 921 verbunden ist, und ist ferner derart konfiguriert, dass es die zweite analoge Eingabe abtastet. Allerdings wird die Abtastung nur durchgeführt, wenn von der zweiten Abtaststeuerschaltung keine Kollision erkannt wurde. Eine Kollision kann auftreten, wenn eine Wandlung einer Eingabe desselben Kanals vonstattengeht.
-
Die zweite Abtaststeuerschaltung 921 ist ferner derart konfiguriert, dass sie vordefinierte zweite Abtastkriterien prüft und nur dann eine zweite Wandlungsanforderung an den Analog-Digital-Wandler ausgibt, wenn die vordefinierten zweiten Abtastkriterien erfüllt sind. Wenn die vordefinierten Abtastkriterien nicht erfüllt sind, wird keine Wandlungsanforderung, z.B. in Form eines Signals REQy, ausgegeben.
-
Der Analog-Digital-Wandler (ADW) kann ein Analog-Digital-Wandlungsmodul 951 umfassen, das derart konfiguriert ist, dass es eine ausgewählte abgetastete Ausgabe in einen digitalen Wert wandelt. Die ausgewählte abgetastete Ausgabe kann eine der abgetasteten Ausgaben SINx oder SINy sein.
-
Der ADW umfasst ferner eine Analog-Digital-Wandlungssteuerschaltung 952, die derart konfiguriert sein kann, dass sie die erste Wandlungsanforderung empfängt, und ferner derart konfiguriert, dass sie die ersten Kollisionserkennungsinformationen bereitstellt, um anzuzeigen, ob eine Kollision erkannt wird.
-
Die Analog-Digital-Wandlungssteuerschaltung 952 ist ferner derart konfiguriert, dass sie die zweite Wandlungsanforderung empfängt, die zweiten Kollisionserkennungsinformationen bereitstellt und die erste oder zweite Wandlungsanforderung gemäß einem vordefinierten Arbitrierungsschema auswählt.
-
Die ADW-Steuerschaltung 952 kann außerdem die Funktionalität eines Arbiters bieten. Bei einer Ausführungsform empfängt die ADW-Steuerschaltung 952 beide Wandlungsanforderungssignale und arbitriert gemäß vorgegebenen Arbitrierungskriterien. Zu diesen Kriterien kann ein festes Prioritätsschema zählen, was bedeutet, dass jedes der Anforderungssignale einer vordefinierten Priorität entspricht.
-
Bei einem weiteren Beispiel kann die ADW-Steuerschaltung 952 ein Arbitrierungsschema gemäß einem Round-Robin-Arbitrierungsmechanismus anwenden, was bedeutet, dass entsprechende Anforderungssignale aufeinander folgend bedient werden.
-
10 zeigt ein Zeitablaufdiagramm für den Fall, dass zwei Anforderungseinheiten jeweilige Abtasttriggersignale (TRGx und TRGy) bereitstellen, um Analog-Digital-Wandlungen ihrer jeweiligen Eingaben oder Kanäle anzufordern. Wie bei den vorhergehenden Beispielen zeigen die entsprechenden Abtaststeuersignale SMPx und SMPy die Abtastanforderung des jeweiligen Kanals x oder y an.
-
Nachdem eine Abtastung fertiggestellt ist, was durch die fallende Flanke von SMPx angezeigt wird, und eine gültige abgetastete Eingabe erzeugt wurde, wird das Wandlungsanforderungssignal REQx aktiviert, und eine Analog-Digital-Wandlung von Kanal x wird durchgeführt. Die Wandlungszeit wird mit Tx bezeichnet, das die Zeit darstellt, bis das REQx-Signal seinen Pegel zurück auf logisch 0 ändert.
-
Es wird angemerkt, dass das Wandlungsanforderungssignal REQx nur erzeugt wird, wenn vorgegebene Abtastkriterien oder Abtastbedingungen erfüllt sind. Zu diesen Abtastbedingungen können eine minimale Abtastzeit, ein gültiges Zeitfenster für die Abtastung oder beliebige andere Kriterien zählen, die vordefiniert wurden, um zu entscheiden, ob der Abtastprozess gültige Daten erzeugt hat.
-
Das gültige Zeitfenster kann durch zwei dedizierte Zeitpunkte definiert sein. Nach oder während einer Abtastung eines analogen Eingangssignals kann geprüft werden, ob die Abtastung zwischen diesen vorgegebenen Zeitpunkten erfolgt oder erfolgt ist.
-
In 10 wird nach einem Bereitstellen einer gültigen abgetasteten Eingabe eine Wandlung von der steigenden Flanke von REQx angefordert. Während der Wandlung der jeweiligen Eingabe von Kanal x wird die Eingabe der anderen Anforderungseinheit abgetastet, was durch das Abtastanforderungssignal SMPy angezeigt wird.
-
Nach einer Abtastung des zweiten Kanals, d.h. von Kanal y, wird das entsprechende Wandlungsanforderungssignal REQy aktiviert, und das abgetastete Eingangssignal von Kanal y wird während des Zeitrahmens Ty gewandelt.
-
Während die Wandlung von Kanal y noch vonstattengeht, wird ein weiteres Abtasttriggersignal TRGx von Kanal x empfangen, und der entsprechende Abtastprozess zum Abtasten der Eingabe von Kanal x, angezeigt durch SMPx, wird gestartet.
-
Die tatsächliche Analog-Digital-Wandlung der vor Kurzem abgetasteten mit Kanal x zusammenhängenden Eingabe beginnt mit der steigenden Flanke des Wandlungsanforderungssignals REQx. Die Wandlung kann tatsächlich durchgeführt werden, da die vorhergehende Wandlung fertiggestellt wurde, und das entsprechende ADW-Wandlungsmodul nicht länger mit einem Wandeln der Eingabe von Kanal y beschäftigt ist.
-
11 veranschaulicht ein Zeitablaufdiagramm für den Fall, dass zwei Abtasttriggersignale zur selben Zeit auftreten, was als eine Kollision von Eingaben bezeichnet werden könnte. Mit dem Abtasttriggersignal TRGx des ersten Kanals x beginnt der Abtastprozess wie durch die steigende Flanke von SMPx angezeigt. Dieselbe Funktionalität tritt bei dem zweiten Abtasttriggersignal TRGy von Kanal y auf. Der Abtastprozess zum Abtasten des Eingangssignals von dem entsprechenden Kanal y wird gestartet, was durch das Abtaststeuersignal SMPy angezeigt wird.
-
In dem Fall, dass die Abtastbedingungen für beide Kanäle erfüllt sind, werden die entsprechenden Wandlungsanforderungssignale REQy und REQy aktiviert. Da jedoch ein ADWM nur eine Eingabe zur Zeit wandeln kann, muss Arbitrierungsfunktionalität zum Arbitrieren zwischen den zwei Anforderungssignalen bereitgestellt werden.
-
Bei dem Beispiel aus 11 wurde Kanal x eine höhere Priorität zugewiesen, sodass Kanal x zuerst bedient wird, d.h., dass während eines Zeitrahmens Tx die abgetastete Eingabe SINx von Kanal x gewandelt wird. Sobald die Wandlung fertiggestellt ist, wird Kanal y bedient, d.h., während einer Zeit Ty wird die Eingabe von Kanal y von dem ADWM gewandelt. Nachdem die Eingaben von Kanal x und y von dem ADW bedient wurden, ist das Gesamtsystem bereit, weitere Abtasttriggersignale zu verarbeiten und die nächsten entsprechenden Eingaben von Kanal x und/oder y zu wandeln.
-
12 veranschaulicht ein Zeitablaufdiagramm einer weiteren Ausführungsform gemäß einem anderen Kollisionsbeispiel. Wieder treten zwei simultane Wandlungsanforderungen von Kanal x und Kanal y zu derselben Zeit auf. Die entsprechenden analogen Eingangssignale werden abgetastet und entsprechende Wandlungsanforderungssignale REQx und REQy werden erzeugt, da vorgegebene Abtastbedingungen für beide Kanäle erfüllt sind.
-
Es wird angemerkt, dass die vorgegebenen Abtastbedingungen für die mehreren Kanäle unterschiedlich sein können, d.h., die Abtastbedingungen können Kanal-spezifisch sein. Eine Abtastbedingung kann eine minimale Abtastzeit beinhalten. Diese minimale Abtastzeit kann für Kanal x und Kanal y unterschiedlich sein. Eine weitere Abtastbedingung kann ein gültiges Zeitfenster für eine Abtastung beinhalten, das ebenfalls unterschiedlich sein kann, d.h. einem bestimmten Kanal fest zugewiesen.
-
Wenn die Analog-Digital-Wandlung der Kanal x zugeordneten analogen Eingabe nach Tx fertiggestellt ist, wird die Wandlung der Kanal y zugeordneten analogen Eingabe während Ty gestartet. Obwohl die Wandlungszeiten im Allgemeinen identisch sind, können die Wandlungszeiten Tx und Ty auch unterschiedlich sein.
-
Während einer Wandlung von Kanal y in der Zeit Ty, d.h., während die ADW-Wandlung voranschreitet, tritt ein zweiter Abtasttriggerimpuls 1260 für Kanal y auf. Dieser zusätzliche Abtasttrigger 1260 von Kanal y startet nicht sofort einen neuen Abtastprozess seines zugeordneten Eingangskanals y, da der ADW noch mit einem Bedienen der vorherigen abgetasteten Eingabe von Kanal y beschäftigt ist, d.h., eine ADW-Kollision ist aufgetreten.
-
Wegen einer erkannten Kollision an dem ADW beziehungsweise dem ADWM wird die Abtastung von Kanal y verzögert. Nachdem die Wandlung von Kanal y fertiggestellt wurde, angezeigt durch die fallende Flanke von Signal REQy, wird der Abtastprozess des analogen Eingangssignals INy von Kanal y gestartet, was durch die steigende Flanke von Signal SMPy angezeigt wird.
-
Wenn die Abtastung von Kanal y erfolgreich ist, d.h., dass vordefinierte Abtastkriterien erfüllt sind, wird das Wandlungsanforderungssignal REQy wieder aktiviert. Da aktuell keine Wandlung für Kanal y vonstattengeht, wird nun die Wandlung von Kanal y durchgeführt.
-
Während der Abtastung von Kanal y, d.h. des entsprechenden Eingangssignals, wird ein weiterer Abtasttriggerimpuls 1261 von Kanal x empfangen. Während die Wandlung von Kanal y vonstattengeht, wird parallel Kanal x abgetastet. Es wird angemerkt, dass eine Wandlung eines ersten Kanals parallel zu einem Abtasten eines zweiten Kanals durchgeführt werden kann.
-
Wenn die Abtastung von Kanal x eine gültige abgetastete Eingabe geliefert hat, wird das entsprechende Wandlungsanforderungssignal REQx wieder aktiviert. Da jedoch die Wandlung von Eingangskanal y noch vonstattengeht, kann die Wandlung von Kanal x nicht direkt gestartet werden. Nachdem die Wandlung von Kanal y fertiggestellt wurde, kann die abgetastete Eingabe SINx gewandelt werden.
-
13 veranschaulicht ein Zeitablaufdiagramm einer weiteren Ausführungsform gemäß einem anderen Kollisionsbeispiel. Ähnlich wie bei 12 stellen zwei Kanäle Wandlungsanforderungssignale bereit, und ihre zugeordneten Eingaben werden danach gewandelt. Das zweite Abtasttriggersignal TRGy 1360 von Kanal y tritt auf, während die vorhergehende Eingabe von Kanal y gewandelt wird, d.h. während einer Zeitspanne Ty.
-
Da eine Abtastung von Kanal y nur möglich ist, nachdem die Wandlung von Kanal y fertiggestellt wurde, wäre der früheste Zeitpunkt zum Abtasten der neuen Eingabe von Kanal y zu der von der fallenden Flanke des Wandlungsanforderungssignals REQy angezeigten Zeit. In dem Fall von 13 ist die Verzögerung zwischen dem Abtasttrigger 1360 und der fallenden Flanke von REQy zu lang, daher wird kein Abtastanforderungssignal SMPy erzeugt. Anders ausgedrückt: Das entsprechende Abtastkriterium für Kanal y ist nicht erfüllt. Das Abtastkriterium ist zum Beispiel eine maximale Verzögerung zwischen dem Abtasttriggersignal und dem Start der Abtastung für das zugeordnete analoge Eingangssignal. Es wird angemerkt, dass der relevante Abtasttrigger für die erwähnte Verzögerung die steigende Flanke oder die fallende Flanke des Abtasttriggersignals sein kann. In 13 liefern die Abtastkriterien für Kanal y keine gültige abgetastete Eingabe.
-
14 zeigt ein Blockschaltbild einer weiteren Ausführungsform. Bei verschiedenen Ausführungsformen kann das ADW-Wandlungssystem 1400 zwei Abtast-Halte-Module (S-Hx, S-Hy) und einen Analog-Digital-Wandler (ADW) aufweisen. Jedes der Abtast-Halte-Module liefert ein dediziertes Wandlungsanforderungssignal und ein abgetastetes Ausgangssignal (SINx, SINy) an den ADW.
-
Es wird angemerkt, dass die Abtast-Halte-Module Wandlungsanforderungen, z.B. in Form von Signalen, nur bereitstellen, wenn der entsprechende Abtastprozess gültige abgetastete Daten geliefert hat. In Fällen, in denen eine abgetastete Ausgabe vorliegt, die ungültig ist, z.B. vordefinierte Abtastkriterien nicht erfüllt, wird keine Wandlungsanforderung ausgegeben.
-
Die Gültigkeit der abgetasteten Daten und/oder des Abtastprozesses ist durch vorgegebene Abtastkriterien definiert. Zu den Abtastkriterien können ein Schwellenwert für eine minimale Abtastzeit, ein gültiges Zeitfenster für den Abtastprozess, beliebige dem Eingangssignal zugewiesene Eigenschaften (z.B. eine maximale Frequenz), Eigenschaften der Abtast-Halte-Stufe (z.B. Spannungspegel eines geladenen Kondensators), Eigenschaften des Abtasttriggersignals (z.B. Steigungseigenschaften), Eigenschaften der Abtaststeuerschaltung oder beliebige andere Eigenschaften zählen, die mit dem Abtast-Halte-Modul in Zusammenhang stehen.
-
Es wird angemerkt, dass die vordefinierten Abtastkriterien in dem Sinn vordefiniert sind, dass sie zu Anfang vordefiniert werden. Während eines Betriebs können die vordefinierten Abtastkriterien aktualisiert oder geändert werden, z.B. gemäß Eigenschaften interner oder externer Ereignisse oder gemessenen Daten. Bei einer Ausführungsform kann die minimal erforderliche Abtastzeit verringert werden, wenn die Anzahl ungültiger Daten zunimmt und umgekehrt.
-
Der ADW 1450 weist eine ADW-Steuerschaltung (ACC) 1452 und ein ADW-Wandlungsmodul (ADWM) 1451 auf. Die ACC 1452 empfängt abgetastete Eingabedaten (SINx, SINy) von den Abtast-Halte-Stufen und auch entsprechende Wandlungsanforderungssignale (REQx, REQy). Die ACC 1452 stellt für die Abtast-Halte-Stufen entsprechende Kollisionserkennungssignale (CDx, CDy) bereit. Ein Kollisionserkennungssignal (CDx oder CDy), das mit einem entsprechenden Kanal x oder y in Zusammenhang steht, wird gesetzt, wenn der ADW 1450 sich in dem Prozess eines Wandelns abgetasteter Eingabedaten des jeweiligen Kanals befindet. Das Kollisionserkennungssignal stellt für die Abtast-Halte-Stufe die Informationen bereit, ob der Abtastprozess der neu angekommenen Eingabedaten für diesen jeweiligen Kanal gestartet werden kann. Es wird angemerkt, dass der erste Kanal (z.B. Kanal x) abgetastet werden kann, während ein zweiter Kanal (z.B. Kanal y) gewandelt wird.
-
Die ACC 1452 realisiert einen Arbitrierungsmechanismus und stellt für das ADWM 1451 eine ausgewählte abgetastete Eingabe SIN zur tatsächlichen Wandlung bereit. Des Weiteren stellt die ACC 1452 für das ADWM 1451 ein Wandlungsstartsignal SOC bereit, um die tatsächliche Analog-Digital-Wandlung einzuleiten.
-
Das ADWM 1451 realisiert die tatsächliche Analog-Digital-Wandlung und stellt einen gewandelten Ausgangswert SOUT wie auch eine Anzeige bereit, unter Verwendung von Signal EOC, dass die Wandlung fertiggestellt wurde. Das ADWM 1451 kann mithilfe einer SAR-ADW-Schaltung, einer Sigma-Delta-ADW-Schaltung oder einer beliebigen anderen Art von Analog-Digital-Wandlungsschaltung realisiert werden.
-
Jede der Abtast-Halte-Einheiten (S-Hx, S-Hy) weist entsprechende Abtaststeuerschaltungen (SCCx, SCCy) und Abtast-Halte-Stufen (SHSx, SHSy) auf. Die Abtaststeuerschaltungen empfangen Kollisionsinformationen (CDx, CDy) von der ACC 1452.
-
Ein Hauptvorteil der Topologie mit unabhängigen S-H-Stufen ist durch die Tatsache gegeben, dass die S-H-Zeitsteuerung und die ADW-Wandlungszeitsteuerung vollständig entkoppelt sind, d.h. mit unterschiedlichen Taktnetzen in Zusammenhang stehen.
-
Die Abtaststeuerschaltungen (SCCx, SCCy) können sicherstellen, dass eine minimale Abtastzeit berücksichtigt wird (die Signale SMPx und SMPy zeigen die Länge der Abtastphase an). Bei einem Betriebsmodus kann ein Abtasttriggersignal (TRGx) einen Zeitgeber starten, der den Abtastschalter für ein gegebenes Zeitintervall aktiviert. Am Ende der Abtastphase kann eine Analog-Digital-Wandlung angefordert und gestartet werden (SOC = Start Of Conversion, Wandlungsstart).
-
Die Wandlungsanforderung kann aufgehoben werden, nachdem die angeforderte Wandlung beendet ist (EOC = End Of Conversion, Wandlungsende) und durch CDx zurück signalisiert wurde.
-
Es wird angemerkt, dass die Ausführungsform aus 14 ein sehr einfaches Handshake-Schema veranschaulicht. Bei dieser Ausführungsform werden die Kollisionserkennungssignale logisch wahr gesetzt (d.h. aktiviert oder gesetzt), während der zugeordnete Kanal des ADW tatsächlich gewandelt wird. Andere Signalisierungsschemata sind ebenfalls möglich.
-
Zusätzlich zu einem Abtasttriggersignal empfängt jede der Abtaststeuerschaltungen ein entsprechendes Zeitsignal (TIMEx, TIMEy). Diese Zeitsignale können eine Zeitbasis für den entsprechenden Kanal definieren. Die Zeitsignale können auch verwendet werden, um ein Zeitfenster zu definieren, das verwendet wird, um die SCC über einen gültigen Zeitrahmen zum Abtasten zu informieren. Zum Beispiel könnten die Zeitsignale gesetzt bzw. logisch wahr gesetzt werden, um den Beginn eines gültigen Zeitfensters zu markieren, während die fallende Flanke des Zeitsignals das Ende des gültigen Zeitfensters markieren kann.
-
15 zeigt eine andere Ausführungsform eines ADW-Wandlungssystems. Das System 1500 umfasst zwei Abtaststeuerschaltungen 1520, 1521, wobei die erste Abtaststeuerschaltung 1520 ferner derart konfiguriert ist, dass sie einen ersten Zeitstempel (TSTMPx) bereitstellt, und wobei die zweite Abtaststeuerschaltung 1521 ferner derart konfiguriert ist, dass sie einen zweiten Zeitstempel (TSTMPy) bereitstellt. Das System 1500 kann außerdem eine Analog-Digital-Wandlungssteuerschaltung 1452 aufweisen, die derart konfiguriert ist, dass sie den ersten und zweiten Zeitstempel zur weiteren Verarbeitung empfängt.
-
Mithilfe dieser Zeitstempelsignale wird jeder Abtastprozess mit Zeitsteuerungsinformationen markiert, die die Abtastzeit definieren. Der Zeitstempel kann Informationen über den tatsächlichen Endpunkt des Abtastfensters enthalten und ermöglicht ein Kombinieren miteinander in Zusammenhang stehender Abtastwerte von verschiedenen Abtast-Halte-Stufen.
-
Das ADW-Wandlungsmodul (ADWM) 1551 verfügt nicht über Informationen über die Abtastprozesse. Die ADW-Steuerschaltung (ACC) 1552 empfängt diese Zeitstempelsignale und kann die Zeitinformationen über den Abtastprozess speichern. Der Analog-Digital-Wandler ADW ist in der Lage, den Zeitstempel überdies an den erzeugten Ausgangswert SOUT anzufügen.
-
Bei dem Beispiel aus 15 stellt die ACC 1552 ein Selektionssignal SEL bereit, das in einen Multiplexer MUX eingespeist wird. Dieses Selektionssignal SEL kennzeichnet, welches der verbundenen Abtast-Halte-Module zur Wandlung ausgewählt wird. Anders ausgedrückt: Gemäß einem Arbitrierungsschema (z.B. definierte Prioritäten, Round Robin) wird das Selektionssignal logisch wahr gesetzt. Dieses Selektionssignal steuert einen Multiplexer MUX, der die abgetasteten Eingangssignale (SINx und SINy) von den jeweiligen Abtast-Halte-Modulen (S-Hx und S-Hy) empfängt. Die Ausgabe des Multiplexers MUX ist das ausgewählte abgetastete Ausgangssignal SIN, das mithilfe des Wandlungsmoduls (ADWM) 1551 tatsächlich in einen digitalen Ausgangswert SOUT gewandelt wird.
-
16 zeigt ein Zeitablaufdiagramm, das eine weitere Ausführungsform betrifft. Wie bei vorhergehenden Beispielen wird ein Abtasttriggerimpuls 1661 für Kanal y empfangen. Der entsprechende Abtastprozess startet mit der steigenden Flanke von Abtaststeuersignal SMPy. Im Gegensatz zu vorhergehenden Beispielen wird nun der Endpunkt des Abtastfensters durch die fallende Flanke des Abtasttriggerimpulses 1661 ausgelöst.
-
Wie zu sehen ist, liefert die Abtastung der ersten Eingabe eine gültige abgetastete Eingabe, da der Impuls 1661 lang genug ist, oder anders ausgedrückt, die schraffierte Fläche überschreitet, die die minimale Abtastzeit für Kanal y definiert. Infolgedessen zeigt die steigende Flanke von Wandlungsanforderungssignal REQy eine anschließende Wandlung dieser gültig abgetasteten Eingabe während der Zeit Ty an.
-
Die Abtastung eines neuen Eingangswertes bei Kanal y wird durch den nächsten Abtasttriggerimpuls 1662 ausgelöst. Eine Abtastung des jeweiligen Eingangskanals beginnt unmittelbar nachdem der Wandlungsprozess der vorherigen Eingabe von Kanal y fertiggestellt wurde. Wieder markiert die fallende Flanke des Abtasttriggerimpulses 1662 das Ende des entsprechenden Abtastfensters. Wie in 16 durch die schattierte Fläche veranschaulicht, ist die Länge beider Abtasttriggerimpulse, 1661 und 1662, länger als die erforderliche minimale Abtastzeit.
-
Während die zweiten Eingabedaten gewandelt werden, wird ein dritter Abtasttriggerimpuls 1663 von Kanal y empfangen. Da eine Wandlung der vorhergehenden abgetasteten Eingabe noch vonstattengeht, kann die Abtastung der dritten jeweiligen Eingabe nur mit der fallenden Flanke von REQy beginnen. Wegen der minimalen Abtastzeit überschreitet die schraffierte Fläche die fallende Flanke des Abtasttriggerimpulses. Aufgrund des späten Abtastbeginns ist das Abtastfenster noch nicht geschlossen, wenn die fallende Flanke des Impulses 1663 empfangen wird. In diesem Fall ist die Abtastzeit zu kurz. Das Wandlungsanforderungssignal REQy wird nicht logisch wahr gesetzt bzw. aktiviert.
-
Eine ähnliche Situation tritt bei dem vierten Abtasttriggerimpuls 1664 ein. Die fallende Flanke tritt auf, bevor die minimale Abtastzeit verstrichen ist. Daher ist die Abtastzeit zu kurz, oder anders ausgedrückt, der Abtasttriggerimpuls ist zu kurz. Infolgedessen wird in Bezug auf den Triggerimpuls 1664 kein Wandlungsanforderungssignal erzeugt.
-
17 zeigt ein Zeitablaufdiagramm einer weiteren Ausführungsform. Bei diesem Beispiel stellen zwei Kanäle oder jeweilige Anforderungseinheiten Abtasttriggersignale (TRGx und TRGy) bereit. Der erste Kanal x setzt die steigende Flanke des Abtasttriggerimpulses 1761 ein, um eine Abtastung zu starten und anschließend das entsprechende Wandlungsanforderungssignal REQx bereitzustellen, sobald der entsprechende Abtastprozess fertiggestellt wurde (angezeigt durch die fallende Flanke von SMPx).
-
Im Gegensatz zu dem ersten Kanal x realisiert der zweite Kanal y einen Mechanismus, bei dem die fallende Flanke des Abtasttriggersignals TRGy das Ende des Abtastfensters definiert. Der Abtastprozess für Kanal y startet sofort (angezeigt durch die steigende Flanke von SMPy). Das Wandlungsanforderungssignal REQy wird mit der fallenden Flanke von Impuls 1763 aktiviert.
-
Da die Wandlung von Kanal x während der Zeit Tx noch vonstattengeht, ist die Wandlung von Kanal y nicht möglich, obwohl das Anforderungssignal REQy aktiviert wurde. Während der Wandlung von Kanal x wird ein zweiter Abtasttriggerimpuls 1764 empfangen, und der Abtastprozess wird direkt gestartet. Wenn dieser Abtasttriggerimpuls 1764 deaktiviert wird, oder anders ausgedrückt, die entsprechende fallende Flanke von Impuls 1764 empfangen wird, wird die Wandlung von Kanal y gestartet.
-
In 17 ist zu sehen, dass die Impulslänge von Impuls 1764 länger als die schraffierte Fläche von SMPy ist, d.h., das Abtastkriterium ist in diesem Fall erfüllt. Die Eingabe, die Kanal y entspricht, wird dann während eines durch Ty angezeigten Zeitfensters gewandelt. Auf diese Weise kann immer der letzte richtig abgetastete Wert gewandelt werden.
-
18 zeigt einen Prozessablauf 1800 eines Verfahrens zum Erzeugen eines Wandlungsanforderungssignals gemäß verschiedenen Ausführungsformen.
-
Bei verschiedenen Ausführungsformen beinhaltet das Verfahren ein Empfangen von Abtasttriggerinformationen zum Auslösen einer Abtastung, ausgeführt von einer Abtast-Halte-Stufe, die derart konfiguriert ist, dass sie eine abgetastete Ausgabe (bei 1801) erzeugt, und ein Empfangen von Statusinformationen zum Bestimmen, ob ein entsprechender Analog-Digital-Wandler zum Wandeln der abgetasteten Ausgabe bereit ist (bei 1802). Nur in Fällen, in denen die Statusinformationen anzeigen, dass der entsprechende Analog-Digital-Wandler zum Wandeln der abgetasteten Ausgabe bereit ist, umfasst das Verfahren ferner das Abtasten einer analogen Eingabe durch die Abtast-Halte-Stufe während einer Abtastzeit (bei 1804). Nur wenn dieser Abtastprozess vordefinierte Abtastkriterien erfüllt, wird die Wandlung in einen numerischen Wert, durchgeführt von einem Analog-Digital-Wandler, angefordert (bei 1806).
-
Die Bereitschaft zum Wandeln kann durch ein Kollisionserkennungssignal angezeigt werden. Bei verschiedenen Ausführungsformen wird die Abtastung nur gestartet, wenn ein entsprechender ADW zur Verfügung steht, d.h., dass eine zugehörige Wandlung nach einer Abtastung möglich wäre. Dies zeigt auch an, dass der ADW nicht damit beschäftigt ist, einen vorhergehenden Abtastwert zu wandeln, und eine neue Abtastphase kann gestartet werden.
-
Bei verschiedenen Ausführungsformen definieren die Abtastkriterien, ob abgetastete Daten gültige Daten sind oder nicht. Wenn zum Beispiel die Abtastzeit kürzer als ein gegebener oder vorgegebener Schwellenwert ist, sind die abgetasteten Daten nicht gültig. Folglich gibt es keine anschließende Wandlung.
-
Bei verschiedenen Ausführungsformen beruhen die Abtastkriterien auf einem bestimmten Zeitrahmen für eine Abtastung.
-
Zu den vorgegebenen oder vordefinierten Abtastkriterien können eine Kombination aus einer minimalen Abtastzeit und einem gültigen Zeitfenster bzw. Zeitrahmen zum Durchführen der Abtastung oder beliebige andere Kriterien zählen, die verwendet werden können, um den abgetasteten Eingabewert für gültig zu erklären
-
Bei verschiedenen Ausführungsformen liefert das offenbarte Verfahren nur dann eine Wandlungsanforderung, wenn der Abtastprozess erfolgreich ist. Wenn aus irgendeinem Grund der Abtastprozess nicht erfolgreich ist, würde eine Analog-Digital-Wandlung nicht angefordert werden.
-
Bei verschiedenen Ausführungsformen wird durch das Verfahren eine Trennung zwischen der Abtast-Halte-Zeitsteuerungsdomäne und der ADW-Wandlungs-Zeitsteuerungsdomäne bereitgestellt.
-
Bei verschiedenen Ausführungsformen ermöglicht das Verfahren eine Steuerung der genauen Abtastung, während der Prozess der ADW-Wandlung in zeitlicher Hinsicht getrennt ist.
-
Bei verschiedenen Ausführungsformen wird die Erfüllung von Abtastkriterien durch ein externes Signal angezeigt. Wenn z.B. ein dediziertes Signal ungültige abgetastete Daten anzeigt, werden Abtastkriterien als nicht erfüllt angesehen.
-
In dem Fall, dass der Analog-Digital-Wandler (ADW) mehrere Kanäle bedient, ist ein beschäftigter ADW oder ein ADW, der für eine Wandlung nicht bereit ist, durch ein blockierendes Verhalten, sofern derselbe Kanal betroffen ist, gekennzeichnet. Wenn zum Beispiel die Wandlung von Kanal x angefordert wird, und der ADW aktuell Kanal y wandelt, wird der ADW nicht als beschäftigt angesehen, beziehungsweise er ist bereit für eine Wandlung.
-
Bei einem oder mehreren Beispielen können die hier beschriebenen Funktionen zumindest zum Teil in Hardware, wie beispielsweise speziellen Hardwarekomponenten oder einem Prozessor, realisiert werden. Allgemeiner ausgedrückt können die Techniken in Hardware, Prozessoren, Software, Firmware oder irgendeiner Kombination davon realisiert werden. Wenn sie in Software realisiert werden, können die Funktionen als eine oder mehrere Anweisungen oder Code auf einem computerlesbaren Medium gespeichert sein oder über dieses übertragen und mithilfe einer Hardware-basierten Verarbeitungseinheit ausgeführt werden. Zu computerlesbaren Medien können computerlesbare Speichermedien zählen, was einem materiellen Medium wie beispielsweise Datenspeichermedien oder Datenübertragungsmedien entspricht, eingeschlossen jedes Medium, das eine Übertragung eines Computerprogramms von einem Ort an einen andern erleichtert, z.B. gemäß einem Datenübertragungsprotokoll.
-
Auf diese Weise können computerlesbare Medien allgemein entsprechen: (1) materiellen computerlesbaren Speichermedien, die nichtflüchtig sind, oder (2) einem Datenübertragungsmedium wie beispielsweise einem Signal oder einer Trägerwelle. Bei Datenspeichermedien kann es sich um beliebige verfügbare Medien handeln, auf die von einem oder mehreren Computern oder einem oder mehreren Prozessoren zugegriffen werden kann, um Anweisungen, Code und/oder Datenstrukturen zum Realisieren der in dieser Offenbarung beschriebenen Verfahren abzurufen. Ein Computerprogrammprodukt kann ein computerlesbares Medium umfassen.
-
Die Verfahren dieser Offenbarung können in zahlreichen unterschiedlichen Einrichtungen oder Vorrichtungen realisiert werden, darunter eine integrierte Schaltung (integrated circuit, IC) oder ein Satz ICs (z.B. ein Chipsatz). In dieser Offenbarung werden verschiedene Komponenten, Module oder Einheiten beschrieben, um funktionelle Aspekte von Einrichtungen zu betonen, die zum Durchführen der offenbarten Verfahren konfiguriert sind, aber nicht notwendigerweise eine Realisierung mithilfe unterschiedlicher Hardware-Einheiten erfordern. Vielmehr können, wie vorstehend beschrieben, verschiedene Einheiten in einer einzigen Hardware-Einheit kombiniert oder durch eine Sammlung zusammenwirkender Hardware-Einheiten bereitgestellt werden, darunter ein oder mehrere Prozessoren wie vorstehend beschrieben, in Verbindung mit geeigneter Software und/oder Firmware.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- US 6507298 B1 [0003]
- US 6653963 B1 [0003]
- US 7492298 B2 [0010]
