DE102012003909B4

DE102012003909B4 - Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler, Sigma-Delta-Analog-Digital-Wandler und Systeme mit einem Sigma-Delta-Analog-Digital-Wandler

Info

Publication number: DE102012003909B4
Application number: DE102012003909.3A
Authority: DE
Inventors: Jens Barrenscheen
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-02-28
Filing date: 2012-02-27
Publication date: 2016-07-07
Anticipated expiration: 2032-02-28
Also published as: US20120218134A1; DE102012003909A1; US8358229B2

Abstract

Sigma-Delta-Analog-Digital-Wandler (SD-ADC) mit: einem Modulator; einem Dezimationsfilter; einem Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist; und einem Dezimatordatenausgang, der mit einem zweiten Erfassungsfunktionselement versehen ist; wobei das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es von einem externen Triggersignal getriggert wird; das zweite Erfassungselement einen Wert des Dezimatordatenausgangs erfasst, wenn es von dem externen Triggersignal getriggert wird.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler, auf Sigma-Delta-Analog-Digital-Wandler und auf ein System, das einen Sigma-Delta-Analog-Digital-Wandler aufweist.
Beispielhafte Sigma-Delta-(oder: Delta-Sigma-)Analog-Digital-Wandler (kurz SD-ADCs genannt nach dem englischen Begriff „sigma-delta analog to digital converters”) werden oft dazu verwendet, Messdaten kontinuierlich zu erfassen. Da der SD-ADC-Messvorgang die Integration einer Vielzahl von Abtastwerten über ein Zeitfenster einer bestimmten Länge einschließt, erlaubt es das Sigma-Delta-(SD)-Verfahren nicht, direkt einen Messwert zu erzeugen, der einem einzigen bestimmten Zeitpunkt entspricht, sondern es erlaubt nur die Erzeugung eines Messwertes, der einem bestimmten Messzeitfenster entspricht. Um eine Zeitbeziehung zwischen diesen Messfenstern und anderen Aufgaben in dem System herzustellen, werden die erzeugten Daten mit einem entsprechenden Zeitstempel bereitgestellt, der die Erzeugungszeit des jeweiligen Wertes anzeigt, und jeder Wert wird zusammen mit seinem entsprechenden Zeitstempel gespeichert. Um eine Werterzeugung über größere Messfenster auszudehnen, kann ein zusätzlicher Integrator verwendet werden, um über eine definierte Anzahl von Dezimationsergebnissen zu integrieren, wobei ein Dezimationsergebnis ein Ergebnis eines jeweiligen Messfensters ist.
Wenn ein Messwert an einem bestimmten Punkt innerhalb eines Zeitfensters zwischen zwei nachfolgend erzeugten SD-ADC-Werten benötigt wird, kann der benötigte Wert durch lineares Interpolieren oder Extrapolieren von zwei nachfolgend erzeugten SD-ADC-Werten berechnet werden. Zu diesem Zweck muss die Zeit, an der ein Wert benötigt wird, erfasst und gespeichert werden, so dass diese zu den Zeitpunkten in Beziehung gesetzt werden kann, an denen die beiden „nächsten” SD-ADC-Werte erzeugt worden sind. Wenn Messwerte zum Beispiel periodisch benötigt werden und die Zeiträume dieser benötigten Werte kürzer als die Zeiträume der erzeugten SD-ADC-Werte sind, dann wird eine Berechnung von „dazwischen liegenden” Werten oder Zwischenwerten kontinuierlich benötigt.
Das erfordert aber eine speziell angepasste Hardware und jeweilige Verbindungen in dem System, so dass im Allgemeinen speziell angefertigte Module anstelle von gewöhnlichen Modulen verwendet werden müssen. Insbesondere werden drei Direktspeicherzugriffs-(DMA; Direct Memory Access)-Kanäle für das Bewegen von Daten von verschiedenen Modulen aus zu einem Speicher (ADC-Werte und zwei Timerwerte) benötigt, wobei jeder DMA-Kanal eine große Menge an Chipfläche einnimmt und somit sehr teuer ist.
In der Druckschrift US 2010/0194 613 A1 ist ein System beschrieben, welches einen Sigma-Delta-Analog-Digital-Wandler (SD-ADC) zum Erzeugen von SD-ADC-Werten aufweist, einen Timer, eine Erfassungseinrichtung, und ein Erfassungsregister, wobei die Erfassungseinrichtung dafür konfiguriert ist, einen Timerwert des Timers zu erfassen, wenn sie von einem Triggersignal getriggert wird, und den erfassten Timerwert zu dem Erfassungsregister zu transferieren.
In der Druckschrift DE 102007013255 A1 ist eine Vorrichtung zur Auswertung eines Sensorsignals beschrieben, wobei mittels einer Schaltungsanordnung eine Signatur von Wahrheitswerten erzeugbar ist, welche eine Größe des Sensorsignals relativ zu einem Schwellwert angibt.
Die Erfindung hat zur Aufgabe, ein neuartiges Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler, neuartige Sigma-Delta-Analog-Digital-Wandler, und ein neuartiges System mit einem Sigma-Delta-Analog-Digital-Wandler zur Verfügung zu stellen, bei denen insbesondere eine Reduktion der Chipfläche erreicht werden kann, ohne einen beträchtlichen Verlust an Genauigkeit und/oder Auflösung mit sich zu bringen.
Gemäß der Erfindung werden ein Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler, Sigma-Delta-Analog-Digital-Wandler, und ein System mit einem Sigma-Delta-Analog-Digital-Wandler gemäß den Gegenständen der unabhängigen Ansprüche zur Verfügung gestellt.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
In Übereinstimmung mit einem Aspekt der Erfindung wird ein Sigma-Delta-Analog-Digital-Wandler (SD-ADC) bereitgestellt, der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist, und einen Dezimatordatenausgang aufweist, der mit einem zweiten Erfassungsfunktionselement versehen ist, wobei das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es durch ein externes Triggersignal bzw. Auslösesignal angesteuert bzw. getriggert wird, und das zweite Erfassungselement einen Wert des Dezimatordatenausgangs erfasst, wenn es durch das externe Triggersignal angesteuert bzw. getriggert wird.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung ist ein Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler (SD-ADC) bereitgestellt, der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler und einen Dezimatordatenausgang aufweist, wobei das Verfahren das Empfangen eines externen Triggersignals und das Erfassen eines Wertes des Dezimationszählers und eines Wertes des Dezimatordatenausgangs nach dem Empfangen des externen Triggersignals umfasst.
Beispielsweise kann ein System aufweisen: einen Sigma-Delta-Analog-Digital-Wandler (SD-ADC) zum Erzeugen von SD-ADC-Werten; einen Timer; Erfassungseinrichtungen; ein Erfassungsregister; und ein Steuerelement, das dafür konfiguriert ist, ein erstes Triggersignal an die Erfassungseinrichtungen auszugeben; wobei die Erfassungseinrichtungen dafür konfiguriert sind, einen Timerwert des Timers zu erfassen, wenn sie von dem ersten Triggersignal getriggert werden, und den erfassten Timerwert zu dem Erfassungsregister zu transferieren; der SD-ADC dafür konfiguriert ist, ein zweites Triggersignal an den Timer auszugeben, wenn er einen neuen SD-ADC-Wert erzeugt; und der Timer beim Empfangen des zweiten Triggersignals von dem SD-ADC auf einen vorher festgelegten Wert eingestellt wird.
Vorteilhaft weisen die Erfassungseinrichtungen eines der folgenden Elemente oder eine Kombination davon auf: ein Schattenregister; einen Direktspeicherzugriffskanal; einen Software-Interrupt zum Initiieren einer Software-Kopieroperation; und/oder eine Fähigkeit einer zentralen Verarbeitungseinheit, in Bezug auf ein bestimmtes Ereignis eine zyklische Abfrage durchführen zu können, um eine Kopieroperation starten zu können.
Vorteilhaft weist das System des Weiteren weitere Erfassungseinrichtungen auf und ist der SD-ADC des Weiteren dafür konfiguriert, das zweite Triggersignal zusätzlich an die weiteren Erfassungseinrichtungen auszugeben, wenn er einen neuen SD-ADC-Wert erzeugt, und die weiteren Erfassungseinrichtungen sind dafür konfiguriert, den SD-ADC-Wert von dem SD-ADC nach Empfangen des zweiten Triggersignals von dem SD-ADC zu erfassen.
Vorteilhaft weisen die weiteren Erfassungseinrichtungen eines der folgenden Elemente oder eine Kombination davon auf:
ein Schattenregister;
einen Direktspeicherzugriffskanal;
einen Software-Interrupt zum Initiieren einer Software-Kopieroperation; und/oder
eine Fähigkeit einer zentralen Verarbeitungseinheit, in Bezug auf ein bestimmtes Ereignis eine zyklische Abfrage durchführen zu können, um eine Kopieroperation zu starten.
Vorteilhaft umfassen die Erfassungseinrichtungen und die weiteren Erfassungseinrichtungen Zugang zu einem ersten Ringpuffer und einem zweiten Ringpuffer.
Vorteilhaft sind die weiteren Erfassungseinrichtungen des Weiteren dafür konfiguriert, SD-ADC-Werte, die sequentiell aus dem SD-ADC ausgelesen werden, in benachbarte Elemente des ersten Ringpuffers zu schreiben, und die Erfassungseinrichtungen dafür konfiguriert, Timerwerte, die sequentiell aus dem Erfassungsregister ausgelesen werden, in benachbarte Elemente des zweiten Ringpuffers zu schreiben.
Vorteilhaft weist das System des Weiteren weitere Erfassungseinrichtungen auf und ist das Steuerelement dafür konfiguriert, das erste Triggersignal an die Erfassungseinrichtungen und die weiteren Erfassungseinrichtungen auszugeben, und die weiteren Erfassungseinrichtungen sind dafür konfiguriert, den SD-ADC-Wert von dem SD-ADC zu erfassen, wenn sie von dem ersten Triggersignal getriggert werden.
Vorteilhaft weisen die weiteren Erfassungseinrichtungen eines der folgenden Elemente oder eine Kombination davon auf:
ein Schattenregister;
einen Direktspeicherzugriffskanal;
einen Software-Interrupt zum Initiieren einer Software-Kopieroperation; und/oder
eine Fähigkeit einer zentralen Verarbeitungseinheit, in Bezug auf ein bestimmtes Ereignis zyklisch eine Abfrage durchführen zu können, um eine Kopieroperation starten zu können.
Gemäß einem weiteren Aspekt wird ein Sigma-Delta-Analog-Digital-Wandler (SD-ADC) bereitgestellt mit:
einem Modulator;
einem Dezimationsfilter;
einem Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist; und
einem Dezimatordatenausgang, der mit einem zweiten Erfassungsfunktionselement versehen ist;
wobei
das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es von einem externen Triggersignal getriggert wird;
das zweite Erfassungselement einen Wert des Dezimatordatenausgangs erfasst, wenn es von dem externen Triggersignal getriggert wird.
Vorteilhaft weist der Sigma-Delta-Analog-Digital-Wandler des Weiteren einen Zeitstempelgenerator auf, wobei der Zeitstempelgenerator dafür konfiguriert ist, einen Zeitstempel für den erfassten Wert des Dezimatordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers zu erzeugen.
Vorteilhaft weist der Sigma-Delta-Analog-Digital-Wandler des Weiteren einen Erfassungsregister auf zum Puffern des erfassten Wertes des Dezimatordatenausgangs und des Zeitstempels.
Gemäß einem weiteren Aspekt wird ein Verfahren bereitgestellt zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler (SD-ADC), der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler und einen Dezimatordatenausgang aufweist, wobei das verfahren folgende Schritte umfasst: Empfangen eines externen Triggersignals; und Erfassen eines Wertes des Dezimationszählers und eines Wertes des Dezimatordatenausgangs nach dem Empfangen des externen Triggersignals.
Vorteilhaft umfasst das Verfahren des Weiteren das Erzeugen eines Zeitstempels für den erfassten Wert des Dezimatordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers.
Vorteilhaft umfasst das Verfahren des Weiteren das Puffern des erfassten Wertes des Dezimatordatenausgangs und des erzeugten Zeitstempels in einem Register.
Gemäß einem weiteren Aspekt wird ein Sigma-Delta-Analog-Digital-Wandler (SD-ADC) bereitgestellt mit:
einem Modulator;
einem Dezimationsfilter;
einem Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist;
einem Integrator;
einem Integrationszähler, der mit einem zweiten Erfassungsfunktionselement versehen ist; und
einem Integratordatenausgang, der mit einem dritten Erfassungsfunktionselement versehen ist;
wobei
das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es von einem externen Triggersignal getriggert wird;
das zweite Erfassungselement einen Wert des Integrationszählers erfasst, wenn es von dem externen Triggersignal getriggert wird; und
das dritte Erfassungselement einen Wert des Integratordatenausgangs erfasst, wenn es von dem externen Triggersignal getriggert wird.
Vorteilhaft weist der Sigma-Delta-Analog-Digital-Wandler des Weiteren einen Zeitstempelgenerator auf, wobei der Zeitstempelgenerator dafür konfiguriert ist, einen Zeitstempel für den erfassten Wert des Integratordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers und des erfassten Wertes des Integrationszählers zu erzeugen.
Vorteilhaft weist der Sigma-Delta-Analog-Digital-Wandler des Weiteren einen Erfassungsregister auf zum Puffern des erfassten Wertes des Integratordatenausgangs und des Zeitstempels.
Gemäß einem weiteren Aspekt wird ein System bereitgestellt mit:
einem Sigma-Delta-Analog-Digital-Wandler (SD-ADC), der periodisch digitale Werte auf der Grundlage von ankommenden analogen Datensignalen erzeugt;
einem Steuerelement;
Erfassungseinrichtungen; und
einem Speicher,
wobei
das Steuerelement dafür konfiguriert ist, ein Triggersignal an den SD-ADC und die Erfassungseinrichtungen auszugeben;
der SD-ADC dafür konfiguriert ist, nach dem Empfangen des Triggersignals von dem Steuerelement einen zuletzt erzeugten digitalen Wert zu Puffern und einen Zeitstempel zu erzeugen und zu Puffern, der sich auf den zuletzt erzeugten digitalen Wert bezieht; und
die Erfassungseinrichtungen dafür konfiguriert sind, den gepufferten digitalen Wert und den entsprechenden Zeitstempel beim Empfangen des Triggersignals von dem Steuerelement auszulesen und den ausgelesenen digitalen Wert und den ausgelesenen Zeitstempel in den Speicher zu schreiben.
Vorteilhaft weisen die Erfassungseinrichtungen eines der folgenden Elemente oder eine Kombination davon auf:
ein Schattenregister;
einen Direktspeicherzugriffskanal;
einen Software-Interrupt zum Initiieren einer Software-Kopieroperation; und/oder
eine Fähigkeit einer zentralen Verarbeitungseinheit, in Bezug auf ein bestimmtes Ereignis eine zyklische Abfrage durchführen zu können, um eine Kopieroperation starten zu können.
Vorteilhaft weist der SD-ADC ein Dezimationsfilter und einen Dezimationszähler auf und ist der SD-ADC des Weiteren dafür konfiguriert, einen Wert des Dezimationsfilters nach dem Empfangen des Triggersignals zu erfassen und den Zeitstempel auf der Grundlage des erfassten Dezimationszählerwertes zu erzeugen.
Vorteilhaft weist der SD-ADC ein Dezimationsfilter, einen Dezimationszähler, einen Integrator und einen Integrationszähler auf und ist der SD-ADC des Weiteren dafür konfiguriert, einen Wert des Dezimationszählers und einen Wert des Integrationszählers nach dem Empfangen des Triggersignals zu erfassen und den Zeitstempel auf der Grundlage des erfassten Dezimationszählerwertes und des erfassten Integrationszählerwertes zu erzeugen.
Vorteilhaft weist der Speicher einen Ringpuffer auf.
Vorteilhaft weist der Speicher einen ersten Ringpuffer und einen zweiten Ringpuffer auf.
Vorteilhaft sind die Erfassungseinrichtungen des Weiteren dafür konfiguriert, den ausgelesenen digitalen Wert in den ersten Ringpuffer zu schreiben und den ausgelesenen Zeitstempel in den zweiten Ringpuffer zu schreiben.
Vorteilhaft sind die Erfassungseinrichtungen des Weiteren dafür konfiguriert, digitale Werte, die sequentiell ausgelesen werden, in benachbarte Elemente des ersten Ringpuffers zu schreiben und Timerwerte, die sequentiell ausgelesen werden, in benachbarte Elemente des zweiten Ringpuffers zu schreiben.
Weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden, detaillierten Beschreibung der Erfindung offensichtlich, die unter Bezugnahme auf die beigefügten Zeichnungen durchgeführt wird.
KURZE BESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNG(EN)
Die beigefügten Zeichnungen sind eingeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung bereitzustellen, und sie sind in die vorliegende Patenspezifikation aufgenommen und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne weiteres klar werden, wenn sie unter Bezugnahme auf die nachfolgende, detaillierte Beschreibung besser verständlich werden.
1 zeigt ein vereinfachtes Diagramm eines beispielhaften Sigma-Delta-Analog-Digital-Wandlers (SD-ADC).
2 zeigt ein schematisches Diagramm, das die Berechnung der Zwischenwerte veranschaulicht.
3 zeigt ein vereinfachtes schematisches Diagramm eines möglichen Designs eines beispielhaften Systems zum Erfassen und Speichern von SD-ADC-Werten und Timerwerten.
4 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer Ausführungsform der Erfindung.
5 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung.
6 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung.
7 zeigt eine erste Ausführungsform eines SD-ADC, der in dem beispielhaften System von 6 verwendet werden kann.
8 zeigt eine zweite Ausführungsform eines SD-ADC, der in dem beispielhaften System von 6 verwendet werden kann.
9 zeigt ein Verfahren in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung.
10 zeigt ein Verfahren in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
In der nachfolgenden, detaillierten Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, die einen Teil der Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. Es soll klar sein, dass andere Ausführungsformen verwendet werden können und strukturelle oder andere Änderungen durchgeführt werden können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die nachfolgende detaillierte Beschreibung ist daher nicht in einem beschränkenden Sinne zu betrachten, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
1 zeigt ein vereinfachtes Diagram eines beispielhaften Sigma-Delta-(oder: Delta-Sigma-)Analog-Digital-Wandlers (SD-ADC). Der veranschaulichte beispielhafte SD-ADC weist einen Modulator 101, ein Dezimationsfilter 102, das mit einem ersten Erfassungsfunktionselement 108 versehen ist, einen Dezimationszähler 103, einen Integrator 104, der mit einem zweiten Erfassungsfunktionselement 109 versehen ist, einen Integrationszähler 105 und einen Integratorausgangs-Schattenspeicher bzw. Integratorausgangsschatten 106 auf.
Hierin bezieht sich ein ”Erfassungsfunktionselement” auf eine Schaltung, die kontinuierlich Signale (z. B. Datensignale) an ihrem Eingang empfängt. Nur wenn es von einem geeigneten Triggersignal, das an seinem Triggereingang empfangen wird, getriggert wird, hält das Erfassungsfunktionselement das aktuell oder besser gesagt zuletzt empfangene Signal („friert dieses ein”) und gibt es aus. In gewisser Weise kann ein Erfassungsfunktionselement als das digitale Äquivalent zu einer analogen Abtast-Halte-Schaltung betrachtet werden.
Die Ausgänge des Modulators 101 sind mit dem Eingang des Dezimationsfilters 102 und dem Eingang des Dezimationszählers 103 verbunden. Der Ausgang des Dezimationszählers 103 ist mit einem Eingang des ersten Erfassungsfunktionselements 108 und dem Eingang des Integrationszählers verbunden. Der Ausgang des Dezimationsfilters 102 ist mit einem Eingang des Integrators 104 über das erste Erfassungsfunktionselement 108 verbunden, das von dem Ausgang des Dezimationszählers angesteuert bzw. getriggert wird. Der Ausgang des Integrationszählers 105 ist mit einem Eingang des Integrators und einem Eingang des zweiten Erfassungsfunktionselements 109 verbunden. Der Ausgang des Integrators 104 ist mit dem Integratorausgangsschatten 106 über das zweite Erfassungsfunktionselement 109 verbunden, das von dem Ausgang des Integrationszählers 105 angesteuert bzw. getriggert wird.
Das Dezimationsfilter 102 empfängt kontinuierlich Abtastwerte (d. h. Daten) von dem Modulator 101 und erzeugt einen dezimierten Abtastwert auf der Grundlage einer vorher festgelegten Anzahl von empfangenen Abtastwerten, wobei die Anzahl durch die Überabtastrate des SD-ADC definiert wird. Hierzu wird das Dezimationsfilter 102 von dem Ausgang des Dezimationszählers 103 getriggert.
Der Dezimationszähler 102 empfängt eine Taktfrequenz des Modulators 101, f_MOD, und veranlasst bzw. triggert auf der Grundlage einer Überabtastrate OSR (Oversampling Rate) die Ausgabe eines dezimierten Abtastwertes. Mit anderen Worten, der Dezimationszähler 103 „zählt” die Abtastwerte, die durch das Dezimationsfilter 102 von dem Modulator 101 empfangen werden, und veranlasst bzw. triggert die Ausgabe eines dezimierten Abtastwertes, wenn eine vorher festgelegte Anzahl von Abtastwerten durch das Dezimationsfilter 102 empfangen worden ist.
Der Integrator 104 empfängt die dezimierten Abtastwerte von dem Dezimationsfilter 102 und integriert über die dezimierten Abtastwerte.
Der Integrationszähler 105 empfängt ebenfalls die Triggersignale, die von dem Dezimationszähler 103 ausgegeben werden. Wenn der Integrationszähler 105 eine vorher festgelegte Anzahl von Triggersignalen von dem Dezimationszähler 103 empfangen hat, gibt der Integrationszähler 105 ein weiteres Triggersignal aus, das einen Transfer des aktuellen Integrationswertes zu dem Integratorausgangsschatten und ein Rücksetzen des Integrators bewirkt, d. h. der aktuelle Integratorwert wird auf 0 zurückgesetzt.
Somit integriert der Integrator über eine vorher festgelegte Anzahl von Dezimationsabtastwerten. Dann, nach dem Triggern durch den Integrationszähler 105, wird der Integrationswert, der durch Integration über die vorher festgelegte Anzahl von Dezimationsabtastwerten erhalten worden ist, zu dem Integratorausgangsschatten 106 übertragen, der Integrator wird zurückgesetzt und die Integration startet abermals von neuem.
Nachstehend wird eine typische Situation veranschaulicht werden, in der benötigte Werte berechnet werden müssen. In diesem Beispiel wird ein neuer Wert jeweils nach Zeitintervallen benötigt, die kürzer als die Zeitintervalle sind, die zwischen zwei nachfolgend erzeugten SD-ADC-Werten liegen. Folglich ist es nicht möglich, die benötigten Werte direkt zu bekommen, sondern es wird eine kontinuierliche Berechnung dieser „dazwischen liegenden” Werte oder Zwischenwerte benötigt.
2 zeigt ein schematisches Diagramm, das die Berechnung der Zwischenwerte veranschaulicht. Eine beispielhafte Entwicklung von Werten, die durch den SD-ADC im Laufe der Zeit erzeugt werden, kann durch eine Stufenfunktion oder Treppenfunktion dargestellt werden, da die SD-ADC-Werte an bestimmten Zeitpunkten (T₀, T₁, T₂, ...) erzeugt werden, die durch konstante Zeitintervalle ΔT voneinander getrennt sind, während denen sich jeweilige SD-ADC-Werte (A₀, A₁, A₂, ...) nicht ändern. Aber Messwerte werden an bestimmten Zeitpunkten, z. B. t_a, t_b, t_c, t_d, ..., benötigt, die durch Zeitintervalle Δt voneinander getrennt sind, wobei Δt < ΔT. Wie aus dem Diagramm zu ersehen ist, zeigt die Stufenfunktion nicht die korrekten Werte der an den Zeitpunkten t_a, t_b, t_c und t_d zu messenden Größe.
Die Entwicklung der zu messenden Größe kann als eine lineare Funktion betrachtet werden, die die Punkte (T₀/A₀, T₁/A₁ und T₂/A₂) einschließt. Diese lineare Approximation ist geeignet, weil die Zeitintervalle T₁ – T₀ = T₂ – T₁ = ΔT ausreichend klein sind. Deshalb können die korrekten Werte der an den Zeitpunkten t_a, t_b, t_c und t_d zu messenden Größe durch die folgende Gleichung für die Extrapolation zwischen den Punkten (T₀/A₀) und (T₁/A₁) erhalten werden: A_c = A₁ + (t_c – T₁)·(A₁ – A₀)/(T₂ – T₁) (1a) oder A_c = A₁ + (t_c – T₁)·(A₁ – A₀)/(T₁ – T₀) (1b) wobei:

A₀: den SD-ADC-Wert repräsentiert, der zu der Zeit T₀ erzeugt wird;
A₁: den SD-ADC-Wert repräsentiert, der zu der Zeit T₁ erzeugt wird;
A_c: den extrapolierten Wert zu der Zeit t_c repräsentiert;
(T₂ – T₁) = (T₁ – T₀): das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt; und
(t_c – T₁): das ”Alter” des SD-ADC-Wertes (erzeugt zu der Zeit T₁) an dem Zeitpunkt t_c repräsentiert.

3 zeigt ein vereinfachtes schematisches Diagramm eines möglichen Designs eines beispielhaften Systems für das Erfassen und Speichern von SD-ADC-Werten und Timerwerten, die für die oben beschriebene Extrapolation (oder Interpolation) benötigt werden, d. h. der SD-ADC-Werte zusammen mit ihren jeweiligen Zeiten der Erzeugung und den Zeiten von Ereignissen, an denen Daten benötigt werden.
Das in 3 gezeigte beispielhafte System weist einen SD-ADC 310, einen ersten Speicherbereich 321 zum Speichern von SD-ADC-Werten, einen zweiten Speicherbereich 322 zum Speichern von Timerwerten, ein Steuerelement 330, das jedes neue Ereignis anzeigt, an dem Daten benötigt werden, einen Timer 340, der mit einem ersten Erfassungsfunktionselement 371 und einem zweiten Erfassungsfunktionselement 372 versehen ist, einen ersten DMA-Kanal 351, einen zweiten DMA-Kanal 352, einen dritten DMA-Kanal 353, ein erstes Erfassungsregister 361 zum Halten eines ersten aktuellen (zuletzt erfassten) Timerwertes und ein zweites Erfassungsregister 362 zum Halten eines zweiten aktuellen (zuletzt erfassten) Timerwertes auf.
Der Timer 340 stellt sowohl die Zeiten, an denen jeweilige SD-ADC-Werte erzeugt werden (”Erzeugungszeiten”), als auch die Zeiten von Ereignissen, an denen Daten benötigt werden („Ereigniszeiten”) bereit. Hierzu weist der Timer eine erste Erfassungsfunktion zum Erfassen der Erzeugungszeiten von jeweiligen SD-ADC-Werten und eine zweite Erfassungsfunktion zum Erfassen der Ereigniszeiten auf.
Wenn der SD-ADC einen neuen SD-ADC-Wert bzw. ein neues SD-ADC-Ergebnis erzeugt und die Erzeugung des neuen SD-ADC-Wertes bzw. des neuen SD-ADC-Ergebnisses durch das Ausgeben eines ersten Triggersignals („neues Ergebnis”) anzeigt, wird das erste Erfassungsfunktionselement 371 durch das erste Triggersignal veranlasst, den aktuellen Timerwert (z. B. T₀ oder T₁) zu erfassen und diesen zu dem ersten Erfassungsregister 361 zur Pufferung zu transferieren. Dann liest der zweite DMA-Kanal 352 den gepufferten Timerwert aus dem ersten Erfassungsregister 361 aus und transferiert diesen zu dem zweiten Speicherbereich 322 zur Speicherung.
Das erste Triggersignal veranlasst auch den ersten DMA-Kanal 351, den neu erzeugten SD-ADC-Wert (z. B. A₀ oder A₁) aus dem SD-ADC 310 auszulesen und diesen zu dem ersten Speicherbereich 321 zum Speichern zu transferieren. Es wird darauf hingewiesen, dass die SD-ADC-Werte und ihre jeweiligen Erzeugungszeiten so gespeichert werden, dass der SD-ADC-Wert eindeutig mit seiner entsprechenden Erzeugungszeit in Beziehung steht.
Wenn das Steuerelement 330 ein neues Ereignis anzeigt, indem es ein zweites Triggersignal (”neues Ereignis”) ausgibt, wird das zweite Erfassungsfunktionselement 372 durch das zweite Triggersignal veranlasst, den aktuellen Timerwert (z. B. t_a, t_b oder t_c) zu erfassen und diesen zu dem zweiten Erfassungsregister 362 zur Pufferung zu transferieren. Dann liest der dritte DMA-Kanal 353, der ebenfalls das zweite Triggersignal empfängt, den gepufferten Timerwert aus dem zweiten Erfassungsregister 362 aus und transferiert diesen zu dem zweiten Speicherbereich 322 zur Speicherung.
4 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer Ausführungsform der Erfindung. Das System von 4 ist eine Verfeinerung des Systems von 3, da es weniger Chipfläche benötigt und trotzdem immer noch in der Lage ist, SD-ADC-Werte und Timerwerte zu erfassen und zu speichern, die für die oben beschriebene Extrapolation (oder Interpolation) benötigt werden. Insbesondere reduziert das System von 4 die Anzahl an benötigten DMA-Kanälen, da nur zwei DMA-Kanäle benutzt werden.
Das in 4 gezeigte beispielhafte System weist einen SD-ADC 410, einen ersten Speicherbereich 421 zum Speichern von SD-ADC-Werten, einen zweiten Speicherbereich 422 zum Speichern von Timerwerten, ein Steuerelement 430, das jedes neue Ereignis anzeigt, an dem Daten benötigt werden, einen Timer 440, der mit einem Erfassungsfunktionselement 471 versehen ist, einen ersten DMA-Kanal 451, einen zweiten DMA-Kanal 452 und ein Erfassungsregister 461 zum Halten eines aktuellen (zuletzt erfassten) Timerwertes auf.
Wenn der SD-ADC 410 einen neuen SD-ADC-Wert bzw. ein neues SD-ADC-Ergebnis erzeugt, zeigt er die Erzeugung des neuen SD-ADC-Wertes bzw. des neuen SD-ADC-Ergebnisses durch das Ausgeben eines ersten Triggersignals („neues Ergebnis”) an den ersten DMA-Kanal 451 und den Timer 440 an. Einerseits veranlasst das erste Triggersignal den ersten DMA-Kanal 451, den neu erzeugten SD-ADC-Wert (zum Beispiel A₀ oder A₁) aus dem SD-ADC 410 auszulesen und diesen zu dem ersten Speicherbereich 421 zum Speichern zu transferieren. Andererseits veranlasst das erste Triggersignal, dass der Timer 440 gelöscht wird, d. h. dass der Timer bei Empfangen des ersten Triggersignals auf 0 zurückgesetzt wird.
Wenn das Steuerelement 430 ein neues Ereignis anzeigt, indem es ein zweites Triggersignal (”neues Ereignis”) ausgibt, wird das Erfassungsfunktionselement 471 von dem zweiten Triggersignal veranlasst, den aktuellen Timerwert zu erfassen und diesen zu dem Erfassungsregister 461 zum Puffern zu transferieren. Dann liest der zweite DMA-Kanal 452, der das zweite Triggersignal ebenfalls empfängt, den gepufferten Timerwert aus dem Erfassungsregister 461 aus und transferiert diesen zu dem zweiten Speicherbereich 422 zum Speichern.
In dem System von 4 wird der Timer 440 jedes Mal dann auf 0 zurückgesetzt, wenn der SD-ADC 410 ein neues Ergebnis ausgibt. Folglich umfassen die Timerwerte keine absoluten, sondern relative Zeitangaben, die die Zeit spezifizieren, die abgelaufen ist, seit der SD-ADC 410 seinen zuletzt berechneten Wert bzw. sein zuletzt berechnetes Ergebnis ausgegeben hat. Somit zeigen die Timerwerte Δt, die in dem zweiten Speicherbereich 422 gespeichert sind, jeweils das ”Alter” des zuletzt berechneten SD-ADC-Wertes zu der Zeit eines bestimmten Ereignisses an, das von dem Steuerelement 430 angezeigt wird. Alle Werte, die von dem SD-ADC 410 ausgegeben werden, werden in chronologischer Reihenfolge (d. h. in der Reihenfolge/umgekehrten Reihenfolge ihrer Erzeugung) in dem ersten Speicherbereich 421 gespeichert. Mit anderen Worten, die SD-ADC-Werte werden seriell gespeichert, wobei ein gerade erzeugter Wert zu der Reihe von SD-ADC-Werten hinzugefügt wird, die bereits in dem ersten Speicherbereich 421 gespeichert sind. Vorteilhafterweise weisen der erste Speicherbereich und der zweite Speicherbereich Ringpuffer auf, die eine geeignete Anzahl von Elementen aufweisen, um das Speichern der benötigten Werte für einen Zeitraum zu erlauben, der lang genug für die Berechnung der Zwischenmesswerte ist.
Wenn ein Ereignis auftritt, d. h. ein Messwert benötigt wird, dann sollte die Berechnung dieses Wertes in einer vorzugsweise kurzen Zeit durchgeführt werden, um zu erlauben, dass der gerade gespeicherte Timerwert Δt_m in Beziehung zu seinem entsprechenden SD-ADC-Wert A_n gesetzt werden kann (dessen „Alter” zu der Zeit des Ereignisses als Timerwert Δt_m gespeichert wird). Und damit kann der benötigte Wert mittels der nachfolgenden Gleichung berechnet werden, die jeweils auf der Gleichung (1a) und (1b) basiert: A_c = A_n + Δt_m·(A_n – A_n-1)/ΔT oder A_c = A_n + Δt_m/ΔT·(A_n – A_n-1) (2) wobei:

A_n: den SD-ADC-Wert repräsentiert, der zuletzt erzeugt worden ist (zu der Zeit t_c des Ereignisses), wobei der Index n eine positive ganze Zahl ist;
A_n-1: den SD-ADC-Wert repräsentiert, der der vorhergehend zu A_n erzeugt worden ist;
A_c: den extrapolierten Wert zu der Zeit t_c repräsentiert;
ΔT: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist); und
Δt_m: das ”Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes A_n zu der Zeit t_c repräsentiert, wobei der Index m eine positive ganze Zahl ist.

5 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer Ausführungsform der Erfindung. Das System von 5 ist ebenfalls eine Verfeinerung des Systems von 3, da es weniger Chipfläche benötigt und dennoch immer noch in der Lage ist, SD-ADC-Werte und Timerwerte zu erfassen und zu speichern, die für die oben beschriebene Extrapolation (oder Interpolation) benötigt werden. Insbesondere reduziert das System von 5 die Anzahl an benötigten DMA-Kanälen, da nur zwei DMA-Kanäle benutzt werden.
Das in 5 gezeigte beispielhafte System weist einen SD-ADC 510, einen ersten Speicherbereich 521 zum Speichern von SD-ADC-Werten, einen zweiten Speicherbereich 522 zum Speichern von Timerwerten, ein Steuerelement 530, das jedes neue Ereignis anzeigt, an dem Daten benötigt werden, einen Timer 540, der mit einem Erfassungsfunktionselement 571 versehen ist, einen ersten DMA-Kanal 551, einen zweiten DMA-Kanal 552 und ein Erfassungsregister 561 zum Halten eines aktuellen (zuletzt erfassten) Timerwertes auf.
Jedes Mal dann, wenn der SD-ADC 510 einen neuen SD-ADC-Wert bzw. ein neues SD-ADC-Ergebnis erzeugt, zeigt er die Erzeugung des neuen SD-ADC-Wertes bzw. des neuen SD-ADC-Ergebnisses durch das Ausgeben eines ersten Triggersignals („neues Ergebnis”) an den Timer 540 an, was bewirkt, dass der Timer 540 gelöscht wird. Folglich wird der Timer nach dem Empfangen des ersten Triggersignals von dem SD-ADC 510 auf 0 zurückgesetzt.
Wenn das Steuerelement 530 ein neues Ereignis anzeigt, gibt es ein zweites Triggersignal (”neues Ereignis”) aus, das von dem ersten DMA-Kanal 551, dem zweiten DMA-Kanal 552 und dem Erfassungsfunktionselement 571 empfangen wird.
Nach dem Empfangen des zweiten Triggersignals wird der erste DMA-Kanal 551 veranlasst, den aktuellen (zuletzt erzeugten) SD-ADC-Wert bzw. das aktuelle (zuletzt erzeugte) SD-ADC-Ergebnis (z. B. A₀ oder A₁) aus dem SD-ADC 510 auszulesen und diesen bzw. dieses zu dem ersten Speicherbereich 512 zur Speicherung zu transferieren.
Beim Empfangen des zweiten Triggersignals wird das Erfassungsfunktionselement 571 veranlasst, den aktuellen Timerwert zu erfassen und diesen zu dem Erfassungsregister 561 zum Puffern zu transferieren. Dann liest der zweite DMA-Kanal 552, der das zweite Triggersignal ebenfalls empfängt, den gepufferten Timerwert aus dem Erfassungsregister 561 aus und transferiert diesen zu dem zweiten Speicherbereich 522 zur Speicherung.
In dem System von 5 wird die Zeit jedes Mal dann auf 0 zurückgesetzt, wenn der SD-ADC ein neues Ergebnis ausgibt. Deshalb sind die Timerwerte keine absoluten, sondern relative Zeitangaben, die die Zeit spezifizieren, die abgelaufen ist, seit der SD-ADC seinen zuletzt berechneten Wert bzw. sein zuletzt berechnetes Ergebnis ausgegeben hat. Somit geben die Timerwerte Δt, die jeweils in dem zweiten Speicherbereich 522 gespeichert sind, das ”Alter” des zuletzt berechneten SD-ADC-Wertes zu der Zeit eines bestimmten Ereignisses an, das von dem Steuerelement 530 angezeigt wird.
Wenn ein Ereignis auftritt, wird nicht nur der aktuelle Timerwert in dem zweiten Speicherbereich 522 gespeichert, sondern es wird auch der aktuelle (d. h. zuletzt berechnete) SD-ADC-Wert in dem ersten Speicherbereich 521 gespeichert.
Da sowohl die Timerwerte als auch die SD-ADC-Werte seriell in chronologischer Reihenfolge gespeichert werden, kann ein Timerwert Δt_m in Beziehung zu seinem entsprechenden SD-ADC-Wert A_n (dessen „Alter” zu der Zeit des Ereignisses als Timerwert Δt_m gespeichert ist) gesetzt werden, und zwar auf einfache Art und Weise: Es werden diejenigen Timer- und SD-ADC-Werte Δt_m und A_n zusammengebracht, die sich auf entsprechende Positionen in der Reihe von SD-ADC- und Timerwerten beziehen, die chronologisch jeweils in dem ersten und dem zweiten Speicherbereich gespeichert worden sind. Zum Beispiel wird der Timerwert, der an „Position 3” in dem zweiten Speicherbereich 522 gespeichert ist, in Beziehung zu dem SD-ADC-Wert gesetzt, der an „Position 3” in dem ersten Speicherbereich 521 gespeichert ist. Oder allgemeiner ausgedrückt, der Timerwert, der an „Position p” in dem zweiten Speicherbereich 522 gespeichert ist, wird mit dem SD-ADC-Wert in Beziehung gesetzt, der an der „Position p” in dem ersten Speicherbereich 521 gespeichert ist. Vorteilhafterweise umfassen der erste Speicherbereich und der zweite Speicherbereich Ringpuffer, die eine geeignete Anzahl von Elementen aufweisen, um eine Speicherung der benötigten Werte für eine Zeitraum zu erlauben, der lang genug für die Berechnung der Zwischenmesswerte ist.
Und damit kann der Messwert, der zu einer bestimmten Zeit/an einem bestimmten Ereignis benötigt wird, auch mittels der Gleichung (2) berechnet werden, die bereits unter Bezugnahme auf das System von 4 eingeführt worden ist: A_c = A_n + Δt_m·(A_n – A_n-1)/ΔT oder A_c = A_n + Δt_m/ΔT·(A_n – A_n-1) (2) wobei:

A_n: den aktuellen (zuletzt erzeugten) SD-ADC-Wert (zu der Zeit t_c des Ereignisses) repräsentiert, wobei der Index n eine positive ganze Zahl ist;
A_n-1: den SD-ADC-Wert repräsentiert, der vorhergehend zu A_n erzeugt worden ist;
A_c: den extrapolierten Wert zu der Zeit t_c repräsentiert;
ΔT: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist); und
Δt_m: das ”Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes A_n zu der Zeit t_c repräsentiert, wobei der Index m eine positive ganze Zahl ist.

In dieser Ausführungsform der Erfindung kann eine kleinere Schwierigkeit auftreten, wenn versucht wird, den Wert zu spezifizieren, der den SD-ADC-Wert repräsentiert, der vorhergehend zu A_n erzeugt worden ist, da die Ereignisse, an denen ein neuer Messwert benötigt wird, mit einer höheren Frequenz bzw. Häufigkeit auftreten bzw. stattfinden können als die Erzeugung von Werten durch den SD-ADC. Folglich kann es sein, dass der SD-ADC-Wert, der vorhergehend in dem ersten Speicherbereich gespeichert worden ist, eventuell nicht der Wert ist, der vorhergehend durch den SD-ADC erzeugt worden ist, sondern dass es sich bei diesem um denselben SD-ADC-Wert handelt.
Aber dieses kleinere Problem kann leicht dadurch gelöst werden, dass die entsprechenden gespeicherten Timerwerte überprüft werden: Ein gespeicherter Timerwert wird nur dann kleiner als sein Vorgänger sein, wenn der Timer zwischen der Erfassung dieser zwei Timerwerte auf 0 zurückgesetzt worden ist. Außerdem wird der Timer dann und nur dann auf 0 zurückgesetzt, wenn der SD-ADC einen neuen Wert bzw. ein neues Ergebnis ausgibt. Folglich können die gespeicherten Timerwerte überprüft werden, um den SD-ADC-Wert zu spezifizieren, der vorhergehend erzeugt worden ist: Ein vorhergehender Timerwert, der kleiner als der Timerwert Δt_m ist, der in Gleichung (2) verwendet wird, bezieht sich auf denselben SD-ADC-Wert wie der Timerwert Δt_m. Dementsprechend können die Timerwerte Δt_m überprüft werden, wenn sie empfangen werden: Wenn der aktuell empfangene Timerwert Δt_m kleiner als der vorhergehend empfangene Timerwert ist, dann bezieht sich der aktuell empfangene Timerwert Δt_m auf einen neuen Wert bzw. ein neues Ergebnis, das von dem SD-ADC ausgegeben worden ist.
Die Gleichung (2) beschreibt die Berechnung eines benötigten Wertes durch Extrapolation. Natürlich kann die Berechnung eines benötigten Wertes auch durch Interpolation unter Verwendung der Gleichung (3) durchgeführt werden: A_c = A_n + Δt_m·(A_n+1 – An)/ΔT oder A_c = A_n + Δt_m/ΔT·(A_n+1 – A_n) (3) wobei:

A_n: den aktuellen (zuletzt erzeugten) SD-ADC-Wert (zu der Zeit t_c des Ereignisses) repräsentiert, wobei der Index n eine positive ganze Zahl ist;
A_n+1: den SD-ADC-Wert repräsentiert, der anschließend an A_n erzeugt wird;
A_c: den interpolierten Wert zu der Zeit t_c repräsentiert;
ΔT: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist); und
Δt_m: das ”Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes A_n zu der Zeit t_c repräsentiert, wobei der Index m eine positive ganze Zahl ist.

In diesem Fall ist der SD-ADC-Wert, auf den sich der „erste” nachfolgende Timerwert bezieht, der kleiner als der Timerwert Δt_m ist, der SD-ADC-Wert A_n+1, der anschließend an den SD-ADC-Wert A_n erzeugt worden ist.
6 zeigt beispielhaft ein vereinfachtes schematisches Diagramm eines Systems in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung. Das in 6 gezeigte System benötigt sogar noch weniger Chipfläche als die Systeme gemäß den 4 und 5 und ist trotzdem immer nach in der Lage, SD-ADC-Werte und Timerwerte zu erfassen und zu speichern, die für die oben beschriebene Extrapolation (oder Interpolation) benötigt werden. Insbesondere reduziert das System von 6 noch weiter die Anzahl an benötigten DMA-Kanälen, da nur ein einziger DMA-Kanal benutzt wird.
Das beispielhafte, in 6 gezeigte System weist einen SD-ADC 610, einen Speicherbereich 621, ein Steuerelement 630, das jedes neues Ereignis anzeigt, an dem Daten benötigt werden, und einen DMA-Kanal 651 auf.
In dem System von 6 stellt der SD-ADC 610 jeweils sowohl den aktuellen (zuletzt erzeugten) SD-ADC-Wert A_n als auch sein entsprechendes „Alter” Δt_m zu der Zeit des Ereignisses bereit. In 7 und 8 sind beispielhafte Ausführungsformen eines SD-ADC, der in dem beispielhaften, in 6 gezeigten System verwendet werden kann, gezeigt und werden unten beschrieben.
Unter Rückbezug auf 6 zeigt das Steuerelement 630 jedes neue Ereignis an, indem es ein Triggersignal („neues Ereignis”) ausgibt, das von dem SD-ADC 610 und dem DMA-Kanal 651 empfangen wird.
Nach dem Empfangen des Triggersignals wird der SD-ADC 610 veranlasst, den aktuellen (zuletzt erzeugten) SD-ADC-Wert A_n bzw. das aktuelle (zuletzt erzeugte) SD-ADC-Ergebnis A_n und dessen entsprechendes „Alter” Δt_m an dem Zeitpunkt des Ereignisses bereitzustellen.
Nach dem Empfangen des Triggersignals wird der DMA-Kanal 651 veranlasst, den aktuellen (zuletzt erzeugten) SD-ADC-Wert A_n bzw. das aktuelle (zuletzt erzeugte) SD-ADC-Ergebnis A_n zusammen mit dessen entsprechendem „Alter” Δt_m aus dem SD-ADC 610 auszulesen und diese zu dem Speicherbereich 621 zur Speicherung zu transferieren. Vorteilhafterweise weist der Speicherbereich 621 einen Ringpuffer auf, der eine geeignete Anzahl von Elementen hat, um eine Speicherung der benötigten Werte für einen Zeitraum zu ermöglichen, der lang genug für die Berechnung der Zwischenmesswerte ist.
Und damit kann der Messwert, der zu einer bestimmten Zeit/an einem bestimmten Ereignis benötigt wird, wieder mittels der Gleichung (2) berechnet werden: A_c = A_n + Δt_m·(A_n – A_n-1)/ΔT oder A_c = A_n + Δt_m/ΔT·(A_n – A_n-1) (2) wobei:

Auch in dieser Ausführungsform der Erfindung kann eine kleinere Schwierigkeit auftreten, wenn versucht wird, den Wert A_n-1 zu spezifizieren, der den SD-ADC-Wert repräsentiert, der vorhergehend zu A_n erzeugt worden ist, da die Ereignisse, an denen ein neuer Messwert benötigt wird, eventuell mit einer höheren Frequenz bzw. Häufigkeit auftreten bzw. stattfinden können als die Erzeugung von Werten durch den SD-ADC. Folglich kann es sein, dass der SD-ADC-Wert, der vorhergehend in dem ersten Speicherbereich gespeichert worden ist, eventuell nicht der Wert ist, der vorher von dem SD-ADC erzeugt worden ist, sondern dass es sich bei diesem um denselben SD-ADC-Wert handelt.
Wie vorher unter Bezugnahme auf das beispielhafte System von 5 gezeigt worden ist, kann dieses kleinere Problem leicht dadurch gelöst werden, dass die entsprechenden gespeicherten Timerwerte überprüft werden: Ein gespeicherter Timerwert wird nur dann kleiner als sein Vorgänger sein, wenn der „interne Timer” des SD-ADC zwischen der Erzeugung dieser zwei Timerwerte auf 0 zurückgesetzt worden ist. Außerdem wird der „interne Timer” dann und nur dann auf 0 zurückgesetzt, wenn der SD-ADC gerade einen neuen Wert bzw. ein neues Ergebnis erzeugt hat. Folglich können die gespeicherten Timerwerte überprüft werden, um den SD-ADC-Wert zu spezifizieren, der vorher erzeugt worden ist: Ein vorhergehender Timerwert, der kleiner als der Timerwert Δt_m ist, der in Gleichung (2) verwendet wird, bezieht sich auf denselben SD-ADC-Wert wie der Timerwert Δt_m. Dementsprechend können die Timerwerte Δt_m überprüft werden, wenn sie empfangen werden: Wenn der aktuell empfangene Timerwert Δt_m kleiner als der vorhergehend empfangene Timerwert ist, dann bezieht sich der aktuell empfangene Timerwert Δt_m auf einen neuen Wert bzw. ein neues Ergebnis, der bzw. das von dem SD-ADC ausgegeben worden ist.
Wie bereits oben erwähnt worden ist, beschreibt die Gleichung (2) die Berechnung eines benötigten Wertes durch Extrapolation. Natürlich kann die Berechnung eines benötigten Wertes auch durch Interpolation unter Verwendung der Gleichung (3) durchgeführt werden: A_c = A_n + Δt_m·(A_n+1 – A_n)/ΔT oder A_c = A_n + Δt_m/ΔT·(A_n+1 – A_n) (3) wobei:

A_n: den aktuellen (zuletzt erzeugten) SD-ADC-Wert (zu der Zeit t_c des Ereignisses) repräsentiert, wobei der Index n eine positive ganze Zahl ist;
A_n+1: den SD-ADC-Wert repräsentiert, der anschließend an A_n erzeugt wird;
A_c: den interpolierten Wert zu der Zeit t_c repräsentiert;
ΔT: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist); und
Δt_m: das „Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes A_n zu der Zeit t_c repräsentiert, wobei der Index m eine positive ganze Zahl ist.

In diesem Fall ist der SD-ADC-Wert, zu dem der „erste” nachfolgende Timerwert gehört, der kleiner als der Timerwert Δt_m ist, der SD-ADC-Wert A_n+1, der anschließend an den SD-ADC-Wert A_n erzeugt worden ist.
7 zeigt eine erste Ausführungsform eines SD-ADC, der in dem beispielhaften System von 6 verwendet werden kann. Der veranschaulichte beispielhafte SD-ADC weist einen Modulator 715, ein Dezimationsfilter 721, das mit einem ersten Erfassungselement 761 versehen ist, einen Dezimationszähler 722, der mit einem zweiten Erfassungselement 762 versehen ist, einen Dezimatorausgangs-Schattenspeicher bzw. Dezimatorausgangsschatten 723, der mit einem dritten Erfassungselement 763 versehen ist, einen Timerwertgenerator (Zeitstempelgenerator) 741, ein Erfassungsregister 751, das einen ersten Abschnitt 751a zum Halten eines aktuellen (zuletzt erfassten) Timerwertes und einen zweiten Abschnitt 751b zum Halten eines aktuellen (zuletzt erfassten) SD-ADC-Wertes hat, auf.
Die Ausgänge des Modulators 751 sind mit dem Eingang des Dezimationsfilters 721 und dem Eingang des Dezimationszählers 722 verbunden. Der Ausgang des Dezimationszählers 722 ist mit einem Eingang des ersten Erfassungsfunktionselements 761 verbunden. Der Ausgang des Dezimationsfilters 721 ist mit einem Eingang des Dezimatorausgangsschattens 723 über das erste Erfassungsfunktionselement 761 verbunden, das von dem Ausgang des Dezimationszählers 722 angesteuert bzw. getriggert wird. Der Ausgang des Dezimatorausgangsschattens 723 ist mit dem zweiten Abschnitt 751b des Erfassungsregisters 751 über das dritte Erfassungsfunktionselement 763 verbunden, das von einem externen Triggersignal (z. B. „neues Ereignis”) getriggert wird, das an einem Eingang des SD-ADC 710 empfangen wird. Ein Ausgang des Dezimationszählers 722 ist mit einem Eingang des Timerwertgenerators 741 über das zweite Erfassungsfunktionselement 762 verbunden, das ebenfalls von dem externen Triggersignal getriggert wird. Ein Ausgang des Timerwertgenerators 741 ist mit dem ersten Abschnitt 751a des Erfassungsregisters 751 verbunden.
Das Dezimationsfilter 721 empfängt kontinuierlich Abtastwerte (d. h. Daten) von dem Modulator 715 und erzeugt einen dezimierten Abtastwert auf der Grundlage einer vorher festgelegten Anzahl von empfangenen Abtastwerten, wobei die Anzahl von der Überabtastrate des SD-ADC 710 definiert wird. Hierzu wird das Dezimationsfilter 721 von dem Ausgang des Dezimationszählers 722 angesteuert.
Der Dezimationszähler 722 empfängt eine Taktfrequenz des Modulators 715, f_MOD, und veranlasst bzw. triggert auf der Grundlage einer Überabtastrate OSR die Ausgabe eines dezimierten Abtastwertes. Mit anderen Worten, der Dezimationszähler 722 „zählt” die Abtastwerte, die durch das Dezimationsfilter 721 von dem Modulator 715 empfangen werden, und veranlasst die Ausgabe eines dezimierten Abtastwertes, wenn eine vorher festgelegte Anzahl von Abtastwerten durch das Dezimationsfilter 721 empfangen worden ist.
Der dezimierte Abtastwert wird zu dem Dezimatorausgangsschatten transferiert, welcher den empfangenen Wert hält, bis er einen „neuen” dezimierten Abtastwert empfängt. Das dritte Erfassungsfunktionselement 763 liest den Wert aus dem Dezimatorausgangsschatten 723 aus, wenn es durch das externe Triggersignal getriggert bzw. dazu veranlasst wird, das an einem Eingang des SD-ADC 710 empfangen wird, und schreibt den ausgelesenen Wert in den zweiten Abschnitt 751b des Erfassungsregisters 751.
Das zweite Erfassungsfunktionselement 762 liest den aktuellen Zählerwert aus dem Dezimationszähler 722 aus, wenn es durch das externe Triggersignal dazu veranlasst wird, und transferiert den ausgelesenen Dezimationszählerwert zu dem Timerwertgenerator 741.
Der Timerwertgenerator (Zeitstempelgenerator) 741 kann optional bereitgestellt sein, um einen Timerwert (Zeitstempel) auf der Grundlage des empfangenen Dezimationszählerwertes und der Dezimationsrate des Dezimators zu erzeugen. Mit anderen Worten, der Timerwertgenerator führt eine Formatumwandlung durch, um den Timerwert zu erhalten. Dann transferiert der Timerwertgenerator den Timerwert, der das „Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes zu der Zeit des Ereignisses ist, zu dem ersten Abschnitt 751a des Erfassungsregisters 751.
Der Timerwert Δt_m kann zum Beispiel unter Verwendung der folgenden Gleichung berechnet werden: Δt_m = ΔT·dc/dr (4) wobei:

ΔT: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden SD-ADC-Werten liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist);
dc: den empfangenen Dezimationszählerwert repräsentiert;
dr: die Dezimationsrate repräsentiert, die die Anzahl von Abtastwerten ist, die von dem Dezimator verwendet wird, um einen dezimierten Abtastwert zu erzeugen.

Wenn der Timerwert Δt_m mit Hilfe der oben genannten Gleichung berechnet wird, wird die Teilung durch den Wert „dr” im Allgemeinen durch die Verwendung von Software ausgeführt.
8 zeigt eine zweite Ausführungsform eines SD-ADC, der in dem beispielhaften System von 6 verwendet werden kann. Der veranschaulichte beispielhafte SD-ADC weist einen Modulator 815, ein Dezimationsfilter 821, das mit einem ersten Erfassungselement 861 versehen ist, einen Dezimationszähler 822, der mit einem dritten Erfassungselement 863 versehen ist, einen Integrator 831, der mit einem zweiten Erfassungselement 862 versehen ist, einen Integrationszähler 832, der mit einem vierten Erfassungselement 864 versehen ist, einen Integratorausgangsschatten 833, der mit einem fünften Erfassungselement 865 versehen ist, einen Timerwertgenerator (Zeitstempelgenerator) 841, ein Erfassungsregister 851, das einen ersten Abschnitt 851a zum Halten eines aktuellen (zuletzt erfassten) Timerwertes und einen zweiten Abschnitt 851b zum Halten eines aktuellen (zuletzt erfassten) SD-ADC-Wertes aufweist, auf.
Die Ausgänge des Modulators 815 sind mit dem Eingang des Dezimationsfilters 821 und dem Eingang des Dezimationszählers 822 verbunden. Der Dezimationszähler 822 weist einen ersten Ausgang auf, der mit einem Eingang des ersten Erfassungsfunktionselements 861 und dem Eingang des Integrationszählers 832 verbunden ist, und weist einen zweiten Ausgang auf, der mit einem Eingang des dritten Erfassungsfunktionselements 863 verbunden ist. Der Ausgang des Dezimationsfilters 821 ist mit einem Eingang des Integrators 862 über das erste Erfassungsfunktionselement 861 verbunden, das von dem ersten Ausgang des Dezimationszählers 822 angesteuert bzw. getriggert wird.
Der Integrationszähler 832 hat einen ersten Ausgang, der mit einem Eingang des Integrators 831 und einem Eingang des zweiten Erfassungsfunktionselements 862 verbunden ist, und einen zweiten Ausgang, der mit einem Eingang des vierten Erfassungsfunktionselements 864 verbunden ist. Der Ausgang des Integrators 831 ist mit dem Integratorausgangsschatten 833 über das zweite Erfassungsfunktionselement 862 verbunden, das von dem ersten Ausgang des Integrationszählers 832 angesteuert wird. Der Ausgang des Integratorausgangsschattens 833 ist mit dem zweiten Abschnitt 851b des Erfassungsregisters 851 über das fünfte Erfassungsfunktionselement 865 verbunden, das durch ein externes Triggersignal angesteuert wird, das an einem Eingang des SD-ADC 810 empfangen wird.
Der zweite Ausgang des Dezimationszählers 822 ist mit einem ersten Eingang des Timerwertgenerators 841 über das dritte Erfassungsfunktionselement 863 verbunden, das ebenfalls durch das externe Triggersignal getriggert wird. Ein Ausgang des Integrationszählers 832 ist mit einem zweiten Eingang des Timerwertgenerators 841 über das vierte Erfassungsfunktionselement 864 verbunden, das ebenfalls durch das externe Triggersignal getriggert wird. Der Ausgang des Timerwertgenerators 841 ist mit dem ersten Abschnitt 851a des Erfassungsregisters 851 verbunden.
Das Dezimationsfilter 821 empfängt kontinuierlich Abtastwerte (d. h. Daten) von dem Modulator 815 und erzeugt einen dezimierten Abtastwert auf der Grundlage einer vorher festgelegten Anzahl von empfangenen Abtastwerten, wobei die Anzahl von der Überabtastrate des SD-ADC definiert wird. Hierzu wird die Erfassungsfunktion des Dezimationsfilters 821 durch den ersten Ausgang des Dezimationszählers 822 ausgelöst.
Der Dezimationszähler 822 empfängt eine Taktfrequenz des Modulators 815, f_MOD, und veranlasst auf der Grundlage einer Überabtastrate OSR die Ausgabe eines dezimierten Abtastwertes. Mit anderen Worten, der Dezimationszäh1er 822 „zählt” die Abtastwerte, die durch das Dezimationsfilter 821 von dem Modulator 815 empfangen werden, und veranlasst die Ausgabe eines dezimierten Abtastwertes, wenn eine vorher festgelegte Anzahl von Abtastwerten von dem Dezimationsfilter 821 empfangen worden ist.
Der Integrator 831 empfängt die dezimierten Abtastwerte von dem Dezimationsfilter 821 und integriert über die empfangenen dezimierten Abtastwerte.
Der Integrationszähler 832 empfängt ebenfalls die Triggersignalausgabe von dem Dezimationszäh1er 822. Wenn der Integrationszähler 832 eine vorher festgelegte Anzahl von Triggersignalen von dem Dezimationszähler 822 empfangen hat, gibt der Integrationszähler 832 ein weiteres Triggersignal aus, das einen Transfer des aktuellen Integrationswertes zu dem Integratorausgangsschatten 833 und ein Rücksetzen des Integrators 831 bewirkt, d. h. der aktuelle Integratorwert wird auf 0 zurückgesetzt.
Folglich integriert der Integrator 831 über eine vorher festgelegte Anzahl von Dezimationsabtastwerten. Dann, nach dem Triggern durch den Integrationszähler 832, wird der Integrationswert, der durch Integration über die vorher festgelegte Anzahl van Dezimationsabtastwerten erhalten worden ist, zu dem Integratorausgangsschatten 833 transferiert, der den empfangenen Wert hält, bis er ein „neues” Integrationsergebnis über eine vorher festgelegte Anzahl von dezimierten Abtastwerten empfängt, und der Integrator 831 wird zurückgesetzt, woraufhin die Integration abermals von neuem startet.
Wenn ein externes Triggersignal („neues Ereignis”) an dem SD-ADC-Wandler 810 empfangen wird, zum Beispiel von dem Steuerelement 630, das in dem in 6 gezeigten System enthalten ist, dann werden die dritten, vierten und fünften Erfassungsfunktionselemente 863, 864 und 865 veranlasst, die jeweiligen Signale, die an ihre Eingänge angelegt werden, zu erfassen:
Das dritte Erfassungsfunktionselement 863 liest den aktuellen Zählerwert aus dem Dezimationszähler 822 aus, wenn es von dem externen Triggersignal angesteuert bzw. getriggert wird, und transferiert den ausgelesenen Dezimationszählerwert zu dem Timerwertgenerator 841.
Das vierte Erfassungsfunktionselement 864 liest den aktuellen Zählerwert aus dem Integrationszähler 832 aus, wenn es von dem externen Triggersignal angesteuert bzw. getriggert wird, und transferiert den ausgelesenen Integrationszählerwert zu dem Timerwertgenerator 841.
Das fünfte Erfassungsfunktionselement 865 liest den Wert aus dem Integratorausgangsschatten 833 aus, wenn es von dem externen Triggersignal angesteuert bzw. getriggert wird, und schreibt den ausgelesenen Wert in den zweiten Abschnitt 851b des Erfassungsregisters 851.
Der Timerwertgenerator (Zeitstempelgenerator) 841 erzeugt einen Timerwert (Zeitstempel) auf der Grundlage:

• des empfangenen Dezimationszählerwertes,
• der Dezimationsrate des Dezimators,
• des empfangenen Integrationszählerwertes; und
• der Anzahl an Dezimationsabtastwerten, über die der Integrator integriert, um den SD-ADC-Wert zu erzeugen.

Der Timerwertgenerator 841 transferiert dann den erzeugten Timerwert, der das „Alter” des aktuellen (zuletzt erzeugten) SD-ADC-Wertes zu der Zeit des Ereignisses ist, zu dem ersten Abschnitt 851a des Erfassungsregisters 851.
Der Timerwert Δt_m kann zum Beispiel unter Verwendung der nachfolgenden Gleichung berechnet werden: Δt_m = ΔT_i·(dc/dr + ic)/ir (5) wobei:

ΔT_i: das konstante Zeitintervall repräsentiert, das zwischen der Erzeugung von zwei nachfolgenden Ausgabewerten des Integrators liegt (das für den jeweiligen SD-ADC-Wandler bekannt ist);
dc: den empfangenen Dezimationszählerwert repräsentiert;
dr: die Dezimationsrate repräsentiert, die die Anzahl von Abtastwerten ist, die von dem Dezimator verwendet wird, um einen dezimierten Abtastwert zu erzeugen;
ic: den empfangenen Integrationszählerwert repräsentiert; und
ir: die Anzahl von dezimierten Abtastwerten repräsentiert, über die der Integrator integriert, um den SD-ADC-Wert zu erzeugen.

Die in den 7 und 8 gezeigten SD-ADCs stellen die SD-ADC-Werte und die entsprechenden Timerwerte so bereit, dass ein einziger DMA-Kanal verwendet werden kann, um jeweils einen SD-ADC-Wert zusammen mit seinem entsprechenden Timerwert auszulesen.
Es soll aber klar sein, dass die Verwendung von DMA-Kanälen in den beispielhaften, vorher beschriebenen Ausführungsformen der Erfindung nicht obligatorisch ist, sondern dass auch andere Erfassungseinrichtungen verwendet werden können, wobei die Erfassungseinrichtungen eines der folgenden Elemente oder eine Kombination davon umfassen können: ein Schattenregister, einen Direktspeicherzugriffskanal, einen Software-Interrupt zum Initiieren einer Software-Kopieroperation, und/oder eine Fähigkeit einer zentralen Verarbeitungseinheit, in Bezug auf ein bestimmtes Ereignis eine zyklische Abfrage durchführen zu können, um eine Kopieroperation zu starten.
9 zeigt ein Verfahren in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung. Das Verfahren ist zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler gedacht, der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler und einen Dezimatordatenausgang aufweist, wobei das Verfahren die folgenden Schritte umfasst:
Empfangen eines externen Triggersignals (Schritt 902);
Erfassen eines Wertes des Dezimationszählers und eines Wertes des Dezimatordatenausgangs (Schritt 904);
Erzeugen eines Zeitstempels für den erfassten Wert des Dezimatordatenausgangs auf der Basis des erfassten Wertes des Dezimationszählers (Schritt 906); und
Puffern des erfassten Wertes des Dezimatordatenausgangs und des erzeugten Zeitstempels in einem Register (Schritt 908).
10 zeigt ein Verfahren in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung. Das Verfahren ist zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler gedacht, der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler, einen Integrator, einen Integrationszähler und einen Integratordatenausgang aufweist, wobei das Verfahren die folgenden Schritte umfasst:
Empfangen eines externen Triggersignals (Schritt 1002);
Erfassen eines Wertes des Dezimationszählers, eines Wertes des Integrationszählers und eines Wertes des Integratordatenausgangs (Schritt 1004);
Erzeugen eines Zeitstempels für den erfassten Wert des Integratordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers und des erfassten Wertes des Integrationszählers (Schritt 1006); und
Puffern des erfassten Wertes des Integratordatenausgangs und des erzeugten Zeitstempels in einem Register (Schritt 1008).
Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, wird es den Durchschnittsfachleuten auf dem Gebiet klar sein, dass eine Vielfalt von alternativen und/oder äquivalenten Implementierungen die spezifischen gezeigten und beschriebenen Ausführungsformen ersetzen können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen werden würde. Diese Anmeldung ist dafür gedacht, jegliche Adaptionen oder Variationen der spezifischen Ausführungsformen abzudecken, die hier erörtert worden sind. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims

Sigma-Delta-Analog-Digital-Wandler (SD-ADC) mit: einem Modulator; einem Dezimationsfilter; einem Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist; und einem Dezimatordatenausgang, der mit einem zweiten Erfassungsfunktionselement versehen ist; wobei das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es von einem externen Triggersignal getriggert wird; das zweite Erfassungselement einen Wert des Dezimatordatenausgangs erfasst, wenn es von dem externen Triggersignal getriggert wird.
Sigma-Delta-Analog-Digital-Wandler nach Anspruch 1, der des Weiteren einen Zeitstempelgenerator aufweist, wobei der Zeitstempelgenerator dafür konfiguriert ist, einen Zeitstempel für den erfassten Wert des Dezimatordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers zu erzeugen.
Sigma-Delta-Analog-Digital-Wandler nach Anspruch 2, der des Weiteren ein Erfassungsregister aufweist zum Puffern des erfassten Wertes des Dezimatordatenausgangs und des Zeitstempels.
Verfahren zur Verwendung in einem Sigma-Delta-Analog-Digital-Wandler (SD-ADC), der einen Modulator, ein Dezimationsfilter, einen Dezimationszähler und einen Dezimatordatenausgang aufweist, wobei das Verfahren folgende Schritte umfasst: Empfangen eines externen Triggersignals; und Erfassen eines Wertes des Dezimationszählers und eines Wertes des Dezimatordatenausgangs nach dem Empfangen des externen Triggersignals.
Verfahren nach Anspruch 4, das des Weiteren das Erzeugen eines Zeitstempels für den erfassten Wert des Dezimatordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers umfasst.
Verfahren nach Anspruch 5, das des Weiteren das Puffern des erfassten Wertes des Dezimatordatenausgangs und des erzeugten Zeitstempels in einem Register umfasst.
Sigma-Delta-Analog-Digital-Wandler (SD-ADC) mit: einem Modulator; einem Dezimationsfilter; einem Dezimationszähler, der mit einem ersten Erfassungsfunktionselement versehen ist; einem Integrator; einem Integrationszähler, der mit einem zweiten Erfassungsfunktionselement versehen ist; und einem Integratordatenausgang, der mit einem dritten Erfassungsfunktionselement versehen ist; wobei das erste Erfassungselement einen Wert des Dezimationszählers erfasst, wenn es von einem externen Triggersignal getriggert wird; das zweite Erfassungselement einen Wert des Integrationszählers erfasst, wenn es von dem externen Triggersignal getriggert wird; und das dritte Erfassungselement einen Wert des Integratordatenausgangs erfasst, wenn es von dem externen Triggersignal getriggert wird.
Sigma-Delta-Analog-Digital-Wandler (SD-ADC) nach Anspruch 7, der des Weiteren einen Zeitstempelgenerator aufweist, wobei der Zeitstempelgenerator dafür konfiguriert ist, einen Zeitstempel für den erfassten Wert des Integratordatenausgangs auf der Grundlage des erfassten Wertes des Dezimationszählers und des erfassten Wertes des Integrationszählers zu erzeugen.
Sigma-Delta-Analog-Digital-Wandler (SD-ADC) nach Anspruch 8, der des Weiteren ein Erfassungsregister aufweist zum Puffern des erfassten Wertes des Integratordatenausgangs und des Zeitstempels.
System mit: einem Sigma-Delta-Analog-Digital-Wandler (SD-ADC), der periodisch digitale Werte auf der Grundlage von ankommenden analogen Datensignalen erzeugt; einem Steuerelement; Erfassungseinrichtungen; und einem Speicher, wobei das Steuerelement dafür konfiguriert ist, ein Triggersignal an den SD-ADC und die Erfassungseinrichtungen auszugeben; der SD-ADC dafür konfiguriert ist, nach dem Empfangen des Triggersignals von dem Steuerelement einen zuletzt erzeugten digitalen Wert zu Puffern und einen Zeitstempel zu erzeugen und zu Puffern, der sich auf den zuletzt erzeugten digitalen Wert bezieht; und die Erfassungseinrichtungen dafür konfiguriert sind, den gepufferten digitalen Wert und den entsprechenden Zeitstempel beim Empfangen des Triggersignals auszulesen und den ausgelesenen digitalen Wert und den ausgelesenen Zeitstempel in den Speicher zu schreiben.