KR102597168B1 - 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈 - Google Patents

아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈 Download PDF

Info

Publication number
KR102597168B1
KR102597168B1 KR1020210107438A KR20210107438A KR102597168B1 KR 102597168 B1 KR102597168 B1 KR 102597168B1 KR 1020210107438 A KR1020210107438 A KR 1020210107438A KR 20210107438 A KR20210107438 A KR 20210107438A KR 102597168 B1 KR102597168 B1 KR 102597168B1
Authority
KR
South Korea
Prior art keywords
analog
irq
digital
digital conversion
channels
Prior art date
Application number
KR1020210107438A
Other languages
English (en)
Other versions
KR20230025204A (ko
Inventor
김규원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210107438A priority Critical patent/KR102597168B1/ko
Priority to US17/836,218 priority patent/US11757464B2/en
Priority to CN202210966632.8A priority patent/CN115883992A/zh
Publication of KR20230025204A publication Critical patent/KR20230025204A/ko
Application granted granted Critical
Publication of KR102597168B1 publication Critical patent/KR102597168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1265—Non-uniform sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681—Motion detection
    • H04N23/6812—Motion detection based on additional sensors, e.g. acceleration sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
    • H02M3/33546—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type with automatic control of the output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/685—Vibration or motion blur correction performed by mechanical compensation
    • H04N23/687—Vibration or motion blur correction performed by mechanical compensation by shifting the lens or sensor position
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Abstract

본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, Irq(Interrupt request)를 생성하는 IC(Integrated Circuit)에 포함되는 아날로그-디지털 변환기를 포함하고, 아날로그-디지털 변환기는 복수의 채널로부터 복수의 아날로그 값을 입력 받고, 복수의 채널 중 Irq에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환할 수 있다.

Description

아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈{Analog to digital conversion apparatus and camera module including thereof}
본 발명은 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈에 관한 것이다.
일반적으로, 전자기기는 카메라 모듈과 같이 위치가 제어될 필요가 있는 구성요소를 포함할 수 있으며, 카메라 모듈에 포함될 수 있는 렌즈 모듈의 위치는 상기 구성요소에 대한 구동 신호를 통해 제어될 수 있다. 카메라 모듈에 포함될 수 있는 카메라 모듈 구동 장치는 상기 구성요소의 위치 및/또는 가속도 정보를 제공받을 수 있으며, 위치 및/또는 가속도 정보에 기반하여 상기 구성요소를 정확하게 구동하기 위한 값을 제어 로직(예: 광학적 이미지 안정화(Optical Image Stabilization, OIS) 및/또는 자동 초점(Auto Focus, AF) 제어)에 따라 연산할 수 있으며, 상기 값에 기반하여 상기 구성요소를 구동할 수 있다. 상기 구성요소의 위치 및/또는 가속도 정보는 아날로그 값으로 수집되므로, 아날로그-디지털 변환기는 상기 아날로그 값을 디지털 값으로 변환할 수 있으며, 카메라 모듈 구동 장치는 상기 디지털 값에 기반하여 카메라 모듈을 구동할 수 있다.
최근, 카메라 모듈에서 렌즈의 광학 배율이 높아지고, 렌즈 모듈의 경통이 길어짐에 따라, 렌즈 모듈의 위치 및/또는 가속도의 감지 범위는 커질 수 있고, 위치 및/또는 가속도를 감지하는 센서의 개수는 많아질 수 있다. 이에 따라, 아날로그-디지털 변환기의 타이밍 제어는 복잡해질 수 있고, 아날로그-디지털 변환기의 개수도 많아질 수 있다.
일본 공개특허공보 특개2018-133803호
본 발명은 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈을 제공한다.
본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, Irq(Interrupt request)를 생성하는 IC(Integrated Circuit)에 포함되는 아날로그-디지털 변환기를 포함하고, 상기 아날로그-디지털 변환기는 복수의 채널로부터 복수의 아날로그 값을 입력 받고, 상기 복수의 채널 중 상기 Irq에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환할 수 있다.
본 발명의 일 실시 예에 따른 카메라 모듈은, 상기 아날로그-디지털 변환 장치를 포함하고 상기 아날로그-디지털 변환 장치에 의해 변환된 디지털 값에 기반하여 구동 신호를 생성하는 상기 IC; 및 상기 구동 신호에 기반하여 위치가 제어되는 렌즈 모듈; 을 포함하고, 상기 복수의 채널은 상기 렌즈 모듈의 위치에 기반한 상기 복수의 아날로그 값을 생성할 수 있다.
본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, 아날로그-디지털 변환기의 개수보다 더 많은 개수의 복수의 채널로부터 입력되는 복수의 아날로그 값 각각에 대한 아날로그-디지털 변환 여부를 효율적으로 선택할 수 있거나, 복수의 채널에 연계된 아날로그-디지털 변환기와 IC(또는 구동기) 간에 효율적인 동기화 환경을 제공할 수 있다.
이에 따라, 아날로그-디지털 변환 장치는, 아날로그-디지털 변환기의 개수 대비 많은 아날로그 값에 대한 아날로그-디지털 변환을 수행할 수 있거나, 아날로그-디지털 변환기의 총 개수 감소에 따라 IC의 사이즈 및/또는 비용을 효율적으로 줄일 수 있다. 또는, 아날로그-디지털 변환 장치는, 효율적인 동기화에 따라 잡음을 줄일 수 있거나, 잡음의 감소에 따른 높은 분해능(resolution)을 가질 수 있거나, 타이밍(timing) 구성/제어는 더욱 정교해지거나 정확해질 수 있으므로, 종합적인 성능(예: 신호대잡음비, 변환속도, 분해능, 전력소모, 신뢰성 등)은 더욱 향상될 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq(Interrupt request)에 기반한 선택된 채널 구성(CH configuration)의 다양한 방식들을 나타낸 도면이다.
도 1d는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에 포함될 수 있는 광학적 이미지 안정화(Optical Image Stabilization) 구조를 나타낸 블록도이다.
도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 다양한 신호들의 타이밍 다이어그램(timing diagram)을 나타낸 도면이다.
도 3은 아날로그-디지털 변환기의 가능(enable) 상태의 신호(ADC_EN)와 변환시작(Start of conversion) 시간의 신호(ADC SOC) 간의 동기화를 나타낸 타이밍 다이어그램이다.
도 4 및 도 5는 Irq에 기반한 아날로그-디지털 변환기의 가능 상태의 신호(ADC_EN)의 변경 시점의 결정을 예시한 타이밍 다이어그램이다.
도 6은 Irq 자체가 아날로그-디지털 변환기의 변환시작 시간의 신호(ADC SOC)의 기준 시점으로 사용되는 것을 예시한 타이밍 다이어그램이다.
도 7은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq에 기반한 선택된 채널에 따라 결정되는 것들을 예시한 타이밍 다이어그램이다.
도 8은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq를 생성하는 타이머를 예시한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에 포함될 수 있는 레지스터와 이에 포함된 복수의 레지스터를 예시한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에서 생성될 수 있는 데이터 수신 Irq의 생성 빈도를 타이머의 Irq에 따라 결정하는 원리를 예시한 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq(Interrupt request)에 기반한 선택된 채널 구성(CH configuration)의 다양한 방식들을 나타낸 도면이다.
도 1a를 참조하면, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, IC(Integrated Circuit)에 포함된 아날로그-디지털 변환기(100a)를 포함할 수 있고, 본 발명의 일 실시 예에 따른 카메라 모듈은 상기 IC 및 렌즈 모듈(210)을 포함할 수 있다.
아날로그-디지털 변환기(100a)는 복수의 채널(CH1, CH2, CHN-1, CHN)로부터 복수의 아날로그 값을 입력 받을 수 있다. 예를 들어, 복수의 채널(CH1, CH2, CHN-1, CHN)은 복수의 홀 센서(300)일 수 있다.
복수의 홀 센서(300)는 렌즈 모듈(210)의 위치를 감지할 수 있다. 복수의 홀 센서(300)의 개수가 많을수록, 렌즈 모듈(210)의 위치 감지 범위 및/또는 위치 감지 분해능은 더욱 증가될 수 있다. 예를 들어, 복수의 홀 센서(300)는 보이스 코일 모터(230)의 코일 형태의 공극(aperture)에 배치될 수 있으며, IC도 공극(aperture)에 배치될 수 있다.
예를 들어, IC는 복수의 증폭기(310)를 포함할 수 있으며, 복수의 증폭기(310) 각각은 복수의 홀 센서(300) 중 대응되는 홀 센서의 양단자(INP)와 음단자(INN) 간의 차이 전압을 증폭할 수 있다. 아날로그-디지털 변환기(100a)는 복수의 증폭기(310) 각각에 대응되는 차이 전압들을 입력 받을 수 있다.
아날로그-디지털 변환기(100a)는 복수의 채널(CH1, CH2, CHN-1, CHN)로부터 입력 받은 복수의 아날로그 값 중 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 순차적으로 변환할 수 있으므로, 아날로그-디지털 변환기(100a)의 개수(예: 1개)는 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개)보다 작을 수 있다.
아날로그-디지털 변환기(100a)의 개수(예: 1개)와 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개) 간의 차이가 클수록, 아날로그-디지털 변환기(100a)의 총 아날로그-디지털 변환 시간은 길어질 수 있다. 아날로그-디지털 변환기(100a)의 총 아날로그-디지털 변환 시간이 길어질수록 복수의 채널(CH1, CH2, CHN-1, CHN) 각각의 아날로그-디지털 변환 주기는 길어질 수 있다.
복수의 채널(CH1, CH2, CHN-1, CHN) 각각의 최대 아날로그-디지털 변환 주기는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 외부 요인(예: 아날로그-디지털 변환 장치가 사용되는 대상(예: 카메라 모듈)의 특성이나, 카메라 모듈의 OIS 제어 및 AF 제어에서 요구하는 아날로그-디지털 변환 시간 등)에 따라 결정될 수 있다.
따라서, 아날로그-디지털 변환기(100a) 1개 당 연계되는 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개)는 한계가 있을 수 있다. 또한, 아날로그-디지털 변환기(100a)는 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개)가 많아짐에 따라 총 아날로그-디지털 변환 시간을 줄이기 위한 2차적 조절(예: sampling clock의 over clock, 각종 타이밍들 간의 시간차 감소)을 할 수도 있는데, 상기 2차적 조절도 아날로그-디지털 변환기(100a)의 노이즈에 대한 강건성, 전력소모 한계 및 안전성 확보 필요 등으로 인해 한계가 있을 수 있다.
또한, 아날로그-디지털 변환기(100a)에 연계되는 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개)은 서로 다른 요인(예: 복수의 홀 센서(300)의 서로 다른 위치)에 따른 복수의 아날로그 값을 제공하므로, 아날로그-디지털 변환기(100a)는 연계되는 복수의 채널(CH1, CH2, CHN-1, CHN)의 개수(예: N개)가 많을수록 더 많은 아날로그 값에 대한 아날로그-디지털 변환을 수행할 수 있으며, 아날로그-디지털 변환기(100a)의 총 개수 감소에 따라 IC의 사이즈 및/또는 비용을 효율적으로 줄일 수 있다.
본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 아날로그-디지털 변환기(100a)는 IC가 생성할 수 있는 적어도 하나의 Irq(Interrupt request) 각각을 채널 구성(CH configuration) 정보로 사용함으로써, 복수의 채널(CH1, CH2, CHN-1, CHN) 중 아날로그-디지털 변환을 수행할 채널을 효율적으로 선택할 수 있다. 예를 들어, 아날로그-디지털 변환기(100a)는 복수의 채널(CH1, CH2, CHN-1, CHN)을 모두 선택할 수도 있고, 일부만 선택할 수도 있다.
즉, 아날로그-디지털 변환기(100a)는 복수의 채널(CH1, CH2, CHN-1, CHN) 중 Irq에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환할 수 있다. 예를 들어, Irq는 상기 IC의 타이머(130)의 Irq일 수 있다. 타이머(130)는 상기 IC의 설계 및 구현 과정에서 제공될 수 있으며, 타이머(130)의 Irq의 구성은 사용자나 설계자에 의해 적절히 가공될 수 있다.
예를 들어, IC는 복수의 채널(CH1, CH2, CHN-1, CHN) 각각에 대한 선택 여부 정보를 사용자나 설계자로부터 제공받을 수 있고, 상기 선택 여부 정보의 개수는 적어도 하나일 수 있으며, 적어도 하나의 Irq(Interrupt request)에 각각 대응될 수 있고, 상기 선택 여부 정보와 Irq 간의 대응관계 정보를 저장할 수 있고, 상기 대응관계 정보는 아날로그-디지털 변환기(100a)의 적어도 일부(예: ADC제어기(120))에 공유될 수 있다. 이후, IC가 해당 Irq를 생성함으로써, 아날로그-디지털 변환기(100a)는 상기 대응관계 정보에 따른 동작을 수행할 수 있다.
예를 들어, 상기 선택 여부 정보나 상기 대응관계 정보는 아날로그-디지털 변환기(100a)가 아날로그-디지털 변환을 수행하는 중에도 IC에 제공될 수 있으므로, 상기 선택 여부 정보나 상기 대응관계 정보는 아날로그-디지털 변환기(100a)가 아날로그-디지털 변환을 수행하는 중에도 가변적일 수 있다. 즉, Irq에 따라 선택된 적어도 일부의 채널과 Irq 간의 대응관계는 가변적일 수 있다.
한편, 아날로그-디지털 변환기(100a)는 Irq에 따라 동작할 수 있으므로, Irq를 생성하는 IC에 대해 효율적으로 동기화될 수 있다.
예를 들어, 아날로그-디지털 변환기(100a)는 아날로그-디지털 변환을 샘플링 클럭(Sampling Clock)에 기반하여 수행할 수 있는데, 샘플링 클럭(Sampling Clock)을 Irq에 대해 동기화시키지 않더라도 IC에 대해 동기화될 수 있다.
이에 따라, IC의 메인 클럭(main clock)과 샘플링 클럭(Sampling Clock)은 서로 비동기적일 수 있으므로, 메인 클럭과 샘플링 클럭(Sampling Clock)의 서로에 대한 영향은 감소할 수 있다.
예를 들어, 구동기(220a)는 IC에 포함되고 상기 메인 클럭에 기반하여 동작하고 아날로그-디지털 변환기(100a)에서 출력된 디지털 값에 기반하여 구동 신호를 생성할 수 있는데, 구동기(220a)의 제어(예: PID 제어)와 관련된 잡음이 샘플링 클럭(Sampling Clock)을 간섭하는 것은 방지될 수 있다. 즉, 아날로그-디지털 변환기(100a)와 구동기(220a)는 상기 IC의 Irq에 기반하여 서로 동기화될 수 있는데, 서로 동기화되면서도 서로에 대한 불필요한 간섭을 줄일 수 있다.
이에 따라, 구동기(220a)와 아날로그-디지털 변환기(100a) 각각의 잡음은 감소할 수 있으며, 아날로그-디지털 변환기(100a)는 잡음의 감소에 따른 높은 분해능(resolution)을 가질 수 있다. 또한, 구동기(220a)의 타이밍(timing) 구성과 아날로그-디지털 변환기(100a)의 타이밍 구성은 서로 독립적일 수 있으므로, 아날로그-디지털 변환기(100a)의 타이밍 구성은 더욱 정교해지거나 정확해질 수 있고, 아날로그-디지털 변환기(100a)의 성능(예: 신호대잡음비, 변환속도, 분해능, 전력소모, 신뢰성 등)은 더욱 향상될 수 있다.
아날로그-디지털 변환기(100a)와 구동기(220a)는 상기 IC의 Irq에 기반하여 서로 동기화될 수 있다. 이에 따라, 아날로그-디지털 변환기(100a)와 구동기(220a)가 서로 다른 복수의 클럭에 기반하여 동작하더라도, 아날로그-디지털 변환기(100a)와 구동기(220a) 각각의 타이밍 제어는 더욱 정교해지거나 정확해질 수 있다. 이에 따라, 아날로그-디지털 변환기(100a)의 성능(예: 신호대잡음비, 변환속도, 분해능, 전력소모, 신뢰성 등)은 더욱 향상될 수 있다.
예를 들어, 아날로그-디지털 변환기(100a)는 ADC 모듈레이터(110) 및 ADC제어기(120)를 포함할 수 있다.
ADC 모듈레이터(110)는 샘플링 클럭(Sampling Clock)에 기반하여 아날로그 값을 디지털 값(Digital n bit)으로 변환할 수 있다. ADC 모듈레이터(110)의 아날로그-디지털 변환 방식은 시그마-델타(sigma-delta) 방식으로 한정되지 않으며, 순차근사(successive approximation) 방식이나 bit마다 병렬적으로 배열하는 방식일 수도 있으며, 상기 방식들도 샘플링 주기(Sampling Clock)에 기반하여 동작할 수 있다.
예를 들어, 아날로그-디지털 변환기(100a)는 데시메이션 제어기(Decimation Controller)(115)를 더 포함할 수 있으며, 시그마-델타 변조에 따른 값에 데시메이션 필터링(Decimation filtering) 처리를 할 수 있다.
ADC제어기(120)는 타이머(130)의 Irq에 기반하여 가능(enable) 상태 여부가 결정되고 상기 가능 상태의 변경 시점에 기반하여 ADC 모듈레이터(110) 를 제어할 수 있다. 예를 들어, ADC제어기(120)는 CDC(121) 및/또는 Mean & Amplitude Step Filter(122)를 포함할 수 있다. CDC(121)는 ADC 모듈레이터(110)의 타이밍 및/또는 지연 제어를 수행할 수 있으며, Mean & Amplitude Step Filter(122)는 복수의 채널(CH1, CH2, CHN-1, CHN)의 디지털 값의 순번이나 병합을 제어할 수 있다.
예를 들어, 아날로그-디지털 변환기(100a)는 레지스터(Registers)(125)를 더 포함할 수 있다. 레지스터(Registers)(125)는 디지털 값을 순차적으로 저장할 수 있으며, 구동기(220a)는 저장된 디지털 값을 순차적으로 가져올 수 있다.
예를 들어, 구동기(220a)는 디지털 값(Digital n bit)에 기반하여 PID 제어 동작을 수행하고, 상기 PID 제어 동작에 기반하여 구동 신호를 생성할 수 있다. 상기 PID 제어 동작의 주기는 타이머(130)의 Irq에 연동되는 클럭(예: IC의 메인 클럭)에 기반하여 결정될 수 있다. 구동기(220a)는 상기 PID 제어 동작에 기반하여 상기 구동 신호에 대응되는 구동 전류를 생성하고, 상기 구동 전류를 보이스 코일 모터(230)로 출력할 수 있다.
렌즈 모듈(210)은 자성체(예: 영구자석, steel)를 포함할 수 있으며, 상기 자성체는 보이스 코일 모터(230)에 흐르는 구동 전류에 기반한 로렌츠 힘(Lorentz force)의 작용/반작용을 렌즈 모듈(210)로 제공할 수 있다. 따라서, 렌즈 모듈(210)은 구동기(220a)의 구동 신호 및/또는 구동 전류에 기반하여 움직일 수 있다.
도 1b를 참조하면, 아날로그-디지털 변환기(100b)는 구동기(220b)를 포함할 수 있으며, 구동기(220b)는 PID 제어기(221b)를 포함할 수 있다.
예를 들어, 구동기(220b)는 Irq를 생성할 수 있으며, PID 제어기(221b)는 상기 Irq에 연동할 수 있으며, ADC제어기(120)는 상기 Irq를 제공받을 수 있다. 상기 Irq는 채널 구성(CH configuration) 정보로 사용될 수 있다.
도 1c를 참조하면, 구동기(220c)는 PID 제어기(221c), 디지털-아날로그 변환기(222c) 및 VCM 액츄에이터(223c)를 포함할 수 있으며, 타이머(130b)를 포함할 수 있다. 즉, 아날로그-디지털 변환기(100c)에 포함된 타이머(130a)와 구동기(220c)에 포함된 타이머(130b)는 서로 별도로 구현될 수도 있으며, 타이머(130a)와 타이머(130b)는 서로 Irq를 통해 동기화될 수 있다.
또한, 도 1c를 참조하면, 아날로그-디지털 변환기(100c)에 포함된 타이머(130a)는 복수의 Irq(Irq1, Irq2)를 생성할 수 있다. 즉, IC는 Irq(Irq1)뿐만 아니라 추가 Irq(Irq2)를 더 생성할 수 있으므로, 다중 Irq를 생성할 수 있다.
아날로그-디지털 변환기(100c)는 복수의 채널(CH1, CH2, CHN-1, CHN) 중 추가 Irq(Irq2)에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환할 수 있고, Irq(Irq1)에 따라 선택된 적어도 일부의 채널에 대한 제1 아날로그-디지털 변환과 추가 Irq(Irq2)에 따라 선택된 적어도 일부의 채널에 대한 제2 아날로그-디지털 변환을 순차적으로 수행할 수 있다.
예를 들어, 추가 Irq(Irq2)에 따라 선택된 적어도 일부의 채널의 적어도 일부분은 Irq(Irq1)에 따라 선택된 적어도 일부의 채널과 다를 수 있고, Irq(Irq1)에 따라 선택된 적어도 일부의 채널과 추가 Irq(Irq2)에 따라 선택된 적어도 일부의 채널은 서로 부분적으로 동일할 수 있다. 복수의 채널(CH1, CH2, CHN-1, CHN) 각각이 Irq(Irq1)와 추가 Irq(Irq2) 중 반드시 1개에서만 선택될 필요는 없고, 2개 이상의 Irq에서 선택될 수 있고, 선택되지 않을 수도 있다.
도 1d는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에 포함될 수 있는 광학적 이미지 안정화(Optical Image Stabilization) 구조를 나타낸 블록도이다.
광학적 이미지 안정화는 렌즈 모듈이 일 방향으로 움직일 경우에 상기 일 방향의 반대 방향으로 렌즈 모듈 또는 이미지 센서를 이동시킴으로써 렌즈 모듈이 움직이더라도 이미지 센서에서 획득되는 이미지의 선명함을 확보하는 것을 의미한다.
도 1d를 참조하면, 본 발명의 일 실시 예에 따른 카메라 모듈(CMA)은 아날로그-디지털 변환기(100d) 및 렌즈 모듈(210)을 포함할 수 있고, 홀 센서(300) 및/또는 자이로 센서(400)의 아날로그 값을 디지털 값으로 변환할 수 있고, 디지털 값을 렌즈 모듈(210) 구동에 사용할 수 있다.
자이로 센서(400)는 외부 환경(예: 카메라 사용자의 손떨림)으로 인해 렌즈 모듈이 움직일 때의 가속도를 감지할 수 있으며, 적분기(410)는 상기 가속도를 적분하여 속도로 변환시킬 수 있으며, 필터(420)는 자이로 센서(400) 및/또는 적분기(410)의 DC 오프셋(offset) 및/또는 고주파(예: 20Hz 초과 주파수) 잡음을 제어할 수 있으며, 출력 정보를 합산기(350)로 제공할 수 있다.
아날로그-디지털 변환기(100d)는 렌즈 모듈(210)의 위치에 대응되는 정보를 합산기(350)로 네거티브 피드백(negative feedback)할 수 있으며, PID 제어기(221d)는 합산기(350)의 합산 결과에 기반하여 PID 제어를 함으로써, 렌즈 모듈(210)에 가할 로렌츠 힘의 크기의 정보를 생성할 수 있으며, 디지털-아날로그 변환기(222d)는 상기 정보를 아날로그 값으로 변환할 수 있고, VCM 액츄에이터(223d)는 상기 아날로그 값에 대응되는 구동 전류를 생성할 수 있고, 렌즈 모듈(210)은 상기 구동 전류에 따라 움직일 수 있다.
한편, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는 렌즈 모듈(210)의 자동 초점(Auto Focus) 제어에도 적용될 수 있으며, 아날로그-디지털 변환기(100d)와 구동기(PID 제어기(221d)에 대응)는 자동 초점(Auto Focus) 제어 구조의 피드백과 구동에 적용될 수 있다.
렌즈 모듈(210)의 렌즈의 광학 배율이 높을수록, 렌즈 모듈(210)의 경통은 길어질 수 있고, 홀 센서(300)의 개수는 많아질 수 있다. 홀 센서(300)의 개수가 많을수록, 아날로그-디지털 변환기(100d)의 타이밍 제어는 복잡해질 수 있고, 아날로그-디지털 변환기(100d)에서 사용하는 클럭의 개수가 많아질 수 있다.
본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, 복수의 홀 센서(300) 중 IC의 Irq에 따라 선택된 홀 센서(300)에서 제공되는 복수의 아날로그 값을 디지털 값으로 변환할 수 있으므로, 렌즈 모듈(210) 및/또는 홀 센서(300)의 크기나 성능의 높아짐에 더욱 효율적으로 대처할 수 있고, 홀 센서(300)의 개수가 많아짐에 더욱 효율적으로 대처할 수 있다.
또한, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, IC의 Irq에 기반하여 효율적으로 IC에 동기화될 수도 있으므로, 렌즈 모듈(210) 및/또는 홀 센서(300)의 크기나 성능의 높아짐에 더욱 효율적으로 대처할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 다양한 신호들의 타이밍 다이어그램(timing diagram)을 나타낸 도면이다.
도 2a를 참조하면, 아날로그-디지털 변환기에 제공되는 샘플링 클럭(ADC Sampling Clock)과 IC의 메인 클럭(MCLK)은 서로 다를 수 있다. 샘플링 클럭(ADC Sampling Clock)이 아날로그-디지털 변환기에 제공될 경우, 메인 클럭(MCLK)은 구동기에 제공될 수 있다. 샘플링 클럭(ADC Sampling Clock)과 메인 클럭(MCLK)의 주파수 차이 및/또는 위상차는 설계에 따라 다양하게 결정될 수 있다.
도 2a를 참조하면, ADC 제어기는 가능 상태의 신호(ADC_EN)의 값이 높을 때 가능(enable) 상태로서 동작하고 낮을 때 동작하지 않을 수 있으며, 변환시작 시간의 신호(ADC SOC)의 샘플링 주기(Sampling Period) 마다 단위 아날로그 값을 단위 디지털 값으로 변환할 수 있다. 샘플링 주기(Sampling Period)는 복수의 채널(CH0, CH1, CHN) 각각의 아날로그 값을 순차적으로 디지털 값으로 변환하는 총 시간에 대응될 수 있다. 복수의 채널(CH0, CH1, CHN)은 복수의 홀 센서에 대응될 수 있으며, 샘플링 주기(Sampling Period)는 복수의 채널(CH0, CH1, CHN)의 개수가 많을수록 길어질 수 있으므로, 요구되는 시간, 분해능, 전력소모 등에 따라 적절히 결정될 수 있다.
ADC 제어기는 리셋 신호(Reset)의 1주기마다 복수의 채널(CH0, CH1, CHN) 중 하나의 아날로그 값을 디지털 값으로 변환할 수 있으며, 샘플링 주기(Sampling Period)에 대응되는 리셋 신호(Reset)의 주기의 개수는 복수의 채널(CH0, CH1, CHN)의 개수에 대응될 수 있다. ADC 제어기는 리셋 신호(Reset)를 ADC 모듈레이터로 제공할 수 있다.
리셋 신호(Reset)는 복수의 채널(CH0, CH1, CHN)의 마지막 순번의 채널(CHN)의 아날로그 값을 디지털 값으로 변환한 이후 시간의 리셋 홀드(Reset Hold)를 가질 수 있으며, 리셋 홀드(Reset Hold)는 변환시작 시간의 신호(ADC SOC)의 값에 연동될 수 있다.
도 2b를 참조하면, ADC 모듈레이터는 리셋 신호(Reset)의 N번째 주기 동안에 출력값(SDM_OUT)을 출력할 수 있다. 도 1a 내지 도 1c에 도시된 데이메이션 제어기는 ADC 모듈레이터의 출력값(SDM_OUT)을 필터링(filtering)하여 N bit의 디지털 값(Decimation filter OUT)을 출력할 수 있다.
N bit의 디지털 값(Decimation filter OUT)은 도 1a 내지 도 1c에 도시된 레지스터의 대응되는 채널의 저장공간에 저장될 수 있다. 레지스터에서의 채널의 대응관계는 채널 시퀀스(channel sequence)일 수 있고, 채널 시퀀스는 ADC 제어기 및/또는 ADC 모듈레이터로 제공될 수 있다.
도 3은 아날로그-디지털 변환기의 가능(enable) 상태의 신호(ADC_EN)와 변환시작(Start of conversion) 시간의 신호(ADC SOC) 간의 동기화를 나타낸 타이밍 다이어그램이다.
도 3을 참조하면, 가능 상태의 신호(ADC_EN)와 변환시작 시간의 신호(ADC SOC)는 서로 연동될 수 있으며, 구동기의 PID 시간의 신호(PID Cycle)는 IC의 타이머(TIMER 0)에 연동될 수 있다. 상기 변환시작 시간은 상기 가능 상태의 변경 시점에 동기화될 수 있다.
변환시작 시간의 신호(ADC SOC) 자체는 도 2a에 도시된 샘플링 클럭(ADC Sampling Clock)에 기반하여 생성될 수 있고, 변환시작 시간의 신호(ADC SOC)의 타이밍 제어는 IC의 타이머(TIMER 0)의 irq에 따라 수행될 수 있으므로, 아날로그-디지털 변환기는 IC에 동기화될 수 있다.
PID 시간의 신호(PID Cycle)의 주기와 변환시작 시간의 신호(ADC SOC)의 주기는 서로 연동될 수 있으며, IC의 타이머(TIMER 0)의 irq에 기반하여 서로 연동될 수 있다. Irq의 제공시점이 사용자에 의해 결정될 수 있으므로, 아날로그-디지털 변환기의 동작시점은 유동적으로 결정될 수 있다.
도 4 및 도 5는 Irq에 기반한 아날로그-디지털 변환기의 가능 상태의 신호(ADC_EN)의 변경 시점의 결정을 예시한 타이밍 다이어그램이다.
도 4를 참조하면, 변환시작 시간의 신호에 대응되는 아날로그-디지털 변환기의 사이클(ADC Cycle)과, IC의 타이머(TIMER 0) 및/또는 구동기의 PID 시간의 신호(PID Cycle)는 Irq를 통해 동기화(Irq sync)될 수 있다.
예를 들어, IC의 타이머(TIMER 0) 및/또는 구동기의 PID 시간의 신호(PID Cycle)는 도 1a 내지 도 1c에 도시된 CDC의 지연 카운터 신호(Delay Counter)에 Irq를 통해 동기화될 수 있으며, 아날로그-디지털 변환기는 지연 카운터 신호(Delay Counter)의 지연 제어(control delay)에 기반하여 결정된 시점부터 샘플링 주기(Period)마다 단위 아날로그 값을 단위 디지털 값으로 변환할 수 있다.
도 5를 참조하면, IC의 타이머(TIMER 0) 및/또는 구동기의 PID 시간의 신호(PID Cycle)에 연동되는 타이머(TIMER 1)는 Irq를 통해 가능 상태의 신호(ADC_EN)에 동기화될 수 있다.
가능 상태의 신호(ADC_EN)와 변환시작 시간의 신호(ADC SOC)가 서로 동기화될 수 있으므로, ADC 제어기는 가능 상태의 신호(ADC_EN)의 가능 상태의 변경 시점에 기반하여 ADC 모듈레이터를 제어할 수 있다.
도 6은 Irq 자체가 아날로그-디지털 변환기의 변환시작 시간의 신호(ADC SOC)의 기준 시점으로 사용되는 것을 예시한 타이밍 다이어그램이다.
도 6을 참조하면, IC의 타이머(TIMER 0) 및/또는 구동기의 PID 시간의 신호(PID Cycle)와 변환시작 시간의 신호(ADC SOC)는 함께 Irq를 통해 메인 클럭(MCLK)에 동기화될 수 있다.
즉, 변환시작 시간의 신호(ADC SOC)의 기준 시점은 ADC제어기가 Irq를 수신한 시점에 따라 결정될 수 있으며, Irq는 직접적으로 변환시작 시간의 신호(ADC SOC)를 트리깅(trigging)할 수 있다. 이에 따라, 아날로그-디지털 변환기는 더욱 완벽에 가깝게 동기화될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq에 기반한 선택된 채널에 따라 결정되는 것들을 예시한 타이밍 다이어그램이다.
도 7을 참조하면, 아날로그-디지털 변환기는 Irq(IRQ 1)에 따라 선택된 적어도 일부의 채널(CHx, CHxn)에 대한 제1 아날로그-디지털 변환과 추가 Irq(IRQ 2)에 따라 선택된 적어도 일부의 채널(CHy, CHyn)에 대한 제2 아날로그-디지털 변환을 시분할하여 수행할 수 있다. Irq의 개수는 N개일 수 있고, 아날로그-디지털 변환기는 N번째 Irq(IRQ N)에 따라 선택된 적어도 일부의 채널(CHk, CHkn)에 대한 제N 아날로그-디지털 변환을 수행할 수 있다.
이에 따라, Irq(IRQ 1)의 주기부터 N번째 Irq(IRQ N)의 주기까지의 총 주기 동안에 복수의 채널 각각에 대해 아날로그-디지털 변환을 몇 번(예: 0번, 1번, N번) 수행하는지 여부는 효율적으로 설정될 수 있으며, 아날로그-디지털 변환기는 복수의 Irq(IRQ 1, IRQ 2, IRQ N)에 기반하여 복수의 채널 각각에 대한 아날로그-디지털 변환 여부에 기반한 다양한 상황에서의 타이밍 제어를 안정적으로 수행할 수 있다.
예를 들어, Irq(IRQ 1)에 따라 선택된 적어도 일부의 채널의 개수와 추가 Irq(IRQ 2)에 따라 선택된 적어도 일부의 채널의 개수는 서로 다를 수 있다. Irq(IRQ 1)와 추가 Irq (IRQ 2)간의 시간(IRQ 1 to IRQ 2 Period)과 추가 Irq(IRQ 2)와 다음 Irq(예:IRQ N, N은 3) 간의 시간(IRQx to IRQN Period) 각각은 대응되는 선택된 채널의 개수에 비례할 수 있으므로, Irq(IRQ 1)와 추가 Irq (IRQ 2)간의 시간(IRQ 1 to IRQ 2 Period)과 추가 Irq(IRQ 2)와 다음 Irq(예:IRQ N, N은 3) 간의 시간(IRQx to IRQN Period)은 선택된 채널(selected channels)의 차이에 따라 서로 다를 수 있다.
예를 들어, 변환시작 시간의 신호(SOC 1, SOC N)의 주기는 Irq의 주기(IRQ 1 to IRQ 2 Period)에 종속적일 수 있으므로, 변환시작 시간의 신호(SOC 1, SOC N)의 주기도 선택된 채널(selected channels)에 따라 결정될 수 있다. 따라서, ADC제어기는 Irq에 따른 아날로그-디지털 변환 주기를 가지는 변환시작(Start of conversion) 시간에 기반하여 ADC 모듈레이터의 변환 타이밍을 제어할 수 있다.
예를 들어, 리셋 신호(Reset)에서 값이 변경되는 복수의 시점 간의 폭(Width)은 Irq에 따라 선택된 채널(selected channels)에 따라 가변적일 수 있다. 리셋 신호(Reset)의 폭(Width)이 넓을수록 선택된 채널(selected channels) 내에서 아날로그-디지털 변환의 전환 과정에서의 잡음은 감소할 수 있으나, 변환시작 시간의 신호(SOC 1, SOC N)의 주기는 길어질 수 있다. 따라서, 리셋 신호(Reset)의 폭(Width)은 최적화될 수 있는데, 폭(Width)의 최적점은 선택된 채널(selected channels)의 개수에 따라 달라질 수 있다. 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 아날로그-디지털 변환기는 Irq에 따라 선택된 채널(selected channels)에 따라 리셋 신호(Reset)의 폭(Width)을 가변함으로써, 잡음을 줄일 수 있고, 변환시작 시간의 신호(SOC 1, SOC N)의 주기를 줄일 수 있다.
예를 들어, 아날로그-디지털 변환기는 레지스터에 저장된 디지털 값을 아날로그-디지털 변환기의 외부(예: 마이크로프로세서) 또는 구동기에서 수신하도록 데이터 수신(Data Received) Irq를 생성할 수 있다. 통상적인 아날로그-디지털 변환기는 1개의 채널에 대한 아날로그-디지털 변환에 따라 데이터 수신(Data Received) Irq를 생성하므로, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에서 데이터 수신(Data Received) Irq는 선택된 채널(selected channels) 각각의 아날로그-디지털 변환이 완료됨에 따라 생성될 수 있는데, 상기 아날로그-디지털 변환 장치는 마스키드(Masked) 패턴을 데이터 수신(Data Received) Irq에 곱 연산으로 적용함으로써 데이터 수신(Data Received) Irq의 발생 빈도를 줄일 수 있다. 이에 따라, 아날로그-디지털 변환기의 외부 또는 구동기는 레지스터에 저장된 디지털 값을 효율적으로 가져올 수 있다.
여기서, 상기 데이터 수신(Data Received) Irq의 생성 빈도는 선택된 채널(selected channels)에 기반하여 결정될 수 있다. 예를 들어, 마스키드(Masked) 패턴이 적용된 데이터 수신 Irq(Masked IRQ)는 1개 Irq의 주기마다 1번 생성될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치의 Irq를 생성하는 타이머를 예시한 도면이다.
도 8을 참조하면, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는, 제1 부하 값(Load Value 1)을 적용하여 Irq(Irq1)를 생성하고 제2 부하 값(Load Value 2)을 적용하여 추가 Irq(Irq2)를 생성하는 타이머(130)를 더 포함할 수 있다. 이에 따라, 타이머(130)는 하나의 메인 클럭으로도 복수의 Irq(Irq1, Irq2, Irq N)를 효율적으로 생성할 수 있으며, 시분할에 따른 복수의 Irq(Irq1, Irq2, Irq N)를 생성할 수 있다. 타이머(130)는 제N 부하 값(131)을 적용한 N번째 Irq(Irq N)을 생성할 수 있다. N번째 Irq(Irq N)의 주기는 제N 부하 값(131)에 따라 결정될 수 있다.
타이머(130)의 인터럽트 생성기(132)는 복수의 Irq(Irq1, Irq2, Irq N) 각각에 대한 신호처리(예: 값 변경 타이밍/크기 제어)를 수행할 수 있고, 복수의 Irq(Irq1, Irq2, Irq N)의 공통 출력단으로 사용될 수 있다. 따라서, 1개의 타이머(130)는 복수의 Irq(Irq1, Irq2, Irq N)를 효율적으로 생성할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에 포함될 수 있는 레지스터와 이에 포함된 복수의 레지스터를 예시한 도면이다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치는 제1 레지스터(125-1), 제2 레지스터(125-2) 및 제N 레지스터(125-N) 중 적어도 하나를 포함하는 레지스터(125)를 포함할 수 있다.
제1 레지스터(125-1)는 Irq(IRQ 1)에 따라 선택된 적어도 일부의 채널에 대한 제1 아날로그-디지털 변환에 기반한 디지털 값을 저장할 수 있고, 제2 레지스터(125-2)는 추가 Irq(IRQ 2)에 따라 선택된 적어도 일부의 채널에 대한 제2 아날로그-디지털 변환에 기반한 디지털 값을 저장할 수 있고, 제N 레지스터(125-N)는 N번째 Irq(IRQ N)에 따라 선택된 적어도 일부의 채널에 대한 제N 아날로그-디지털 변환에 기반한 디지털 값을 저장할 수 있다.
예를 들어, 제1 레지스터(125-1), 제2 레지스터(125-2) 및 제N 레지스터(125-N) 각각은 복수의 채널(CH1, CH2, CHN-1, CHN)의 총 개수에 따른 초기 저장공간을 가질 수 있고, 복수의 채널(CH1, CH2, CHN-1, CHN) 각각에 대한 선택 여부의 정보에 따라 초기 저장공간의 일부를 활성화할 수 있고, 활성화된 저장공간은 아날로그-디지털 변환기에 의해 변환된 디지털 값을 저장할 수 있다.
따라서, 제1 레지스터(125-1), 제2 레지스터(125-2) 및 제N 레지스터(125-N) 각각의 채널 선택 여부 정보나 채널 순서 정보는 서로 독립적일 수 있다. 예를 들어, 제1 레지스터(125-1)는 CH1, CHN 채널에 대응되는 디지털 값을 저장할 수 있고, 제2 레지스터(125-2)는 CH1, CH2 채널에 대응되는 디지털 값을 저장할 수 있고, 제N 레지스터(125-N)는 CH2 채널에 대응되는 디지털 값을 저장할 수 있으며, 제1 아날로그-디지털 변환은 CHN, CH1 채널 순으로 수행될 수 있고, 제2 아날로그-디지털 변환은 CH1, CH2 채널 순으로 수행될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 아날로그-디지털 변환 장치에서 생성될 수 있는 데이터 수신 Irq의 생성 빈도를 타이머의 Irq에 따라 결정하는 원리를 예시한 도면이다.
도 7 및 도 10을 참조하면, 데이터 수신(Data Received) Irq는 1개 채널에 대한 아날로그-디지털 변환마다 생성될 수 있고, 마스키드(Masked) 패턴은 타이머의 irq에 따라 결정될 수 있고, 마스키드 패턴이 적용된 데이터 수신 Irq(Changed IRQ)는 레지스터에 저장된 디지털 값을 외부 또는 구동기가 수신하는데 사용될 수 있다.
예를 들어, 마스키드(Masked) 패턴에서 LSB를 제외한 나머지 bit이 0일 경우, 마스키드 패턴이 적용된 데이터 수신 Irq(Changed IRQ)에서 LSB를 제외한 나머지 bit은 0일 수 있고, 외부 또는 구동기는 LSB에 대응되는 시점에만 생성된 데이터 수신 Irq에 따라 데이터 수신 동작을 수행할 수 있고, 선택된 채널에 대한 아날로그-디지털 변환에 따라 생성된 디지털 값을 레지스터로부터 가져올 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100a, 100b, 100c, 100d: 아날로그-디지털 변환기
110: ADC 모듈레이터(modulator)
115: 데시메이션 제어기(Decimation Controller)
120: ADC 제어기
125: 레지스터(Registers)
130: 타이머(Timer)
210: 렌즈 모듈(lens module)
220: 구동기(Driver)
CH1, CH2, CHN-1, CHN: 복수의 채널

Claims (16)

  1. Irq(Interrupt request)를 생성하는 IC(Integrated Circuit)에 포함되는 아날로그-디지털 변환기를 포함하고,
    상기 아날로그-디지털 변환기는 복수의 채널로부터 복수의 아날로그 값을 입력 받고, 상기 복수의 채널 중 상기 Irq에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환하는 아날로그-디지털 변환 장치.
  2. 제1항에 있어서,
    상기 Irq와 상기 적어도 일부의 채널 간의 대응관계는 가변적인 아날로그-디지털 변환 장치.
  3. 제1항에 있어서,
    상기 IC는 추가 Irq를 더 생성하고,
    상기 아날로그-디지털 변환기는 상기 복수의 채널 중 상기 추가 Irq에 따라 선택된 적어도 일부의 채널에 대응되는 적어도 일부의 아날로그 값을 적어도 일부의 디지털 값으로 변환하고,
    상기 추가 Irq에 따라 선택된 적어도 일부의 채널의 적어도 일부분은 상기 Irq에 따라 선택된 적어도 일부의 채널과 다른 아날로그-디지털 변환 장치.
  4. 제3항에 있어서,
    상기 아날로그-디지털 변환기는 상기 Irq에 따라 선택된 적어도 일부의 채널에 대한 제1 아날로그-디지털 변환과 상기 추가 Irq에 따라 선택된 적어도 일부의 채널에 대한 제2 아날로그-디지털 변환을 시분할하여 수행하는 아날로그-디지털 변환 장치.
  5. 제3항에 있어서,
    상기 Irq에 따라 선택된 적어도 일부의 채널에 대한 제1 아날로그-디지털 변환에 기반한 디지털 값을 저장하는 제1 레지스터와, 상기 추가 Irq에 따라 선택된 적어도 일부의 채널에 대한 제2 아날로그-디지털 변환에 기반한 디지털 값을 저장하는 제2 레지스터를 포함하는 레지스터를 더 포함하는 아날로그-디지털 변환 장치.
  6. 제3항에 있어서,
    상기 Irq에 따라 선택된 적어도 일부의 채널과 상기 추가 Irq에 따라 선택된 적어도 일부의 채널은 서로 부분적으로 동일한 아날로그-디지털 변환 장치.
  7. 제3항에 있어서,
    상기 Irq에 따라 선택된 적어도 일부의 채널의 개수와 상기 추가 Irq에 따라 선택된 적어도 일부의 채널의 개수는 서로 다르고,
    상기 Irq와 상기 추가 Irq 간의 시간은 상기 추가 Irq와 다음 Irq 간의 시간과 다른 아날로그-디지털 변환 장치.
  8. 제3항에 있어서,
    제1 부하 값을 적용하여 상기 Irq를 생성하고 제2 부하 값을 적용하여 상기 추가 Irq를 생성하는 타이머(timer)를 더 포함하는 아날로그-디지털 변환 장치.
  9. 제1항에 있어서, 상기 아날로그-디지털 변환기는,
    샘플링 클럭(sampling clock)에 기반하여 아날로그 값을 디지털 값으로 변환하는 ADC 모듈레이터(modulator); 및
    상기 Irq에 따라 가능(enable) 상태 여부가 결정되고, 상기 가능 상태의 변경 시점에 기반하여 상기 ADC 모듈레이터를 제어하는 ADC제어기; 를 포함하는 아날로그-디지털 변환 장치.
  10. 제9항에 있어서,
    상기 ADC제어기는 상기 Irq에 따른 아날로그-디지털 변환 주기(Period)를 가지는 변환시작(Start of conversion) 시간에 기반하여 상기 ADC 모듈레이터의 변환 타이밍을 제어하고,
    상기 변환시작 시간은 상기 가능 상태의 변경 시점에 동기화되는 아날로그-디지털 변환 장치.
  11. 제1항에 있어서, 상기 아날로그-디지털 변환기는,
    샘플링 클럭(sampling clock)에 기반하여 아날로그 값을 상기 디지털 값으로 변환하는 ADC 모듈레이터(modulator); 및
    상기 Irq에 따른 아날로그-디지털 변환 주기를 가지는 변환시작(Start of conversion) 시간에 기반하여 상기 ADC 모듈레이터의 변환 타이밍을 제어하는 ADC제어기; 를 포함하는 아날로그-디지털 변환 장치.
  12. 제1항에 있어서, 상기 아날로그-디지털 변환기는,
    샘플링 클럭(sampling clock)에 기반하여 아날로그 값을 상기 디지털 값으로 변환하는 ADC 모듈레이터(modulator); 및
    상기 Irq에 따라 선택된 적어도 일부의 채널 각각에 대한 아날로그-디지털 변환마다 리셋(reset) 신호를 생성하는 ADC제어기; 를 포함하고,
    상기 리셋 신호에서 값이 변경되는 복수의 시점 간의 폭은 상기 Irq에 따라 선택된 적어도 일부의 채널에 따라 가변적인 아날로그-디지털 변환 장치.
  13. 제1항에 있어서,
    상기 아날로그-디지털 변환기는 아날로그-디지털 변환에 기반한 디지털 값을 레지스터에 저장하고, 상기 레지스터에 저장된 디지털 값을 상기 아날로그-디지털 변환기의 외부 또는 구동기에서 수신하도록 데이터 수신 Irq를 생성하고,
    상기 데이터 수신 Irq의 생성 빈도는 상기 복수의 채널 중 상기 Irq에 따라 선택된 적어도 일부의 채널에 기반하여 결정되는 아날로그-디지털 변환 장치.
  14. 제1항에 있어서,
    상기 복수의 채널은 복수의 홀(hall) 센서인 아날로그-디지털 변환 장치.
  15. 제1항에 있어서,
    상기 IC에 포함되고 상기 아날로그-디지털 변환기에 의해 변환된 디지털 값에 기반하여 구동 신호를 생성하는 구동기를 더 포함하고,
    상기 아날로그-디지털 변환기와 상기 구동기는 상기 Irq에 기반하여 서로 동기화되는 아날로그-디지털 변환 장치.
  16. 제1항의 아날로그-디지털 변환 장치를 포함하고 상기 아날로그-디지털 변환 장치에 의해 변환된 디지털 값에 기반하여 구동 신호를 생성하는 상기 IC; 및
    상기 구동 신호에 기반하여 위치가 제어되는 렌즈 모듈; 을 포함하고,
    상기 복수의 채널은 상기 렌즈 모듈의 위치에 기반한 상기 복수의 아날로그 값을 생성하는 카메라 모듈.
KR1020210107438A 2021-08-13 2021-08-13 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈 KR102597168B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210107438A KR102597168B1 (ko) 2021-08-13 2021-08-13 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈
US17/836,218 US11757464B2 (en) 2021-08-13 2022-06-09 Analog-to-digital conversion apparatus and camera device including the same
CN202210966632.8A CN115883992A (zh) 2021-08-13 2022-08-12 模数转换装置及包括模数转换装置的相机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210107438A KR102597168B1 (ko) 2021-08-13 2021-08-13 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈

Publications (2)

Publication Number Publication Date
KR20230025204A KR20230025204A (ko) 2023-02-21
KR102597168B1 true KR102597168B1 (ko) 2023-11-02

Family

ID=85178092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107438A KR102597168B1 (ko) 2021-08-13 2021-08-13 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈

Country Status (3)

Country Link
US (1) US11757464B2 (ko)
KR (1) KR102597168B1 (ko)
CN (1) CN115883992A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895710A (ja) 1994-09-26 1996-04-12 Fujitsu Ltd Ａｄコンバータの制御装置及び制御方法
KR100254784B1 (ko) * 1998-01-21 2000-05-01 이종수 고저항 지락계전기의 샘플신호 검출장치
KR20010028503A (ko) * 1999-09-21 2001-04-06 김종수 자동 아날로그/디지털 변환회로
JP2004157770A (ja) * 2002-11-06 2004-06-03 Toshiba Corp 演算処理装置
US8441387B2 (en) * 2011-01-31 2013-05-14 SK Hynix Inc. Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs
US10142095B2 (en) 2016-10-26 2018-11-27 Texas Instruments Incorporated Timing for IC chip
DE102018001052B4 (de) 2017-02-14 2021-06-10 Infineon Technologies Ag Einrichtung und Verfahren zum Anfordern einer Analog-Digital-Wandlung
KR102380839B1 (ko) * 2017-09-21 2022-03-31 삼성전기주식회사 아날로그-디지털 컨버터 모듈 및 이를 포함하는 카메라 구동 장치

Also Published As

Publication number Publication date
CN115883992A (zh) 2023-03-31
US20230046846A1 (en) 2023-02-16
US11757464B2 (en) 2023-09-12
KR20230025204A (ko) 2023-02-21

Similar Documents

Publication Publication Date Title
EP1821413B1 (en) Time-interleaved analog-to-digital-converter
US7049993B2 (en) Analog-to-digital converter and microcomputer in which the same is installed
KR20170091678A (ko) 노이즈-성형 연속 근사 adc 오버샘플링
US11012083B1 (en) Voltage-to-time-to-digital converter (VTDC) with coarse analog-to-digital converter (ADC)
US8836556B2 (en) ADC, IC including the same, and ADC method thereof
US9118340B2 (en) Analog-to-digital converter and analog-to-digital conversion method
US8816888B2 (en) Ad conversion circuit, semiconductor device, and ad conversion method
KR102597168B1 (ko) 아날로그-디지털 변환 장치 및 이를 포함하는 카메라 모듈
US6307494B2 (en) Device and method for the rapid digital/analog conversion of pulse width modulated signals
KR101634359B1 (ko) 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR102500421B1 (ko) 구동기로 디지털 값을 제공하는 아날로그-디지털 변환 장치
US9746531B2 (en) Magnetic sensor circuit
KR101702842B1 (ko) 아날로그/디지털 변환 동안 오프셋, 오프셋 드리프트, 및 1/f 잡음을 억제시키기 위한 회로 어레인지먼트, 아날로그/디지털 컨버터, 그래디언트 증폭기, 및 방법
US8031102B2 (en) A-D converter
CN110418089B (zh) 模数转换器以及图像传感器
US10797715B2 (en) Filtering method and filter
US10601439B2 (en) Sigma-delta converters and corresponding methods
US20160112057A1 (en) Sensor device including high-resolution analog to digital converter
US8782111B2 (en) Digital filter
US5353025A (en) Methods and apparatus for digitally encoding repetitive analog waveforms
JP2011171974A (ja) 巡回型ａ／ｄ変換器
JP2018101870A (ja) デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー
JP2017207382A (ja) 電子制御装置
CN116743170A (zh) 一种多通道模数转换器及其校准方法
KR20090108621A (ko) Ａｄ 변환기

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant