DE102015101411B4

DE102015101411B4 - Verbesserter Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers

Info

Publication number: DE102015101411B4
Application number: DE102015101411.4A
Authority: DE
Inventors: Christopher Peter Hurrell
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2014-02-05
Filing date: 2015-01-30
Publication date: 2020-11-05
Anticipated expiration: 2035-01-31
Also published as: CN104821827B; CN104821827A; US9191023B2; DE102015101411A1; US20150222288A1

Abstract

Verfahren zum Betreiben eines Analog-Digital-Wandlers, der Analog-Digital-Wandler umfassend wenigstens einen Abtastkondensator (40.1-40.n), welcher verwendet wird, um ein Eingangssignal in Erfassungsphasen abzutasten, wobei der wenigstens eine Abtastkondensator (40.1-40.n) ein Kondensator in einem ersten Array von Kondensatoren ist, und das Verfahren das Anwenden eines Korrekturschritts zum Rückführen einer Spannung über dem wenigstens einen Abtastkondensator zu einer Abtastspannung, welche während der Abtastung einer ersten Erfassungsphase und vor Beginn einer zweiten Erfassungsphase erhalten wurde, umfasst, und wobei die erste und zweite Erfassungsphase aufeinanderfolgende Erfassungsphasen sind.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft im Allgemeinen Digitalwandlertechnologien. In bestimmten beispielhaften Ausführungsformen bietet die vorliegende Offenbarung ein Verfahren, ein System und eine Vorrichtung zur Reduzierung einer Last, welche durch einen Analog-Digital-Wandler (Analog to Digital Converter, ADC) präsentiert wird, und/oder zum Betreiben eines Analog-Digital-Wandlers, um die präsentierte Last zu reduzieren.
HINTERGRUND
Es gibt viele Typen von Analog-Digital-Wandler-Technologien, wie beispielsweise Flash-, Sigma-Delta-, Sukzessiv-Approximations-Routinen-Wandler usw. Diese verschiedenen Wandlerstile können in Kombination verwendet werden. In einigen Wandlertopologien wird ein Eingangssignal auf einen Abtastkondensator (oder ein Array von Kondensatoren) abgetastet, bevor die Analog-Digital-Konvertierung stattfindet. Während der Abtastoperation wird die Ladung zwischen dem Abtastkondensator und einer Schaltung, welche den Analog-Digital-Wandler-Abtastkondensator steuert, ausgetauscht. Die Steuerschaltung kann eine Impedanz aufweisen, so dass Zeit zum Laden und Entladen des Abtastkondensators auf seine richtige Spannung erforderlich ist. Diese Zeit wird in einem gewissen Ausmaß von der Spannung über dem Abtastkondensator, welche aus einem vorhergehenden Abtastwert und Konvertierungszyklus resultiert, abhängen. Eine angemessene Leistung sollte erhalten werden, wenn die Spannung über dem Abtastkondensator zu Beginn der Erfassungsoperation der zuvor abgetasteten Spannung entspricht und nicht durch den Betrieb des ADC gestört wurde.
US2013/0182803 A1 offenbart einen Kondensator-DAC zur Erzeugung eines Ausgangssignals in Übereinstimmung mit einem Verbindungszustand eines Kondensatorelements, eine Schaltung, um dem Kondensator-DAC eine Referenzspannung bereitzustellen, einen Komparator, um einen Vergleichsergebnis in Übereinstimmung mit dem Ausgangsignal auszugeben, ein Annäherungs-Register zur Ausgabe eines digitalen Signals in Übereinstimmung mit dem Vergleichsergebnis, und eine Steuerschaltung zur Steuerung eines Verbindungsstatus des Kondensatorelements in Übereinstimmung mit dem Vergleichsergebnis und um einen idealen Code mit einem digitalen Signal zu vergleichen, das durch abtasten einer vorgegebenen Spannung erhalten wurde, wodurch der Fehler des digitalen Signals korrigiert wird.
Figurenliste
Ausführungsformen eines verbesserten Analog-Digital-Wandlers werden nun anhand eines jedoch nur nicht beschränkenden Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:

1 eine schematische Darstellung eines Switched-Capacitor-Array-Analog-Digital-Wandlers ist;
2 ein Beispiel eines Schaltplans eines Switched-Capacitor-Arrays, einschließlich Redundanzkondensatoren, veranschaulicht;
3 ein Beispiel des Arrays aus 2 in schematischer Form veranschaulicht, wobei das Array in ein primäres Array aufgeteilt ist, welches durch einen einzelnen Kondensator dargestellt ist, und ein Redundanz-Array, welches durch einen anderen einzelnen Kondensator dargestellt ist, und ferner schematisch veranschaulichend Ladungsübertragung als Ergebnis des Auswählens eines Redundanzkondensators während eines Sukzessiv-Approximations-Register (SAR)-Bit-Versuchs;
4 schematisch ein Beispiel eines Switched-Capacitor-Arrays in Verbindung mit einem Korrektur-Digital-Analog-Wandler (Digital to Analog Converter, DAC) veranschaulicht; und
5 schematisch ein Beispiel eines Switched-Capacitor-Arrays veranschaulicht, wobei Redundanzkondensatoren mit Begleitkondensatoren verbunden sind.

BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
Bevor beispielhafte Ausführungsformen der vorliegenden Offenbarung erläutert werden, ist es wichtig, die häufigsten Probleme von Designern von Analog-Digital-Wandlern (Analog to Digital Converters, ADCs) zu verstehen. Der Einfachheit halber wird sich die folgende Erläuterung auf die Sukzessiv-Approximations-Wandler-Architektur konzentrieren, obgleich die vorliegende Offenbarung eine beliebige Technologie betrifft, in der eine zu konvertierende Spannung durch einen Abtastkondensator erfasst und dort gehalten wird.
ADCs, welche eine Sukzessiv-Approximations-Routine verwenden, wobei solche Wandler unter Verwendung eines Switched-Capacitor-Arrays hergestellt sein können, sind häufig. Das Switched-Capacitor-Array kann sowohl als Eingangsspannungs-Abtastkondensator als auch Ladungsumverteilungs-Digital-Analog-Wandler fungieren, wodurch dem Switched-Capacitor-Array ermöglicht wird, sowohl am Abtasten eines Eingangssignals als auch am nachfolgenden Erzeugen einer digitalen Darstellung davon durch selektives Schalten der Kondensatoren zwischen ersten und zweiten Referenzspannungen involviert zu sein. Bestimmte Systeme können solchen Switched-Capacitor-Arrays Redundanz durch den Einschluss von zusätzlichen Kondensatoren (welche als „Redundanzkondensatoren“ bezeichnet werden können) bereitstellen, welche in zusätzlichen Bit-Versuchen verwendet werden, um dem Array die Möglichkeit zu geben, sich von einer Fehlentscheidung während eines Bit-Versuchs zu erholen. Solche Fehlentscheidungen können auftreten, wenn ein analoges Äquivalent des im Rahmen der Konvertierungsroutine getesteten digitalen Werts sehr nah am abgetasteten Signalwert liegt. Fehler können aufgrund von Rauschen auf Versorgungsschienen eines Komparators auftreten, welcher den Vergleich macht, oder als Ergebnis, dass sich die Schaltung nicht vollständig eingeschwungen hat, auftreten. In einigen Ausführungsformen von Analog-Digital-Wandlern mit Redundanz werden die zusätzlichen (redundanten) Bits nicht verwendet, um die Eingangsspannung abzutasten, sondern werden verwendet, um eine Gleichspannung innerhalb des ADC abzutasten. Während die Verwendung solcher redundanter Bits vorteilhaft ist, um einen genaueren Wandler zu erzeugen und/oder um zu ermöglichen, dass Konvertierungszeiten wegen der Fähigkeit, sich von einer Bit-Versuch-Fehlentscheidung zu erholen, verkürzt werden, können sie auch ermöglichen, dass Ladung vom Abtastkondensator verloren geht, wie beispielsweise dem Switched-Capacitor-Array während des Konvertierungsprozesses. Dies kann sich darin manifestieren, dass der Analog-Digital-Wandler zusätzlichen Strom aus dem Signal beziehen muss, das er abtastet, selbst wenn das Signal ein Gleichstromsignal ist oder sich nur sehr langsam ändert. Dies wäre bei einem Switched-Capacitor-Array-Analog-Digital-Wandler, welcher keine Redundanz aufweist, nicht der Fall, weil in einem solchen Wandler die Spannung über den Kondensatoren des Arrays am Ende einer Konvertierung, wenn sie in Vorbereitung auf eine nachfolgende Signalerfassung wieder parallel verbunden sind, gleich dem vorhergehenden erfassten Signal sein sollte. Dies liegt daran, dass keine Ladung vom Array verloren wurde. Folglich sollte die Spannung über dem Array zum vorherigen Abtastwert zurückkehren.
Signale können durch ein Tiefpassfilter (Low Pass Filter, LPF), welcher mit einem Signaleingang des Analog-Digital-Wandlers verbunden ist, geleitet werden, um die Rauschleistung, welche von einem solchen Wandler abgetastet wird, zu begrenzen. Verlust von Ladung von den Abtastkondensatoren an beispielsweise beliebige Redundanzkondensatoren, welche während einer Analog-Digital-Konvertierung ausgewählt werden, kann sich auf die Genauigkeit einer nachfolgenden Konvertierung aufgrund der Notwendigkeit, über den Tiefpassfilter Strom an den Abtastkondensator oder das Array von solchen Kondensatoren zu liefern oder zu senken, um sie auf die korrekte Abtastspannung zu laden, nachteilig auswirken.
Obwohl es weniger offensichtlich ist, wirkt sich der Verlust von Ladung an redundante Kondensatoren auch auf die Genauigkeit und Leistung des Wandlers bei der Konvertierung von Wechselstromsignalen aus, da der Abtastkondensator bei jeder Abtastung laden muss, und die Spannungsdifferenz, mit der er von einer Abtastung zur nächsten laden muss, wird zu einem gewissen Grad davon abhängen, ob Ladung an die Redundanzkondensatoren verloren wurde. Die Geschwindigkeit, mit der sich der Abtastkondensator auf den korrekten Wert einschwingen kann, ist durch den Tiefpassfilter begrenzt, welcher zur Reduzierung der Rauschleistung verwendet wird.
ÜBERBLICK
Gemäß einem ersten Aspekt der vorliegenden Offenbarung wird ein Verfahren zum Betreiben eines Analog-Digital-Wandlers bereitgestellt, wobei der Wandler wenigstens einen ersten Abtastkondensator umfasst, welcher während der Abtastung eines Eingangssignals verwendet wird. Das Verfahren umfasst ferner einen Korrekturschritt zum Modifizieren der Spannung über dem wenigstens ersten Abtastkondensator, wobei der Korrekturschritt vor Beginn einer Erfassungsphase durchgeführt wird.
Vorteilhafterweise kann in einer bestimmten Ausführungsform eine Mehrzahl von Kondensatoren in einem ersten Kondensator-Array bereitgestellt werden. Das erste Kondensator-Array kann als Teil eines Sukzessiv-Approximations-Analog-Digital-Wandler verwendet werden. Einer oder mehrere der Kondensatoren des ersten Arrays können als Abtastkondensatoren verwendet werden, um das Eingangssignal abzutasten.
Der Korrekturschritt kann Änderungen der Ladung am Abtastkondensator oder einem Array von Kondensatoren korrigieren, welche verwendet werden, um das Eingangssignal abzutasten. Änderungen der Ladung können aus vielen Gründen auftreten. Ein Grund ist die Bereitstellung von Redundanzkondensatoren, um das Erholen des Wandlers von einer Bit-Versuch-Fehlentscheidung zu unterstützen. Ein anderer kann durch Ladungsinjektion vom Betreiben der Transistorschalter innerhalb eines ADC verursacht sein. Ferner können einige Schaltungsmerkmale, welche bereitgestellt sind, um die Reaktion eines ADC zu linearisieren, bewirken, dass Ladung vom Abtastkondensator und Array von Kondensatoren, welche verwendet werden, um das Eingangssignal abzutasten, (kontrolliert) verloren geht. Eine solche Anordnung kann die Ausbildung von zwei Abtastpfaden von unterschiedlicher Kapazität und/oder unterschiedlichem Widerstand sein, so dass eine Differenz in abgetasteten Werte die Berechnung und Korrektur eines Fehlerwerts ermöglicht. Eine solche Anordnung ist in US 13/624,334 , eingereicht am 21. September 2012 und veröffentlicht als US 8 816 887 B2 beschrieben. Diese zusätzlichen Schaltungen werden als „Verbesserungsschaltung“ bezeichnet.
Wenn ein oder mehrere Redundanzkondensatoren bereitgestellt werden, kann der Korrekturschritt das Zurückkehren des einen oder der mehreren Redundanzkondensatoren in einen Ausgangszustand umfassen. Der Ausgangszustand kann dem Verbindungszustand der Kondensatoren während des letzten Abtast-/Erfassungsereignisses entsprechen.
Durch Zurückkehren des Redundanzkondensators oder der Redundanzkondensatoren in einen Ausgangszustand ist es somit möglich, einen Teil der Ladung an die Kondensatoren zurückzugeben, welche am Abtasten des Eingangssignals involviert sind. Dies reduziert jegliche Ladungsübertragung zwischen dem Analog-Digital-Wandler und der steuernden Schaltung als Ergebnis der Auswahl von einem oder mehreren der Redundanzkondensatoren während einer Analog-Digital-Konvertierung. Der Korrekturschritt wird durchgeführt, nachdem ein Konvertierungsergebnis erhalten worden ist. Wo die Abtastkondensatoren Elemente eines Switched-Capacitor-Arrays waren, welches im Rahmen der Analog-Digital-Konvertierung als Digital-Analog-Wandler verwendet wurde, werden die Kondensatoren im Verbindungszustand gelassen, den sie erreichten, um das Konvertierungsergebnis zu erzeugen, während der Korrekturschritt durchgeführt wird. Der Wandler kann dann für die nächste Analog-Digital-Konvertierung zu einer Erfassungsphase übergehen.
Das Switched-Capacitor-Array eines Sukzessiv-Approximations-ADC kann als in erste und zweite Arrays unterteilt betrachtet werden, wobei die Redundanzkondensatoren nur im zweiten Array zu finden sind. Das zweite Array kann vollständig aus Redundanzkondensatoren gebildet werden. Das erste Array umfasst eine Mehrzahl von Kondensatoren, wobei jeder Kondensator einen ersten Kondensatorknoten und einen zweiten Kondensatorknoten aufweist. Der erste Kondensatorknoten jedes Kondensators ist mit entsprechenden Schaltern verbunden. Die Schalter für jeden Kondensator sind ausgelegt, um den ersten Knoten des Kondensators mit einer ersten Referenzspannung Vref1 oder mit einer zweiten Referenzspannung Vref2 zu verbinden. Dies erfolgt in einer nicht-brückenden („Break-before-Make“) Art und Weise durch die Schalter. Folglich sind die Schalter vorteilhafterweise ausgelegt, um jeden ersten Knoten der Kondensatoren des ersten Arrays in einen Zustand hoher Impedanz zu versetzen, wobei der erste Knoten mit nichts anderem verbunden ist. Einige der Kondensatoren des ersten Kondensator-Arrays, und gegebenenfalls alle von ihnen, sind mit einem Eingangsknoten verbindbar, um so während der Erfassungsphase ein Eingangssignal zu erfassen. Der zweite Kondensatorknoten jedes Kondensators im ersten Array kann mit einem ersten gemeinsam genutzten Knoten verbunden werden. Der erste gemeinsam genutzte Knoten kann vorteilhafterweise während der Erfassungsphase mit einer Referenzspannung verbunden werden, so dass jeder der während der Abtastung involvierten Kondensatoren auf eine Spannung Vc geladen wird, wobei Vc = Vin - Vr, wobei Vr eine Referenzspannung repräsentiert und Vin die Spannung am Eingangsknoten ist. Vr kann beispielsweise Vref2 sein, wobei Vref2 eine Massespannung repräsentiert, oder kann eine Gleichtaktspannung sein, wie beispielsweise ein Mittelpunkt zwischen Vref1 und Vref2.
Vorteilhafterweise kann die Spannung am ersten gemeinsam genutzten Knoten, vor Eintritt in die Erfassungsphase, in bestimmten Ausführungsformen durch eine Korrekturschaltung modifiziert werden, um die Spannung über dem bzw. jedem Abtastkondensator zu variieren, welcher jeder bzw. einige der Kondensatoren des ersten Arrays sein kann. Diese Modifikation kann basierend auf der Kenntnis, welche Redundanzkondensatoren ggf. während der Konvertierung ausgewählt wurden, wie beispielsweise eines SAR-Konvertierungsprozesses, durchgeführt werden. Basierend auf der Kenntnis, welche Kondensatoren ausgewählt wurden, und der Kenntnis der Gesamtkapazität des ersten Arrays kann ein Controller schätzen, wie viel Ladung zwischen dem ersten Array und dem bzw. jedem Redundanzkondensator übertragen wurde. Auf dieser Basis kann eine Korrekturspannung geschätzt werden, um diese Ladung an die Kondensatoren des ersten Arrays zurückzuführen. Dies kann erfolgen, während die ersten Knoten der Kondensatoren, wie geeignet, mit Vref1 oder Vref2 verbunden sind, je nach Ergebnis der Analog-Digital-Konvertierung, welche gerade beendet wurde.
Sobald die an der Abtastung der Eingangsspannung Vin involvierten Kondensatoren geladen wurden, können die Schalter betätigt werden, um die ersten Knoten der Kondensatoren des ersten Arrays in einen isolierten Zustand zu versetzen. Die Korrekturspannung kann dann vom ersten gemeinsam genutzten Knoten entfernt werden. Die mit den ersten Knoten der Kondensatoren des ersten Arrays verbundenen Schalter können dann betätigt werden, um die Kondensatoren parallel miteinander zu verbinden, so dass eine Ladungsumverteilung erfolgt. Infolgedessen sollte die Spannung über dem Switched-Capacitor-Array gleich der zuvor abgetasteten Eingangsspannung sein, wie dies der Fall wäre, wenn keine Redundanzkondensatoren für den Einschluss im Analog-Digital-Wandler-Ergebnis ausgewählt wären. Somit wird die Last, welche durch das Switched-Capacitor-Array präsentiert wird, wenn es wieder mit dem zu konvertierenden Signal verbunden ist, minimiert, und folglich kann die Wandlerreaktion mehr linearisiert werden.
Die Korrekturspannung kann durch einen Korrektur-Digital-Analog-Wandler bereitgestellt werden, welcher in Reaktion auf den Wert des bzw. jedes ausgewählten Redundanzkondensators gesteuert wird. In einer alternativen Anordnung kann jeder Redundanzkondensator mit einem Begleitkondensator hergestellt werden. Die Größe des Begleitkondensators kann basierend auf der Kenntnis der Nominalwerte der ersten und zweiten Referenzspannungen variiert werden, so dass der Kondensator von diesen Referenzspannungen geladen werden kann, und wenn der Begleitkondensator zwischen dem ersten gemeinsam genutzten Knoten und einer oder anderen der ersten und zweiten Referenzspannungen Vref1 und Vref2 verbunden ist, versorgt oder entfernt er eine geeignete Menge an Ladung, um die Ladungsübertragung, welche zwischen den Kondensatoren des ersten Arrays und der Redundanzkondensatoren aufgetreten ist, zu kompensieren.
Der Controller kann auch angeordnet werden, um andere Quellen von Ladungsleckage (oder Ladungsinjektion) zu kompensieren, welche die Abtastkondensatoren beeinflussen. Dies kann anstelle der oder zusätzlich zur Kompensierung der Auswahl von beliebigen Redundanzkondensatoren sein.
Gemäß einem zweiten Aspekt der vorliegenden Offenbarung wird ein Verfahren zum Betreiben eines Switched-Capacitor-Array-Analog-Digital-Wandlers mit Redundanzkondensatoren bereitgestellt, wobei die Redundanzkondensatoren vor dem Eintritt in eine Erfassungsphase in einen Ausgangszustand versetzt werden. Gemäß einem weiteren Aspekt der vorliegenden Offenbarung wird ein Analog-Digital-Wandler bereitgestellt, welcher wenigstens einen ersten Abtastkondensator umfasst, der angeordnet ist, um zum Abtasten eines Eingangssignals während eines Erfassungsmodus verwendet zu werden, wobei der Analog-Digital-Wandler ferner Korrekturschaltungen zum Modifizieren einer Spannung über dem wenigstens ersten Abtastkondensator vor Eintritt in den Erfassungsmodus umfasst. Der wenigstens erste Abtastkondensator kann ein Kondensator eines ersten Arrays von Kondensatoren sein, welche als Digital-Analog-Wandler während einer Sukzessiv-Approximations-Analog-Digital-Konvertierung verwendet werden.
Der Analog-Digital-Wandler kann Mittel, wie beispielsweise Redundanzkondensatoren, zur Verbesserung der Genauigkeit einer Konvertierug oder Verbesserung der Wandlergeschwindigkeit oder anderer Leistungsparameter umfassen. Die Modifizierung kann auf einer Schätzung der Ladung basieren, welche vom bzw. von jedem Abtastkondensator an die Redundanzkondensatoren (oder parasitären Kondensatoren) übertragen wird, die während einer Analog-Digital-Konvertierung unmittelbar vor dem Modifizierungsschritt ausgewählt werden.
Gemäß einem weiteren Aspekt der vorliegenden Offenbarung wird ein Analog-Digital-Wandler bereitgestellt, welcher ein Switched-Capacitor-Array mit wenigstens einem Redundanzkondensator darin umfasst, wobei ein Controller des Analog-Digital-Wandlers angeordnet ist, um, nachdem eine Analog-Digital-Konvertierung abgeschlossen wurde, die Schaltungsverbindungen des wenigstens einen Redundanzkondensators vor dem Eintritt in einen Erfassungsmodus in einen Ausgangszustand zurückzukehren.
Der Ausgangszustand kann derart sein, dass alle Redundanzkondensatoren an ihren ersten Knoten mit einem der Referenzspannungen, beispielsweise Vref2, wobei Vref2 eine Massespannung repräsentiert, verbunden sind. Alternativ können die Kondensatoren mit einer weiteren Referenzspannung, wie beispielsweise Vr, verbunden sein, oder ausgewählte von ihnen können mit Vref1 verbunden sein und andere ausgewählte Kondensatoren können mit Vref2 verbunden sein, um sowohl positive als auch negative Redundanz bereitzustellen.
Ein einzelnes Switched-Capacitor-Array kann mit einem Eintakt-Analog-Digital-Wandler verwendet werden. Zwei Switched-Capacitor-Arrays können mit einem Differential-Analog-Digital-Wandler verwendet werden. Die Verwendung eines Differentialwandlers stellt verbesserte Fähigkeit bereit, sich von Fehlern bei kritischen Entscheidungen zu erholen, wobei entweder ein Bit, welches behalten werden sollte, verworfen wurde oder ein Bit, welches verworfen werden sollte, behalten wurde.
BEISPIELHAFTE AUSFÜHRUNGSFORMEN
1 veranschaulicht schematisch ein Beispiel eines Sukzessiv-Approximations-Analog-Digital-Wandlers, im Allgemeinen mit 2 bezeichnet, welcher ein Switched-Capacitor-Array 4 mit einem Eingangsknoten 6 umfasst, an den eine Spannung V_in zur Konvertierung angelegt werden kann. Das Switched-Capacitor-Array 4 weist auch einen ersten Referenzanschluss 10 zur Aufnahme einer ersten Referenzspannung V_ref1 und einen zweiten Referenzanschluss 12 zur Aufnahme einer zweiten Referenzspannung V_ref2 auf. Das Switched-Capacitor-Array weist einen Ausgang 14 auf, von dem es eine Spannung an einen ersten Eingang eines Komparators 16 ausgibt. Ein zweiter Eingang des Komparators 16 empfängt eine Spannung V_r, welche beispielsweise einem Mittelpunkt im nominalen Konvertierungsbereich des Analog-Digital-Wandlers entsprechen kann. Die Referenzspannung V_r kann durch einen Referenzspannungsgenerator 20 bereitgestellt werden. Ein Ausgang 30 des Komparators 16 wird dem ersten Eingang 32 eines Sukzessiv-Approximations-Routinen-Controllers 34 bereitgestellt. Solche Sukzessiv-Approximations-Routinen-Controller können als Zustandsmaschinen implementiert sein. Der Controller 34 weist einen Ausgangsbus 36 zur Steuerung verschiedener Schalter innerhalb des Switched-Capacitor-Arrays 4 auf.
Ein Beispiel für ein Switched-Capacitor-Array ist detaillierter in 2 gezeigt. Das Array umfasst eine Mehrzahl von Abtastkondensatoren 40.1, 40.2, 40.3 bis 40.n, welche in einem ersten Array angeordnet sind, im Allgemeinen mit 42 bezeichnet. Die Abtastkondensatoren 40.1 bis 40.n sind fiktiv binär gewichtet. Falls das Array als einzelnes Segment bereitgestellt wird (wobei segmentierte Arrays eine typische Implementierung sind), weist jeder (P+1)-te Kondensator in der Regel die Hälfte der Kapazität eines P-ten Kondensators auf, wobei P eine Ganzzahl zwischen 1 und n-1 einschließlich ist. Einige Systeme stellen segmentierte Arrays bereit, in denen erste und zweite Segmente durch einen Koppelkondensator gekoppelt sind. Bestimmte Ausführungsformen der vorliegenden Offenbarung beschreiben Systeme zum Zurückkehren der Spannung über dem Abtastkondensator zur vorherigen Abtastspannung vor Beginn einer nachfolgenden Abtast- oder Erfassungsphase.
Die Verwendung von segmentierten Arrays ermöglicht immer noch eine binäre oder andere Progression in relativem Beitrag zum Ausgangswort zwischen dem ersten bis n-ten Kondensator 40.1 bis 40.n, aber die Segmentierung ermöglicht, dass die physischen Kondensatorgrößen neu skaliert werden, wodurch vermieden wird, dass die weniger signifikanten Kondensatoren unpraktisch klein gemacht werden. Jeder der Abtastkondensatoren des ersten Arrays ist mit einem Transistorschalter 44.1 bis 44.n verbunden. Jeder Schalter kann, wie gezeigt, vielmehr aus drei einzelnen Schaltern ausgebildet sein, welche vorzugsweise als Feldeffekttransistoren implementiert sind, so dass ein erster Knoten 46.1 des ersten Kondensators 40.1 selektiv durch den Transistorschalter 44.1 entweder mit V_ref1, V_in oder V_ref2 verbunden oder von allen drei dieser Spannungen für nicht-brückenden („Break-before-Make“) Betrieb getrennt werden kann. Ähnliche Überlegungen gelten für jeden der anderen Schalter, welche in diesem Beispiel veranschaulicht sind. In der in 2 gezeigten Anordnung werden die Schalter in einer „Erfassungsphase“ veranschaulicht, so dass die ersten Knoten der Kondensatoren des ersten Arrays 42 mit V_in verbunden sind. Die zweiten Knoten der Kondensatoren sind mit einem gemeinsam genutzten Knoten verbunden, welcher im veranschaulichten Beispiel der Ausgangsknoten 14 ist.
Unter kurzer erneuter Bezugnahme auf 1 ist ersichtlich, dass ein Abtastschalter 50 zwischen dem Ausgang 14 des Switched-Capacitor-Arrays 4 und dem Referenzspannungsgenerator 20 bereitgestellt ist. Die Eingangsspannung V_in wird nur dann auf die Kondensatoren 40.1 bis 40.n abgetastet, wenn die Schalter 44.1 bis 44.n wie in 2 gezeigt in der Erfassungsphase sind (geschlossen, um die ersten Knoten der Kondensatoren mit V_in zu verbinden) und wenn der Abtastschalter 50 geschlossen ist. Der Abtastschalter 50 kann verwendet werden, um den Switched-Capacitor-Array entweder in einer „Sample-and-Hold“- oder „Track-and-Hold“-Weise zu betreiben. Die Kondensatoren 40.1 bis 40.n des erste Arrays werden geladen oder entladen, während sich die Eingangsspannung V_in ändert, bis der Schalter 50 geöffnet wird. Zu diesem Zeitpunkt wird jeder der Kondensatoren 40.1 bis 40.n auf eine Spannung V_c = V_in - V_r geladen.
Bei einem herkömmlichen Switched-Capacitor-Array ohne Redundanz würde nur das erste Array 42 der Kondensatoren (2) bereitgestellt werden. Wie bereits erwähnt, sind diese in der Regel binär skaliert, so dass der Kondensator 40.2 den halben Wert des Kondensators 40.1 aufweist. Ähnlich weist Kondensator 40.3 den halben Wert des Kondensators 40.2 auf und so weiter. Diese Skalierung wird wiederholt (je nach angewendeter Segmentierung), um einen Analog-Digital-Wandler mit der gewünschten Auflösung zu erhalten. Typischerweise können SAR-Wandler eine Auflösung zwischen 4 und 18 Bit aufweisen. Diese Werte werden nur zu Diskussionszwecken präsentiert und sind nicht beschränkend.
Zur Vereinfachung der Erläuterung wird angenommen, dass nur fünf Kondensatoren im ersten Array verfügbar sind. Folglich kann in diesem Beispiel definiert werden, dass der Kondensator 40.5 einen beliebigen Wert von 1c aufweist. Kondensator 40.4 weist einen Wert von 2c auf, Kondensator 40.3 weist einen Wert von 4c auf, Kondensator 40.2 weist einen Wert von 8c auf, und Kondensator 40.1 weist einen Wert von 16c auf.
Bei Verwendung würde, sobald das Eingangssignal V_in erfasst wurde, der Sukzessiv-Approximations-Routinen-Controller beginnen, indem alle Schalter positioniert werden, um die ersten Knoten 46.1 bis 46.5 der Kondensatoren 40.1 bis 40.5 mit V_ref2 zu verbinden. Die SAR-Routine fährt dann fort, indem der Schalter 44.1 betätigt wird, um den ersten Kondensator 40.1 mit V_ref1 zu verbinden. Dies bewirkt, dass eine Ladungsverteilung innerhalb des Arrays von Kondensatoren erfolgt, was zu einer Variation der Spannung am Ausgangsknoten 14 führt. Diese Spannung am Ausgang 14 wird vom Komparator 16 mit V_r verglichen. Allgemein gesprochen, falls die Ausgangsspannung am Knoten 14 kleiner als V_r ist, bewirkt ein Signal an den Controller 34, dass die Schalterposition für den ersten Kondensator 40.1 beibehalten wird. Falls der Wert des Ausgangs 14 größer als V_r ist, wird die Schalterposition verworfen, indem der erste Knoten des ersten Kondensators 40.1 wieder mit V_ref2 verbunden wird. Dies markiert das Ende des ersten Bit-Versuchs. Als Nächstes initiiert der Controller 34 einen zweiten Bit-Versuch, indem der erste Knoten 46.2 des zweiten Kondensators 40.2 mit V_ref1 verbunden wird. Dies bewirkt eine weitere Ladungsumverteilung, und die Spannung am Knoten 14 wird erneut mit V_r verglichen, und die Schalterposition wird entweder als zu behalten markiert oder wird verworfen. Dieser Prozess setzt sich bis zum ganz letzten Bit-Versuch für den Kondensator 40.5 fort, wenn ein Fünf-Bit-Ausgangswort, dadurch angezeigt, welche der jeweiligen Schalter mit V_ref1 verbunden bleiben, die konvertierte digitale Darstellung des analogen Werts repräsentiert.
Bei jedem Bit-Versuch kann die Spannung Vout am Ausgangsknoten 14 sehr nahe bei V_r liegen. Dies stellt eine „kritische Entscheidung“ dar. Es gibt keine Möglichkeit, im Voraus zu wissen, welcher Bit-Versuch die kritische Entscheidung darstellen wird. Jedoch kann jede Störung des Wandlers dazu führen, dass das Bit fehlerhaft behalten oder fehlerhaft verworfen wird. In diesem Fall werden die nachfolgenden Bit-Versuche versuchen, den Fehler zu reduzieren, aber es wird immer ein Restfehler im Ausgangswort vorhanden sein. Dies kann problematisch sein, wenn beispielsweise ein Bit verworfen wird, wenn es behalten werden sollte.
Um die Auswirkungen von fehlerhaften Bit-Versuchen zu reduzieren, können bestimmte Systeme ein Array von redundanten Bits innerhalb des Switched-Capacitor-Arrays bereitstellen. Dieses Array von Redundanz-Bits kann als ein zweites Array betrachtet werden, im Allgemeinen mit 58 in 2 bezeichnet. Im gezeigten Beispiel werden die redundanten Bits durch Redundanzkondensatoren 60.1 und 60.2 implementiert. Diese Redundanzkondensatoren, mit einer Gesamtkapazität von C_red, sind mit Schaltern 62.1 und 62.2 verbunden, welche so ausgelegt sind, dass ein erster Knoten 66.1 des ersten Redundanzkondensators 60.1 entweder von der Schaltung getrennt, mit V_ref1 verbunden oder mit V_ref2 verbunden sein kann. In ähnlicher Weise kann ein erster Knoten 66.2 des zweiten Redundanzkondensators 60.2 entweder in einem Zustand hoher Impedanz gehalten oder durch den Schalter 62.2 entweder mit V_ref1 oder V_ref2 verbunden werden. Die Redundanzkondensatoren können die Gewichte von einem oder mehreren der Bit-Versuche wiederholen. In diesem Beispiel kann der erste Redundanzkondensator 60.1 bereitgestellt werden, um das Bit-Gewicht des zweiten Kondensators 40.2 zu wiederholen, und der zweite Redundanzkondensator 60.2 kann bereitgestellt werden, um das Bit-Gewicht des vierten Kondensators 40.4 zu wiederholen. Folglich, falls höherwertige Bits fehlerhaft verworfen werden, wenn sie akzeptiert werden sollten, gibt es ausreichend zusätzliches „Gewicht“ im Array, um das Defizit auszugleichen. Die Redundanzkondensatoren werden getestet, als wären sie Teil des normalen Arrays 42, aber das Ausgangswort vom SAR-Controller muss modifiziert werden, um diese zusätzlichen Kondensatoren zu berücksichtigen. Daher involviert der erste Bit-Test in der in 2 gezeigten Anordnung mit Redundanzkondensatoren den ersten Kondensator 40.1. Der zweite Bit-Test involviert den Kondensator 40.2, der dritte Bit-Test involviert den Kondensator 60.1. Der vierte Bit-Test involviert den Kondensator 40.3, der fünfte Bit-Test involviert den Kondensator 40.4, der sechste Bit-Test involviert den Kondensator 60.2, und der siebte Bit-Test involviert den Kondensator 40.5. Der Ausgang wird weiterhin als Fünf-Bit-Wort vom Controller 34 abgebildet.
Falls die Redundanzkondensatoren nicht in einer SAR-Konvertierung behalten werden, dann ist die Spannung über diesen Kondensatoren am Ende der Konvertierung die gleiche wie zu Beginn, und somit wurde keine Nettoladung zwischen den Redundanzkondensatoren und den Abtastkondensatoren des ersten Arrays ausgetauscht; es ist, als ob die Redundanzkondensatoren niemals Teil der Schaltung waren. Wenn also die Abtastkondensatoren wieder parallel in Vorbereitung für das Abtasten eines nachfolgenden Signals verbunden werden, sollten sich die kombinierten Ladungen umverteilen, so dass die Spannung an der ersten Knotenabtastung von jedem Abtastkondensator im Wesentlichen V_in ist, wie zuvor abgetastet. Folglich sollte, wenn die nächste Abtastung erfolgt, sehr wenig Strom von der Schaltung, welche den Eingangsknoten 6 ansteuert, entnommen oder ihr zugeführt werden. Dies ist vorteilhaft, da eine Entnahme von Strom von der Schaltung, welche vom Analog-Digital-Wandler überwacht wird, diese Schaltung stören kann.
Falls jedoch ein Redundanz-Bit ausgewählt wird, erfolgt eine gewisse Ladungsübertragung zwischen dem entsprechenden Redundanzkondensator und dem ersten Array, welches die Kondensatoren 40.1 bis 40.5 umfasst.
Unter Bezugnahme auf 3 wird das Array aus 2 schematisch dargestellt, wobei alle Kondensatoren 40.1 bis 40.5 durch den obersten Kondensator und Redundanzkondensatoren durch den untersten Kondensator repräsentiert werden. Wie zu erkennen ist, falls beispielsweise der zweite Redundanzkondensator 60.2 mit einem Gewicht von 2 behalten wird, dann fließt eine Ladung von Vref x 2C vom Redundanzkondensator zum Haupt-Array, wobei Vref die Differenz zwischen V_ref1 und V_ref2 ist. Falls das Gesamtgewicht der während der Konvertierung ausgewählten Redundanzkondensatoren durch die Kapazität C_r repräsentiert wird, wird vielmehr eine Ladung von V_ref.C_r auf die Abtastkondensatoren des ersten Arrays übertragen. Im Allgemeinen sollte das keine große Menge sein, kann aber den Betrieb des Analog-Digital-Wandlers bei der nächsten Abtastung immer noch stören. Die Ladung, welche in die Abtastkondensatoren injiziert wird, bewirkt einen Spannungsfehler, V_error1, über den Abtastkondensatoren, wenn sie wieder parallel verbunden werden, was wie folgt dargestellt wird $V_{e r r o r 1} = V_{r e f} \frac{C_{r}}{C_{s}}$
wobei C_s gleich der Gesamtkapazität der Abtastkondensatoren des ersten Arrays (C40.1 bis C40.n) ist.
Der Erfinder erkannte, dass dieser Ladefehler auf dem Haupt-Array durch zwei Ansätze angesprochen werden könnte. Ein erster Ansatz und einer, welcher vom Konzept her einfach ist, ist, die Schalter in Verbindung mit dem Redundanz-Array 58 wieder in einen Ausgangszustand zurückzukehren, welcher der Position entspricht, in der sie sich zum Zeitpunkt der Abtastung des Eingangssignals befanden, während der Abtastschalter 50 geöffnet ist (hohe Impedanz). Unter Rückbezug auf 2, wobei sich die Schalter 44.1-44.n im Erfassungszustand befinden, werden die Redundanzschalter betätigt, um die ersten Knoten 66.1 und 66.2 der Redundanzkondensatoren mit einer ausgewählten der Spannungsreferenzen, beispielsweise V_ref2, zu verbinden. In einigen Anordnungen können im Ausgangszustand einige der Redundanzkondensatoren mit V_ref1 verbunden und einige von ihnen mit V_ref2 verbunden oder alle der Redundanzkondensatoren mit V_ref1 verbunden sein.
Indem sichergestellt wird, dass die Redundanzkondensatoren eine bestimmte Zeit lang in diesen Zustand zurückgekehrt werden, während die anderen Schalter weiterhin auf die Konfiguration, welche sie am Ende der Sukzessiv-Approximations-Routine erreicht haben, eingestellt sind, wird der Großteil der Ladung, welche an die Redundanzkondensatoren 60.1-bis 60.2 verloren ging, an die Kondensatoren des Haupt-Arrays 42 zurückgeführt. Dies kann eine ausreichende Lösung für sich allein sein.
Wie oben erwähnt, wird ein Großteil, aber nicht die gesamte Ladung, tatsächlich zum Haupt-Array zurückgeführt. Die Spannung am Knoten 14 wird in diesem Zustand in der Nähe des Werts von V_r liegen, jedoch nicht ganz bei dieser Spannung. Vielmehr wird der Knoten 14 in Richtung der Spannung V_out' tendieren, wobei $V_{out'} = \frac{V_{r e f} \cdot C_{r}}{C_{tot}} + V r$
wobei C_r gleich der Kapazität der Redundanzkondensatoren ist, welche während der Konvertierung behalten wurden und somit zum Ausgangswort beitrugen, und C_tot die Gesamtkapazität des ersten Arrays, umfassend den Kondensatoren 40.1 bis 40.n, plus den Wert der Redundanzkondensatoren 60.1, 60.2 und jegliche parasitäre Kapazität C_p am Ausgangsknoten 14 repräsentiert.
Daraus folgt, dass es einen Spannungsfehler, V_error2, über den Abtastkondensatoren gibt, dargestellt als $V_{error2} = \frac{V_{r e f} \cdot C_{r} (C_{r e d} + C_{p})}{C_{tot} \cdot C_{s}} = V_{error1} \cdot \frac{(C_{r e d} + C_{p})}{C_{s}}$
bewirkt durch die unerwünschte Ladung an den Redundanz- und parasitären Kondensatoren, welche von den Abtastkondensatoren verloren ging. Folglich wird der nicht-korrigierte Spannungsfehler V_error1 durch einen Faktor (C_red + C_p)/C_s reduziert. Da sowohl die Gesamtkapazität der Redundanzkondensatoren C_red als auch die parasitäre Kapazität C_p typischerweise viel kleiner als C_s sind, wird der korrigierte Spannungsfehler V_error2 typischerweise viel kleiner als V_error1 sein.
Da sowohl V_error1 als auch V_error2 basierend auf der Kenntnis, welche Redundanzkondensatoren behalten wurden, und den DAC-Kapazitäten berechnet werden können, ist es möglich, die Spannungen über den Kondensatoren des ersten Arrays 42 zu stören oder weiter zu stören, bevor die Abtastkondensatorschalter 44.1 bis 44.n in Vorbereitung für den Eintritt in die nächste Erfassungsphase hochohmig gemacht werden, um den Fehler in den Abtastkondensatoren weiter zu reduzieren. Eine Möglichkeit hierzu, und eine, die nicht das Modifizieren der in 2 gezeigten Schalteranordnung involvieren muss, ist, eine Spannung am Ausgangsknoten 14 anzulegen, so dass Ladung vom Ausgangsknoten 14 durch die Kondensatoren V_ref1 und V_ref2 fließen kann, wodurch die Menge der Ladung, welche auf jedem Abtastkondensator gespeichert ist, geändert wird. Eine Möglichkeit, dies zu erreichen, ist die Bereitstellung eines Korrektur-DAC 80, wie in 4 gezeigt, welcher auf eine Meldung vom SAR-Controller 34 anspricht, um eine störende Spannung zu erzeugen, um die Ladung über jeden der Kondensatoren zu modifizieren. Die Schalter 44.1 bis 44.n können dann betätigt werden, um sie in einen hochohmigen Zustand zu versetzen, so dass die korrigierte Ladung auf den Kondensatoren des ersten Kondensator-Arrays eingefangen wird. Der DAC 80 kann dann vom Knoten 14 getrennt werden. Dies kann erreicht werden, indem der DAC in den hochohmigen Zustand versetzt wird oder indem die ersten Knoten der Abtastkondensatoren in einen hochohmigen (getrennten) Zustand versetzt werden. Folglich gibt es nun, wenn die Schalter 44.1 bis 44.n betätigt werden, um die ersten Platten der Kondensatoren mit V_in zu verbinden, und der Abtastschalter 50 geschlossen ist, einen reduzierten Ladefehler oder keinen Ladefehler, welcher vom Eingangsknoten 6 zugeführt wird. Der DAC 80 kann statt Schalten der Redundanzkondensatoren zurück in ihren Ausgangszustand oder in Verbindung mit dem Schalten einiger oder aller der Redundanzkondensatoren entweder auf ihren Ausgangszustand oder einen Zustand, welcher vom Controller bestimmt wird, betrieben werden. Der DAC kann kapazitiv mit dem Ausgangsknoten gekoppelt sein. Jedoch kann ohmsche/galvanische Kopplung, beispielsweise durch die Verwendung eines Schalters, ebenfalls verwendet werden. Andere Schaltschemata werden auch möglich sein, falls beispielsweise eine oder mehrere der ersten Platten der Kondensatoren mit einem DAC durch weitere Schalter verbunden werden können. Folglich kann der Eingangszustand des Kondensator-Arrays modifiziert werden, damit eine Korrekturspannung geliefert werden kann.
In einer alternativen Anordnung, wie in 5 gezeigt, kann ein Array von Begleitkondensatoren in Verbindung mit den Redundanzkondensatoren hergestellt werden. Diese Begleitkondensatoren können als gemeinsam arbeitend betrachtet werden, um ein DAC auszubilden. Im in 2 und 3 gezeigten einfachen Beispiel mit nur zwei Redundanzkondensatoren 60.1 und 60.2 müssten lediglich zwei Begleitkondensatoren 80.1 und 80.2 vorhanden sein. Jeder von diesen ist relativ zu seinem zugehörigen Redundanzkondensator skaliert, so dass, wenn er selektiv mit V_ref1 oder V_ref2 verbunden ist, eine entgegengesetzte und kompensierende Menge von Ladung zu der überträgt, welche durch den entsprechenden Redundanzkondensator verloren ging oder erhalten wurde, welcher bei der Sukzessiv-Approximations-Routinen-Konvertierung ausgewählt wird. Die Begleitkondensatoren 80.1 und 80.2 weisen ihre eigenen zugeordneten Schalter 82.1, 82.2 ähnlich wie die Schalter 62.1 und 62.2 auf, und die Begleitkondensatoren können auch während der Erfassungsphase geladen werden. Im Gegensatz zu den Redundanzkondensatoren werden die Begleitkondensatoren nicht getestet, sobald die SAR-Konvertierungsroutine begonnen hat. In der Regel werden die Schalter 82.1 und 82.2 betrieben, um eine Platte der Begleitkondensatoren während der Bit-Versuche bei einer festen Spannung zu halten. Dieser Schalter 80.1 kann während der Bit-Versuche geöffnet sein, und der Schalter 82.2 kann geschlossen sein. Falls ein Redundanzkondensator, welcher mit einem gegebenen der Begleitkondensatoren verbunden ist, während eines Bit-Versuchs ausgewählt wird, können die Schalter 82.1 und 82.2 geschaltet werden, um den verbundenen Begleitkondensator mit einer anderen der Referenzspannungen während des Zeitraums zu verbinden, in dem die Schalter der Redundanzkondensatoren betätigt werden, um die Redundanzkondensatoren wieder mit einem Ausgangszustand zu verbinden. Folglich werden die Schalter für die Kompensationskondensatoren wie geeignet geschaltet, um den Ladefehler auszugleichen.
Es wird erkannt werden, dass der Schritt der Rückkehr der Schalter der Redundanzkondensatoren auf einen Ausgangszustand ganz ausgelassen werden könnte, falls die Begleitkondensatoren geeignet bemessen (größer gemacht) werden, um die gesamte fehlende Ladung lediglich durch ihre Operation allein zurückzuführen.
Obwohl sich die Lehren dieser Offenbarung zur Vereinfachung der Erläuterung auf ein kleines nicht-segmentiertes Array in einem Eintakt-SAR-Analog-Digital-Wandler beziehen, können die Lehren auf segmentierte Arrays und Differenz-Analog-Digital-Wandler angewandt werden. Die Lehren können auch auf andere Wandlertechnologien angewendet werden, wo Ladung von einem Abtastkondensator oder an andere Fehlerquellen verloren geht, wie beispielsweise aufgrund von Ladungsinjektion von Schaltern, oder wo zusätzliche „Verbesserungsschaltungen“ bereitgestellt wurden, um Quellen von Nichtlinearität, wie beispielsweise Änderungen der Schalterwiderstände in Abhängigkeit von V_in, zu kompensieren.
Es ist somit möglich, einen verbesserten Analog-Digital-Wandler und ein Verfahren zum Betreiben eines solchen Wandlers bereitzustellen. Der Wandler kann innerhalb einer integrierten Schaltung bereitgestellt werden und kann in Audio-, Video-, industriellen Prozessen oder auch beliebigen anderen Prozessen nützlich sein, bei denen eine Spannung überwacht und digitalisiert werden muss.
In den Erläuterungen der obigen Ausführungsformen können die Kondensatoren, Arrays, Schalter, Transistoren, Induktoren, Widerstände, Verstärker, Knoten, Wandler, Digitalkerne, Controller und/oder andere Komponenten leicht ausgetauscht, ersetzt oder anderweitig modifiziert werden, um bestimmte Schaltungsanforderungen zu erfüllen. Darüber hinaus sollte beachtet werden, dass die Verwendung von komplementären elektronischen Chips, Hardware, Software usw. eine ebenso durchführbare Option für die Anwendung der Lehren der vorliegenden Offenbarung bietet.
In einer beispielhaften Ausführungsform kann eine beliebige Anzahl von elektrischen Schaltungen der FIGUREN auf einer Platine eines zugeordneten elektronischen Chips implementiert werden. Die Platine kann eine allgemeine Leiterplatte sein, welche verschiedene Komponenten des internen elektronischen Systems des elektronischen Chips enthalten und ferner Anschlüsse für andere Peripheriegeräte bereitstellen kann. Die Platine kann spezieller die elektrischen Anschlüsse bereitstellen, mit denen die anderen Komponenten des Systems elektrisch kommunizieren können. Jegliche geeigneten Prozessoren (einschließlich Digitalsignalprozessoren, Mikroprozessoren, unterstützenden Chipsätzen usw.), Speicherelemente usw. können geeigneterweise basierend auf speziellen Konfigurationsanforderungen, Verarbeitungsansprüchen, Computerdesigns usw. mit der Platine gekoppelt werden. Sonstige Komponenten, wie beispielsweise externer Speicher, zusätzliche Sensoren, Controller zur Audio-/Videoanzeige und andere Peripherie-Chips, können als Steckkarten, über Kabel oder in die Platine selbst integriert an der Platine angebracht werden.
In einer weiteren beispielhaften Ausführungsform können die elektrischen Schaltungen der FIGUREN in eigenständigen Modulen implementiert werden (z. B. ein Chip mit assoziierten Komponenten und Schaltungen, welcher zur Durchführung einer bestimmten Anwendung oder Funktion ausgelegt ist) oder als Steckmodule in anwendungsspezifische Hardware von elektronischen Chips integriert werden. Es sei darauf hingewiesen, dass bestimmte Ausführungsformen der vorliegenden Offenbarung entweder teilweise oder ganz auf einfache Weise in ein System-on-Chip (SOC)-Paket eingeschlossen werden können. Ein SOC repräsentiert eine integrierte Schaltung, welche Komponenten eines Computers oder anderen elektronischen Systems in einen einzigen Chip integriert. Es kann digitale, analoge, Mischsignal- und oft Hochfrequenzfunktionen enthalten: alle hiervon können auf einem einzigen Chip-Substrat bereitgestellt werden. Andere Ausführungsformen können ein Multi-Chip-Modul (MCM) mit einer Mehrzahl von separaten integrierten Schaltungen innerhalb eines einzelnen Elektronikpakets umfassen, welche ausgelegt sind, um über das Elektronikpaket eng miteinander zusammenzuwirken. In verschiedenen anderen Ausführungsformen können die hier beschriebenen Funktionalitäten in einem oder mehreren Siliziumkernen in anwendungsspezifischen integrierten Schaltungen (Application Specific Integrated Circuits, ASICs), feldprogrammierbaren Gate-Arrays (FPGAs) und anderen Halbleiter-Chips implementiert werden.
Es ist auch unbedingt zu beachten, dass alle hierin beschriebenen Spezifikationen, Abmessungen und Beziehungen (z. B. die Anzahl der Komponenten, logische Operationen, Gleichungen usw.) nur zum Zwecke eines Beispiels und der Lehre angeboten werden. Solche Informationen können erheblich variiert werden, ohne vom Schutzbereich der vorliegenden Offenbarung oder vom Schutzbereich der beigefügten Ansprüche abzuweichen. Die Spezifikationen beziehen sich nur auf ein nicht einschränkendes Beispiel und sollten dementsprechend als solches betrachtet werden. In der vorstehenden Beschreibung wurden beispielhafte Ausführungsformen unter Bezugnahme auf bestimmte Komponentenanordnungen beschrieben. Verschiedene Modifikationen und Änderungen können an solchen Ausführungsformen vorgenommen werden, ohne vom Schutzbereich der beigefügten Ansprüche abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend in einem veranschaulichenden und nicht in einem einschränkenden Sinn zu betrachten.
Man beachte, dass die oben genannten Aktivitäten, welche mit Bezug auf die FIGUREN erläutert werden, auf beliebige integrierte Schaltungen anwendbar sind, die eine Signalverarbeitung betreffen, insbesondere solche, die auf Synchronisierungssignale angewiesen sind, um spezialisierte Softwareprogramme oder Algorithmen auszuführen, von denen einige mit der Verarbeitung digitalisierter Echtzeitdaten verbunden sind. Bestimmte Ausführungsformen können Multi-DSP-Signalverarbeitung, Fließkommaverarbeitung, Signal-/Steuerverarbeitung, Festfunktionsverarbeitung, Mikrocontrolleranwendungen usw. betreffen. In bestimmten Zusammenhängen können die hierin erläuterten Merkmale auf medizinische Systeme, wissenschaftliche Geräte, drahtlose und drahtgebundene Kommunikation, Radar, industrielle Prozesssteuerung, Audio- und Videogeräte, Stromerfassung, Instrumentierung (die sehr genau sein kann) und andere digitalverarbeitungsbasierte Systeme anwendbar sein.
Zudem können bestimmte Ausführungsformen, welche oben erläutert sind, in Digitalsignalverarbeitungstechnologien für die medizinische Bildgebung, Patientenüberwachung, medizinische Geräte und Gesundheitsversorgung zuhause bereitgestellt werden. Dies könnte Lungenmonitore, Beschleunigungsmesser, Herzfrequenzmonitore, Schrittmacher usw. umfassen. Weitere Anwendungen können Automobiltechnologien für Sicherheitssysteme (z. B. Stabilitätskontrollsysteme, Fahrerassistenzsysteme, Bremssysteme, Infotainment und Innenanwendungen jeglicher Art) involvieren. Ferner können Antriebsstrangsysteme (z. B in Hybrid- und Elektrofahrzeugen) die hierin beschriebenen Funktionalitäten in hochpräzisen Datenumwandlungsprodukten für Batterieüberwachung, Steuerungssysteme, Berichtssteuerungen, Wartungsarbeiten usw. anwenden.
In noch anderen beispielhaften Szenarien können die Lehren der vorliegenden Offenbarung in Industriemärkten anwendbar sein, welche Prozesssteuerungssysteme umfassen, die die Produktivität, Energieeffizienz und Zuverlässigkeit verbessern. In Verbraucheranwendungen können die Lehren der oben erläuterten elektrischen Schaltungen für die Bildverarbeitung, Autofokus und Bildstabilisierung (z. B. für Digitalkameras, Camcorder usw.) verwendet werden. Andere Verbraucheranwendungen können Audio- und Videoprozessoren für Heimkino-Systeme, DVD-Recorder und HD-Fernseher umfassen. Noch andere Verbraucheranwendungen können fortschrittliche Touchscreen-Controller (z. B. für jede Art von tragbarem Media-Chip) involvieren. Daher könnten solche Technologien gut Teil von Smartphones, Tablets, Sicherheitssystemen, PCs, Spieltechnologien, Virtual Reality, Simulationstraining usw. sein.
Man beachte, dass mit den zahlreichen hierin bereitgestellten Beispielen die Interaktion mit Bezug auf zwei, drei, vier oder mehrere elektrische Komponenten beschrieben werden kann. Dies geschah jedoch nur der Klarheit halber und als Beispiel. Es sollte beachtet werden, dass das System auf jede geeignete Weise konsolidiert werden kann. In ähnlichen Designalternativen können beliebige der veranschaulichten Komponenten, Module und Elemente der FIGUREN in verschiedenen möglichen Konfigurationen kombiniert werden, von denen alle eindeutig innerhalb des Schutzbereichs der vorliegenden Beschreibung liegen. In bestimmten Fällen kann es einfacher sein, eine oder mehrere der Funktionalitäten eines gegebenen Satzes von Flüssen nur durch Bezugnahme auf eine begrenzte Anzahl von elektrischen Elementen zu beschreiben. Es sollte beachtet werden, dass die elektrischen Schaltungen der FIGUREN und ihre Lehren leicht skalierbar sind und eine große Anzahl von Komponenten sowie kompliziertere/anspruchsvollere Anordnungen und Konfigurationen aufnehmen können. Dementsprechend sollten die bereitgestellten Beispiele den Schutzbereich nicht begrenzen oder die weitreichenden Lehren der elektrischen Schaltungen, wie sie potentiell auf eine Vielzahl von anderen Architekturen angewendet werden, unterbinden.
Zahlreiche weitere Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen können von Fachleuten auf dem Gebiet festgestellt werden, und es ist beabsichtigt, dass die vorliegende Offenbarung alle diese Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen als in den Schutzbereich der beigefügten Ansprüche fallend einbezieht.
WEITERE HINWEISE, BEISPIELE UND IMPLEMENTIERUNGEN
Man beachte, dass alle optionalen Merkmale der oben beschriebenen Vorrichtung auch in Bezug auf das hierin beschriebene Verfahren oder den hierin beschriebenen Prozess implementiert werden können, und Besonderheiten in den Beispielen werden möglicherweise irgendwo in einer oder mehreren Ausführungsformen verwendet. In einem ersten Beispiel wird ein System bereitgestellt (das beliebige geeignete Schaltungen, Teiler, Kondensatoren, Widerstände, Induktoren, ADCs, Arrays, Logikgatter, Software, Hardware, Links usw. umfassen kann), welches Teil von einer beliebigen Art von elektronischer Vorrichtung (z. B. Computer) sein kann, die ferner eine Leiterplatte umfassen kann, die mit einer Mehrzahl von elektronischen Komponenten gekoppelt ist. Das System kann Mittel zum Abtasten eines Eingangssignals umfassen, welche auch Mittel zum Bereitstellen eines Korrekturschritts zum Modifizieren der Spannung über dem wenigstens ersten Abtastkondensator umfassen können, wobei der Korrekturschritt vor Beginn einer Erfassungsphase durchgeführt wird.
Das System kann auch Mittel zum Verwenden eines Korrektur-Digital-Analog-Wandlers umfassen, um die Spannung über dem ersten Abtastkondensator basierend auf der vorherigen Konvertierung zu ändern. Das System kann so beschaffen sein, dass die Kondensatoren des ersten Arrays jeweils einen ersten Kondensatorknoten und einen zweiten Kondensatorknoten aufweisen, wobei die ersten Kondensatorknoten mit jeweiligen Schaltern verbunden sind, so dass die ersten Kondensatorknoten während der Erfassungsphase mit einem Eingangsknoten verbunden sind, und steuerbar mit einer von einer ersten Referenzspannung und einer zweiten Referenzspannung während einer Konvertierung verbunden sind, und die zweiten Kondensatorknoten an einem ersten gemeinsam genutzten Knoten miteinander verbunden sind, und der Schritt der Modifizierung der Spannung über den Kondensatoren das Modifizieren der Spannung am ersten gemeinsam genutzten Knoten umfasst, während einer oder mehrere der ersten Knoten mit einer der ersten oder zweiten Referenzspannungen verbunden bleiben, wie während der Konvertierung bestimmt.
Das System kann auch Mittel zum Verwenden eines Korrektur-Digital-Analog-Wandlers umfassen, um die Spannung am ersten gemeinsam genutzten Knoten in Reaktion auf ein Signal zu modifizieren, welches den Zustand eines oder mehrerer der Kondensatoren des ersten Arrays in der vorherigen Konvertierung anzeigt. Das System kann auch Mittel zum Verwenden eines Korrektur-Digital-Analog-Wandlers umfassen, um die Spannung am ersten gemeinsam genutzten Knoten in Reaktion auf ein Signal zu modifizieren, welches den Zustand eines oder mehrerer der Redundanzkondensatoren in der vorherigen Konvertierung anzeigt.
In bestimmten Fällen werden einer oder mehrere der Redundanzkondensatoren vor Eintritt in die Erfassungsphase in einen Ausgangszustand versetzt, während ein Abtastschalter leitend ist. Das System kann auch Mittel zum Versetzen der Redundanzkondensatoren in einen Ausgangszustand umfassen, wobei der erste Knoten jedes Redundanzkondensators selektiv mit einer vorbestimmten Referenzspannung verbunden wird.
Die „Mittel zum“ in diesen Fällen (oben) können das Verwenden einer beliebigen geeigneten Komponente, welche hierin erläutert wird, zusammen mit beliebiger/n/m geeigneter/n/m Software, Schaltungen, Hub, Computercode, Logik, Algorithmen, Hardware, Controller, Schnittstelle, Link, Bus, Kommunikationspfad usw. umfassen (sind aber nicht darauf beschränkt). In einem zweiten Beispiel umfasst das System einen Speicher, welcher ferner maschinenlesbare Anweisungen umfasst, die bei Ausführung bewirken, dass das System eine beliebige der oben erläuterten Aktivitäten durchführt.
Die hierin präsentierten Ansprüche wurden im Einzelabhängigkeitsformat zur Anmeldung beim US-amerikanischen Patent- und Markenamt (United States Patent and Trademark Office, USPTO) verfasst. Es sollte jedoch beachtet werden, dass jeder Anspruch von einem beliebigen Anspruch derselben Kategorie abhängig sein könnte, außer wenn dies eindeutig nicht möglich ist.

Claims

Verfahren zum Betreiben eines Analog-Digital-Wandlers, der Analog-Digital-Wandler umfassend wenigstens einen Abtastkondensator (40.1-40.n), welcher verwendet wird, um ein Eingangssignal in Erfassungsphasen abzutasten, wobei der wenigstens eine Abtastkondensator (40.1-40.n) ein Kondensator in einem ersten Array von Kondensatoren ist, und das Verfahren das Anwenden eines Korrekturschritts zum Rückführen einer Spannung über dem wenigstens einen Abtastkondensator zu einer Abtastspannung, welche während der Abtastung einer ersten Erfassungsphase und vor Beginn einer zweiten Erfassungsphase erhalten wurde, umfasst, und wobei die erste und zweite Erfassungsphase aufeinanderfolgende Erfassungsphasen sind.
Verfahren nach Anspruch 1, wobei der Analog-Digital-Wandler ferner eine Verbesserungsschaltung umfasst, durch die ein weiterer Abtastpfad mit unterschiedlicher Kapazität oder unterschiedlichem Widerstand bereitgestellt wird, so dass eine Differenz von abgetasteten Werten die Korrektur eines Fehlwerts ermöglicht.
Verfahren nach Anspruch 1 oder 2, wobei der Analog-Digital-Wandler ferner eine Mehrzahl von Redundanzkondensatoren umfasst.
Verfahren nach Anspruch 1, 2 oder 3, wobei die Kondensatoren des ersten Arrays jeweils einen ersten Kondensatorknoten (46.1-46.n) und einen zweiten Kondensatorknoten aufweisen, wobei die ersten Kondensatorknoten (46.1-46.n) mit jeweiligen Schaltern verbunden sind, so dass die ersten Kondensatorknoten während der Erfassungsphase mit einem Eingangsknoten verbunden sind, und steuerbar mit einer von einer ersten Referenzspannung und einer zweiten Referenzspannung während einer Konvertierung verbunden sind, und wobei die zweiten Kondensatorknoten an einem ersten gemeinsam genutzten Knoten miteinander verbunden sind, und wobei der Korrekturschritt das Modifizieren der Spannung am ersten gemeinsam genutzten Knoten umfasst, während einer oder mehrere der ersten Knoten (46.1-46.n) mit entweder der ersten oder zweiten Referenzspannung verbunden bleiben, wie während der Konvertierung bestimmt.
Verfahren nach einem beliebigen der vorhergehenden Ansprüche, ferner umfassend das Verwenden eines Korrektur-Digital-Analog-Wandlers, um die Spannung über dem wenigstens einen Abtastkondensator (40.1-40.n) basierend auf der vorherigen Konvertierung rückzuführen.
Verfahren nach Anspruch 4 oder 5, ferner umfassend das Verwenden eines Korrektur-Digital-Analog-Wandlers, um die Spannung am ersten gemeinsam genutzten Knoten in Reaktion auf ein Signal zu modifizieren, welches den Zustand eines oder mehrerer der Kondensatoren des ersten Arrays in der vorherigen Konvertierung anzeigt.
Verfahren nach Anspruch 3 oder 4, ferner umfassend das Verwenden eines Korrektur-Digital-Analog-Wandlers, um die Spannung am ersten gemeinsam genutzten Knoten in Reaktion auf ein Signal zu modifizieren, welches den Zustand eines oder mehrerer Redundanzkondensatoren (60.1-60.n) in der vorherigen Konvertierung anzeigt, wobei der eine oder die mehreren Redundanzkondensatoren (60.1-60.n) Kondensatoren sind, welche nicht zur Abtastung des Eingangssignals verwendet werden.
Verfahren nach Anspruch 3 oder 4, wobei jeder Redundanzkondensator (60.1-60.n)mit einem Begleitkondensator (80.1, 80.2) verbunden ist, wobei der Begleitkondensator (80.1, 80.2) einen ersten Knoten aufweist, welcher in einen getrennten Zustand versetzt oder mit einer vorbestimmten Spannung verbunden werden kann, und einen zweiten Knoten, welcher mit einem ersten gemeinsam genutzten Knoten verbunden ist, und wobei die ersten Knoten der Begleitkondensatoren (80.1, 80.2) während der Sukzessiv-Approximations-Routinen-Konvertierung in einem Hochimpedanzzustand und selektiv mit der vorbestimmten Spannung verbunden sind, um die Ladung an dem wenigstens einen Abtastkondensator (40.1-40.n) vor Beginn der Erfassungsphase zu modifizieren.
Verfahren nach Anspruch 3 oder einem von Anspruch 3 abhängigen Anspruch, wobei einer oder mehrere der Redundanzkondensatoren (60.1-60.n) vor Eintritt in die Erfassungsphase in einen Ausgangszustand versetzt werden, während ein Abtastschalter (50) leitend ist.
Verfahren nach Anspruch 9, ferner umfassend das Versetzen der Redundanzkondensatoren (60.1-60.n) in einen Ausgangszustand umfassend das selektive Verbinden des ersten Knotens jedes Redundanzkondensators (60.1-60.n) mit einer vorbestimmten Referenzspannung.
Verfahren nach Anspruch 10, wobei die vorbestimmte Referenzspannung wenigstens eine einer ersten Referenzspannung und einer zweiten Referenzspannung umfasst und erste Knoten der Redundanzkondensatoren (60.1-60.n) zu entsprechenden der ersten und zweiten Referenzspannungen zurückgeführt werden.
Verfahren nach einem beliebigen der vorhergehenden Ansprüche, wobei der Korrekturschritt durchgeführt wird, nachdem ein Konvertierungsergebnis erreicht wurde, und die Kondensatoren des ersten Arrays in der Konfiguration sind, welche sie erreichten, als das Konvertierungsergebnis erzielt wurde.
Verfahren nach einem beliebigen der vorhergehenden Ansprüche, wobei der Korrekturschritt mit dem wenigstens einen Abtastkondensator (40.1-40.n) in einer Konfiguration durchgeführt wird, welche am Ende der jüngsten Analog-Digital-Konvertierung auftrat.
Analog-Digital-Wandler, umfassend ein Switched-Capacitor-Array, welches zum Abtasten eines Eingangssignals in Erfassungsphasen eingerichtet, und ferner umfassend Korrekturschaltungen, welche eingerichtet sind, um eine Spannung über dem Switched-Capacitor-Array zu einer Abtastspannung, welche während der Abtastung einer ersten Erfassungsphase erfasst wurde und vor Beginn einer zweiten Erfassungsphase erhalten wurde, zu modifizieren, wobei die erste und zweite Erfassungsphase aufeinanderfolgende Erfassungsphasen sind, und wobei das Modifizieren eine Funktion der Ladung ist, welche vom Switched-Capacitor-Array während einer unmittelbar vorhergehenden Analog-Digital-Konvertierung verloren ging.
Analog-Digital-Wandler nach Anspruch 14, wobei die modifizierende Spannung eine Funktion des Zustands der Kondensatoren (40.1-40.n) in der vorhergehenden Konvertierung ist.
Analog-Digital-Wandler nach Anspruch 14 oder 15, wobei die Korrekturschaltungen einen Digital-Analog-Wandler umfassen.
Analog-Digital-Wandler nach Anspruch 14, 15 oder 16, wobei das Switched-Capacitor-Array Teil eines Arrays von Kondensatoren ist, welche in einer Sukzessiv-Approximations-Analog-Digital-Konvertierung verwendet werden.
Analog-Digital-Wandler nach einem beliebigen der Ansprüche 14 bis 17, ferner umfassend eine Mehrzahl von Redundanzkondensatoren (60.1-60.n), wobei die Redundanzkondensatoren Kondensatoren sind, welche nicht verwendet werden, um das Eingangssignal abzutasten, welches in den Erfassungsphasen durch Abtastkondensatoren (40.1-40.n) des Switched-Capacitor-Array abgetastet wurden.
Analog-Digital-Wandler nach Anspruch 18, wobei die Korrekturschaltungen eine Mehrzahl von Begleitkondensatoren (80.1, 80.2) umfassen, welche mit den Redundanzkondensatoren (60.1-60.n) verbunden und in Bezug auf die Redundanzkondensatoren (60.1-60.n) skaliert sind, so dass die Mehrzahl an Begleitkondensatoren (80.1, 80.2), wenn sie zur Verbindung mit den Abtastkondensatoren (40.1-40.n) gewählt werden, an die Redundanzkondensatoren (60.1-60.n) übertragene Ladung korrigieren.
Analog-Digital-Wandler, umfassend ein Switched-Capacitor-Array mit einer Mehrzahl von Redundanzkondensatoren (60.1-60.n), wobei ein Controller des Analog-Digital-Wandlers angeordnet ist, um nach Abschluss einer Analog-Digital-Konvertierung Schaltungsverbindungen der Redundanzkondensatoren (60.1-60.n) vor dem Eintritt in einen Erfassungsmodus in einen Ausgangszustand zurückzukehren und wobei die Redundanzkondensatoren (60.1-60.n) Kondensatoren sind, welche nicht verwendet werden, um ein Eingangssignal abzutasten, welches im Erfassungsmodus durch Abtastkondensatoren (40.1-40.n) des Switched-Capacitor-Array abgetastet wurden.
Analog-Digital-Wandler nach Anspruch 20, ferner umfassend Mittel zum Modifizieren einer Spannung an einem gemeinsam genutzten Knoten, mit dem die Kondensatoren des Analog-Digital-Wandlers verbunden sind, um eine Ladung an denjenigen der Kondensatoren zu modifizieren, welche während des Erfassungsmodus mit einem Eingangsknoten verbunden sind.
Analog-Digital-Wandler nach Anspruch 21, wobei die Mittel zum Modifizieren der Spannung am gemeinsam genutzten Knoten ein Korrektur-Digital-Analog-Wandler umfassen oder wobei die Mittel zum Modifizieren der Spannung am gemeinsam genutzten Knoten eine Mehrzahl von Begleitkondensatoren (80.1, 80.2) umfassen, welche selektiv zwischen dem gemeinsam genutzten Knoten und einer vorbestimmten Spannung verbindbar sind.