DE102014217262B4 - Verfahren zur Herstellung einer SiC-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer SiC-Halbleitervorrichtung Download PDF

Info

Publication number
DE102014217262B4
DE102014217262B4 DE102014217262.4A DE102014217262A DE102014217262B4 DE 102014217262 B4 DE102014217262 B4 DE 102014217262B4 DE 102014217262 A DE102014217262 A DE 102014217262A DE 102014217262 B4 DE102014217262 B4 DE 102014217262B4
Authority
DE
Germany
Prior art keywords
sic
sic substrate
substrate
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014217262.4A
Other languages
English (en)
Other versions
DE102014217262A1 (de
Inventor
c/o Mitsubishi Electric Corporati Kobayashi Kazuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014217262A1 publication Critical patent/DE102014217262A1/de
Application granted granted Critical
Publication of DE102014217262B4 publication Critical patent/DE102014217262B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst:
(a) Implantieren von Störstellen in eine Oberflächenschicht eines SiC-Substrats mit einer Konzentration von wenigstens 1 · 1020 cm-3 (S01);
(b) Ausbilden eines Graphitfilms auf einer Oberfläche des SiC-Substrats nach dem Schritt (a) (S02);
(c) Aktivieren der Störstellen durch Tempern des SiC-Substrats nach dem Schritt (b) (S03);
(d) Entfernen des Graphitfilms nach dem Schritt (c) (S04);
(e) Oxidieren der Oberfläche des SiC-Substrats, um einen Oxidfilm auszubilden, nach dem Schritt (d) (S05);
(f) Entfernen des Oxidfilms (S06); und
(g) Messen des Widerstands dieses SiC-Substrats durch Kontaktieren des SiC-Substrats, von dem der Oxidfilm entfernt wurde, mit einer Vierpunktsonde in einem Vierpunktsondenverfahren nach dem Schritt (f) (S07).

Description

  • Die Erfindung betrifft das Gebiet der Verfahren zur Herstellung einer SiC-Halbleitervorrichtung und insbesondere ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, das die Messung des Widerstands durch ein Vierpunktsondenverfahren zulässt.
  • Der Artikel von E. Oliviero et al., „Use of graphite cap to reduce unwanted post-implantation annealing effects in SiC", Materials Science Forum 556-557 (2007), S 611-614 offenbart ein Herstellungsverfahren einer SiC-Halbleitervorrichtung. Das Verfahren weist ein Implantieren von Störstellen, ein Ausbilden eines Graphitfilms, ein Aktivieren der Störstellen, ein Entfernen des Graphitfilms und ein Messen des Widerstandes des SiC-Substrats durch ein VierpunktSondenverfahren auf.
  • Der Artikel von V.Heera et al., „A comparative study of the electrical properties of heavily Al implanted single crystalline and nanocrystalline SiC", J. Appl. Phys. 99 (2006), S. 123716-1 - 123716-8 offenbart elektrische Eigenschaften einer SiC-Schicht, die mit Al mit einer hohen Dosis dotiert ist.
  • US 2011/0 059 597 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist: Epitaktisches Aufwachsen einer SiC-Halbleiterschicht auf ein SiC-Halbleitersubstrat; Polieren einer Oberfläche der SiC-Halbleiterschicht; Ionenimplantieren von Verunreinigungen in die SiC-Halbleiterschicht nach dem Polierschritt; Durchführen einer Wärmebehandlung, um die Verunreinigungen zu aktivieren; Ausbilden eines ersten thermischen Oxidfilms auf der Oberfläche der SiC-Halbleiterschicht nach dem Schritt des Durchführens der Wärmebehandlung; Chemisches Entfernen des ersten thermischen Oxidfilms; und Ausbilden einer Elektrodenschicht auf dem SiC-Halbleiterfilm.
  • US 2012/0 302 051 A1 offenbart ein Herstellungsverfahren einer SiC-Halbleitervorrichtung, in dem eine Siliziumoxidschicht auf einer Epitaxieschicht ausgebildet wird, eine ohmsche Elektrode auf einer rückwärtigen Oberfläche eines SiC-Substrats ausgebildet wird, eine ohmsche Verbindung zwischen der ohmschen Elektrode und der rückwärtigen Oberfläche des SiC-Substrats durch Glühen des SiC-Substrats ausgebildet wird, die Siliziumoxidschicht entfernt wird und eine Schottky-Elektrode auf der Epitaxieschicht ausgebildet wird. Danach wird eine Sinterbehandlung ausgeführt, um eine Schottky-Verbindung zwischen der Schottky-Elektrode und der Epitaxieschicht auszubilden.
  • Der Artikel von N.Chandra et al., „Four-point probe characterization of 4H silicon carbide", Solid-State Electronics 64 (2011), S. 73-77 offenbart ein Messverfahren mit einer Vierpunkt-Sonde auf einem SiC-Wafer.
  • Eine Aktivierungstempervorrichtung, die in einem Herstellungsprozess einer Siliciumcarbid-Halbleitervorrichtung (SiC-Halbleitervorrichtung) verwendet wird, führt ein Tempern bei einer Temperatur von wenigstens 1600 °C aus. In herkömmlichen Siliciumhalbleitervorrichtungen (Si-Halbleitervorrichtungen) beträgt eine Tempertemperatur bis zu näherungsweise 1300 °C. Um eine Temperaturkalibrierung auszuführen, ist ein Thermoelement (z. B. JIS-Standard-, R- oder B-Thermoelement) in die Wärmebehandlungsausrüstung eingeführt.
  • Wenn eine Wärmebehandlung bei einer hohen Temperatur von wenigstens 1600 °C unter Verwendung der Aktivierungstempervorrichtung ausgeführt wird, kann zum Ausführen der Temperaturkalibrierung ein Thermoelement verwendet werden, das aus einer Wolfram-Rhenium-Legierung (W-Re-Legierung) besteht, wobei die Oxidation des Thermoelements dessen Drähte aber verschlechtert. Da die Verschlechterung dazu führt, dass die Drähte des Thermoelements brechen, wenn dieses zweimal oder häufiger in eine Hochtemperaturatmosphäre eingeführt wird, ist es somit schwierig, die Temperaturkalibrierung der Aktivierungstempervorrichtung stationär zu steuern.
  • Eine Temperaturverteilung in einer Substratoberfläche wird unter Verwendung des Verfahrens, das das Thermoelement verwendet, mit einem Substrat mit dem Thermoelement gemessen. Allerdings wirft ein Verfahren zum Schweißen von Drähten des Thermoelements an ein SiC-Substrat ebenfalls viele Probleme auf und ist es schwierig, das Verfahren zu steuern und zu betreiben. Dementsprechend wird im gegenwärtigen Betrieb ein Verfahren zur Herstellung eines einfachen gemusterten Substrats unter Verwendung eines SiC-Substrats, zum Berechnen einer Akzeptorkonzentration in dem Substrat durch Messen einer C-V-Kennlinie (Kapazitäts-Spannungs-Kennlinie) des Substrats und zum Ersetzen für ein Temperaturäquivalent verwendet. Das obenerwähnte einfache gemusterte Substrat wird in Übereinstimmung mit den folgenden Prozessen hergestellt.
  • Zunächst wird Aluminium (Al) in das SiC-Substrat implantiert, um in einer Substratoberflächenschicht eine p-Schicht zu erzeugen. Nachfolgend wird auf der Substratoberfläche ein Schutzfilm (z. B. ein Graphitfilm) als eine Vorbehandlung zum Tempern ausgebildet. Daraufhin wird durch die Aktivierungstempervorrichtung bei einer hohen Temperatur von wenigstens 1600 °C das Tempern ausgeführt, um die implantierten Störstellen zu aktivieren. Nachfolgend wird der Schutzfilm entfernt und wird auf der SiC-Substratoberfläche eine zylinderförmige Al-Elektrode ausgebildet. Für die Störstellenimplantation in das SiC-Substrat, das Tempern und dergleichen wird z. B. auf JP 2012-231037 A und JP 2012-248648 A verwiesen.
  • An dem durch den obigen Prozess ausgebildeten SiC-Substrat wird eine C-V-Messung ausgeführt. Es wird die Al-Akzeptorkonzentration in dem Substrat berechnet. Durch Umwandeln dieser Al-Akzeptorkonzentration in eine Temperatur wird die Temperaturkalibrierung ausgeführt.
  • Die Anwendung des oben beschriebenen Herstellungsprozesses des einfachen gemusterten Substrats auf das Verfahren zur Herstellung der herkömmlichen SiC-Halbleitervorrichtungen wirft ein Problem auf, dass die Anzahl der Herstellungsprozesse zunimmt, da viele weitere Prozesse wie etwa die Al-Elektroden-Ausbildung und die Musterung enthalten sind.
  • Da die Messung in der Substratoberfläche nur an einem Punkt ausgeführt werden kann, wo eine Elektrode ausgebildet ist, und die Messung an einem Punkt ohne eine Elektrode nicht ausgeführt werden kann, sind außerdem die Messpunkte begrenzt. Es kann keine detaillierte Verteilungsanalyse der Temperatur in der Oberfläche ausgeführt werden.
  • Falls die Messung mit einem Vierpunktsonden-Flächenwiderstands-Messinstrument, das in der Wärmebehandlungsausrüstung für Si-Vorrichtungen genutzt wird, als ein Ersatz für dieses Überwachungsverfahren ebenfalls an dem SiC-Substrat ausgeführt werden kann, braucht keine Al-Elektrode ausgebildet zu werden und kann an irgendeinem Punkt an dem Substrat gemessen werden. Allerdings ist das SiC-Substrat selbst zu hart, um einen Kontakt mit einer Sonde herzustellen, sodass die Messung nicht ausgeführt werden kann.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung zu schaffen, das die Messung des Widerstands durch das Vierpunktsondenverfahren zulässt.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung nach Anspruch 1. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der Erfindung ermöglicht das SiC-Substrat herzustellen, das die Messung des Flächenwiderstands durch das Vierpunktsondenverfahren zulässt. Dies führt dazu, dass auf dem Substrat keine Elektrode ausgebildet zu werden braucht und dass das SiC-Substrat für die Temperaturmessung mit einer minimalen Anzahl von Prozessen hergestellt werden kann. Außerdem kann an irgendeinem Punkt an dem hergestellten SiC-Substrat für die Temperaturmessung gemessen werden. Dies führt dazu, dass an mehr Punkten in der Substratoberfläche gemessen werden kann und dass eine Temperaturverteilungstendenz in der Substratoberfläche geprüft werden kann.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 einen Ablaufplan eines Verfahrens zur Herstellung einer SiC-Halbleitervorrichtung in Übereinstimmung mit einer ersten bevorzugten Ausführungsform;
    • 2 eine graphische Darstellung einer Beziehung zwischen der Tiefe von einer Oberfläche eines SiC-Substrats und der Störstellenkonzentration in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
    • 3 eine graphische Darstellung einer Korrelation zwischen dem Flächenwiderstand und einer Substratoberflächentemperatur in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
    • 4 eine graphische Darstellung einer Korrelation zwischen der Akzeptorkonzentration und der Substratoberflächentemperatur in Übereinstimmung mit einer herkömmlichen Technologie;
    • 5 eine graphische Darstellung einer Korrelation zwischen dem Flächenwiderstand und der Akzeptorkonzentration in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
    • 6 eine Draufsicht eines gemusterten Substrats in Übereinstimmung mit der herkömmlichen Technologie; und
    • 7 eine Querschnittsansicht des gemusterten Substrats in Übereinstimmung mit der herkömmlichen Technologie.
  • Der Herstellungsprozess einer SiC-Halbleitervorrichtung enthält einen Prozess des Temperns eines SiC-Substrats. Das Tempern wird bei einer hohen Temperatur von wenigstens 1600 °C ausgeführt. Während des Temperns muss die Temperatur des SiC-Substrats überwacht werden. Wie oben beschrieben wurde, kann als Temperaturüberwachungsmittel vorzugsweise ein Vierpunktsondenverfahren auf das SiC-Substrat angewendet werden.
  • Das in dem Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der vorliegenden bevorzugten Ausführungsform als das Temperaturüberwachungsmittel angewendete SiC-Substrat ermöglicht die Messung des Widerstands unter Verwendung eines Vierpunktsonden-Flächenwiderstands-Messinstruments, das in einer herkömmlichen Wärmebehandlungsausrüstung auf der Grundlage von Si verwendet wird. Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält einen Temperaturüberwachungsprozess. Der Temperaturüberwachungsprozess enthält einen Prozess zur Herstellung des SiC-Substrats für die Temperaturüberwachung als ein Probensubstrat zum Ausführen der Temperaturüberwachung (im Folgenden lediglich als ein SiC-Substrat beschrieben) und einen Prozess zum Messen des Widerstands des hergestellten SiC-Substrats durch das Vierpunktsondenverfahren, um die Temperatur zu erhalten.
  • 1 ist ein Ablaufplan des Verfahrens zur Herstellung der SiC-Halbleitervorrichtung, der insbesondere ausführlich den in dem Herstellungsverfahren ausgeführten Temperaturüberwachungsprozess zeigt. Anhand des in 1 dargestellten Ablaufplans des Temperaturüberwachungsprozesses wird jeder Schritt des Temperaturüberwachungsprozesses beschrieben. Zunächst werden in Schritt S01 aus 1 Störstellen (z. B. Al) in eine SiC-Substratoberfläche implantiert, um darin eine p-Schicht auszubilden. In Schritt S01 wird Al in der Weise implantiert, dass die Konzentration in der Substratoberflächenschicht (Substrattiefe etwa 50 nm) wenigstens 1 · 1020 cm-3 beträgt. Bei einer Konzentration höchstens gleich der obigen kann bei einer Messung durch das Vierpunktsondenverfahren kein Kontakt mit einer Sonde hergestellt werden und kein Messwert erhalten werden.
  • 2 ist ein Profil (eine Beziehung zwischen der Tiefe von der Oberfläche und der Störstellenkonzentration) des SiC-Substrats. Die Implantationsenergie wird auf drei Niveaus von 40 keV, 70 keV und 150 keV geändert und durch das Ionenimplantationsverfahren werden Al-Ionen implantiert. Wie in 2 dargestellt ist, beträgt die Störstellenkonzentration in einer Tiefe von näherungsweise 50 nm von der Oberfläche im Ergebnis wenigstens 1 · 1020 cm-3.
  • In der derzeit bevorzugten Ausführungsform wird Al als die Störstellen implantiert. Um die gleiche Wirkung zu erzielen, wird nicht nur Al, sondern werden auch andere Störstellen in Betracht gezogen, wobei aber die Implantation von Al als ein Verfahren zum Ausbilden der typischen p-Schicht in dem SiC-Substrat genutzt wird. Insbesondere sind p-Störstellen, die einen PN-Übergang mit einem n-SiC-Substrat bilden, erwünscht.
  • Nachfolgend wird in Schritt S02 aus 1 auf der SiC-Substratoberfläche ein Schutzfilm ausgebildet. Der Schutzfilm wird ausgebildet, um in dem Tempern in dem nachfolgenden Schritt S03 eine thermische Diffusion der in das SiC-Substrat implantierten Störstellen von der Oberfläche zu verhindern. Als der Schutzfilm wird ein Graphitfilm ausgebildet, damit er eine hohe Temperatur von wenigstens 1600 °C aushält.
  • Der Graphitfilm kann ebenfalls durch Beschichten mit einer Resistflüssigkeit, die in einem Photolithographieprozess verwendet wird, auf der Substratoberfläche ausgebildet werden. Allerdings tritt z. B. wegen der hohen Temperatur eine örtliche Sublimation auf und ist das implantierte Al in einem bestimmten Abschnitt nicht geschützt, wenn der mit dem Resist ausgebildete Graphitfilm in einem Temperaturbereich von 1850 °C bis 1900 °C getempert wird.
  • Dementsprechend wird der Graphitfilm in der derzeit bevorzugten Ausführungsform durch das Niederdruck-CVD-Verfahren mit einem durch Verdampfen von Ethanol ausgebildeten Gas bei einer Behandlungstemperatur von wenigstens 950 °C erhalten. Da dieses Verfahren die Ausbildung eines sehr kleinen Films ermöglicht, kann der Graphitfilm selbst in einem höheren Temperaturbereich als Schutzfilm verwendet werden. Es ist erwünscht, dass der Film mit einer Dicke von wenigstens 30 nm ausgebildet wird. Dies liegt daran, dass wegen der hohen Temperatur eine lokale Sublimation auftritt und in einem bestimmten Abschnitt kein Schutz bereitgestellt wird, wenn die Filmdicke kleiner als 30 nm ist.
  • Nachfolgend wird das SiC-Substrat in dem Schritt S03 aus 1 getempert. Die Wärmebehandlung bei wenigstens 1600 °C aktiviert die in Schritt S01 in die Oberflächenschicht des SiC-Substrats implantierten Störstellen (Al).
  • Nachfolgend wird in Schritt S04 der auf der SiC-Substratoberfläche ausgebildete Graphitfilm entfernt. Der Graphitfilm wird durch ein O2-Plasmagas unter Verwendung einer Asher-Vorrichtung entfernt. Es kann eine bei der Herstellung von Si-Substraten verwendete Asher-Vorrichtung angewendet werden.
  • Im Fall der Si-Substrate kann der Widerstand durch das Vierpunktsondenverfahren nach Entfernen des vor dem Tempern ausgebildeten Schutzfilms (sogenannten Deckfilms) gemessen werden. Allerdings ist in dem SiC-Substrat in Übereinstimmung mit der derzeit bevorzugten Ausführungsform die atomare Anordnung in der SiC-Substratoberfläche verformt, sodass kein Kontakt mit Sonden hergestellt werden kann, selbst wenn der Widerstand nach Entfernen des Graphitfilms durch das Vierpunktsondenverfahren gemessen wird. Außerdem muss die Substratschicht entfernt werden, da die Störstellenkonzentration an der Oberseite des SiC-Substrats, wie in 2 dargestellt ist, höchstens 1 · 1020 cm-3 beträgt.
  • Aus den obigen Gründen wird in den Schritten S05 und S06 in 1 die Oberflächenschicht des SiC-Substrats entfernt. Zunächst wird in Schritt S05 an der SiC-Substratoberflächenschicht eine Wärmeoxidation ausgeführt. Um die Oxidation zu beschleunigen, wird die Wärmeoxidation in einer Wasserdampfatmosphäre von wenigstens 1150 °C ausgeführt. Es wird ein Bereich von wenigstens 30 nm und höchstens 40 nm von der SiC-Substratoberfläche oxidiert.
  • Nachfolgend wird in Schritt S06 ein Oxidfilm geätzt. Der in Schritt S05 ausgebildete Oxidfilm wird durch Wasserstofffluorid (HF) entfernt. In den Schritten S05 und S06 wird ein Abschnitt mit einer Tiefe von der Substratoberfläche von 30 bis 40 nm als eine Oberseite freigelegt. Durch die obigen Prozesse (die Schritte S01 bis S06) wird das SiC-Substrat für die Temperaturmessung fertiggestellt.
  • Nachfolgend wird in Schritt S07 der Flächenwiderstand des SiC-Substrats für die Temperaturmessung mit dem Vierpunktsonden-Flächenwiderstands-Messinstrument gemessen. Als das Flächenwiderstands-Messinstrument kann ebenfalls ein für Si-Vorrichtungen verwendetes Messinstrument verwendet werden. Vorzugsweise ist das Flächenwiderstands-Messinstrument so konfiguriert, dass ein Ansteuersystem für die vertikale Bewegung der Sonden unter Verwendung eines Schrittmotors oder dergleichen mit konstantem Druck gesteuert werden kann, um den Sondendruck steuern und somit die Reproduzierbarkeit der Messwerte verbessern zu können. Da ein Kristall selbst, insbesondere im Fall des SiC-Substrats, hart ist, ist es wichtig, mit konstantem Sondendruck zu messen.
  • 3 veranschaulicht ein Korrelationsdiagramm zwischen dem Flächenwiderstand des hergestellten SiC-Substrats und einer Oberflächentemperatur des SiC-Substrats. Die Substratoberflächentemperatur einer horizontalen Achse aus 3 bezieht sich auf einen Schätzwert, der durch Ersetzen der in der Tempervorrichtung für die Oberflächentemperatur des Substrats eingestellten Behandlungstemperatur erhalten wird. In 3 ist zwischen dem Flächenwiderstand und der Substratoberflächentemperatur eine lineare Näherung gebildet.
  • Das Vierpunktsondenverfahren ermöglicht, den Flächenwiderstand des SiC-Substrats zu messen (Schritt S07), den Flächenwiderstand unter Bezug auf 3 in die Substratoberflächentemperatur umzuwandeln und die Substratoberflächentemperatur in einem Hochtemperaturbereich von wenigstens 1600 °C zu erhalten (Schritt S08).
  • 4 veranschaulicht ein Korrelationsdiagramm zwischen der mit einem herkömmlichen gemusterten Substrat gemessenen Al-Akzeptorkonzentration und der Substratoberflächentemperatur. Wie in 3 bezieht sich die Substratoberflächentemperatur einer horizontalen Achse aus 4 auf einen Schätzwert, der durch Ersetzen der in der Tempervorrichtung eingestellten Behandlungstemperatur für die Oberflächentemperatur des Substrats erhalten wird. Eine vertikale Achse aus 4 ist eine Al-Akzeptorkonzentration. Eine horizontale Achse ist die Substratoberflächentemperatur. Zwischen diesen Werten wird eine lineare Näherung gebildet.
  • Somit kann der Flächenwiderstand über die Substratoberflächentemperatur, die in 3 und 4 gemeinsam ist, der Al-Akzeptorkonzentration zugeordnet werden (5). Wie in 5 dargestellt ist, sind der Flächenwiderstand und die Al-Akzeptorkonzentration linear korreliert. Das heißt, dass die Substratoberflächentemperatur aus dem Flächenwiderstand durch ein ähnliches Umwandlungsverfahren wie bei einer herkömmlichen Berechnung der Substratoberflächentemperatur aus der Al-Akzeptorkonzentration berechnet werden kann.
  • Die in 4 dargestellte Korrelation zwischen der Al-Akzeptorkonzentration und der Substratoberflächentemperatur wird wie im Hintergrund beschrieben durch Ausführen einer C-V-Messung des gemusterten Substrats erhalten, in dem eine Al-Elektrode ausgebildet ist. 6 stellt eine Draufsicht des gemusterten Substrats dar. 7 stellt eine Querschnittsansicht längs der Linie AB in 6 dar. Wie in 6 dargestellt ist, ist eine Al-Elektrode 4 z. B. zylinderförmig. Das gemusterte Substrat enthält eine p-Schicht 3, die auf der vorderen Oberflächenschicht eines SiC-Substrats 2 ausgebildet ist, die Al-Elektrode 4, die auf der vorderen Oberfläche der p-Schicht 3 zylinderförmig ausgebildet ist und eine Rückseitenelektrode 1, die auf der Rückseite des Substrats ausgebildet ist. Die C-V-Messung wird durch Herstellen eines Kontakts der Sonden sowohl mit der Innenseite als auch mit der Außenseite der Al-Elektrode 4 ausgeführt.
  • Wirkungen
  • Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der vorliegenden bevorzugten Ausführungsform enthält die folgenden Schritte: (a) Implantieren von Störstellen in die Oberflächenschicht des SiC-Substrats mit einer Konzentration von wenigstens 1 · 1020 cm-3; (b) Ausbilden eines Graphitfilms auf der Oberfläche des SiC-Substrats nach dem Schritt (a); (c) Aktivieren der Störstellen durch Tempern des SiC-Substrats nach dem Schritt (b); (d) Entfernen des Graphitfilms nach dem Schritt (c); (e) Oxidieren der Oberfläche des SiC-Substrats, um den Oxidfilm auszubilden, nach dem Schritt (d); (f) Entfernen des Oxidfilms; und (g) Messen des Widerstands des SiC-Substrats durch das Vierpunktsondenverfahren nach dem Schritt (f).
  • Somit ermöglicht das vorliegende Herstellungsverfahren die Herstellung des SiC-Substrats, das die Messung des Flächenwiderstands durch das Vierpunktsondenverfahren zulässt. Dies führt dazu, dass keine Elektrode auf dem Substrat ausgebildet zu werden braucht und dass das SiC-Substrat für die Temperaturmessung mit der minimalen Anzahl von Prozessen hergestellt werden kann. Außerdem kann die Temperatur an irgendeinem Punkt an dem hergestellten SiC-Substrat gemessen werden. Dies führt dazu, dass an mehreren Punkten in der Substratoberfläche gemessen werden kann und dass eine Temperaturverteilungstendenz in der Substratoberfläche geprüft werden kann.
  • Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält den Temperaturüberwachungsprozess. Der Temperaturüberwachungsprozess enthält die oben beschriebenen Schritte (a) bis (g). Das SiC-Substrat in den oben beschriebenen Schritten (a) bis (g) ist ein SiC-Substrat für die Temperaturüberwachung.
  • Somit kann das SiC-Substrat für die Temperaturmessung mit der minimalen Anzahl von Prozessen in dem Temperaturüberwachungsprozess hergestellt werden. Außerdem kann die Temperatur an irgendeinem Punkt in dem hergestellten SiC-Substrat gemessen werden. Dies führt dazu, dass die Temperaturverteilungstendenz in der Substratoberfläche geprüft werden kann.
  • In dem Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der derzeit bevorzugten Ausführungsform sind die Störstellen in dem Schritt (a) Aluminium. Somit ist Al als p-Schicht-Implantation in das SiC-Substrat üblich. Insbesondere sind p-Störstellen erwünscht, die den PN-Übergang mit dem n-SiC-Substrat bilden.
  • In dem Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der derzeit bevorzugten Ausführungsform beträgt die Dicke des in dem Schritt (b) ausgebildeten Graphitfilms 30 nm oder mehr. Das Tempern in dem Schritt (c) wird bei wenigstens 1600 °C ausgeführt.
  • Somit ermöglicht das Bedecken der Oberfläche des SiC-Substrats mit implantierten Störstellen mit dem Graphitfilm mit der Dicke von wenigstens 30 nm, eine thermische Diffusion der Störstellen während des Temperns selbst dann zu verhindern, wenn das Tempern bei einer hohen Temperatur von wenigstens 1600 °C ausgeführt wird.
  • In dem Verfahren zur Herstellung der SiC-Halbleitervorrichtung in Übereinstimmung mit der derzeit bevorzugten Ausführungsform wird der Oxidfilm in dem Schritt (e) in einer Wasserdampfatmosphäre von wenigstens 1150 °C ausgebildet. Die Dicke des Oxidfilms beträgt wenigstens 30 nm und höchstens 40 nm.
  • Somit ermöglicht die Ausbildung des Oxidfilms in der Wasserdampfatmosphäre von wenigstens 1150 °C eine weitere Beschleunigung der Ausbildung des Oxidfilms. Außerdem ermöglicht die Dicke des Oxidfilms in einem Bereich von wenigstens 30 nm und höchstens 40 nm, dass ein Gebiet, in dem die Akzeptorkonzentration wenigstens 1 · 1020 cm-3 beträgt, zur Oberfläche freiliegt, wenn der Oxidfilm entfernt wird.

Claims (5)

  1. Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte umfasst: (a) Implantieren von Störstellen in eine Oberflächenschicht eines SiC-Substrats mit einer Konzentration von wenigstens 1 · 1020 cm-3 (S01); (b) Ausbilden eines Graphitfilms auf einer Oberfläche des SiC-Substrats nach dem Schritt (a) (S02); (c) Aktivieren der Störstellen durch Tempern des SiC-Substrats nach dem Schritt (b) (S03); (d) Entfernen des Graphitfilms nach dem Schritt (c) (S04); (e) Oxidieren der Oberfläche des SiC-Substrats, um einen Oxidfilm auszubilden, nach dem Schritt (d) (S05); (f) Entfernen des Oxidfilms (S06); und (g) Messen des Widerstands dieses SiC-Substrats durch Kontaktieren des SiC-Substrats, von dem der Oxidfilm entfernt wurde, mit einer Vierpunktsonde in einem Vierpunktsondenverfahren nach dem Schritt (f) (S07).
  2. Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, wobei das Verfahren einen Temperaturüberwachungsprozess umfasst, wobei der Temperaturüberwachungsprozess die in Anspruch 1 beschriebenen Schritte (a) bis (g) enthält, und das SiC-Substrat in den Schritten (a) bis (g) ein SiC-Substrat für die Temperaturüberwachung ist.
  3. Verfahren zur Herstellung einer SiC-Halbleitervorrichtung nach Anspruch 1, wobei die Störstellen in dem Schritt (a) Aluminium sind.
  4. Verfahren zur Herstellung einer SiC-Halbleitervorrichtung nach Anspruch 1 oder 3, wobei die Dicke des in dem Schritt (b) ausgebildeten Graphitfilms wenigstens 30 nm beträgt, und das Tempern in dem Schritt (c) bei wenigstens 1600 °C ausgeführt wird.
  5. Verfahren zur Herstellung einer SiC-Halbleitervorrichtung nach einem der Ansprüche 1, 3 und 4, wobei der Oxidfilm in dem Schritt (e) in einer Wasserdampfatmosphäre bei einer Temperatur von wenigstens 1150 °C ausgebildet wird, und die Dicke des Oxidfilms wenigstens 30 nm und höchstens 40 nm beträgt.
DE102014217262.4A 2013-09-10 2014-08-29 Verfahren zur Herstellung einer SiC-Halbleitervorrichtung Active DE102014217262B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013186847A JP6053645B2 (ja) 2013-09-10 2013-09-10 ＳｉＣ半導体装置の製造方法
JP2013-186847 2013-09-10

Publications (2)

Publication Number Publication Date
DE102014217262A1 DE102014217262A1 (de) 2015-03-12
DE102014217262B4 true DE102014217262B4 (de) 2019-04-25

Family

ID=52478755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014217262.4A Active DE102014217262B4 (de) 2013-09-10 2014-08-29 Verfahren zur Herstellung einer SiC-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9153505B2 (de)
JP (1) JP6053645B2 (de)
KR (1) KR101555547B1 (de)
CN (1) CN104425215B (de)
DE (1) DE102014217262B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6418118B2 (ja) * 2015-09-24 2018-11-07 三菱電機株式会社 半導体装置の評価装置及び評価方法
JP6541620B2 (ja) * 2016-06-03 2019-07-10 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110059597A1 (en) 2009-09-09 2011-03-10 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2012231037A (ja) 2011-04-27 2012-11-22 Kyushu Institute Of Technology 半導体基板及びその製造方法
US20120302051A1 (en) 2011-05-27 2012-11-29 Mitsubishi Electric Corporation Manufacturing method of silicon carbide semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029466B2 (ja) * 1998-04-20 2008-01-09 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
US7935618B2 (en) * 2007-09-26 2011-05-03 Micron Technology, Inc. Sputtering-less ultra-low energy ion implantation
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5975627B2 (ja) * 2011-12-01 2016-08-23 昭和電工株式会社 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法
CN102674330A (zh) * 2012-05-22 2012-09-19 西安电子科技大学 基于Cu膜退火的SiC衬底上结构化石墨烯制备方法
JP5637204B2 (ja) * 2012-12-10 2014-12-10 トヨタ自動車株式会社 シリコンカーバイトウエハの検査方法及び検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110059597A1 (en) 2009-09-09 2011-03-10 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2012231037A (ja) 2011-04-27 2012-11-22 Kyushu Institute Of Technology 半導体基板及びその製造方法
US20120302051A1 (en) 2011-05-27 2012-11-29 Mitsubishi Electric Corporation Manufacturing method of silicon carbide semiconductor device
JP2012248648A (ja) 2011-05-27 2012-12-13 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
E. Oliviero et al., „Use of graphite cap to reduce unwanted post-implantation annealing effects in SiC", Materials Science Forum 556-557 (2007), S 611-614
E. Oliviero et al.: Use of graphite cap to reduce unwanted post-implantation annealing effects in SiC. In: Materials Science Forum, 556-557, 2007, S. 611-614. *
N. Chandra et al.: Four-point probe characterization of 4H silicon carbide. In: Solid-State Electronics, 64, 2011, S. 73–77. *
N.Chandra et al., „Four-point probe characterization of 4H silicon carbide", Solid-State Electronics 64 (2011), S. 73-77
V. Heera et al.: A comparative study of the electrical properties of heavily Al implanted, single crystalline and nanocrystalline SiC. In: J. Appl. Phys., 99, 2006, S. 123716-1 – 123716-8. *
V.Heera et al., „A comparative study of the electrical properties of heavily Al implanted single crystalline and nanocrystalline SiC", J. Appl. Phys. 99 (2006), S. 123716-1 - 123716-8

Also Published As

Publication number Publication date
US9153505B2 (en) 2015-10-06
JP2015056410A (ja) 2015-03-23
CN104425215A (zh) 2015-03-18
CN104425215B (zh) 2017-05-10
KR101555547B1 (ko) 2015-09-24
DE102014217262A1 (de) 2015-03-12
KR20150029540A (ko) 2015-03-18
US20150072448A1 (en) 2015-03-12
JP6053645B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
DE102014217262B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE102008059984B4 (de) Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung
JP6013449B2 (ja) 格子間酸素濃度を決定する方法
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
DE112015004798T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015003959T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112016006374T5 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112015005934T5 (de) Halbleiterlaminat
DE112013002978B4 (de) Halbleitersubstrat-Beurteilungsverfahren, Halbleitersubstrat zur Beurteilung und Halbleiterbauelement
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE112014007144T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren für eine fertigung derselben
DE102008022201B4 (de) Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE112018001768T5 (de) Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
WO2018115129A1 (de) Verfahren zum bilden eines halbleitersubstrats, verfahren zum bilden eines halbleiterbauelements, halbleitersubstrat und halbleiterbauelement
DE2114566A1 (de) Verfahren zum Stabilisieren der elektrischen Eigenschaften von Halbleitereinrichtungen
CN109473369B (zh) 一种监控高温炉管内掺杂浓度的方法
Cox Detection of a molybdenum acceptor level in n-type silicon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final