DE102014213069B4 - Verfahren zum Herstellen eines markierten einkristallinen Substrats und Halbleiterbauelement mit Markierung - Google Patents

Verfahren zum Herstellen eines markierten einkristallinen Substrats und Halbleiterbauelement mit Markierung Download PDF

Info

Publication number
DE102014213069B4
DE102014213069B4 DE102014213069.7A DE102014213069A DE102014213069B4 DE 102014213069 B4 DE102014213069 B4 DE 102014213069B4 DE 102014213069 A DE102014213069 A DE 102014213069A DE 102014213069 B4 DE102014213069 B4 DE 102014213069B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor material
layer
marking structure
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014213069.7A
Other languages
English (en)
Other versions
DE102014213069A1 (de
Inventor
Thomas Popp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014213069A1 publication Critical patent/DE102014213069A1/de
Application granted granted Critical
Publication of DE102014213069B4 publication Critical patent/DE102014213069B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren (100) zum Herstellen eines markierten einkristallinen Substrats (210), das Folgendes umfasst:
Bereitstellen (110) eines einkristallinen Substrats (210), das ein erstes Material umfasst, wobei das einkristalline Substrat einen Oberflächenbereich aufweist;
Ausbilden (120) einer Markierungsstruktur (220) auf dem Oberflächenbereich des einkristallinen Substrats (210), wobei die Markierungsstruktur (220) ein erstes Halbleitermaterial umfasst; und
Aufbringen (130) einer Halbleiterschicht (215) auf der Markierungsstruktur (220) und mindestens teilweise auf dem Oberflächenbereich des einkristallinen Substrats (210), wobei die Halbleiterschicht (215) ein zweites Halbleitermaterial umfasst, wobei eine Gitterfehlanpassung des ersten und des zweiten Halbleitermaterials unter 10% liegt, und wobei die Markierungsstruktur (220) unter dem zweiten Halbleitermaterial (215) vergraben ist.

Description

  • Technisches Gebiet
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines markierten oder mit einem Wasserzeichen versehenen einkristallinen Substrats für eine integrierte Schaltung oder einen Halbleiterchip und ein markiertes einkristallines Substrat mit einer unsichtbaren Markierung oder einem unsichtbaren Wasserzeichen in Form einer strukturierten Halbleiterschicht, die unter einer weiteren Halbleiterschicht vergraben ist, um gefälschte Klone von integrierten Schaltungen zu verhindern.
  • Hintergrund
  • Auf dem Gebiet der integrierten Schaltungen gibt es mehrere Fälle, wo integrierte Schaltungen durch unautorisierte Firmen geklont werden. Geklonte integrierte Schaltungen (ICs (intergrated circuits) oder Chips) weisen jedoch in vielen Fällen eine niedere Qualität und deshalb eine reduzierte Zuverlässigkeit bezüglich der Arbeitscharakteristika auf. Somit kann die Nutzung von geklonten integrierten Schaltungen mit einer geringen Qualität zu reduziertem Vertrauen auf der Kundenseite führen, wenn jene Chips wegen ihrer geringeren Zuverlässigkeit versagen, und kann eine negative Auswirkung auf die Absatzmenge des Herstellers oder Providers haben.
  • Gegenwärtig werden sichtbare Logos auf dem Chip und seinem Gehäuse platziert. Weiterhin werden Seriennummern auf den Chips zum Verfolgen von Lieferungen verwendet. Diese Maßnahmen sind effektiv, doch können solche Markierungen relativ leicht reproduziert werden.
  • Die US 2009 0 032 979 A1 bezieht sich auf ein Halbleiterbauelement mit einer Ausrichtungsmarkierung (Alignment Mark) und auf dessen Herstellungsverfahren.
  • Die US 6 023 104 A bezieht sich auf eine Markierung zur LED-Arrayausrichtung, auf ein Verfahren und eine Maske zum Herstellen derselben, und auf ein Verfahren zur LED-Arrayausrichtung.
  • Die US 6 750 115 B1 bezieht sich auf ein Verfahren zum Erzeugen von Ausrichtungsmarkierungen für die Herstellung von MIM-Kondensatoren.
  • Zusammenfassung der Erfindung
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines markierten einkristallinen Substrats, das zum Beispiel ein einkristallines Halbleitermaterial oder ein einkristallines Saphirmaterial umfasst. Das Verfahren umfasst das Bereitstellen eines einkristallinen Substrats, das ein einkristallines Material umfasst, wobei das einkristalline Substrat einen Oberflächenbereich aufweist; Ausbilden einer Markierungsstruktur auf dem Oberflächenbereich des einkristallinen Substrats, wobei die Markierungsstruktur ein erstes Halbleitermaterial umfasst; und Aufbringen (Abscheiden) einer Halbleiterschicht auf der Markierungsstruktur und mindestens teilweise auf dem Oberflächenbereich des Halbleitersubstrats, wobei die Halbleiterschicht ein zweites Halbleitermaterial umfasst, wobei die Markierungsstruktur unter dem zweiten Halbleitermaterial vergraben ist.
  • Eine weitere Ausführungsform liefert ein markiertes Halbleiterbauelement, das ein einkristallines Substrat umfasst, wobei das einkristalline Substrat ein einkristallines Material umfasst, und eine Markierungsstruktur auf dem einkristallinen Substrat, die unter einer abdeckenden Halbleiterschicht vergraben ist. Die Markierungsstruktur ist eine strukturierte Schicht, die aus einem ersten Halbleitermaterial besteht, das unter einem zweiten Halbleitermaterial der abdeckenden zweiten Halbleiterschicht vergraben ist.
  • Bei einer Ausführungsform beträgt die Gitterfehlanpassung des ersten und zweiten Halbleitermaterials unter 10% (oder unter 6%), das heißt, die Differenz der Gitterkonstanten des ersten und zweiten Halbleitermaterials liegt unter 10% (oder unter 6%).
  • Figurenliste
  • Ausführungsformen der vorliegenden Erfindung werden hiernach unter Bezugnahme auf die beigefügten Figuren erörtert. Es zeigen:
    • 1 ein schematisches Flussdiagramm eines Verfahrens zum Markieren eines einkristallinen Substrats gemäß einer Ausführungsform;
    • 2a-b beispielhafte Absorptionskoeffizienten von Si und SiGe und ein beispielhaftes Reflexionsspektrum eines SiGe/Si-Stapels unter Verwendung von SiGe-Ellipsometrie und Reflektometrie gemäß einer Ausführungsform;
    • 3a eine schematische Draufsicht auf ein Halbleiterbauelement mit dem einkristallinen Substrat mit einer Markierung darauf gemäß einer Ausführungsform und
    • 3b eine schematische Querschnittsansicht eines Halbleiterbauelements mit dem einkristallinen Substrat mit einer Markierung darauf gemäß einer Ausführungsform.
  • Ausführliche Beschreibung veranschaulichender Ausführungsformen
  • Bevor Ausführungsformen der vorliegenden Erfindung ausführlicher beschrieben werden, ist darauf hinzuweisen, dass gleiche, ähnliche oder identische Elemente mit der gleichen, ähnlichen oder identischen Funktionalität mit den gleichen Bezugszahlen versehen worden sind, so dass Elemente, auf die innerhalb der verschiedenen Ausführungsformen durch identische Bezugszahlen Bezug genommen wird, ausgetauscht werden können, und die Beschreibung davon gilt gegenseitig.
  • 1 zeigt ein Verfahren 100 zum Herstellen eines markierten (mit Wasserzeichen oder gekennzeichneten) einkristallinen Substrats gemäß einer Ausführungsform der vorliegenden Erfindung. Das einkristalline Substrat kann ein einkristallines Halbleitermaterial oder ein einkristallines Saphirmaterial umfassen.
  • Gemäß dem Verfahren 100 zum Herstellen eines markierten einkristallinen Substrats wird ein einkristallines Substrat, das ein erstes einkristallines Material umfasst, bereitgestellt 110. Das einkristalline Substrat weist einen Oberflächenbereich auf, und der Oberflächenbereich des einkristallinen Substrats kann als eine Hauptoberfläche des einkristallinen Substrats angesehen werden, auf dem im Wesentlichen die Halbleiterverarbeitung durchgeführt wird. Somit kann der Oberflächenbereich eine Verarbeitungsoberfläche des einkristallinen Substrats bilden.
  • Eine Markierungsstruktur wird auf ein Markierungsgebiet des Oberflächenbereichs des einkristallinen Substrats ausgebildet 120, d.h. auf einem Gebiet des Oberflächenbereichs, der die Markierungsstruktur des einkristallinen Substrats umfassen soll. Die Markierungsstruktur wird als eine strukturierte Halbleiterschicht ausgebildet und umfasst ein erstes Halbleitermaterial.
  • Das Ausbilden der strukturierten Schicht kann das (z.B. epitaxiale) Aufbringen oder Aufwachsen 120-1 einer dünnen Materialschicht mit einem ersten Halbleitermaterial mit einer ersten Dicke d1 auf dem Markierungsgebiet des Oberflächenbereichs des einkristallinen Substrats und das (z.B. fotolithografische) Strukturieren 120-2 des dünnen Materials zum Bereitstellen der Markierungsstruktur in der Form der strukturierten, dünnen Materialschicht umfassen.
  • Danach wird eine zweite Halbleiterschicht auf der Markierungstruktur und mindestens teilweise oder vollständig auf dem (verbleibenden) Oberflächenbereich des einkristallinen Substrats aufgebracht. Die zweite Halbleiterschicht umfasst ein zweites Halbleitermaterial. Somit befindet sich die Markierungsstruktur (d.h. die strukturiert Schicht des ersten Halbleitermaterials) unter dieser bedeckenden Halbleiterschicht und ist somit unter dem zweiten Halbleitermaterial vergraben.
  • Bei einem Beispiel umfasst das einkristalline Substrat auch das zweite Halbleitermaterial, und die strukturierte Halbleiterschicht, die das erste Halbleitermaterial umfasst, befindet sich unter dieser bedeckenden Halbleiterschicht und ist somit „in“ dem zweiten Halbleitermaterial (d.h. in dem resultierenden Halbleitersubstrat) vergraben.
  • Bei einem weiteren Beispiel umfassen das einkristalline Substrat und die abdeckende Halbleiterschicht verschiedene einkristalline Materialien, und die strukturierte Halbleiterschicht, die das erste Halbleitermaterial umfasst, befindet sich zwischen dem einkristallinen Substrat und der abdeckenden Halbleiterschicht und ist somit „unter“ dem zweiten Halbleitermaterial vergraben. Das einkristalline Substrat kann beispielsweise ein einkristallines Saphirmaterial umfassen.
  • Die Gitterkonstanten des ersten Halbleitermaterials und des zweiten Halbleitermaterials werden gewählt, um eine Gitterfehlanpassung des ersten und zweiten Halbleitermaterials zu erhalten, die unter 10% (oder 6%) liegt, d.h., die Differenz der Gitterkonstanten des ersten und zweiten Halbleitermaterials liegt unter 10% (oder 6%). Beispielsweise weist Silizium (Si) eine Gitterkonstante aSi von 5,43095 Å bei 300 K auf, und Germanium (Ge) weist eine Gitterkonstante aGe, auf, die um 4,2% höher ist als die Gitterkonstante aSi von Silizium (aGe = 1,042 aSi). Die Gitterkonstante aSiGe von SiGe-Material kann auf der Basis des Verhältnisses zwischen Si und Ge in dem SiGe-Material gewählt werden, d.h. auf dem Anteil von Ge im SiGe-Material. Somit liegt die Gitterkonstante aSiGe zwischen aSi und aGe (d.h. aSi ≤ asiGe ≤ aGe).
  • Das einkristalline Substrat und die zweite Halbleiterschicht können Silizium (Si) als das zweite Halbleitermaterial umfassen, wobei die strukturierte Schicht SiGe oder SiGeSn als das erste Halbleitermaterial umfassen kann. Das SiGe-Material kann einen Ge-Gehalt (Germanium) von 1 bis 35% aufweisen, oder das SiGeSn-Material kann einen Zinn(Sn)-Gehalt unter 10% (z.B. zwischen 1 und 10%) aufweisen. Der Zusatz von Sn-Material zu einer SiGe-Legierung gestattet das unabhängige Einstellen der Gitterkonstante und des Bandabstands des resultierenden SiGeSn-Materials.
  • Beim Integrieren von Sn als zusätzliches Element in das SiGe-Material muss die resultierende Fehlanpassung der Gitterkonstanten berücksichtigt werden. So kann beispielsweise eine SiGeSn-Verbindung verwendet werden, wobei SnD4 möglicherweise für einen CVD-Prozess erforderlich ist (D für Deuterium).
  • Alternativ kann das einkristalline Substratmaterial GaN oder Saphir (Al2O3) umfassen. Das erste Halbleitermaterial kann GaAlN umfassen, wobei das zweite Halbleitermaterial GaN umfassen kann.
  • Somit kann das einkristalline Substrat beispielsweise ein Saphirmaterial als Substratmaterial für einen GaN/GaAlN-Stapel umfassen. GaN kann wegen seines großen Bandabstands als das zweite Halbleitermaterial für die bedeckende Schicht verwendet werden, wobei GaAlN als das erste Halbleitermaterial (z.B. abwechselnd) in einem geschichteten Stapel mit GaN verwendet werden kann. Eine GaAlN-Schicht kann als eine Anpassungsschicht zwischen zwei GaN-Schichten fungieren.
  • Zudem kann das erste Halbleitermaterial der Markierungsstruktur eine Dicke d1 von mindestens 2 nm (oder zwischen 2 nm und 1000 nm) aufweisen. Das zweite Halbleitermaterial der zweiten Halbleiterschicht, das die Markierungsstruktur und (mindestens teilweise oder vollständig) den Oberflächenbereich des einkristallinen Substrats bedeckt, kann eine Dicke d2 unter 1000 nm (oder zwischen 10 nm und 1000 nm) aufweisen.
  • Im gegenwärtigen Kontext sollte klar sein, dass für das erste Halbleitermaterial und das zweiten Halbleitermaterial insofern andere Materialien genutzt werden können, als die Gitterfehlanpassung der verwendeten Halbleitermaterialien innerhalb eines vordefinierten Bereichs liegt und ein Halbleiterstapel, der aus dem ersten Halbleitermaterial und dem zweiten Halbleitermaterial besteht, prozedurmäßig mit Hilfe von Halbleiterbearbeitungstechniken realisiert werden kann. Zudem können die möglichen Bereiche für die jeweiligen Dicken der ersten und zweiten Halbleiterschichten von den spezifischen Materialien und Anteilen (Fraktionen) der für das erste bzw. zweite Halbleitermaterial verwendeten Materialverbindungen abhängen.
  • Genauer gesagt können epitaxiale Aufbringungsschritte zu mechanischer Beanspruchung und Verschiebungen im Material der epitaxial aufgewachsenen Halbleiterschichten in Abhängigkeit von den Aufbringungsdicken und von den spezifischen Materialien und Materialverbindungen für die Halbleiterschichten führen. Die mechanische Beanspruchung und die Verschiebungen im Material der epitaxial aufgewachsenen Halbleiterschichten kann mit den Aufbringungsdicken zunehmen.
  • Wie oben angedeutet, kann das SiGe-Material eines Si/SiGe-Stapels einen Ge-Gehalt (Germanium) von 1% bis 35% (oder 4% bis 30%) aufweisen, wobei die möglichen Bereiche für die Schichtdicken des SiGe/Si-Stapels von dem spezifischen Ge-Gehalt abhängen. Allgemein kann angenommen werden, dass die mögliche Dicke der (strukturierten) SiGe-Schicht des SiGe/Si-Stapels mit zunehmendem Ge-Gehalt im SiGe-Material abnimmt. Beispielsweise kann unter der Annahme eines Ge-Gehalts von 4% die Dicke d1 der ersten Schicht bis zu etwa 1000 nm (oder zwischen 2 und 1000 nm) gewählt werden, und die Dicke d2 der zweiten Schicht kann zwischen 100 und 1000 nm gewählt werden. Unter der Annahme eines Ge-Gehalts von 25% kann die Dicke d1 der ersten Schicht bis zu etwa 100 nm (oder zwischen 2 und 100 nm) gewählt werden, und die Dicke d2 der zweiten Schicht kann bis zu mehreren µm (z.B. bis 5 µm) gewählt werden.
  • Vor, während und/oder nach dem Durchführen der Verfahrensschritte zum Herstellen eines markierten Halbleitersubstrats können Schaltungselemente im ersten Halbleitermaterial des Halbleitersubstrats oder der Halbleiterschicht ausgebildet werden, wobei die Markierungsstruktur ohne elektrische Funktionalität für die Schaltungselemente sein kann.
  • Somit kann die Markierungsstruktur ein Etikett oder ein sogenanntes Wasserzeichen für den Halbleiterchip (das Halbleiterbauelement) bilden und kann ein (Firmen-) Logo, einen Code, einen Strichcode, ein Zeichen oder eine Sequenz von Zeichen (alphanumerischen Zeichen), einen Text oder eine beliebige Kombination davon umfassen. Die Markierungsstrukturen können beliebige Herstellungsdetails anzeigen, z.B. Hersteller, Herstellungsort, Herstellungsdatum, Seriennummer, Partie-, Los- oder Chargennummer usw. oder eine beliebige Kombination davon anzeigen.
  • Zusätzlich oder alternativ zu der oben beschriebenen Markierungsstruktur in Form eines Etiketts kann die Markierungsstruktur auch eine Diode (z.B. einen pn-Übergang) umfassen, der mit Hilfe von Kontaktelementen von außen zugänglich ist. Die Kennlinie der Diode kann durch einen elektrischen Test ausgelesen werden. Auf der Basis der ausgelesenen Diodencharakteristika kann ein gefälschter Klon beispielsweise durch die veränderte Sperrspannung identifiziert werden.
  • Genauer gesagt kann eine charakteristische Größe zum Auswerten der Authentizität der Diode der temperaturabhängige Leckstrom der Diode sein. Somit kann der Leckstrom bei verschiedenen Temperaturen oder über einen spezifischen Temperaturbereich gemessen werden, wobei die Messergebnisse mit spezifischen Werten eines authentischen Diodenelements verglichen werden können.
  • Zudem können Messwerte der Sperrspannung oder der Durchschlagspannung der Diode Charakteristika zum Validieren der Authentizität des Wasserzeichens (als Diodenelement implementiert) liefern.
  • Die Diode kann in einem Diodenbereich (im Markierungsgebiet) mit Hilfe eines pn-Übergangs zwischen benachbarten (angrenzenden) Halbleiterschichten oder -gebieten ausgebildet werden. Zum Erzielen des pn-Übergangs werden die angrenzenden Halbleitergebiete im Diodenbereich entsprechend dotiert. Zudem können Kontaktelemente (z.B. Vias) ausgebildet werden, um elektrischen Zugang zur Diodenstruktur bereitzustellen.
  • Zusammenfassend kann auf der Basis allein der Anwesenheit einer Diode als Wasserzeichen und von spezifischen Messwerten von elektrischen Charakteristika der Diode eine Validierung der Authentizität des Wasserzeichens und somit des Halbleiterbauelements bereitgestellt werden.
  • Nachfolgend wird eine beispielhafte Implementierung des Verfahrens zum Herstellen eines markierten Halbleitersubstrats auf der Basis eines Siliziummaterials (Si) für das erste Halbleitermaterial und eines SiGe-Materials (SiGe) für das zweite Halbleitermaterial beschrieben.
  • Zum Bereitstellen einer Marke (z.B. eines Wasserzeichens oder eines Etiketts eines Firmenlogos - z.B. das Infineon-Logo) auf einem Halbleiterchip wird eine dünne SiGe-Schicht mit einer Dicke von etwa 5 nm (z.B. zwischen 2 nm und 1000 nm) mit einem Germaniumgehalt (Ge) von 5% (z.B. zwischen 4-35%) auf einem Siliziumsubstrat (Si) aufgebracht. Diese aufgebrachte SiGe-Schicht wird fotolithografisch strukturiert, so dass eine Markierungsstruktur (z.B. ein Zeichen in der Form des Firmenlogos), ein Code, ein Strichcode, ein Zeichen, eine Sequenz von Zeichen (z.B. alphanumerische Zeichen), ein Text oder eine beliebige Kombination davon entsteht, die das aufgebrachte und strukturierte SiGe-Material umfasst. Über der Markierungsstruktur und mindestens teilweise oder vollständig auf dem (verbleibenden) Oberflächenbereich des Siliziumsubstrats wird eine Siliziumschicht mit einer Dicke größer als 200 nm oder zwischen 20 nm bis 1000 nm aufgebracht. Die SiGe-Struktur kann auf einem Ort ohne Metallisierung des resultierenden Halbleiterchips platziert werden.
  • Das Reflexionsvermögen des SiGe/Si-Stapels schwankt zwischen mehreren Maximal- oder Minimalwerten im sichtbaren Wellenlängenbereich, differiert aber nur geringfügig von der einer Siliziumreferenz, d.h. einer Referenz für ein Substrat aus einem einzelnen Material (Silizium). In diesem Zusammenhang wird auf das Relexionsspektrum eines SiGe/Si-Stapels hingewiesen, wie in 2a-b umrissen.
  • Da mehrere Minimalwerte pro (elementare oder fundamentale) Farbe erscheinen und die Minimal- und Maximalwerte über und unter dem Reflexionsvermögen des Siliziummaterials (einzelnes Halbleitermaterial) schwanken, ist sowohl bei der Farbe wie auch bei der Helligkeit von weißem Licht bei unbewaffnetem Auge oder in einem Mikroskop im Wesentlichen kein Kontrast zu sehen. Ein Kontrast ist beispielsweise zu sehen, falls ein schmaler Interferenzfilter bei der Wellenlänge eines Maximalwerts (oder Minimalwerts) verwendet wird. Auf Halbleiterchips mit Silizium als einem ersten Halbleitermaterial können solche unsichtbaren Markierungen (z.B. Wasserzeichen oder Etiketten) durch vergrabene und strukturierte Halbleiterschichten mit einem zweiten Halbleitermaterial (z.B. SiGe) unter einer epitaxialen Halbleiterschicht, die das erste Halbleitermaterial (z.B. Silizium) umfasst, implementiert werden. Falls die Dicke der SiGe-Schicht und der bedeckenden Si-Schicht entsprechend gewählt werden, so dass Verschiebungen (Defekte) und/oder mechanische Beanspruchung in den jeweiligen Halbleitermaterialien im Wesentlichen vermieden werden können, ist die Markierungsstruktur (oder strukturierte Schicht), die im ersten Halbleitermaterial vergraben ist, in dem weißen Licht (im Wesentlichen) „unsichtbar“, wird aber bei bestimmten Wellenlängen (z.B. bei Einsatz von Interferenzfiltern) oder unter Röntgenstrahlen sichtbar.
  • Damit die vergrabene Markierungsstruktur optisch ausgelesen werden kann, kann die Dicke der bedeckenden (zweiten) Halbleiterschicht (z.B. Si) bis zu 0,5 µm - 1 µm gewählt werden.
  • Bei einem Beispiel soll die vergrabene Markierungsstruktur mit Hilfe von Röntgenstrahlen ausgelesen werden soll, und die Dicke der bedeckenden (zweiten) Halbleiterschicht (z.B. Si) kann bis zu mehrere µm (z.B. bis zu 5 oder 10 µm) gewählt werden.
  • Zusammenfassend kann eine vergrabene Epitaxialschicht, die ein zweites Halbleitermaterial (z.B. SiGe) umfasst, das keine elektrische Funktionsschicht ist wie in Heterobipolartransistoren oder verspannten Siliziumschichten, als eine unsichtbare Marke oder ein unsichtbarer Code (d.h. Wasserzeichen, Etikett oder Logo) verwendet werden, die durch farbiges Licht (z.B. unter Verwendung eines Interferenzfilters), UV-Licht oder Infrarotlicht, Röntgenstrahlen oder polarisiertes Licht ausgelesen werden können, um die Authentizität eines Halbleiterchips (einer integrierten Schaltung usw.) zu identifizieren. Somit kann jeder geklonte Halbleiterchip zuverlässig identifiziert werden, um Betrug beispielsweise für Chips in elektronischen Pässen, Identitätskarten, Kreditkarten oder allgemein einem beliebigen integrierten Chip zu verhindern.
  • Im Gegensatz zu Wasserzeichen auf Geldscheinen, die unter UV-Licht, Durchlicht usw. leicht gesehen werden können, sind die Markierungen eines Halbleiters gemäß Ausführungsformen der vorliegenden Erfindung (sehr) betrugsresistent, da diese Marken und Zeichen nicht leicht gefälscht oder geklont (reproduziert) werden können, da sie nur unter sehr spezifischen (strahlungsexponierenden) Bedingungen sichtbar werden.
  • Gemäß einer weiteren beispielhaften Implementierung des Verfahrens 100 zum Herstellen eines markierten Halbleitersubstrats kann eine Metallisierungsschicht mit einer Dicke dM über einer Isolationsschicht (z.B. Oxidschicht) auf der bedeckenden Halbleiterschicht (mit dem zweiten Halbleitermaterial) und mindestens teilweise über der Markierungsstruktur aufgebracht werden. Die Metallisierungsschicht kann Aluminium umfassen.
  • Gemäß der weiteren beispielhaften Implementierung des Verfahrens zum Herstellen eines markierten Halbleitersubstrats wird eine vergrabene und strukturierte Schicht, die auf einem zweiten Halbleitermaterial (z.B. einem SiGe-Halbleitermaterial) unter einer Epitaxieschicht besteht, die aus einem ersten Halbleitermaterial (z.B. einem Siliziummaterial) besteht, unter einer Metallisierung, z.B. einer Aluminiummetallisierung, verwendet. Somit kann eine vergrabene SiGe-Schicht unter einer Siliziumepitaxieschicht unter einer Aluminiummetallisierung verwendet werden. Wegen der (im Wesentlichen) gleichen Farbe des SiGe/Si-Stapels und des umgebenden Siliziums und der gleichen Helligkeit ist die Markierungsstruktur, die aus dem SiGe-Halbleitermaterial besteht, nicht sichtbar (siehe oben). Weiterhin ist die Markierungsstruktur teilweise oder vollständig unter/hinter der Aluminiummetallisierungsschicht verborgen.
  • Da jedoch die Kα-Linie von Aluminium eine Energie von 1,4 keV aufweist und die Kα-Linie von Ge eine Energie von 9,6 keV aufweist, wird die Markierungsstruktur in Röntgenstrahlen deutlich sichtbar, auch falls das Halbleitersubstrat durch ein Gussteil oder den Umschlag eines Reisepasses verborgen ist.
  • In der Röntgenspektroskopie ergeben sich Kα-Emissionslinien beim Übergang eines Elektrons zur innersten „K“-Schale von einer 2p-Orbitale der zweiten oder „L“-Schale.
  • 2a zeigt die optischen Absorptionskoeffizienten von Si und SiGe im optischen (sichtbaren) Bereich (eV). 2b zeigt das Reflexionsspektrum eines SiGe/Si-Stapels (z.B. beim Markierungsgebiet) unter Verwendung von SiGe-Ellipsometrie und Reflektometrie. Das SiGe-Material weist einen beispielhaften Ge-Gehalt von 5% auf, wohingegen die SiGe-Markierungsstruktur unter einer unstrukturierten Si-Schicht mit einer beispielhaften Dicke von 159 nm vergraben ist.
  • Die Spektren, wie in 2a-2b gezeigt, sollen prinzipiell allgemeine physikalische Beziehungen auf der Basis von spezifischen Materialien und Schichtdicken angeben und erläutern. Somit sind die 2a-2b für die Prinzipien der vorliegenden Erfindung lediglich veranschaulichend. Es versteht sich, dass verschiedene Schichtdicken und Materialien für die verschiedenen Schichten gemäß der obigen Beschreibung gewählt werden können.
  • Spektroskopische Ellipsometrie ist eine optische Technik, die zur Materialanalyse verwendet werden kann. Ein Lichtstrahl wird von der relevanten Probe zum Beispiel beim Markierungsgebiet des markierten Halbleiterchips wegreflektiert. Der Lichtstrahl wird dann analysiert, um herauszufinden, wie die Probe die Charakteristika des Lichtstrahls verändert hat. Delta (Δ) ist die durch die Reflexion induzierte Phasendifferenz. Psi (Ψ) ist das Verhältnis der Amplitudenverringerungen. Die gewünschten Materialinformationen können durch eine modellbasierte Analyse unter Verwendung von Gleichungen zum Beschreiben der Wechselwirkung von Licht und Materialien extrahiert werden.
  • 3a-b zeigen eine beispielhafte Implementierung eines Halbleitersubstrats, die durch das Verfahren 100, wie in 1 gezeigt, erzielt wird.
  • Wie in 3a-b gezeigt, umfasst der markierte Halbleiterchip 200 ein einkristallines (monokristallines) Substrat 210. Das einkristalline Substrat 210 kann ein Halbleitermaterial (z.B. Si oder GaN usw.) oder ein einkristallines Isolationsmaterial (z.B. Saphir) umfassen. Eine Markierungsstruktur 220 ist unter einem bedeckenden Halbleiter 215 vergraben. Die Markierungsstruktur 220 umfasst ein erstes Halbleitermaterial, wobei die bedeckende (zweite) Halbleiterschicht 215 ein zweites Halbleitermaterial umfasst.
  • Bei einem Beispiel umfasst das einkristalline Substrat 210 das zweite Halbleitermaterial, und die strukturierte Halbleiterschicht 220 befindet sich unter der zweiten Halbleiterschicht 215 und ist somit „in“ dem zweiten Halbleitermaterial vergraben.
  • Bei einem Beispiel umfassen das einkristalline Substrat 210 und die bedeckende Halbleiterschicht 215 verschiedene einkristalline Materialien, und die strukturierte Halbleiterschicht 220 befindet sich zwischen dem einkristallinen Substrat 210 und der bedeckenden Halbleiterschicht 215 und ist somit „unter“ dem zweiten Halbleitermaterial vergraben. Das einkristalline Substrat 210 kann beispielsweise ein einkristallines Saphirmaterial umfassen.
  • Die Markierungsstruktur 220 ist eine strukturierte Schicht aus einem ersten Halbleitermaterial, die unter dem zweiten Halbleitermaterial der zweiten Halbleiterschicht 215 vergaben ist. Die Gitterfehlanpassung des ersten und zweiten Halbleitermaterials liegt unter 10%, d.h., die Differenz der Gitterkonstanten des ersten und zweiten Halbleitermaterials ist unter 10%. Beispielsweise weist Silizium (Si) eine Gitterkonstante aSi von 5,43095 Å bei 300 K auf. Ge weist eine Gitterkonstante asiGe auf, die 4,2% höher ist als die Gitterkonstante aSi von Silizium (aGe = 1,042 aSi).
  • Da die Markierungsstruktur im Wesentlichen „unsichtbar“ ist, ist die Markierungsstruktur 220 in 3a durch gepunktete Linien angegeben.
  • Der markierte Halbleiterchip 200 kann weiterhin eine Metallisierungsschicht 230 über einer Isolationsschicht 225 (z.B. Oxid- oder Nitridschicht) auf dem Halbleitersubstrat 210 und über der Markierungsstruktur 220 umfassen, wobei die Metallisierungsschicht 230 die zweite Halbleiterschicht und die Markierungsstruktur 220 mindestens teilweise bedeckt. Die Metallisierungsschicht 230 kann Aluminium umfassen.
  • Zusätzlich oder alternativ zu der oben beschriebenen Markierungsstruktur in Form eines Etiketts kann die Markierungsstruktur 220 auch ein Diodenelement 222 (z.B. einen pn-Übergang) umfassen, der mit Hilfe von Kontaktelementen von außen zugänglich ist.
  • Das erste Halbleitermaterial kann Si umfassen, wobei das zweite Halbleitermaterial SiGe oder SiGeSn umfassen kann. In diesem Fall kann das SiGe-Material einen Ge-Gehalt (Germanium) von bis zu 30% aufweisen, oder das SiGeSn-Material weist einen Sn-Gehalt (Zinn) bis zu 10% auf.
  • Alternativ kann das einkristalline Substratmaterial GaN oder Saphir (Al2O3) umfassen. Das erste Halbleitermaterial kann GaAlN umfassen, wobei das zweite Halbleitermaterial GaN umfassen kann.
  • Wie bereits oben angedeutet, können andere Materialien für das erste Halbleitermaterial und das zweite Halbleitermaterial insofern verwendet werden, als die Gitterfehlanpassung der verwendeten Halbleitermaterialien innerhalb eines vordefinierten Bereichs liegt und ein aus dem ersten Halbleitermaterial und dem zweiten Halbleitermaterial bestehender Halbleiterstapel mit Hilfe von Halbleiterbearbeitungstechniken prozedurmäßig realisiert werden kann.
  • Allgemein weist das erste Halbleitermaterial eine erste Gitterkonstante a1 auf, das zweite Halbleitermaterial weist eine zweite Gitterkonstante a2 auf, und die Gitterfehlanpassung m basiert auf Δa/a2, wobei Δa a1 - a2 ist. Somit können alle Halbleitermaterialien verwendet werden, die die obigen Bedingungen für die Gitterkonstanten erfüllen.
  • Wie in 3a-b gezeigt, weist das erste Halbleitermaterial eine Dicke d1 von weniger als 1000 nm (oder zwischen 2 nm und 1000 nm) auf, wobei das zweite Halbleitermaterial, das die Markierungsstruktur 220 und (mindestens teilweise oder vollständig) den Oberflächenbereich des Halbleitersubstrats bedeckt, eine Dicke d2 zwischen 20 nm und 1000 nm aufweist.
  • Der markierte Halbleiterchip 200 kann weiterhin in 3a-b nicht gezeigte Schaltungselemente in dem ersten Halbleitermaterial umfassen. Allgemein ist die Markierungsstruktur 220 ohne elektrische Funktionalität für die Schaltungselemente.
  • Somit kann die Markierungsstruktur 220 ein Etikett oder ein sogenanntes Wasserzeichen für den Halbleiterchip 200 bilden und kann ein (Firmen-) Logo, einen Code, einen Strichcode, ein Zeichen oder eine Sequenz von Zeichen (alphanumerischen Zeichen), einen Text oder eine beliebige Kombination davon umfassen. Die Markierungsstruktur 220 kann beliebige Herstellungsdetails anzeigen, z.B. Hersteller, Herstellungsort, Herstellungsdatum, Seriennummer, Partie-, Los- oder Chargennummer usw. oder eine beliebige Kombination davon.
  • Wenngleich einige Aspekte im Kontext einer Vorrichtung beschrieben worden sind, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wobei ein Block oder eine Einrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog stellen im Kontext eines Verfahrensschritts beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Elements oder Merkmals einer entsprechenden Vorrichtung dar.
  • Die oben beschriebenen Ausführungsformen veranschaulichen lediglich die Prinzipien der vorliegenden Erfindung. Es versteht sich, dass sich Modifikationen und Varianten der hierin beschriebenen Anordnungen und der Details für andere Fachleute ergeben. Deshalb soll die Beschränkung nur durch den Schutzbereich der anhängigen Patentansprüche und nicht durch spezifische Details vorliegen, die als Beschreibung und Erläuterung der Ausführungsformen hierin vorgelegt werden.
  • Wenngleich sich jeder Anspruch nur auf einen einzelnen Anspruch zurückbezieht, deckt die Offenbarung auch jede denkbare Kombination von Ansprüchen ab.

Claims (20)

  1. Verfahren (100) zum Herstellen eines markierten einkristallinen Substrats (210), das Folgendes umfasst: Bereitstellen (110) eines einkristallinen Substrats (210), das ein erstes Material umfasst, wobei das einkristalline Substrat einen Oberflächenbereich aufweist; Ausbilden (120) einer Markierungsstruktur (220) auf dem Oberflächenbereich des einkristallinen Substrats (210), wobei die Markierungsstruktur (220) ein erstes Halbleitermaterial umfasst; und Aufbringen (130) einer Halbleiterschicht (215) auf der Markierungsstruktur (220) und mindestens teilweise auf dem Oberflächenbereich des einkristallinen Substrats (210), wobei die Halbleiterschicht (215) ein zweites Halbleitermaterial umfasst, wobei eine Gitterfehlanpassung des ersten und des zweiten Halbleitermaterials unter 10% liegt, und wobei die Markierungsstruktur (220) unter dem zweiten Halbleitermaterial (215) vergraben ist.
  2. Verfahren (100) nach Anspruch 1, wobei das Ausbilden der strukturierten Schicht weiterhin Folgendes umfasst: Aufbringen einer ersten Halbleiterschicht, die das erste Halbleitermaterial umfasst, auf einem Markierungsgebiet des Oberflächenbereichs des einkristallinen Substrats (210); und Strukturieren des ersten Halbleitermaterials, um eine strukturierte Halbleiterschicht in Form der Markierungsstruktur (220) zu erhalten.
  3. Verfahren (100) nach Anspruch 1 oder 2, das weiterhin Folgendes umfasst: Aufbringen einer Metallisierungsschicht (230) über einer Isolationsschicht (225) auf der zweiten Halbleiterschicht (215) und über der Markierungsstruktur (220), so dass die Metallisierungsschicht (230) die zweiten Halbleiterschichten (215) und die Markierungsstruktur (220) mindestens teilweise bedeckt.
  4. Verfahren (100) nach Anspruch 3, wobei die Metallisierungsschicht (230) Aluminium umfasst.
  5. Verfahren (100) nach Anspruch 3 oder 4, wobei die Markierungsstruktur (220) in dem zweiten Halbleitermaterial (215) und unter der Metallisierungsschicht (230) vergraben ist.
  6. Verfahren (100) nach einem der Ansprüche 1 bis 5, wobei das zweite Halbleitermaterial Silizium umfasst und wobei das erste Halbleitermaterial SiGe oder SiGeSn umfasst.
  7. Verfahren (100) nach einem der Ansprüche 1 bis 6, wobei das zweite Halbleitermaterial GaN umfasst und das erste Halbleitermaterial GaAlN umfasst.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, wobei das erste Halbleitermaterial eine Dicke d1 zwischen 2 nm und 1000 nm aufweist und wobei das zweite Halbleitermaterial, das auf der Markierungsstruktur (220) und mindestens teilweise auf dem Oberflächenbereich des einkristallinen Substrats (210) aufgebracht ist, eine Dicke d2 zwischen 20 nm und 1000 nm aufweist.
  9. Verfahren (100) nach einem der Ansprüche 1 bis 8, das Folgendes umfasst: Ausbilden von Schaltungselementen (222) in dem zweiten Halbleitermaterial, wobei die Markierungsstruktur (220) ohne elektrische Funktionalität der Schaltungselemente (222) ist.
  10. Verfahren (100) nach einem der Ansprüche 1 bis 9, wobei das Ausbilden der Markierungsstruktur (220) das Ausbilden eines Logos, eines Codes, eines Strichcodes, eines Zeichens oder einer Sequenz von Zeichen, eines Texts oder einer Kombination davon umfasst.
  11. Verfahren (100) nach einem der Ansprüche 1 bis 10, wobei das Ausbilden der Markierungsstruktur (220) das Ausbilden eines vergrabenen Diodenelements (222) umfasst.
  12. Markiertes Halbleiterbauelement (200), das Folgendes umfasst: ein einkristallines Substrat (210), wobei das einkristalline Substrat (210) ein erstes Material umfasst, und eine Markierungsstruktur (220), die auf einem Oberflächenbereich des einkristallinen Substrats (210) aufgebracht ist, wobei die Markierungsstruktur (220) eine strukturiere Schicht aus einem ersten Halbleitermaterial ist, die unter einem zweiten Halbleitermaterial einer zweiten Halbleiterschicht (215) vergraben ist, und wobei eine Gitterfehlanpassung des ersten und des zweiten Halbleitermaterials unter 10% liegt.
  13. Markiertes Halbleiterbauelement (200) nach Anspruch 12, das weiterhin Folgendes umfasst: eine Metallisierungsschicht (230) über einer Isolationsschicht (225) auf der zweiten Halbleiterschicht (215) und über der Markierungsstruktur (220), wobei die Metallisierungsschicht (230) die zweiten Halbleiterschichten (215) und die Markierungsstruktur (220) mindestens teilweise bedeckt.
  14. Markiertes Halbleiterbauelement (200) nach Anspruch 13, wobei die Metallisierungsschicht (230) Aluminium umfasst.
  15. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 14, wobei das erste Halbleitermaterial SiGe oder SiGeSn umfasst und wobei das zweite Halbleitermaterial Si umfasst.
  16. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 15, wobei das Substratmaterial aus GaN oder Saphir besteht, wobei das erste Halbleitermaterial GaAlN umfasst und wobei das zweite Halbleitermaterial GaN umfasst.
  17. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 16, wobei das erste Halbleitermaterial eine Dicke d1 zwischen 2 nm und 1000 nm aufweist und wobei das zweite Halbleitermaterial, das auf der Markierungsstruktur (220) und mindestens teilweise auf einem Oberflächenbereich des einkristallinen Substrats (210) aufgebracht ist, eine Dicke d2 zwischen 20 nm und 1000 nm aufweist.
  18. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 17, das weiterhin Folgendes umfasst: Schaltungselemente (222) in dem zweiten Halbleitermaterial, wobei die Markierungsstruktur (220) ohne elektrische Funktionalität der Schaltungselemente (222) ist.
  19. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 18, wobei die Markierungsstruktur (220) ein Logo, einen Code, einen Strichcode, ein Zeichen oder eine Sequenz von Zeichen, einen Text oder eine Kombination davon umfasst.
  20. Markiertes Halbleiterbauelement (200) nach einem der Ansprüche 12 bis 19, wobei die Markierungsstruktur (220) ein vergrabenes Diodenelement (222) umfasst.
DE102014213069.7A 2013-07-05 2014-07-04 Verfahren zum Herstellen eines markierten einkristallinen Substrats und Halbleiterbauelement mit Markierung Active DE102014213069B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/936,018 2013-07-05
US13/936,018 US8901715B1 (en) 2013-07-05 2013-07-05 Method for manufacturing a marked single-crystalline substrate and semiconductor device with marking

Publications (2)

Publication Number Publication Date
DE102014213069A1 DE102014213069A1 (de) 2015-01-08
DE102014213069B4 true DE102014213069B4 (de) 2022-06-02

Family

ID=51948361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014213069.7A Active DE102014213069B4 (de) 2013-07-05 2014-07-04 Verfahren zum Herstellen eines markierten einkristallinen Substrats und Halbleiterbauelement mit Markierung

Country Status (2)

Country Link
US (2) US8901715B1 (de)
DE (1) DE102014213069B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US9818007B1 (en) * 2016-12-12 2017-11-14 Filip Bajovic Electronic care and content clothing label
USD1000400S1 (en) * 2021-04-16 2023-10-03 Creeled, Inc. Light emitting diode package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023104A (en) 1995-12-26 2000-02-08 Oki Electric Industry Co., Ltd. LED array alignment mark, method and mask for forming same, and LED array alignment method
US6750115B1 (en) 2002-11-25 2004-06-15 Infineon Technologies Ag Method for generating alignment marks for manufacturing MIM capacitors
US20090032979A1 (en) 2007-07-31 2009-02-05 Fuji Electric Device Technology Co., Ltd. Semiconductor device having alignment mark and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056347B2 (ja) * 2007-10-29 2012-10-24 住友電気工業株式会社 光半導体デバイスの作製方法
JP5242777B2 (ja) * 2009-04-30 2013-07-24 シャープ株式会社 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル
JP5315186B2 (ja) * 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2975224B1 (fr) * 2011-05-12 2013-07-26 St Microelectronics Sa Dispositif de protection haute performance contre des decharges electrostatiques
CN103854971B (zh) * 2012-12-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法、纳米线场效应晶体管的制造方法
US9099481B2 (en) * 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023104A (en) 1995-12-26 2000-02-08 Oki Electric Industry Co., Ltd. LED array alignment mark, method and mask for forming same, and LED array alignment method
US6750115B1 (en) 2002-11-25 2004-06-15 Infineon Technologies Ag Method for generating alignment marks for manufacturing MIM capacitors
US20090032979A1 (en) 2007-07-31 2009-02-05 Fuji Electric Device Technology Co., Ltd. Semiconductor device having alignment mark and its manufacturing method

Also Published As

Publication number Publication date
DE102014213069A1 (de) 2015-01-08
US20150037964A1 (en) 2015-02-05
US9048244B2 (en) 2015-06-02
US8901715B1 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
EP2228672B1 (de) Sicherheitselement mit mehrfarbigem Bild
DE102014213069B4 (de) Verfahren zum Herstellen eines markierten einkristallinen Substrats und Halbleiterbauelement mit Markierung
EP3555811A2 (de) Verifizierung eines sicherheitsdokuments
WO2006056089A2 (de) Sicherheitsdokument mit lichtquelle und lichtverarbeitungsvorrichtung
DE102006040280B4 (de) Überlagerungstarget für Lithografie mit polarisiertem Licht
WO2007121737A1 (de) Element mit optischer markierung, verfahren zur herstellung und verwendung
DE2057929A1 (de) Siliziumbeschichtete Substrate und daraus hergestellte Gegenstaende
DE102007012042A1 (de) Sicherheitselement
DE112010003177T5 (de) Gehäuse mt integrierter Schaltung mit Sicherheitsmerkmal und Verfahren zu dessen Herstellung
DE112017006630T5 (de) SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE102014105364B4 (de) Verfahren und system zum modifizieren einer schaltungsverdrahtungsanordnung auf der basis einer elektrischen messung
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE212012000264U1 (de) Sicherheitsdokument mit einem durchscheinenden IR-, magnetischen oder fluoreszierenden Motiv
DE102011013369A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102015000900A1 (de) Objekt mit einem zur Kennzeichnung dienenden Teil
DE102017110892A1 (de) Verfahren zur Authentifizierung eines Gegenstands, insbesondere eines Sicherheitselements, sowie Sicherheitselement
WO2008028477A2 (de) Sicherheits- und/oder wertdokument mit einem typ ii halbleiterkontakt system
EP1887134B1 (de) Sicherheitspapier mit Durchsichtsbereich
DE102004028425A1 (de) Halbleiterbauelement mit einer Messstruktur und Verfahren zum Messen des Halbleiterbauelements unter Verwendung der Messstruktur
DE102014210380A1 (de) Anzeigepanel, Verfahren zu seiner Herstellung und Flüssigkristallanzeigepanel
DE102013113767A1 (de) Halbleitervorrichtung mit einer Identifikationskennzeichnung
DE102021109455A1 (de) Methode zur eindeutigen Kennzeichnung und Identifikation von Produkten
DE102020112931A1 (de) Verfahren zur Messung einer Schichtdicke
DE10046925A1 (de) Halbleitervorrichtung mit einer Testmarkierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative