DE102014119741B4 - Anordnungssubstrat mit integriertem gate-treiber und verfahren zu dessen herstellung - Google Patents

Anordnungssubstrat mit integriertem gate-treiber und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102014119741B4
DE102014119741B4 DE102014119741.0A DE102014119741A DE102014119741B4 DE 102014119741 B4 DE102014119741 B4 DE 102014119741B4 DE 102014119741 A DE102014119741 A DE 102014119741A DE 102014119741 B4 DE102014119741 B4 DE 102014119741B4
Authority
DE
Germany
Prior art keywords
gate
layer
electrode
active
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119741.0A
Other languages
English (en)
Other versions
DE102014119741A1 (de
Inventor
In Kang
Tae-yong Jung
Tae-Keun Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102014119741A1 publication Critical patent/DE102014119741A1/de
Application granted granted Critical
Publication of DE102014119741B4 publication Critical patent/DE102014119741B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Anordnungssubstrat, aufweisend:ein Substrat (201), das ein aktives Gebiet (AA) und ein Gate-Schaltkreis-Gebiet (GCA) aufweist;eine Gate-Verbindungsleitung (216b) auf dem Substrat (201) in dem Gate-Schaltkreis-Gebiet (GCA);eine Gate-Isolationsschicht (220) auf der Gate-Verbindungsleitung (216b);eine aktive Struktur (223b) auf der Gate-Isolationsschicht (220), wobei die aktive Struktur (223b) durch einen Abstand von der Gate-Verbindungsleitung (216b) getrennt ist;eine Source-Verbindungsleitung (225c) und eine Pixelstruktur (245b), die aufeinander folgend auf der aktiven Struktur (223b) angeordnet sind;eine Zwischenschichtisolationsschicht (230) und eine organische Struktur (240), die aufeinander folgend auf der Gate-Isolationsschicht (220) angeordnet sind, wobei die Zwischenschichtisolationsschicht (230) und die organische Struktur (240) durch einen Abstand von der Source-Verbindungsleitung (225c) getrennt sind;eine erste Passivierungsschicht (250) auf der organischen Struktur (240), wobei die erste Passivierungsschicht (250) und die Gate-Isolationsschicht (220) ein erstes Kontaktloch (CH1) aufweisen, durch das die Gate-Verbindungsleitung (216b) freigelegt ist, und die erste Passivierungsschicht (250) ein zweites Kontaktloch (CH2) aufweist, durch das die Pixelstruktur (245b) freigelegt ist; undeine leitfähige Struktur (255) auf der ersten Passivierungsschicht (250), wobei die leitfähige Struktur (255) durch das erste Kontaktloch (CH1) mit der Gate-Verbindungsleitung (216b) und durch das zweite Kontaktloch (CH2) mit der Pixelstruktur (245b) verbunden ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2014-0096727 , eingereicht am 29. Juli 2014 beim koreanischen Patentamt, welche hiermit vollständig durch Bezugnahme mit aufgenommen wird.
  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft ein Anordnungssubstrat (Array-Substrat), und insbesondere ein Anordnungssubstrat mit einem integrierten Gate-Treiber, sowie ein Verfahren zu dessen Herstellung.
  • Diskussion der verwandten Technik
  • In jüngster Zeit sind Flüssigkristallanzeige (LCD, Liquid Crystal Display) - Vorrichtungen als Anzeigevorrichtungen der nächsten Generation in den Fokus gerückt, da LCD-Vorrichtungen aufgrund ihres niedrigen Energiebedarfs und guter Portabilität einen hohen Mehrwert haben.
  • LCD-Vorrichtungen weisen in der Regel ein Anordnungssubstrat (Array-Substrat) auf, auf dem eine Mehrzahl von Dünnfilmtransistoren (TFTs) angeordnet sind, ein Farbfiltersubstrat und eine Flüssigkristallschicht zwischen dem Anordnungssubstrat und dem Farbfiltersubstrat. LCD-Vorrichtungen stellen ein Bild dar, indem sie einen Unterschied des Brechungsindex gemäß einer optischen Anisotropie der Flüssigkristallschicht ausnutzen.
  • In den letzten Jahren haben Aktivmatrix-LCD (AM-LCD) - Vorrichtungen, bei denen TFTs und Pixelelektroden in Matrixform angeordnet sind, starke Aufmerksamkeit auf sich gezogen aufgrund ihrer hohen Auflösung und ihrer hohen Fähigkeit, bewegte Bilder darzustellen.
  • Da amorphes Silizium (a-Si) mittels eines Niedertemperaturprozesses gebildet wird, kann ein preisgünstiges isolierendes Substrat für amorphes Silizium eingesetzt werden. Als Folge davon können die TFTs des Anordnungssubstrats unter Verwendung von amorphem Silizium gebildet werden.
  • LCD-Vorrichtungen weisen in der Regel ein Flüssigkristallpanel, das ein Bild darstellt (anzeigt), eine Hintergrundbeleuchtungseinheit, die Licht zu dem Flüssigkristallpanel hin liefert, und eine Treibereinheit (Ansteuereinheit), die Signale und Energie (z.B. Versorgungsspannung(en)) zu dem Flüssigkristallpanel hin liefert, auf. Die Treibereinheit weist eine Leiterplatte (PCB, Printed Circuit Board) auf. Die PCB wird in eine Gate-PCB, die mit (mindestens) einer Gate-Leitung des Flüssigkristallpanels verbunden ist, und eine Daten-PCB, die mit (mindestens) einer Datenleitung des Flüssigkristallpanels verbunden ist, unterteilt. Die Gate-PCB und die Daten-PCB können mittels eines Tape Carrier Package (TCP) mit einem Gate-Pad bzw. einem Daten-Pad auf dem Flüssigkristallpanel verbunden sein. Das mit der Gate-Leitung verbundene Gate-Pad ist auf einem Randbereich des Flüssigkristallpanels ausgebildet, und das mit der Datenleitung verbundene Daten-Pad ist auf einem anderen Randbereich des Flüssigkristallpanels ausgebildet.
  • Da die Treibereinheit die Gate-PCB und die Daten-PCB aufweist, die an dem Gate-Pad bzw. an dem Daten-Pad angebracht sind, nimmt das Volumen und Gewicht der LCD-Vorrichtung zu. Um die oben genannten Nachteile zu verringern, wurde eine LCD-Vorrichtung vom Gate-in-Panel (GIP) - Typ vorgeschlagen, bei der ein Gate-Treiber in dem Flüssigkristallpanel ausgebildet ist und nur eine PCB an dem Flüssigkristallpanel angebracht ist.
  • Bei der GIP-Typ-LCD-Vorrichtung wird der Gate-Treiber zusammen mit dem Anordnungssubstrat gebildet. Außerdem weist der in das Anordnungssubstrat integrierte Gate-Treiber ein Schieberegister auf, und das Schieberegister weist eine Mehrzahl von kaskadenartig verbundenen Stufen auf.
  • 1 ist eine Ansicht, die ein Anordnungssubstrat zeigt für eine Flüssigkristallanzeigevorrichtung vom Gate-in-Panel-Typ gemäß der verwandten Technik.
  • In 1 weist ein Anordnungssubstrat für eine Gate-in-Panel (GIP) - Typ - Flüssigkristallanzeigevorrichtung ein aktives Gebiet AA und ein Gate-Schaltkreis-Gebiet GCA auf. Eine Mehrzahl von Gate-Leitungen GL1 bis GLn und eine Mehrzahl von Datenleitungen DL1 bis DLm sind in dem aktiven Gebiet AA ausgebildet, und ein Gate-Treiber ist in dem Gate-Schaltkreis-Gebiet GCA ausgebildet. Der Gate-Treiber weist ein Schieberegister auf, und das Schieberegister weist eine Mehrzahl von Stufen ST1 bis STn auf. Die Mehrzahl von Stufen ST1 bis STn entsprechen der Mehrzahl von Gate-Leitungen GL1 bis GLn.
  • Ein Ausgangsanschluss der (jeweils) aktuellen Stufe ist mit einem Eingangsanschluss der (jeweils) nächsten Stufe verbunden, so dass ein Ausgangssignal der (jeweils) aktuellen Stufe den Betrieb der nächsten Stufe einleiten kann. Außerdem ist der Ausgangsanschluss jeder Stufe mit der (jeweiligen) Gate-Leitung GL1 bis GLn verbunden, um das Ausgangssignal zu dem aktiven Gebiet AA zu liefern. Dementsprechend wird das Ausgangssignal jeder Stufe an die (jeweilige) Gate-Leitung GL1 bis GLn sowie die (jeweilige) nächste Stufe geliefert. Da die erste Stufe ST1 keine vorangehende Stufe hat, wird ein Startpuls SP an der ersten Stufe ST1 bereitgestellt, um den Betrieb der ersten Stufe ST1 zu starten.
  • Durch eine erste Taktleitung CL1 und eine zweite Taktleitung CL2 außerhalb des Gate-Treibers werden ein erster Takt und ein zweiter Takt mit einem Hochpegelpuls sequentiell an jeder Stufe bereitgestellt. Außerdem werden die Ausgangssignale des Schieberegisters sequentiell von der Mehrzahl von Stufen ST1 bis STn an die Mehrzahl von Gate-Leitungen GL1 bis GLn übertragen.
  • In jüngster Zeit ist es erforderlich geworden, die Fläche einer Einfassung (engl.: bezel), welche zu einem Nichtanzeigebereich korrespondiert, zu verringern, um geringes Gewicht und dünnes Profil für LCD-Vorrichtungen mit schlankem Aufbau (Design) zu erreichen. Da bei der GIP-Typ-LCD-Vorrichtung gemäß der verwandten Technik die Mehrzahl von Taktleitungen außerhalb (z.B. lateral außerhalb bzw. an einer lateralen Außenseite) des Gate-Treibers angeordnet sind, gibt es bei dieser Vorrichtung eine Limitierung hinsichtlich des Erreichens einer schmalen Einfassung.
  • Die Druckschrift US 2014 / 0183 537 A1 beschreibt ein Dünnfilmtransistoranordnungssubstrat, das einen Gate-in-Panel-Treiber (GIP) aufweist. Der GIP weist eine erste Verdrahtung auf einem Substrat, einen ersten isolierenden Film, der die erste Verdrahtung bedeckt, eine zweite Verdrahtung auf dem ersten isolierenden Film, einen zweiten isolierenden Film, der die zweite Verdrahtung bedeckt, einen dritten isolierenden Film über dem zweiten isolierenden Film, ein erstes und ein zweites Kontaktloch zum Freilegen der ersten und der zweiten Verdrahtung und eine dritte Verdrahtung auf dem dritten isolierenden Film zur Verbindung der ersten und der zweiten Verdrahtung auf. Der dritte isolierende Film weist einen ersten Bereich auf, der zu dem ersten und dem zweiten Kontaktloch korrespondiert, einen zweiten Bereich, der zu einem Bereich zwischen dem ersten und dem zweiten Kontaktloch korrespondiert in einem ersten Dickenintervall, und einen restlichen dritten Bereich in einem zweiten Dickenintervall, wobei der minimale Wert des ersten Dickenintervalls größer ist als der maximale Wert des zweiten Dickenintervalls.
  • Die Druckschrift KR 10 2008 0103848 A beschreibt ein Flüssigkristallanzeigevorrichtung, bei der eine Vielzahl von Gateleitungen und Datenleitungen, die auf einem ersten Substrat ausgebildet sind, Pixelbereiche definieren durch gegenseitiges Überkreuzen. Eine Pixeleinheit weist einen TFT und eine Pixelelektrode auf, die in jedem Pixelbereich vorgesehen sind. Ein Datentreiberschaltkreis legt Videodaten an die Vielzahl von Datenleitungen an. Transparente leitfähige Schichten sind mit der Vielzahl von Gateleitungen verbunden und verbinden Elemente einer Vielzahl von Stufen und Elemente in einer Stufe. Ein Gatetreiberschaltkreis weist eine Kontaktverdrahtung auf, die mit den transparenten leitfähigen Schichten und einer Metallschicht ausgebildet ist. Eine Schwarzmatrix und eine Farbfilterschicht sind auf einem zweiten Substrat ausgebildet. Eine Flüssigkristallschicht ist zwischen dem ersten Substrat und dem zweiten Substrat ausgebildet.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Anordnungssubstrat (Array-Substrat) mit einem integrierten Gate-Treiber und ein Verfahren zum Herstellen des Anordnungssubstrats. Dementsprechend ist (mindestens) eine beispielhafte Ausführungsform auf ein Anordnungssubstrat gerichtet, das eines oder mehrere der Probleme überwindet, die durch Beschränkungen und Nachteile der verwandten Technik bedingt sind.
  • Gemäß mindestens einer beispielhaften Ausführungsform wird ein Anordnungssubstrat mit einem integrierten Gate-Treiber bereitgestellt, bei dem eine schmale Einfassung (engl.: bezel) erreicht wird, und ein Verfahren zum Herstellen des Anordnungssubstrats.
  • Weiterhin wird gemäß mindestens einer beispielhaften Ausführungsform ein Anordnungssubstrat mit einem integrierten Gate-Treiber bereitgestellt, bei dem das Eindringen von Feuchtigkeit in den Gate-Treiber blockiert wird, so dass eine Verschlechterung (z.B. Schädigung) verhindert werden kann, und ein Verfahren zum Herstellen des Anordnungssubstrats.
  • Vorteile und Merkmale der Offenbarung werden zum Teil in der nachfolgenden Beschreibung dargelegt, und werden zum Teil für diejenigen, die mit der Technik durschnittschlich vertraut sind, ersichtlich beim Studium des Nachfolgenden oder können durch Ausführen der Offenbarung in Erfahrung gebracht werden. Weitere Vorteile und Merkmale bzw. Eigenschaften der hier beschriebenen Ausführungsformen können realisiert und erreicht werden durch die Struktur, die in der Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen besonders herausgestellt ist.
  • Um weitere Vorteile und Eigenschaften in Übereinstimmung mit dem Zweck gemäß einem Aspekt der Offenbarung zu erreichen, wird gemäß (mindestens) einer beispielhaften Ausführungsform ein Anordnungssubstrat bereitgestellt, aufweisend: ein Substrat, das ein aktives Gebiet und ein Gate-Schaltkreis-Gebiet aufweist; eine Gate-Verbindungsleitung auf dem Substrat in dem Gate-Schaltkreis-Gebiet; eine Gate-Isolationsschicht auf der Gate-Verbindungsleitung; eine aktive Struktur (z.B. ein durch Strukturierung erhaltener aktiver Bereich bzw. ein strukturierter aktiver Bereich) auf der Gate-Isolationsschicht, wobei die aktive Struktur von der Gate-Verbindungsleitung durch einen Abstand getrennt ist; eine Source-Verbindungsleitung und eine Pixelstruktur, die aufeinander folgend auf der aktiven Struktur angeordnet sind (z.B. ist die Pixelstruktur auf der Source-Verbindungsleitung ausgebildet, welche wiederum auf der aktiven Struktur ausgebildet ist); eine Zwischenschichtisolationsschicht (anders ausgedrückt, Zwischenlagenisolationsschicht) und eine organische Struktur (z.B. eine organische isolierende Struktur), die aufeinander folgend auf der Gate-Isolationsschicht angeordnet sind (z.B. ist die organische Struktur auf der Zwischenschichtisolationsschicht ausgebildet, welche wiederum auf der Gate-Isolationsschicht ausgebildet ist), wobei die Zwischenschichtisolationsschicht und die organische Struktur von der Source-Verbindungsleitung durch einen Abstand getrennt sind; eine erste Passivierungsschicht auf der organischen Struktur, wobei die erste Passivierungsschicht und die Gate-Isolationsschicht ein erstes Kontaktloch aufweisen, durch das die Gate-Verbindungsleitung freigelegt ist, und wobei die erste Passivierungsschicht ein zweites Kontaktloch aufweist, durch das die Pixelstruktur freigelegt ist; und eine leitfähige Struktur auf der ersten Passivierungsschicht, wobei die leitfähige Struktur durch das erste Kontaktloch mit der Gate-Verbindungsleitung verbunden ist und durch das zweite Kontaktloch mit der Pixelstruktur verbunden ist.
  • In einem weiteren Aspekt wird gemäß (mindestens) einer Ausführungsform ein Verfahren zum Herstellen eines Anordnungssubstrats bereitgestellt, aufweisend: Bilden einer Gate-Verbindungsleitung auf einem Substrat in einem Gate-Schaltkreis-Gebiet; Bilden einer Gate-Isolationsschicht auf der Gate-Verbindungsleitung; Bilden einer aktiven Struktur auf der Gate-Isolationsschicht, wobei die aktive Struktur durch einen Abstand von der Gate-Verbindungsleitung getrennt ist; aufeinanderfolgendes Bilden einer Source-Verbindungsleitung und einer Pixelstruktur auf der aktiven Struktur; aufeinander folgendes Bilden einer Zwischenschichtisolationsschicht und einer organischen Struktur (z.B. einer organischen isolierenden Struktur) auf der Gate-Isolationsschicht, wobei die Zwischenschichtisolationsschicht und die organische Struktur durch einen Abstand von der Source-Verbindungsleitung getrennt sind; Bilden einer ersten Passivierungsschicht auf der organischen Struktur, wobei die Passivierungsschicht und die Gate-Isolationsschicht ein erstes Kontaktloch aufweisen, durch das die Gate-Verbindungsleitung freigelegt ist, und die erste Passivierungsschicht ein zweites Kontaktloch aufweist, durch das die Pixelstruktur freigelegt ist; und Bilden einer leitfähigen Struktur auf der ersten Passivierungsschicht, wobei die leitfähige Struktur durch das erste Kontaktloch mit der Gate-Verbindungsleitung verbunden ist und durch das zweite Kontaktloch mit der Pixelstruktur verbunden ist.
  • Es ist zu verstehen, dass sowohl die vorangegangene allgemeine Beschreibung als auch die nachfolgende ausführliche Beschreibung beispielhaft und erklärend sind und dazu gedacht sind, eine weitere Erläuterung der beanspruchten Ausführungsformen bereitzustellen.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein weitergehendes Verständnis der Erfindung zu ermöglichen, sind eingefügt in und stellen einen Teil dar dieser Beschreibung, veranschaulichen Implementierungen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien von Ausführungsformen der Erfindung zu erläutern.
    • 1 ist eine Ansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß der verwandten Technik zeigt.
    • 2 ist eine Ansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 3 ist eine Querschnittsansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einem nicht zur Erfindung gehörigen Vergleichsbeispiel zeigt.
    • 4 ist eine Querschnittsansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
    • 5 bis 5F sind Querschnittsansichten, die ein Verfahren zeigen zum Herstellen eines Anordnungssubstrats für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es wird ausführlich Bezug genommen auf Ausführungsformen der vorliegenden Erfindung, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. In der folgenden Beschreibung wird, falls festgestellt wird, dass eine ausführliche Beschreibung von wohlbekannten Funktionen oder Konfigurationen, die dieses Dokument betreffen, das Wesentliche einer Ausführungsform der Erfindung unnötigerweise zu verschleiern scheint, deren ausführliche Beschreibung weggelassen. Der Ablauf bzw. die zeitliche Abfolge der beschriebenen Prozessierungsschritte und/oder Vorgänge ist lediglich beispielhaft. Die Reihenfolge der Schritte und/oder Vorgänge ist nicht auf diejenige beschränkt, die hierin beschrieben ist, sondern kann verändert werden, wie in der Technik verstanden wird, mit Ausnahme derjenigen Schritte und/oder Vorgänge, die notwendigerweise in einer bestimmten Reihenfolge stattfinden. Gleiche Bezugszeichen bezeichnen durchgehend die gleichen Elemente. Die Namen der jeweiligen Elemente, die in den folgenden Erläuterungen verwendet werden, sind lediglich des bequemeren Schreibens dieser Anmeldung halber ausgewählt und können sich daher von jenen unterscheiden, die in tatsächlichen Produkten verwendet werden.
  • 2 ist eine Ansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • In 2 weist ein Anordnungssubstrat in einem zentralen Teilbereich (des Anordnungssubstrats) ein aktives Gebiet AA und in einem Randteilbereich (des Anordnungssubstrats) ein Gate-Schaltkreis-Gebiet GCA auf. Eine Mehrzahl von Gate-Leitungen GL1 bis GLn und eine Mehrzahl von Datenleitungen DL1 bis DLm sind in dem aktiven Gebiet AA ausgebildet, um ein Bild anzuzeigen (darzustellen), und ein Gate-Treiber ist in dem Gate-Schaltkreis-Gebiet GCA ausgebildet, um eine Mehrzahl von Gate-Signalen zu erzeugen. Die Mehrzahl von Gate-Leitungen GL1 bis GLn kreuzen die Mehrzahl von Datenleitungen DL1 bis DLm, so dass ein Pixelbereich definiert wird (bzw. eine Mehrzahl von Pixelbereichen, wobei jeder Pixelbereich durch jeweils eine Kreuzung definiert wird). Der in dem Anordnungssubstrat integrierte Gate-Treiber weist ein Schieberegister auf, und das Schieberegister weist eine Mehrzahl von Stufen ST1 bis STn auf, die kaskadenartig verbunden sind (anders ausgedrückt, kaskadiert sind; noch anders ausgedrückt, hintereinandergeschaltet sind). Obwohl nicht gezeigt, kann jede Stufe der Mehrzahl von Stufen ST1 bis STn eine Mehrzahl von Treiberdünnfilmtransistoren (TFTs) aufweisen, und die Pixelbereiche können eine Mehrzahl von Pixel-TFTs aufweisen. Die Mehrzahl von Treiber-TFTs und die Mehrzahl von Pixel-TFTs werden gleichzeitig gebildet. Die Mehrzahl von Stufen ST1 bis STn können zu der Mehrzahl von Gate-Leitungen GL1 bis GLn korrespondieren (z.B. kann jede Stufe einer jeweiligen Gate-Leitung zugeordnet sein).
  • Ein Ausgangsanschluss der (jeweils) aktuellen Stufe ist mit einem Eingangsanschluss der (jeweils) nächsten Stufe verbunden, so dass ein Ausgangssignal der aktuellen Stufe den Betrieb der nächsten Stufe starten (anders ausgedrückt, einleiten; noch anders ausgedrückt, auslösen) kann. Außerdem ist der Ausgangsanschluss jeder Stufe ST1 bis STn mit der (jeweiligen) Gate-Leitung GL1 bis GLn verbunden, um das Ausgangssignal zu dem aktiven Gebiet AA des Anordnungssubstrats zu liefern. Dementsprechend wird das Ausgangssignal jeder Stufe ST1 bis STn an der (entsprechenden) Gate-Leitung GL1 bis GLn und der (jeweiligen) nächsten Stufe bereitgestellt. Da die erste Stufe ST1 keine vorhergehende Stufe hat, wird ein Startpuls SP an der ersten Stufe ST1 bereitgestellt, um den Betrieb der ersten Stufe ST1 zu starten.
  • Durch eine erste Taktleitung CL1 und eine zweite Taktleitung CL2 über dem Gate-Treiber werden ein erster Takt (bzw. erstes Taktsignal) und ein zweiter Takt (bzw. zweites Taktsignal) mit einem Hochpegelpuls sequentiell an jeder Stufe bereitgestellt. Obwohl in der ersten Ausführungsform der erste Takt und der zweite Takt an jeder Stufe ST1 bis STn eingegeben werden, können gemäß einer anderen Ausführungsform drei oder mehr Takte (bzw. Taktsignale) an jeder Stufe ST1 bis STn eingegeben werden. Dementsprechend werden die Ausgangssignale von der Mehrzahl von Stufen ST1 bis STn sequentiell an die Mehrzahl von Gate-Leitungen GL1 bis GLn übertragen.
  • Da bei dem Anordnungssubstrat gemäß der ersten Ausführungsform die Mehrzahl von Taktleitungen CL1 und CL2 zum Übertragen der Mehrzahl von Taktsignalen über dem Gate-Treiber ausgebildet sind, ist ein Einfassungsgebiet (engl.: bezel area) eines Nichtanzeigebereichs verringert (anders ausgedrückt, kleiner; z.B. flächenmäßig kleiner) verglichen mit dem Anordnungssubstrat gemäß der verwandten Technik, bei dem die Mehrzahl von Taktleitungen außerhalb des Gate-Treibers ausgebildet sind. Als Folge davon wird ein LCD mit geringem Gewicht und dünnem Profil mit einem schlanken Design erzielt.
  • 3 ist eine Querschnittsansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einem nicht zur Erfindung gehörigen Vergleichsbeispiel zeigt.
  • In 3 weist ein Substrat 101 ein aktives Gebiet AA zum Anzeigen eines Bildes und ein Gate-Schaltkreis-Gebiet GCA zum Erzeugen einer Mehrzahl von Gate-Signalen auf. In dem aktiven Gebiet AA sind eine Gate-Elektrode 116a und eine mit der Gate-Elektrode 116a verbundene Gate-Leitung in jedem Pixelbereich des Substrats 101 ausgebildet und ist eine Gate-Isolationsschicht 120 auf der Gate-Elektrode 116a und der Gate-Leitung ausgebildet. Eine aktive Schicht 123a ist auf der Gate-Isolationsschicht 120 über der Gate-Elektrode 116a ausgebildet, und eine Source-Elektrode 125a und eine Drain-Elektrode 125b und eine mit der Source-Elektrode 125a verbundene Datenleitung sind auf der aktiven Schicht 123a ausgebildet. Die aktive Schicht 123a kann aus intrinsischem amorphen Silizium (a-Si:H) gebildet sein. Die Source-Elektrode 125a und die Drain-Elektrode 125b sind durch einen Abstand voneinander getrennt, so dass sie zu zwei Seiten (z.B. zwei entgegengesetzten Enden) der aktiven Schicht 123a korrespondieren. Die Gate-Elektrode 116a, die Gate-Isolationsschicht 120, die aktive Schicht 123a, die Source-Elektrode 125a und die Drain-Elektrode 125b bilden den Pixel-TFT. Eine Zwischenschichtisolationsschicht 130 ist in jedem Pixelbereich auf der Source-Elektrode 125a und der Drain-Elektrode 125b ausgebildet, und eine Pixelelektrode 145a ist auf der Zwischenschichtisolationsschicht 130 ausgebildet. Die Pixelelektrode 145a kann aus einem transparenten leitfähigen Material wie zum Beispiel Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) gebildet sein. Die Zwischenschichtisolationsschicht 130 weist ein Drain-Kontaktloch auf, durch das die Drain-Elektrode 125b freigelegt ist, und die Pixelelektrode 145a ist mit der Drain-Elektrode 125b durch das Drain-Kontaktloch verbunden. Eine erste Passivierungsschicht 150 ist auf der Pixelelektrode 145a ausgebildet.
  • In dem Gate-Schaltkreis-Gebiet GCA ist eine Gate-Verbindungsleitung 116b auf dem Substrat 101 ausgebildet und ist die Gate-Isolationsschicht 120 auf der Gate-Verbindungsleitung 116b ausgebildet. Die Gate-Verbindungsleitung 116b kann in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Gate-Elektrode 116a. Eine aktive Struktur 123b, eine Source-Verbindungsleitung 125c und eine Pixelstruktur 145b sind aufeinander folgend auf der Gate-Isolationsschicht 120 ausgebildet. Die aktive Struktur 123b ist durch einen Abstand von der Gate-Verbindungsleitung 116b getrennt (bzw. in einem Abstand zu dieser angeordnet). Die aktive Struktur 123b kann in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die aktive Schicht 123a. Die Source-Verbindungsleitung 125c kann in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Source-Elektrode 125a und die Drain-Elektrode 125b. Außerdem kann die Pixelstruktur 145b in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Pixelelektrode 145a. Die Source-Verbindungsleitung 125c und die Pixelstruktur 145b hüllen eine obere Oberfläche (z.B. Oberseite) und eine seitliche Oberfläche (z.B. eine oder mehrere Seitenwände) der aktiven Struktur 123b ein (z.B. bedecken sie diese vollständig).
  • Die Zwischenschichtisolationsschicht 130 ist auf der Gate-Isolationsschicht 120 ausgebildet, und eine organische isolierende Struktur 140 ist auf der Zwischenschichtisolationsschicht 130 ausgebildet. Außerdem ist die erste Passivierungsschicht 150 auf der organischen isolierenden Struktur 140 ausgebildet. Obwohl nicht gezeigt, kann ein Gate-Treiber, der ein Schieberegister aufweist, unter der organischen isolierenden Struktur 140 ausgebildet sein. Die Zwischenschichtisolationsschicht 130 und die organische isolierende Struktur 140 weisen eine Öffnung auf, durch die die Source-Verbindungsleitung 125c freigelegt ist, und die Pixelstruktur 145b ist durch die Öffnung direkt auf der Source-Verbindungsleitung 125c ausgebildet. Die organische isolierende Struktur 140 kann aus einem organischen isolierenden Material wie zum Beispiel Photoacryl oder Benzocyclobuten (BCB) gebildet sein. Die Zwischenschichtisolationsschicht 130 und die organische isolierende Struktur 140 sind durch einen Abstand von der Source-Verbindungsleitung 125b getrennt. Eine leitfähige Struktur 155 ist auf der ersten Passivierungsschicht 150 über der organischen isolierenden Struktur 140 ausgebildet, und eine zweite Passivierungsschicht 160 ist auf der leitfähigen Struktur 155 ausgebildet. Die leitfähige Struktur 155 kann aus einem metallischen Material (z.B. einem Metall) wie zum Beispiel Aluminium (Al) oder Kupfer (Cu) gebildet sein, um eine Signalverzögerung zu verhindern. Alternativ kann die leitfähige Struktur 155 aus einem transparenten leitfähigen Material wie zum Beispiel ITO oder IZO gebildet sein. Außerdem kann die leitfähige Struktur 155 aufgrund der organischen isolierenden Struktur 140 von dem Gate-Treiber elektrisch getrennt (z.B. isoliert) sein. Eine gemeinsame Schicht (engl.: common layer) 170 ist auf der zweiten Passivierungsschicht 160 ausgebildet. Die gemeinsame Schicht 170 kann als eine Überbrückungsleitung (engl.: jumping line) dienen zum Verbinden von leitfähigen Leitungen (z.B. Leiterbahnen) verschiedener Schichten (bzw. Ebenen) wie zum Beispiel der Gate-Verbindungsleitung 116b, der Pixelstruktur 145b und der leitfähigen Struktur 155.
  • Die Gate-Isolationsschicht 120, die erste Passivierungsschicht 150 und die zweite Passivierungsschicht 160 weisen ein erstes Kontaktloch CH1 auf, durch das die Gate-Verbindungsleitung 116b freigelegt ist. Außerdem weisen die erste Passivierungsschicht 150 und die zweite Passivierungsschicht 160 ein zweites Kontaktloch CH2 auf, durch das die Pixelstruktur 145b freigelegt ist, und die zweite Passivierungsschicht 160 weist ein drittes Kontaktloch CH3 auf, durch das die leitfähige Struktur 155 freigelegt ist. Die gemeinsame Schicht 170 ist durch das erste Kontaktloch CH1 mit der Gate-Verbindungsleitung 116b, durch das zweite Kontaktloch CH2 mit der Pixelstruktur 145b und durch das dritte Kontaktloch CH3 mit der leitfähigen Struktur 155 verbunden.
  • In dem Anordnungssubstrat gemäß dem Vergleichsbeispiel kann die leitfähige Struktur 155 als die Mehrzahl von Taktleitungen CL1 und CL2 (der 2) dienen und werden die Mehrzahl von Taktsignalen an die leitfähige Struktur 155 angelegt. Da die leitfähige Struktur 155 über dem Gate-Treiber ausgebildet ist, wird eine LCD-Vorrichtung mit einer schmalen Einfassung erhalten.
  • Da jedoch die gemeinsame Schicht 170 als oberste Schicht des Substrats 101 ohne eine Schutzschicht ausgebildet ist, kann Feuchtigkeit von außen in Kontaktteilbereiche zwischen der gemeinsamen Schicht 170 und der Gate-Verbindungsleitung 116b, zwischen der Pixelstruktur 145b und der Source-Verbindungsleitung 125c und zwischen der gemeinsamen Schicht 170 und der leitfähigen Struktur 155 eindringen. Zum Beispiel kann die Feuchtigkeit von außen in die Kontaktteilbereiche eindringen bei Bedingungen hoher Temperatur und hoher Luftfeuchtigkeit, wie zum Beispiel bei einer Temperatur von ungefähr 60°C und einer Luftfeuchtigkeit von ungefähr 90%. In Folge davon können sich die Kontaktteilbereiche durch die Feuchtigkeit verschlechtern (mit anderen Worten können die Kontaktteilbereiche negativ beeinflusst werden, z.B. in der Qualität herabgesetzt werden).
  • Ferner kann die leitfähige Struktur 155, wenn die LCD-Vorrichtung vom In-Zelle-Berührungstyp (engl.: in-cell touch type) ist, bei dem eine Mehrzahl von Berührungsabtastleitungen (engl.: touch scan lines) und eine Mehrzahl von Berührungserfassleitungen (engl.: touch sensing lines) auf dem Anordnungssubstrat ausgebildet sind, als die Mehrzahl von Berührungsabtastleitungen dienen und kann eine Mehrzahl von Berührungsabtastsignalen (engl.: touch scan signals) an die leitfähige Struktur 155 angelegt werden. Bei der In-Zelle-Berührungstyp-LCD-Vorrichtung kann die von außen eindringende Feuchtigkeit die Verschlechterung der Kontaktteilbereiche hervorrufen.
  • Um die oben genannten Probleme zu lösen, wird eine zweite Ausführungsform vorgeschlagen.
  • 4 ist eine Querschnittsansicht, die ein Anordnungssubstrat für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • In 4 weist ein Substrat 201 ein aktives Gebiet AA zum Anzeigen eines Bildes und ein Gate-Schaltkreis-Gebiet GCA zum Erzeugen einer Mehrzahl von Gate-Signalen auf. In dem aktiven Gebiet AA sind eine Gate-Elektrode 216a und eine mit der Gate-Elektrode 216a verbundene Gate-Leitung in jedem Pixelbereich auf dem Substrat 201 ausgebildet und ist eine Gate-Isolationsschicht 220 auf der Gate-Elektrode 216a und der Gate-Leitung ausgebildet. Eine aktive Schicht 223a ist auf der Gate-Isolationsschicht 220 über der Gate-Elektrode 216 ausgebildet, und eine Source-Elektrode 225a und eine Drain-Elektrode 225b und eine mit der Source-Elektrode 225a verbundene Datenleitung sind auf der aktiven Schicht 223a ausgebildet. Die aktive Schicht 223a kann aus intrinsischem amorphen Silizium (a-Si:H) gebildet sein. Die Source-Elektrode 225a und die Drain-Elektrode 225b sind durch einen Abstand voneinander getrennt, so dass sie zu zwei Seiten (z.B. zwei entgegengesetzten Enden) der aktiven Schicht 223a korrespondieren. Die Gate-Elektrode 216a, die Gate-Isolationsschicht 220, die aktive Schicht 223a, die Source-Elektrode 225a und die Drain-Elektrode 225b bilden den Pixel-TFT. Einer Zwischenschichtisolationsschicht 230 ist in jedem Pixelbereich auf der Source-Elektrode 225a und der Drain-Elektrode 225b ausgebildet, und eine Pixelelektrode 245a ist auf der Zwischenschicht-Isolationsschicht 230 ausgebildet. Die Pixelelektrode 245a kann aus einem transparenten leitfähigen Material wie zum Beispiel Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) gebildet sein. Die Zwischenschichtisolationsschicht 230 weist ein Drain-Kontaktloch auf, durch das die Drain-Elektrode 225b freigelegt ist, und die Pixelelektrode 245a ist durch das Drain-Kontaktloch mit der Drain-Elektrode 225b verbunden. Eine erste Passivierungsschicht 250 ist auf der Pixelelektrode 245a ausgebildet.
  • In dem Gate-Schaltkreis-Gebiet GCA ist eine Gate-Verbindungsleitung 216b auf dem Substrat 201 ausgebildet und ist die Gate-Isolationsschicht 220 auf der Gate-Verbindungsleitung 216b ausgebildet. Die Gate-Verbindungsleitung 216b kann aus bzw. in derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Gate-Elektrode 216a. Eine aktive Struktur 223b, eine Source-Verbindungsleitung 225c und eine Pixelstruktur 245b sind aufeinander folgend auf der Gate-Isolationsschicht 220 ausgebildet. Die aktive Struktur 223b ist von der Gate-Verbindungsleitung 216b durch einen Abstand getrennt. Die aktive Struktur 223b kann in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die aktive Schicht 223a. Die Source-Verbindungsleitung 225c kann in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Source-Elektrode 225a und die Drain-Elektrode 225b. Außerdem kann die Pixelstruktur 245b in bzw. aus derselben Schicht ausgebildet sein und dasselbe Material aufweisen (z.B. aus demselben Material bestehen) wie die Pixel-Elektrode 245a. Die Source-Verbindungsleitung 225c und die Pixelstruktur 245b hüllen eine obere Oberfläche (z.B. Oberseite) und eine seitliche Oberfläche (z.B. eine oder mehrere Seitenwände) der aktiven Struktur 223b ein (z.B. bedecken sie diese vollständig).
  • Die Zwischenschichtisolationsschicht 230 ist auf der Gate-Isolationsschicht 220 ausgebildet, und eine organische isolierende Struktur 240 ist auf der Zwischenschichtisolationsschicht 230 ausgebildet. Außerdem ist die erste Passivierungsschicht 250 auf der organischen isolierenden Struktur 240 ausgebildet. Obwohl nicht gezeigt, kann ein Gate-Treiber, der ein Schieberegister aufweist, unter der organischen isolierenden Struktur 240 ausgebildet sein. Die Zwischenschichtisolationsschicht 230 und die organische isolierende Struktur 240 weisen eine Öffnung auf, durch die die Source-Verbindungsleitung 225c freigelegt ist, und die Pixelstruktur 245b ist durch die Öffnung direkt auf der Source-Verbindungsleitung 225c ausgebildet. Die organische isolierende Struktur 240 kann aus einem organischen isolierenden Material wie zum Beispiel Photoacryl oder Benzocyclobuten (BCB) gebildet sein. Die Zwischenschichtisolationsschicht 230 und die organische isolierende Struktur 240 sind durch einen Abstand von der Source-Verbindungsleitung 225b getrennt. Eine leitfähige Struktur 255 ist auf der ersten Passivierungsschicht 250 über der organischen isolierenden Struktur 240 ausgebildet, und eine zweite Passivierungsschicht 260 ist auf der leitfähigen Struktur 255 ausgebildet. Die leitfähige Struktur 255 kann aus einem metallischen Material (z.B. einem Metall) wie zum Beispiel Aluminium (Al) oder Kupfer (Cu) gebildet sein, um eine Signalverzögerung zu verhindern. Alternativ kann die leitfähige Struktur 255 aus einem transparenten leitfähigen Material wie zum Beispiel ITO oder IZO gebildet sein. Außerdem kann die leitfähige Struktur 255 aufgrund der organischen isolierenden Struktur 240 von dem Gate-Treiber elektrisch getrennt (z.B. isoliert) sein.
  • Die Gate-Isolationsschicht 220 und die erste Passivierungsschicht 250 weisen ein erstes Kontaktloch CH1 auf, durch das die Gate-Verbindungsleitung 216b freigelegt ist, und die erste Passivierungsschicht 250 weist ein zweites Kontaktloch CH2 auf, durch das die Pixelstruktur 245b freigelegt ist. Die leitfähige Struktur 255 ist durch das erste Kontaktloch CH1 direkt mit der Gate-Verbindungsleitung 216b und durch das zweite Kontaktloch CH2 direkt mit der Pixelstruktur 245b verbunden.
  • In dem Anordnungssubstrat gemäß der zweiten Ausführungsform kann die leitfähige Struktur 255 als die Mehrzahl von Taktleitungen CL1 und CL2 (der 2) dienen und werden die Mehrzahl von Taktsignalen an die leitfähige Struktur 255 angelegt. Außerdem kann die leitfähige Struktur 255 als eine Überbrückungsleitung (engl.: jumping line) dienen zum Verbinden von leitfähigen Leitungen (z.B. Leiterbahnen) aus verschiedenen Schichten wie zum Beispiel der Gate-Verbindungsleitung 216b, der Pixelstruktur 245b und der leitfähigen Struktur 255. Da die leitfähige Struktur 255 über dem Gate-Treiber ausgebildet ist, wird eine LCD-Vorrichtung mit einer schmalen Einfassung erhalten.
  • Ferner kann, da die zweite Passivierungsschicht 260 auf der leitfähigen Struktur 255 ausgebildet ist, keine Feuchtigkeit von außen in Kontaktteilbereiche zwischen der leitfähigen Struktur 255 und der Gate-Verbindungsleitung 216b und zwischen der Pixelstruktur 245b und der Source-Verbindungsleitung 225c eindringen. Zum Beispiel kann selbst bei Bedingungen hoher Temperatur und hoher Luftfeuchtigkeit, wie zum Beispiel einer Temperatur von ungefähr 60°C und einer Luftfeuchtigkeit von ungefähr 90%, keine Feuchtigkeit von außen in die Kontaktteilbereiche eindringen. Als Folge davon wird verhindert, dass sich die Kontaktteilbereiche durch die Feuchtigkeit verschlechtern.
  • 5A bis 5F sind Querschnittsansichten, die ein Verfahren zum Herstellen eines Anordnungssubstrats für eine Gate-in-Panel-Typ-Flüssigkristallanzeigevorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen.
  • In 5A werden eine Gate-Elektrode 216a und eine mit der Gate-Elektrode 216a verbundene Gate-Leitung auf einem Substrat 201 in einem aktiven Gebiet AA gebildet und wird eine Gate-Verbindungsleitung 216b auf dem Substrat 201 in einem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines ersten metallischen Materials und Strukturierens des ersten metallischen Materials mittels eines photolithographischen Prozesses. Das erste metallische Material kann eines oder mehrere der folgenden Materialien aufweisen (z.B. daraus bestehen): Aluminium (Al), eine Aluminiumlegierung, Silber (Ag), eine Silberlegierung, Molybdän (Mo), eine Molybdänlegierung, Chrom (Cr), Titan (Ti), Tantal (Ta). Die Gate-Elektrode 216a, die Gate-Leitung und die Gate-Verbindungsleitung 216b können eine einschichtige Struktur oder eine mehrschichtige Struktur haben (mit anderen Worten können sie aus einer einzelnen Schicht oder aus mehreren Schichten bzw. einem Schichtstapel bestehen).
  • Als nächstes wird eine Gate-Isolationsschicht 220 auf der Gate-Elektrode 216a, der Gate-Leitung und der Gate-Verbindungsleitung 216b gebildet mittels Abscheidens eines ersten isolierenden Materials. Als nächstes wird eine aktive Schicht 223a auf der Gate-Isolationsschicht 220 in dem aktiven Gebiet AA gebildet und wird eine aktive Struktur 223b auf der Gate-Isolationsschicht 220 in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens von amorphem Silizium und Strukturierens des amorphen Siliziums mittels eines photolithographischen Prozesses. Die aktive Struktur 223b ist von der Gate-Verbindungsleitung 216b durch einen Abstand getrennt.
  • Als nächstes werden eine Source-Elektrode 225a und eine Drain-Elektrode 225b auf der aktiven Schicht 223a in dem aktiven Gebiet AA gebildet und wird eine Source-Verbindungsleitung 225c auf der Gate-Isolationsschicht in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines zweiten metallischen Materials und Strukturierens des zweiten metallischen Materials mittels eines photolithographischen Prozesses. Die Source-Verbindungsleitung 225c hüllt eine obere Oberfläche (z.B. Oberseite) und eine seitliche Oberfläche (z.B. eine oder mehrere Seitenwände) der aktiven Struktur 223b ein (z.B. bedeckt sie diese vollständig). Die Source-Elektrode 225a und die Drain-Elektrode 225b sind durch einen Abstand voneinander getrennt, so dass sie zu zwei Seiten (z.B. zwei entgegengesetzten Enden) der aktiven Schicht 223a korrespondieren. Das zweite metallische Material kann eines oder mehrere der folgenden Materialien aufweisen (z.B. daraus bestehen): Aluminium (Al), eine Aluminiumlegierung, Silber (Ag), eine Silberlegierung, Molybdän (Mo), eine Molybdänlegierung, Chrom (Cr), Titan (Ti), Tantal (Ta). Die Source-Elektrode 225a, die Drain-Elektrode 225b und die Source-Verbindungsleitung 225c können eine einschichtige Struktur oder eine mehrschichtige Struktur haben (mit anderen Worten können sie aus einer einzelnen Schicht oder aus mehreren Schichten bzw. einem Schichtstapel bestehen). Die Gate-Elektrode 216a, die Gate-Isolationsschicht 220, die aktive Schicht 223a, die Source-Elektrode 225a und die Drain-Elektrode 225b bilden einen Pixel-TFT.
  • In 5B wird eine Zwischenschichtisolationsschicht 230 auf dem TFT in dem aktiven Gebiet AA gebildet und werden die Zwischenschichtisolationsschicht 230 und eine organische isolierende Struktur 240 aufeinander folgend auf der Gate-Isolationsschicht 220 in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines anorganischen isolierenden Materials und eines organischen isolierenden Materials und Strukturierens des anorganischen isolierenden Materials und des organischen isolierenden Materials mittels eines photolithographischen Prozesses. Die Zwischenschichtisolationsschicht 230 und die organische isolierende Struktur 240 weisen ein Drain-Kontaktloch auf, durch das die Drain-Elektrode 225b in dem aktiven Gebiet AA freigelegt ist, und die Zwischenschichtisolationsschicht 230 und die organische isolierende Struktur 240 weisen eine Öffnung auf, durch die die Source-Verbindungsleitung 225c in dem Gate-Schaltkreis-Gebiet GCA freigelegt ist. Das anorganische isolierende Material kann Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) aufweisen (z.B. daraus bestehen), und das organische isolierende Material kann Photoacryl oder Benzocyclobuten (BCB) aufweisen (z.B. daraus bestehen).
  • In 5C wird, nachdem die organische isolierende Struktur 240 des aktiven Gebiets AA entfernt worden ist, eine Pixelelektrode 245a auf der Zwischenschichtisolationsschicht 230 in dem aktiven Gebiet AA gebildet und wird eine Pixelstruktur 245b auf der Source-Verbindungsleitung 225c gebildet mittels Abscheidens eines transparenten leitfähigen Materials und Strukturierens des transparenten leitfähigen Materials mittels eines photolithographischen Prozesses. Die Pixelelektrode 245a ist durch das Drain-Kontaktloch mit der Drain-Elektrode 225b verbunden, und die Pixelstruktur 245b hüllt eine obere Oberfläche (z.B. Oberseite) und eine seitliche Oberfläche (z.B. eine oder mehrere Seitenwände) der Source-Verbindungsleitung 225c ein (z.B. bedeckt sie diese vollständig). Die Pixelstruktur wird z.B. durch die Öffnung direkt auf der Source-Verbindungsleitung gebildet. Das transparente leitfähige Material kann ITO oder IZO aufweisen (z.B. daraus bestehen).
  • In 5D wird eine erste Passivierungsschicht 250 auf der Pixelelektrode 245a in dem aktiven Gebiet AA und auf der Pixelstruktur 245b in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines zweiten isolierenden Materials und Strukturierens des zweiten isolierenden Materials mittels eines photolithographischen Prozesses. Die Gate-Isolationsschicht 220 und die erste Passivierungsschicht 250 weisen ein erstes Kontaktloch CH1 auf, durch das die Gate-Verbindungsleitung 216b freigelegt ist, und die erste Passivierungsschicht 250 weist ein zweites Kontaktloch CH2 auf, durch das die Pixelstruktur 245b freigelegt ist. Das zweite isolierende Material kann ein anorganisches isolierendes Material wie zum Beispiel Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) oder ein organisches isolierendes Material wie zum Beispiel Photoacryl oder Benzocyclobuten (BCB) aufweisen (z.B. daraus bestehen).
  • In 5E wird eine leitfähige Struktur 255 auf der ersten Passivierungsschicht 250 in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines dritten metallischen Materials und Strukturierens des dritten metallischen Materials mittels eines photolithographischen Prozesses. Die leitfähige Struktur 255 ist durch das erste Kontaktloch CH1 direkt mit der Gate-Verbindungsleitung 216b und durch das zweite Kontaktloch CH2 direkt mit der Pixelstruktur 245b verbunden. Das dritte metallische Material kann ein metallisches Material (z.B. ein Metall) wie zum Beispiel Aluminium (Al) oder Kupfer (Cu) oder ein transparentes leitfähiges Material wie zum Beispiel ITO oder IZO aufweisen (z.B. daraus bestehen). Da die leitfähige Struktur 255, die als eine Taktleitung und eine Überbrückungsleitung (engl.: jumping line) dient, über dem Gate-Treiber ausgebildet ist bzw. wird, erhält man eine LCD-Vorrichtung mit einer schmalen Einfassung (engl.: bezel).
  • In 5F wird eine zweite Passivierungsschicht 260 auf der leitfähigen Struktur 255 in dem Gate-Schaltkreis-Gebiet GCA gebildet mittels Abscheidens eines dritten isolierenden Materials. Das dritte isolierende Material kann ein anorganisches isolierendes Material wie zum Beispiel Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) oder ein organisches isolierendes Material wie zum Beispiel Photoacryl oder Benzocyclobuten (BCB) aufweisen (z.B. daraus bestehen). Da die zweite Passivierungsschicht 260 auf der leitfähigen Struktur 255 ausgebildet ist bzw. wird, kann keine Feuchtigkeit von außen in Kontaktteilbereiche zwischen der leitfähigen Struktur 255 und der Gate-Verbindungsleitung 216b und zwischen der Pixelstruktur 245b und der Source-Verbindungsleitung 225c eindringen. Zum Beispiel kann selbst unter Bedingungen hoher Temperatur und hoher Luftfeuchtigkeit, wie zum Beispiel einer Temperatur von ungefähr 60°C und einer Luftfeuchtigkeit von ungefähr 90%, keine Feuchtigkeit in die Kontaktteilbereiche eindringen. Als Folge davon wird eine durch (von außen eindringende) Feuchtigkeit verursachte Verschlechterung der Kontaktteilbereiche verhindert.
  • Folglich wird durch ein Anordnungssubstrat (Array-Substrat) mit einem integrierten Gate-Treiber und einem Verfahren zum Herstellen des Anordnungssubstrats der vorliegenden Erfindung, da die leitfähige Struktur 255, die als eine Taktleitung und eine Überbrückungsleitung dient, über dem Gate-Treiber ausgebildet ist bzw. wird, eine Flüssigkristallanzeigevorrichtung mit einer schmalen Einfassung erhalten. Zusätzlich wird, da die leitfähige Struktur 255 direkt mit der Gate-Verbindungsleitung 216b und der Pixelstruktur 245b verbunden ist und die zweite Passivierungsschicht 260 auf der leitfähigen Struktur 255 ausgebildet ist bzw. wird, das Eindringen von Feuchtigkeit in die Kontakteilbereiche blockiert (unterbunden) und eine Verschlechterung durch die Feuchtigkeit verhindert.
  • Im vorangegangenen wurde eine Anzahl von Beispielen beschrieben. Nichtsdestotrotz wird verstanden werden, dass zahlreiche Modifikationen vorgenommen werden können. Zum Beispiel können geeignete Ergebnisse erzielt werden, falls die beschriebenen Techniken in einer anderen Reihenfolge ausgeführt werden und/oder falls Komponenten in einem/einer beschriebenen System, Architektur, Vorrichtung oder Schaltkreis auf eine andere Weise kombiniert werden und/oder ersetzt werden oder ergänzt werden durch andere Komponenten oder deren Äquivalente. Dementsprechend fallen (auch) andere Implementierungen in den Bereich der nachfolgenden Ansprüche.

Claims (13)

  1. Anordnungssubstrat, aufweisend: ein Substrat (201), das ein aktives Gebiet (AA) und ein Gate-Schaltkreis-Gebiet (GCA) aufweist; eine Gate-Verbindungsleitung (216b) auf dem Substrat (201) in dem Gate-Schaltkreis-Gebiet (GCA); eine Gate-Isolationsschicht (220) auf der Gate-Verbindungsleitung (216b); eine aktive Struktur (223b) auf der Gate-Isolationsschicht (220), wobei die aktive Struktur (223b) durch einen Abstand von der Gate-Verbindungsleitung (216b) getrennt ist; eine Source-Verbindungsleitung (225c) und eine Pixelstruktur (245b), die aufeinander folgend auf der aktiven Struktur (223b) angeordnet sind; eine Zwischenschichtisolationsschicht (230) und eine organische Struktur (240), die aufeinander folgend auf der Gate-Isolationsschicht (220) angeordnet sind, wobei die Zwischenschichtisolationsschicht (230) und die organische Struktur (240) durch einen Abstand von der Source-Verbindungsleitung (225c) getrennt sind; eine erste Passivierungsschicht (250) auf der organischen Struktur (240), wobei die erste Passivierungsschicht (250) und die Gate-Isolationsschicht (220) ein erstes Kontaktloch (CH1) aufweisen, durch das die Gate-Verbindungsleitung (216b) freigelegt ist, und die erste Passivierungsschicht (250) ein zweites Kontaktloch (CH2) aufweist, durch das die Pixelstruktur (245b) freigelegt ist; und eine leitfähige Struktur (255) auf der ersten Passivierungsschicht (250), wobei die leitfähige Struktur (255) durch das erste Kontaktloch (CH1) mit der Gate-Verbindungsleitung (216b) und durch das zweite Kontaktloch (CH2) mit der Pixelstruktur (245b) verbunden ist.
  2. Anordnungssubstrat gemäß Anspruch 1, ferner aufweisend eine zweite Passivierungsschicht (260) auf der leitfähigen Struktur (255).
  3. Anordnungssubstrat gemäß Anspruch 1 oder 2, wobei die leitfähige Struktur (255) ein metallisches Material oder ein transparentes leitfähiges Material aufweist.
  4. Anordnungssubstrat gemäß einem der Ansprüche 1 bis 3, wobei die Source-Verbindungsleitung (225c) und die Pixelstruktur (245b) eine obere Oberfläche und eine seitliche Oberfläche der aktiven Struktur (223b) umhüllen.
  5. Anordnungssubstrat gemäß einem der Ansprüche 1 bis 4, ferner aufweisend ein Schieberegister unter der organischen Struktur (240).
  6. Anordnungssubstrat gemäß Anspruch 5, wobei die leitfähige Struktur (255) ein Taktsignal überträgt.
  7. Anordnungssubstrat gemäß einem der Ansprüche 1 bis 6, ferner aufweisend: eine Gate-Elektrode (216a) und eine mit der Gate-Elektrode (216a) verbundene Gate-Leitung auf dem Substrat (201) in dem aktiven Gebiet (AA), wobei die Gate-Elektrode (216a) und die Gate-Leitung von der Gate-Isolationsschicht (220) bedeckt sind; eine aktive Schicht (223a) auf der Gate-Isolationsschicht (220) über der Gate-Elektrode (216a); eine Source-Elektrode (225a) und eine Drain-Elektrode (225b) auf der aktiven Schicht (223a), wobei die Source-Elektrode (225a) mit einer Datenleitung verbunden ist, die Source-Elektrode (225a) und die Drain-Elektrode (225b) von der Zwischenschichtisolationsschicht (230) bedeckt sind und die Zwischenschichtisolationsschicht (230) ein Drain-Kontaktloch aufweist, durch das die Drain-Elektrode (225b) freigelegt ist; und eine Pixelelektrode (245a) auf der Zwischenschichtisolationsschicht (230), wobei die Pixelelektrode (245a) durch das Drain-Kontaktloch mit der Drain-Elektrode (225b) verbunden ist und die Pixelelektrode (245a) von der ersten Passivierungsschicht (250) bedeckt ist.
  8. Anordnungssubstrat gemäß Anspruch 7, wobei die Gate-Verbindungsleitung (216b) in derselben Schicht ausgebildet ist und dasselbe Material aufweist wie die Gate-Elektrode (216a), wobei die aktive Struktur (223b) in derselben Schicht ausgebildet ist und dasselbe Material aufweist wie die aktive Schicht (223a), wobei die Source-Verbindungsleitung (225c) in derselben Schicht ausgebildet ist und dasselbe Material aufweist wie die Source-Elektrode (225a) und die Drain-Elektrode (225b), und wobei die Pixelstruktur (245b) in derselben Schicht ausgebildet ist und dasselbe Material aufweist wie die Pixelelektrode (245a).
  9. Verfahren zum Herstellen eines Anordnungssubstrats, aufweisend: Bilden einer Gate-Verbindungsleitung (216b) auf einem Substrat (201) in einem Gate-Schaltkreis-Gebiet (GCA); Bilden einer Gate-Isolationsschicht (220) auf der Gate-Verbindungsleitung (216b); Bilden einer aktiven Struktur (223b) auf der Gate-Isolationsschicht (220), wobei die aktive Struktur (223b) durch einen Abstand von der Gate-Verbindungsleitung (216b) getrennt ist; aufeinander folgendes Bilden einer Source-Verbindungsleitung (225c) und einer Pixelstruktur (245b) auf der aktiven Struktur (223b); aufeinander folgendes Bilden einer Zwischenschichtisolationsschicht (230) und einer organischen Struktur (240) auf der Gate-Isolationsschicht (220), wobei die Zwischenschichtisolationsschicht (230) und die organische Struktur (240) durch einen Abstand von der Source-Verbindungsleitung (225c) getrennt sind; Bilden einer ersten Passivierungsschicht (250) auf der organischen Struktur (240), wobei die erste Passivierungsschicht (250) und die Gate-Isolationsschicht (220) ein erstes Kontaktloch (CH1) aufweisen, durch das die Gate-Verbindungsleitung (216b) freigelegt ist, und die erste Passivierungsschicht (250) ein zweites Kontaktloch (CH2) aufweist, durch das die Pixelstruktur (245b) freigelegt ist; und Bilden einer leitfähigen Struktur (255) auf der ersten Passivierungsschicht (250), wobei die leitfähige Struktur (255) durch das erste Kontaktloch (CH1) mit der Gate-Verbindungsleitung (216b) verbunden ist und durch das zweite Kontaktloch (CH2) mit der Pixelstruktur (245b) verbunden ist.
  10. Verfahren gemäß Anspruch 9, ferner aufweisend das Bilden einer zweiten Passivierungsschicht (260) auf der leitfähigen Struktur (255).
  11. Verfahren gemäß Anspruch 9 oder 10, wobei die Source-Verbindungsleitung (225c) und die Pixelstruktur (245b) eine obere Oberfläche und eine seitliche Oberfläche der aktiven Struktur (223b) umhüllen.
  12. Verfahren gemäß einem der Ansprüche 9 bis 11, ferner aufweisend das Bilden eines Schieberegisters unter der organischen Struktur (240).
  13. Verfahren gemäß einem der Ansprüche 9 bis 12, ferner aufweisend: Bilden einer Gate-Elektrode (216a) und einer mit der Gate-Elektrode (216a) verbundenen Gate-Leitung auf dem Substrat (201) in einem aktiven Gebiet (AA), wobei die Gate-Elektrode (216a) und die Gate-Leitung von der Gate-Isolationsschicht (220) bedeckt sind; Bilden einer aktiven Schicht (223a) auf der Gate-Isolationsschicht (220) über der Gate-Elektrode (216a); Bilden einer Source-Elektrode (225a) und einer Drain-Elektrode (225b) auf der aktiven Schicht (223a), wobei die Source-Elektrode (225a) mit einer Datenleitung verbunden ist, die Source-Elektrode (225a) und die Drain-Elektrode (225b) von der Zwischenschichtisolationsschicht (230) bedeckt sind und die Zwischenschichtisolationsschicht (230) ein Drain-Kontaktloch aufweist, durch das die Drain-Elektrode (225b) freigelegt ist; und Bilden einer Pixelelektrode (245a) auf der Zwischenschichtisolationsschicht (230), wobei die Pixelelektrode (245a) durch das Drain-Kontaktloch mit der Drain-Elektrode (225b) verbunden ist und die Pixelelektrode (245a) von der ersten Passivierungsschicht (250) bedeckt ist.
DE102014119741.0A 2014-07-29 2014-12-31 Anordnungssubstrat mit integriertem gate-treiber und verfahren zu dessen herstellung Active DE102014119741B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140096727A KR20160014869A (ko) 2014-07-29 2014-07-29 게이트 드라이버 내장형 액정표시장치용 어레이 기판 및 그 제조 방법
KR10-2014-0096727 2014-07-29

Publications (2)

Publication Number Publication Date
DE102014119741A1 DE102014119741A1 (de) 2016-02-04
DE102014119741B4 true DE102014119741B4 (de) 2019-10-10

Family

ID=55079413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119741.0A Active DE102014119741B4 (de) 2014-07-29 2014-12-31 Anordnungssubstrat mit integriertem gate-treiber und verfahren zu dessen herstellung

Country Status (6)

Country Link
US (1) US9583511B2 (de)
KR (1) KR20160014869A (de)
CN (1) CN105319745B (de)
DE (1) DE102014119741B4 (de)
GB (1) GB2528730B (de)
TW (1) TWI516850B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11449214B2 (en) * 2016-08-25 2022-09-20 Parade Technologies, Ltd. 3D touch enabled gestures
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
CN109817143B (zh) * 2019-01-30 2022-05-03 武汉天马微电子有限公司 显示面板及显示装置
CN112684631A (zh) * 2019-10-18 2021-04-20 群创光电股份有限公司 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103848A (ko) 2007-05-25 2008-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20140183537A1 (en) 2012-12-27 2014-07-03 Lg Display Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
KR20140096727A (ko) 2013-01-29 2014-08-06 한국과학기술원 높이 조절 가능한 의자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101891590B1 (ko) * 2011-09-01 2018-08-27 삼성디스플레이 주식회사 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR102004397B1 (ko) * 2012-09-19 2019-07-29 삼성디스플레이 주식회사 표시 패널
KR101896377B1 (ko) * 2012-10-12 2018-09-07 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
CN103941497B (zh) * 2013-06-28 2018-09-07 上海中航光电子有限公司 一种薄膜晶体管阵列基板、制造方法以及液晶显示面板
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103848A (ko) 2007-05-25 2008-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20140183537A1 (en) 2012-12-27 2014-07-03 Lg Display Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
KR20140096727A (ko) 2013-01-29 2014-08-06 한국과학기술원 높이 조절 가능한 의자

Also Published As

Publication number Publication date
US20160035749A1 (en) 2016-02-04
DE102014119741A1 (de) 2016-02-04
TWI516850B (zh) 2016-01-11
US9583511B2 (en) 2017-02-28
KR20160014869A (ko) 2016-02-12
GB2528730B (en) 2017-03-22
CN105319745B (zh) 2018-08-07
GB2528730A (en) 2016-02-03
TW201604631A (zh) 2016-02-01
CN105319745A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102015217739B4 (de) TFT-Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016124935B4 (de) Flüssigkristallanzeige mit Berührungserfassfunktion
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102011088319B4 (de) Substrat für eine Flüssigkristallanzeigevorrichtung mit berührungsempfindlichem Sensor in den Zellen und Herstellungsverfahren für dasselbe
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102015121641B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102006026218B4 (de) Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese
DE102016102102A1 (de) Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben
DE102017125376A1 (de) Faltbare Anzeigevorrichtung
DE10228517A1 (de) Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE102006061869A1 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102004051624A1 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102014119741B4 (de) Anordnungssubstrat mit integriertem gate-treiber und verfahren zu dessen herstellung
DE102015208718A1 (de) Arraysubstrat und Verfahren zum Herstellen derselben, und Anzeigevorrichtung und Verfahren zum Ansteuern derselben
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE10331826A1 (de) Transflektives Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE102009052788A1 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102019118306A1 (de) Anzeigevorrichtung mit berührungssensor
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE102015215577A1 (de) Flüssigkristallanzeigefeld und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final