DE102014115815A1 - Schaltungsträger, verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer schaltungsanordung, verfahren zum betrieb einer schaltungsanordnung und verfahren zur herstellung eines halbleitermoduls - Google Patents
Schaltungsträger, verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer schaltungsanordung, verfahren zum betrieb einer schaltungsanordnung und verfahren zur herstellung eines halbleitermoduls Download PDFInfo
- Publication number
- DE102014115815A1 DE102014115815A1 DE102014115815.6A DE102014115815A DE102014115815A1 DE 102014115815 A1 DE102014115815 A1 DE 102014115815A1 DE 102014115815 A DE102014115815 A DE 102014115815A DE 102014115815 A1 DE102014115815 A1 DE 102014115815A1
- Authority
- DE
- Germany
- Prior art keywords
- section
- metallization
- layer
- dielectric
- dielectric coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000001465 metallisation Methods 0.000 claims abstract description 95
- 238000000576 coating method Methods 0.000 claims abstract description 89
- 239000011248 coating agent Substances 0.000 claims abstract description 88
- 238000009413 insulation Methods 0.000 claims abstract description 20
- 239000003989 dielectric material Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000004382 potting Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 10
- 230000001427 coherent effect Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 72
- 239000000758 substrate Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 239000002243 precursor Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000011156 metal matrix composite Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical class C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- -1 polyaryls Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
- H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Chemical & Material Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Ein Aspekt der Erfindung betrifft einen Schaltungsträger (2). Dieser weist einen dielektrischen Isolationsträger (20) auf, eine obere Metallisierungsschicht (21), die auf den dielektrischen Isolationsträger (20) aufgebracht ist, sowie eine dielektrische Beschichtung (3). Die obere Metallisierungsschicht (21) weist einen Metallisierungsabschnitt (25) auf, der eine dem Isolationsträger (20) zugewandte Unterseite (25b) besitzt, eine dem Isolationsträger (20) abgewandte Oberseite (25t), sowie eine ringförmig geschlossene Seitenfläche (25s), die den Metallisierungsabschnitt (25) seitlich begrenzt und die sich durchgehend zwischen der Oberseite (25t) und der Unterseite (25b) erstreckt. Die dielektrische Beschichtung (3) liegt auf der Seitenfläche (25s) und der Oberseite (25t) auf und erstreckt sich durchgehend von der Seitenfläche (25s) bis auf die Oberseite (25t).
Description
- Die vorliegende Erfindung betrifft einen Schaltungsträger, ein Verfahren zur Herstellung eines Schaltungsträgers, ein Verfahren zur Herstellung einer Schaltungsanordnung, sowie ein Verfahren zum Betrieb einer Schaltungsanordnung und ein Verfahren zur Herstellung eines Halbleitermoduls.
- Mit Hilfe von Schaltungsträgern werden häufig elektrische Schaltungsanordnungen realisiert, bei deren Betrieb die Schaltungsträger hohen elektrischen Spannungen ausgesetzt sind. Hierbei kann es zu unerwünschten Spannungsüberschlägen oder Teilentladungen kommen.
- Die Aufgabe der vorliegenden Erfindung besteht darin, einen Schaltungsträger und ein Verfahren zur Herstellung eines Schaltungsträgers bereitzustellen, der eine hohe Festigkeit gegenüber Spannungsüberschlägen und eine hohe Teilentladungsfestigkeit aufweist. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung einer Schaltungsanordnung bereitzustellen, die eine hohe Festigkeit gegenüber Spannungsüberschlägen und eine hohe Teilentladungsfestigkeit aufweist. Noch eine andere Aufgabe besteht darin, ein Verfahren zum Betrieb einer Schaltungsanordnung bereitzustellen, bei dem allenfalls geringfügige Teilentladungen auftreten.
- Diese Aufgaben werden durch einen Schaltungsträger gemäß Patentanspruch 1, durch ein Verfahren zur Herstellung eines Schaltungsträgers gemäß Patentanspruch 2, durch ein Verfahren zur Herstellung einer Schaltungsanordnung gemäß Patentanspruch 13 bzw. durch ein Verfahren zum Betrieb einer Schaltungsanordnung gemäß Patentanspruch 16 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Ein erster Aspekt betrifft einen Schaltungsträger. Dieser enthält einen dielektrischen Isolationsträger, sowie eine obere Metallisierungsschicht, die auf den dielektrischen Isolationsträger aufgebracht ist und die einen Metallisierungsabschnitt aufweist. Der Metallisierungsabschnitt besitzt eine dem Isolationsträger zugewandte Unterseite, eine dem Isolationsträger abgewandte Oberseite, sowie eine ringförmig geschlossene Seitenfläche, die den Metallisierungsabschnitt seitlich begrenzt und die sich durchgehend zwischen der Oberseite und der Unterseite erstreckt. Außerdem weist der Schaltungsträger eine dielektrische Beschichtung auf, die auf der Seitenfläche und der Oberseite aufliegt und die sich durchgehend von der Seitenfläche bis auf die Oberseite erstreckt.
- Ein zweiter Aspekt betrifft ein Verfahren zur Herstellung eines Schaltungsträgers. Hierzu wird ein dielektrischer Isolationsträger bereitgestellt, auf den eine obere Metallisierungsschicht aufgebracht ist, welche einen Metallisierungsabschnitt enthält. Der Metallisierungsabschnitt weist eine dem Isolationsträger zugewandte Unterseite auf, eine dem Isolationsträger abgewandte Oberseite, sowie eine ringförmig geschlossene Seitenfläche, die den Metallisierungsabschnitt seitlich begrenzt und die sich durchgehend zwischen der Oberseite und der Unterseite erstreckt. Weiterhin wird eine dielektrische Beschichtung erzeugt, die auf der Seitenfläche und der Oberseite aufliegt und die sich durchgehend von der Seitenfläche bis auf die Oberseite erstreckt.
- Gemäß einem dritten Aspekt lässt sich mit einem Schaltungsträger, der gemäß dem ersten Aspekt ausgebildet und/oder gemäß dem zweiten Aspekt hergestellt ist, eine Halbleiteranordnung erzeugen. Hierzu wird ein Halbleiterbauteil bereitgestellt, das eine erste Elektrode und eine zweite Elektrode aufweist. Der zusammenhängende Abschnitt wird mit dem Halbleiterbauteil bestückt, indem das Halbleiterbauteil an der zweiten Elektrode mittels einer Verbindungsschicht stoffschlüssig mit dem zusammenhängenden Abschnitt verbunden wird.
- Gemäß einem vierten Aspekt wird zum Betrieb einer gemäß dem dritten Aspekt hergestellten Schaltungsanordnung eine elektrische Spannung von wenigstens 10 V zwischen der ersten Elektrode und der zweiten Elektrode angelegt.
- Gemäß einem fünften Aspekt wird bei einem Verfahren zur Herstellung eines Halbleitermoduls eine Halbeiteranordnung mit einem Verfahren gemäß dem dritten Aspekt hergestellt. Außerdem wird ein Modulgehäuses bereitgestellt. Die Halbleiteranordnung wird mit dem Modulgehäuse verbunden. Nachfolgend wird eine dielektrische Vergussmasse, die optional eine kleinere Dielektrizitätskonstante und/oder eine kleinere Durchbruchfeldstärke aufweist als die dielektrische Beschichtung, so in das Modulgehäuse eingefüllt, dass die dielektrische Vergussmasse die dielektrische Beschichtung kontaktiert.
- Diese sowie weitere Aspekte der Erfindung werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
-
1 einen Querschnitt durch einen Schaltungsträger. -
2 eine Draufsicht auf den Schaltungsträger gemäß1 . -
3 einen Querschnitt durch den Schaltungsträger gemäß1 nach dem Aufbringen einer dielektrischen Beschichtung. -
4 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen Schaltungsträger gemäß3 . -
5 einen Querschnitt durch den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß3 . -
6 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß5 . -
7 einen Schritt während eines ersten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers. -
8 einen Schritt während eines zweiten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers. -
9 einen Schritt während eines dritten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers. -
10 bis12 verschiedene Schritte während noch eines vierten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers. -
13 einen Querschnitt einen mit einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger. -
14 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß13 . -
15 eine Draufsicht auf einen einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger, bei dem die dielektrische Beschichtung einen Steg aufweist, der einen zusammenhängenden Oberflächenabschnitt eines Metallisierungsabschnitts unterteilt. -
16 einen mit einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger bei angelegter Spannung. -
17 einen Querschnitt durch einen gemäß5 ausgebildeten Schaltungsträger, bei dem die dielektrische Beschichtung bis zum seitlichen Rand des Isolationsträgers reicht. -
18 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß17 . -
19 einen Querschnitt durch einen mit einer dielektrischen Beschichtung versehenen, bestückten Schaltungsträger, bei dem die dielektrische Beschichtung einen Steg aufweist, der auf einem Metallisierungsabschnitt aufliegt und auf diesem zwei Kontaktflächen des Metallisierungsabschnitts separiert. -
20 eine Draufsicht auf den Schaltungsträger gemäß19 . -
21 einen Querschnitt durch ein Halbleitermodul, in dem ein bestückter Schaltungsträger verbaut ist. - Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
-
1 zeigt einen Querschnitt durch einen Schaltungsträger2 , und2 eine Draufsicht. Die Schnittebene E1-E1 der Ansicht gemäß1 ist in2 dargestellt. Der Schaltungsträger2 weist einen dielektrischen Isolationsträger20 mit einer Oberseite20t auf, auf die eine obere Metallisierungsschicht21 aufgebracht ist, sowie eine optionale untere Metallisierungsschicht22 , die auf eine der Oberseite20t abgewandte Unterseite20b des dielektrischen Isolationsträgers20 aufgebracht ist. Sofern eine obere und eine untere Metallisierungsschicht21 ,22 vorhanden sind, können sich diese also auf einander entgegengesetzten Seiten des Isolationsträgers20 befinden. Die obere Metallisierungsschicht21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger20 kann dazu verwendet werden, die obere Metallisierungsschicht21 und die untere Metallisierungsschicht22 elektrisch voneinander zu isolieren. In jedem Fall weist die obere Metallisierungsschicht21 zumindest einen zusammenhängenden Metallisierungsabschnitt25 auf. Bei dem gezeigten Beispiel sind mehrere solcher Metallisierungsabschnitte25 vorhanden, die voneinander beabstandet sind. - Bei dem Schaltungsträger
2 kann es sich um ein Keramiksubstrat handeln, bei dem der Isolationsträger20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht21 und, soweit vorhanden, die untere Metallisierungsschicht22 eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) oder Siliziumnitrid (Si3N4) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einem der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Schaltungsträger2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht21 und, soweit vorhanden, die untere Metallisierungsschicht22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich. - Wie sich aus der Zusammenschau der
1 und2 ergibt, weist ein jeder zusammenhängende Metallisierungsabschnitt25 eine dem Isolationsträger20 zugewandte Unterseite25b auf, eine dem Isolationsträger20 abgewandte Oberseite25t , und eine ringförmig geschlossene Seitenfläche25s . Die ringförmig geschlossene Seitenfläche25s begrenzt den Metallisierungsabschnitt25 seitlich und sie erstreckt sich durchgehend zwischen der Oberseite25t und der Unterseite. Zwischen der Oberseite25t und der Seitenfläche25s ist eine ringförmig geschlossene Kante25k ausgebildet. - Um beim späteren Betrieb die Neigung zu Spannungsüberschlägen und Teilentladungen im Bereich der Kante
25k zu verringern, wird auf dem Metallisierungsabschnitt25 jeweils eine feste dielektrische Beschichtung3 erzeugt, die auf der Seitenfläche25s und der Oberseite25t aufliegt und die sich durchgehend von der Seitenfläche25s bis auf die Oberseite25t erstreckt, was unten in3 im Querschnitt sowie in4 in Draufsicht gezeigt ist. Anders ausgedrückt verläuft die dielektrische Beschichtung3 des Metallisierungsabschnitts25 um die Kante25k herum. In4 ist der Verlauf der durch die dielektrische Beschichtung3 verdeckten Kanten25k gestrichelt dargestellt. Optional kann die dielektrische Beschichtung3 die Kante25k eines Metallisierungsabschnitts25 über deren gesamte Länge umgreifen. Alternativ kann die Kante25k aber auch abschnittweise nicht von der dielektrischen Beschichtung3 bedeckt sein, beispielsweise in Abschnitten, in denen beim späteren Betrieb keine allzu hohen elektrischen Feldstärken und damit keine Spannungsüberschläge und Teilentladungen zu erwarten sind. Ebenfalls optional kann die dielektrische Beschichtung3 die Seitenfläche25s eines Metallisierungsabschnitts25 vollständig bedecken. - Wie
4 außerdem zu entnehmen ist, kann die Oberseite25t eines Metallisierungsabschnitts25 einen zusammenhängenden Abschnitt25m aufweisen, der von der Seitenfläche25s beabstandet ist und der nicht von der dielektrischen Beschichtung3 bedeckt ist. Optional kann ein zusammenhängender Abschnitt25m ringförmig von einem auf der Oberseite25t angeordneten Abschnitt25r der dielektrischen Beschichtung3 umschlossen sein. - Im Bereich eines zusammenhängenden Abschnitts
25m kann der betreffende Metallisierungsabschnitt25 frei liegen und jeweils mit einem oder mehreren elektronischen Bauteilen bestückt werden. Als Beispiel hierfür sind in3 zwei bereitgestellte elektronische Bauteile1 gezeigt, die mittels eines Verbindungsmittels4 jeweils im Bereich eines zusammenhängenden Abschnitts25m mit einem Metallisierungsabschnitt25 verbunden werden sollen. - Grundsätzlich können beliebige elektronische Bauteile
1 verwendet werden. Insbesondere kann ein solches elektronisches Bauteil1 ein beliebiges aktives oder passives Bauelement enthalten. Auch ist es möglich, dass in einem elektronischen Bauteil1 ein oder mehrere aktive elektronische Bauelemente und ein oder mehrere passive elektronische Bauelemente miteinander integriert sind. Jedes elektronische Bauteil1 weist eine erste Elektrode11 und mindestens eine zweite Elektrode12 auf. - Beispielsweise kann ein elektronisches Bauteil
1 als Halbleiterchip ausgebildet sein und einen Halbleiterkörper10 aufweisen. Bei den Elektroden11 und12 kann es sich dann jeweils um eine Chipmetallisierung handeln, die auf den Halbleiterkörper10 aufgebracht ist. - Ein optionales Bauteil
1 kann zum Beispiel eine Diode enthalten, oder einen steuerbaren Halbleiterschalter, der über einen Steuereingang (z. B. einen Gate- oder Basiseingang13 , wie er später in6 gezeigt ist) angesteuert werden kann, beispielsweise einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor). Bei der ersten Elektrode11 und der zweite Elektrode12 eines Bauteils1 kann es sich zum Beispiel um Anode bzw. Kathode, um Kathode bzw. Anode, um Source bzw. Drain, um Drain bzw. Source, um Emitter bzw. Kollektor oder um Kollektor bzw. Emitter des betreffenden Bauelements handeln. - Um ein elektrisches Bauteil
1 auf einem zusammenhängenden Abschnitt25m zu montieren, wird jeweils ein in3 schematisch dargestelltes Verbindungsmittel4' verwendet, das zwischen dem zusammenhängenden Abschnitt25m und dem darauf zu montierenden Bauteil1 angeordnet wird. Aus dem Verbindungsmittel4' entsteht während des Bestückens eine Verbindungsschicht4 , die das Bauteil1 fest und stoffschlüssig mit dem zusammenhängenden Abschnitt25m verbindet, was im Ergebnis in5 im Querschnitt und in6 in Draufsicht gezeigt ist. - Optional kann eine beliebige Elektrode des elektrischen Bauteils
1 , in dem gezeigten Beispiel ist dies die zweite Elektrode12 , durch die Verbindungsschicht4 elektrisch leitend mit einem Metallisierungsabschnitt25 verbunden sein. In diesem Fall ist die Verbindungsschicht4 elektrisch leitend und grenzt außerdem sowohl an die betreffende Elektrode (hier: die zweite Elektrode12 ) als auch an den zusammenhängenden Abschnitt25m des betreffenden Metallisierungsabschnitts25 an. - Sofern als Verbindungsmittel
4' ein Lot verwendet wird, kann die dielektrische Beschichtung3 auch als Lötstopp eingesetzt werden. Hierbei kann das Lot4' , wenn es während der Montage des elektrischen Bauteils1 auf dem zusammenhängenden Abschnitt25m aufgeschmolzen wird, im flüssigen Zustand und später auch im erstarrten Zustand bis an die dielektrische Beschichtung3 heranreichen. Entsprechend kann auch bei der fertigen Halbleiteranordnung eine als Lotschicht ausgebildete, feste Verbindungsschicht4 bis an die dielektrische Beschichtung3 heranreichen. - Wie der Draufsicht gemäß
6 zu entnehmen ist, kann ein Bauteil1 , das ein steuerbares Bauelement, beispielsweise einen steuerbaren Halbleiterschalter, enthält, eine Steuerelektrode13 aufweisen. Wie6 ebenfalls zu entnehmen ist, kann die obere Metallisierungsschicht21 eines Schaltungsträger2 auch Metallisierungen25 aufweisen, deren Kanten25k wie erläutert – vollständig oder abschnittweise – von der dielektrischen Beschichtung3 bedeckt sind, ohne dass die betreffende Metallisierung25 bzw. ein zusammenhängender Abschnitt25m dieser Metallisierung25 mit einem aktiven oder passiven elektronischen Bauteil bestückt ist. Eine solche Metallisierung25 kann beispielsweise als Leiterbahn verwendet werden, an die ein elektrischer Leiter durch Drahtbonden, Löten, Schweißen, Kleben oder Sintern angeschlossen ist. In diesem Zusammenhang wird ein elektrischer Leiter nicht als "elektrisches Bauelement" verstanden. - Nachfolgend wird anhand verschiedener Beispiele erläutert, wie ein Schaltungsträger
2 mit einer dielektrischen Beschichtung3 versehen werden kann, insbesondere mit einer dielektrischen Beschichtung3 , die die vorangehend erläuterten strukturellen Eigenschaften aufweist. In jedem Fall wird die dielektrische Beschichtung3 dadurch erzeugt, dass ein dielektrisches Material zumindest teilweise auf einen Metallisierungsabschnitt25 aufgebracht und dabei stoffschlüssig und fest mit diesem verbunden wird. - Eine Variante sieht vor, dass ein Vorprodukt
3'' der dielektrischen Beschichtung3 , beispielsweise eine Paste, unter Verwendung eine Schablone9 bzw. eines Siebes auf den Schaltungsträger2 aufgebracht wird. Die Schablone9 bzw. das Sieb ist so ausgestaltet, dass sie oberhalb der Kanten25k , die durch eine dielektrische Beschichtung3 geschützt werden soll, eine oder mehrere Öffnungen aufweist, so dass das durch die Öffnungen hindurch auf den Schaltungsträger2 aufgebrachte Vorprodukt3'' die Kante25k überdeckt. Demgegenüber können zusammenhängende Abschnitte25m , die später mit einem elektrischen Bauelement1 bestückt und/oder durch einen elektrischen Leiter kontaktiert werden sollen, durch die Schablone9 oder das Sieb abgedeckt werden, so dass auf den Abschnitten25m kein Auftrag des Vorproduktes3'' auf dem Schaltungsträger2 erfolgt. Das aufgetragene Vorprodukt3'' kann dann ausgehärtet werden und – zuvor oder danach – kann die Schablone9 oder das Sieb entfernt werden. Im Ergebnis bildet das Vorprodukt3'' nach dem Aushärten die dielektrische Beschichtung3 . - Durch die Verwendung einer Schablone
9 oder eines Siebs wird die dielektrische Beschichtung3 dadurch erzeugt, dass ein dielektrisches Material, also das Vorprodukt3'' , auf den Metallisierungsabschnitt25 aufgebracht und dabei stoffschlüssig mit diesem verbunden wird. Das Aufbringen kann dabei so erfolgen, dass der zusammenhängende Abschnitt25m während des Aufbringens des dielektrischen Materials nicht mit einem Material bedeckt ist, das identisch ist mit dem dielektrischen Material des Vorprodukts3'' . - Wie in
7 gezeigt ist, kann es sich bei dem Vorprodukt3'' um eine Paste handeln, die mittels eines Rakels40 über die Schablone9 bzw. das Sieb gezogen und dabei in die Öffnungen der Schablone9 bzw. des Siebs gepresst wird (Schablonen- bzw. Siebdruck). - Grundsätzlich kann ein Vorprodukt
3'' jedoch auch mit beliebigen anderen Verfahren aufgebracht werden, beispielsweise mittels physikalischer Gasphasenabscheidung (PVD = Physical Vapor Deposition), mittels chemischer Gasphasenabscheidung (CVD = Chemical Vapor Deposition), mittels Aufsprühen, durch Rotationsbeschichten ("spin coating" oder "spin-on"), oder mittels Tauchen. - Anstelle als Paste kann ein Vorprodukt
3'' auch als Flüssigkeit auf den Schaltungsträger2 aufgebracht oder aus der Gasphase auf diesem abgeschieden werden. Ebenso ist es möglich, als Vorprodukt3'' eine gestanzte Folie zu verwenden, die dann auf den Schaltungsträger2 aufgelegt und beispielsweise thermisch erweicht wird, so dass sie sich um die Kante25k herum an den Metallisierungsabschnitt25 anlegt und nach dem anschließenden Abkühlen verfestigt und dabei fest und stoffschlüssig mit dem Metallisierungsabschnitt25 verbindet. - Eine weitere Variante sieht vor, dass die dielektrische Beschichtung
3 dadurch erzeugt wird, dass zunächst ein dielektrisches Material als geschlossene Schicht3' auf den Metallisierungsabschnitt25 aufgebracht und dabei stoffschlüssig mit diesem verbunden wird. Der Metallisierungsabschnitt25 kann dabei vollständig von der geschlossenen Schicht3' überdeckt sein. Danach wird die geschlossene Schicht3' im Bereich des zusammenhängenden Abschnitts25m geöffnet, so dass der zusammenhängende Abschnitt25m frei liegt. Der dann frei liegende zusammenhängende Abschnitt25m kann optional mit einem oder mehreren elektrischen Bauteilen1 bestückt und/oder mittels eines elektrischen Leiters elektrisch angeschlossen werden. - Bei den Beispielen gemäß den
8 und9 ist die geschlossene Schicht3' als photosensitive Schicht ausgebildet und kann somit photolithographisch strukturiert werden. Das hierbei zur Belichtung verwendete Licht ist jeweils durch eine Vielzahl von Pfeilen schematisch dargestellt. - Bei dem Beispiel gemäß
8 ist die geschlossene Schicht3' als photopositive Schicht ausgebildet, bei der die nach dem Aufbringen auf den Schaltungsträger2 bereits verfestigte geschlossene Schicht3' selektiv belichtet und in den belichteten Bereichen mittels eines Entwicklers entfernt und damit geöffnet wird, während die unbelichteten Reste der geschlossenen Schicht3' auf dem Schaltungsträger2 zurückbleiben. Die unbelichteten Reste können dann die dielektrische Beschichtung3 bilden, oder die dielektrische Beschichtung3 wird aus den unbelichteten Resten hergestellt. Als geeignetes Material für eine photopositive Schicht eignen sich beispielsweise herkömmliche Photopositiv-Lacke, wie sie in der elektronischen Fertigungstechnik, beispielsweise bei der Herstellung von Leiterplatten oder Halbleiterbauelementen, eingesetzt werden. - Bei dem Beispiel gemäß
9 ist die geschlossene Schicht3' als photonegative Schicht ausgebildet, die nach dem Aufbringen auf den Schaltungsträger2 selektiv belichtet wird. Hierbei polymerisiert das Material der geschlossenen Schicht3' in den belichteten Bereichen und verbindet sich fest mit dem Schaltungsträger2 . Beim nachfolgenden Entwickeln werden die unbelichteten Reste der geschlossenen Schicht3' entfernt und die geschlossene Schicht3' dadurch geöffnet. Das polymerisierte Material kann dann die dielektrische Beschichtung3 bilden, oder die dielektrische Beschichtung3 wird aus dem polymerisierten Material hergestellt. Als geeignetes Material für eine photonegative Schicht eignen sich beispielsweise herkömmliche Photonegativ-Lacke, wie sie in der elektronischen Fertigungstechnik, beispielsweise bei der Herstellung von Leiterplatten oder Halbleiterbauelementen, eingesetzt werden. - Das selektive Belichten kann auf beliebige Weise erfolgen, zum Beispiel unter Verwendung einer geeignet strukturierten Maske
5 (8 ) oder6 (9 ). Da die geschlossene Schicht3' bei dem Beispiel gemäß8 photopositiv ist und ihre belichteten Teile später entfernt werden, ist die Maske5 oberhalb der späteren zusammenhängenden Abschnitte25m , also oberhalb der zu öffnenden Bereiche, ebenfalls geöffnet. Demgegenüber ist die Maske6 gemäß9 oberhalb der späteren zusammenhängenden Abschnitte25m , also oberhalb der zu öffnenden Bereiche, geschlossen, da die geschlossene Schicht3' bei dem Beispiel gemäß9 photonegativ ist und ihre unbelichteten Teile später entfernt werden. - Die Masken
5 bzw.6 können wie dargestellt vom Schaltungsträger2 und der geschlossenen Schicht3' beabstandet sein, alternativ aber auch auf dieser aufliegen oder mittels einer Optik projiziert werden. - Im Ergebnis liegt jeweils ein mit einer dielektrischen Beschichtung
3 versehener Schaltungsträger2 vor, wie er unter Bezugnahme auf die vorangehenden Figuren erläutert bzw. nachfolgend bestückt wurde. - Gemäß einem weiteren, anhand der
10 bis12 erläuterten Beispiel kann auf der geschlossenen Schicht3' auch eine strukturierte Ätzmaske8 erzeugt werden. Hierzu wird auf die dem Schaltungsträger2 abgewandte Seite der geschlossenen Schicht3' eine Photoresistschicht8' aufgebracht und, beispielsweise mittels einer strukturierten Maske7 , selektiv belichtet. Die Photoresistschicht8' kann – wie dargestellt – photopositiv sein, alternativ auch photonegativ. Als Materialien zur Herstellung der Photoresistschicht8' eignen sich wiederum die bereits genannten Photonegativ-Lacke oder Photopositiv-Lacke. - In jedem Fall ist die Maske
7 so strukturiert, dass die Photoresistschicht8' nach dem Belichten und dem nachfolgenden Entwickeln oberhalb der zu öffnenden Abschnitte der geschlossenen Schicht3' , also oberhalb der späteren zusammenhängenden Abschnitte25m , geöffnet ist.11 zeigt die Anordnung mit der geöffneten Photoresistschicht8' , die die Photomaske8 bildet. - Nun kann die geschlossenen Schicht
3' mittels eines Ätzprozesses, bei dem die geöffnete Photomaske8 als Ätzmaske verwendet wird, oberhalb der späteren zusammenhängenden Abschnitte25m geöffnet werden. Als Ätzverfahren eignen sich prinzipiell sowohl isotrope als auch anisotrope Ätzverfahren, und zwar Nassätzverfahren ebenso wie Trockenätzverfahren. Anders als bei isotropen Ätzverfahren lassen sich mit anisotropen Ätzverfahren Unterätzungen im Randbereich der Ätzmaske weitgehend vermeiden. - Optional kann das verwendete Ätzmittel
30 so gewählt werden, dass die Ätzung der geschlossenen Schicht3' selektiv gegenüber der oberen Metallisierungsschicht21 und optional auch selektiv gegenüber der unteren Metallisierungsschicht22 erfolgt. Dies ist der Fall, wenn das Ätzmittel30 zwar die geschlossene Schicht3' angreift, aber nicht oder zumindest nicht wesentlich die obere Metallisierungsschicht21 und (soweit vorhanden) die untere Metallisierungsschicht22 . Falls die Ätzung nicht selektiv erfolgt und eine untere Metallisierungsschicht22 vorhanden ist, kann es sinnvoll sein, diese mit einer Schutzbeschichtung zu versehen und so vor einer Beschädigung durch das Ätzmittel30 zu schützen. - Während die dielektrische Beschichtung
3 bei den bisherigen Beispielen als zusammenhängende strukturierte Schicht ausgebildet war, zeigt13 im Querschnitt und14 in Draufsicht, dass eine dielektrische Beschichtung3 auch zwei oder mehr voneinander beabstandete Abschnitte aufweisen kann.13 zeigt einen Schnitt durch die in14 dargestellte Schnittebene E2-E2. Wie insbesondere in14 gut zu erkennen ist, sind die einzelnen Abschnitte der der dielektrischen Beschichtung3 jeweils als geschlossener Ring ausgebildet, der eine ringförmig geschlossene Kante25k genau eines der Metallisierungsabschnitte25 vollständig überdeckt, sowie optional auch die Seitenfläche25s des betreffenden Metallisierungsabschnitts25 . - Abweichend von den gezeigten Ausführungsbeispielen kann sich die dielektrische Beschichtung
3 auch bis zum seitlichen Rand des Isolationsträgers20 bzw. dessen Oberseite20t erstrecken. - Wie vorangehend gezeigt wurde, kann ein Metallisierungsabschnitt
25 während des Aufbringens der dielektrischen Beschichtung3 auf den Schaltungsträger2 vollständig unbestückt sein, insbesondere nicht mit einem elektronischen Bauteil bestückt sein. Optional kann er aber nach dem Erzeugen der dielektrischen Beschichtung3 in seinem zusammenhängenden Abschnitt25m mit einem oder mehreren elektrischen Bauteilen1 wie erläutert bestückt werden. - Unabhängig vom Verfahren ihrer Herstellung kann die fertiggestellte dielektrische Beschichtung
3 grundsätzlich aus einem beliebigen dielektrischen Material bestehen oder ein beliebiges dielektrisches Material aufweisen (soweit das betreffende Herstellungsverfahren nicht bestimmte Materialien ausschließt). Das dielektrische Material kann organisch oder anorganisch sein. Geeignete organische dielektrische Materialien sind beispielsweise Polyimide, Epoxide, Pyrylene, Benzocyclobutene (BCBs), aromatische Polyether, Polyaryle, Fluorpolymere, etc. Geeignete anorganische dielektrische Materialien sind beispielsweise Keramiken, Nicht-Keramiken, amorphes Siliziumdioxid, amorpher Kohlenstoff (DLC = Diamond-Like Carbon), etc. Ebenso kann das dielektrische Material ein Hybrid mit eine organischen und einem anorganischen Material sein, beispielsweis ein Silikon, z.B. ein Spin-on Silikon. - Gemäß einer weiteren, in
15 dargestellten Option kann eine Abschnitt31 einer dielektrische Beschichtung3 auch dazu genutzt werden, einen zusammenhängenden Abschnitt25m einer Oberseite25t eines Metallisierungsabschnitts25 in Teilabschnitte zu unterteilen, beispielsweise um zu verhindern, dass ein Lot, das zur Montage eines elektrischen Bauteils1 in auf einem der Teilabschnitte verwendet wird, in den anderen Teilabschnitt verläuft. Dies kann beispielsweise sinnvoll sein, wenn in einem späteren Verfahrensschritt ein elektrisch leitendes Verbindungselement15 , beispielsweise ein Bonddraht, an dem anderen Teilabschnitt angeschlossen, beispielsweise drahtgebondet, werden soll. Alternativ oder zusätzlich kann ein solcher Abschnitt31 auch dazu genutzt werden, bei der Montage eine elektrischen Bauteils auf einem der Teilabschnitte (z. B. durch Löten) ein Verdrehen oder ein zu starkes Verdrehen gegenüber dem Schaltungsträger2 zu verhindern. - Wie weiterhin
16 , die einen Schnitt durch die Schnittebene E3-E3 gemäß15 zeigt, zu entnehmen ist, kann beim Betrieb einer Schaltungsanordnung, die einen mit einer dielektrischen Beschichtung versehenen Schaltungsträger2 aufweist, beispielsweise zwischen zwei Metallisierungsabschnitten25 der oberen Metallisierungsschicht21 , insbesondere auch zwischen zwei benachbarten Metallisierungsabschnitten25 der oberen Metallisierungsschicht21 , eine elektrische Spannung U1 angelegt werden. Entsprechend kann, sofern eine untere Metallisierungsschicht22 vorhanden ist, eine elektrische Spannung U3 zwischen einem Metallisierungsabschnitt25 und der unteren Metallisierungsschicht22 angelegt werden. Hierbei kann die untere Metallisierungsschicht22 optional auf Massepotential liegen. Außerdem kann, sofern der Schaltungsträger2 wie erläutert mit einem aktiven oder passiven Bauteil1 bestückt ist, zwischen der ersten Elektrode11 und der zweiten Elektrode12 des elektrischen Bauteils1 eine elektrische Spannung U2 angelegt werden. Sofern das elektrische Bauteil1 auf einem Metallisierungsabschnitt25 montiert und mit diesem an seiner zweiten Elektrode12 elektrisch leitend verbunden ist, liegt die elektrische Spannung U2, beispielsweise wenigstens 10 V oder wenigstens 300 V oder gar wenigstens 3 kV, auch zwischen der ersten Elektrode11 und dem betreffenden Metallisierungsabschnitt25 an. Die Spannungen U1 und U3 können prinzipiell beliebig gewählt werden. Sie können, unabhängig voneinander, beispielsweise wenigstens 300 V oder gar wenigstens 3 kV betragen. - Wie weiterhin in
17 anhand einer modifizierten Ausgestaltung der Anordnung gemäß5 gezeigt ist, kann sich die dielektrische Beschichtung3 auch bis zum seitlichen Rand des Isolationsträgers20 erstrecken, d.h. bis zum seitlichen Rand der der oberen Metallisierungsschicht21 zugewandten Seite des Isolationsträgers20 .18 zeigt eine Draufsicht auf den bestückten Schaltungsträger2 gemäß17 . Ebenfalls in18 dargestellt ist die Schnittebene E4-E4 der Schnittansicht gemäß17 . - Gemäß einer in
19 veranschaulichten optionalen Ausgestaltung kann eine dielektrische Beschichtung3 auch einen Steg25w aufweisen, der einen ersten und einen zweiten jeweils zusammenhängenden Abschnitt25m der Oberseite25t desselben Metallisierungsabschnitts25 voneinander separiert. Ein derartiger Steg kann, wie eine dielektrische Beschichtung3 generell, als Lötstopp verwendet werden, indem er das Ausfließen von flüssigem Lot4 , das sich auf dem ersten und/oder dem zweiten jeweils zusammenhängenden Abschnitt25m der Oberseite25t desselben Metallisierungsabschnitts25 befindet, verhindert. Demgemäß kann das Lot4 im flüssigen Zustand, aber auch nach seiner Erstarrung, bis an den Steg25w heran reichen. - Ein beliebiger, mit einer dielektrischen Beschichtung
3 versehener Schaltungsträger2 , der optional mit einem oder mehreren elektronischen Bauelementen, insbesondere auch Halbleiterbauelementen, bestückt sein kann, insbesondere also auch jede der hierin beschriebenen Halbleiteranordnungen, kann zur Herstellung eines Halbleitermoduls100 verwendet werden, das ein ein- oder mehrteiliges Modulgehäuse6 aufweist, sowie elektrische Außenanschlüsse72 .21 zeigt noch ein Beispiel für ein derartiges Halbleitermodul100 . Das oder die elektronischen Bauelemente werden dabei im Innenraum des Modulgehäuses6 angeordnet. - Zur Herstellung des Halbleitermoduls
100 wird der mit der dielektrischen Beschichtung3 versehene und mit zumindest einem Halbleiterbauelement1 bestückte Schaltungsträger2 fest mit dem Gehäuse6 verbunden. - Bei dem vorliegenden Beispiel ist der Schaltungsträger
2 hierzu an seiner unteren Metallisierungsschicht22 mittels einer flächigen Verbindungsschicht5 stoffschlüssig mit einer Bodenplatte8 verbunden. Hierbei grenzt die Verbindungsschicht5 sowohl an den Schaltungsträger2 (hier: an dessen untere Metallisierungsschicht22 ) als auch an die Bodenplatte8 an. Bei der Verbindungsschicht5 kann es sich zum Beispiel um eine gesinterte Schicht, um eine Lotschicht oder um eine Klebeschicht handeln, wobei letztere elektrisch isolierend oder elektrisch leitend sein kann. Bei der Bodenplatte8 kann es sich beispielsweise um eine Metallplatte aus oder mit einem thermisch gut leitenden Material wie beispielsweise Kupfer oder Aluminium handeln. Ebenso kann die Bodenplatte8 aus einem Metallmatrixkompositmaterial (MMC = metal matrix composite) bestehen. Außerdem kann die Bodenplatte8 optional eine dünne, beispielsweise galvanisch erzeugte Oberflächenbeschichtung (z. B. aus Nickel) aufweisen, um die Oxidation zu verhindern und die Lötbarkeit zu verbessern. Die feste Verbindung zwischen dem bestückten Schaltungsträger2 und dem Gehäuse6 erfolgt mittelbar über die Bodenplatte8 , beispielsweise indem die Bodenplatte8 mit den Seitenwänden6s des Gehäuses6 verschraubt und/oder verklebt wird. Das Verbinden kann so erfolgen, dass die Seitenwände6s des Gehäuses6 zusammen mit der Bodenplatte8 eine dichte Wanne bilden. Die dem Schaltungsträger2 abgewandte Seite der Bodenplatte8 bildet dann die frei liegende Unterseite100b des Halbleitermoduls100 . - Gemäß einer alternativen Ausgestaltung sind eine Bodenplatte
8 und damit einhergehend die Verbindungsschicht5 auch entbehrlich. In diesem Fall kann der mit der dielektrischen Beschichtung3 versehene und mit zumindest einem Halbleiterbauelement1 bestückte Schaltungsträger2 auch direkt fest mit den Seitenwänden6s dem Gehäuses6 verbunden werden, beispielsweise durch Verkleben mittels eines Klebstoffs. Hierbei grenzt der Klebstoff sowohl an die Seitenwände6s als auch an den Schaltungsträger2 an. Das Verbinden kann so erfolgen, dass die Seitenwände6s zusammen mit dem Schaltungsträger2 eine dichte Wanne bilden. Die dem Isolationsträger20 abgewandte Seite der unteren Metallisierungsschicht22 bildet dann die frei liegende Unterseite100b des Halbleitermoduls100 . - Unabhängig davon, ob das Halbleitermodul
100 eine Bodenplatte8 und eine Verbindungsschicht5 aufweist oder nicht, kann es an seiner Unterseite100b mit einem Kühlkörper in thermischen Kontakt gebracht werden. Zwischen die Unterseite100b und den Kühlkörper kann optional noch ein Wärmeübergangsmaterial (TIM = Thermal Interface Material), z.B. eine Wärmleitpaste oder eine Wärmeleitfolie, eingebracht werden, die sowohl die Unterseite100b des Halbleitermoduls100 als auch den Kühlkörper kontaktiert. - Das Halbleitermodul
100 weist weiterhin elektrische Außenanschlüsse72 auf, die an einer der Unterseite100b des Halbleitermoduls100 abgewandten Oberseite100t angeordnet sein können. Die Außenanschlüsse72 können beispielsweise Bestandteile eines elektrischen Anschlussleiters7 sein, der wie dargestellt in das Gehäuse6 eingespritzt ist, oder der nach der Herstellung des Gehäuses6 in dieses eingesetzt wird, wozu das Gehäuse6 entsprechende Führungen aufweisen kann. Die in das Gehäuse6 eingespritzten oder in dieses eingesetzten Anschlussleiter7 können dann an im Inneren des Gehäuses6 frei liegenden Abschnitten71 durch beliebige Verbindungstechniken (z. B. Drahtbonden, Löten, Schweißen, elektrisch leitendes Kleben) und an beliebigen Stellen elektrisch leitend mit der auf dem Schaltungsträger2 realisierten Schaltung verbunden werden. Bei dem Halbleitermodul100 gemäß21 werden lediglich beispielhaft Bonddrähte verwendet. Die frei liegenden Abschnitte71 müssen nicht wie dargestellt auf dem Gehäuse6 aufliegen, sondern sie könnten sich beispielsweise auch bis über einen Metallisierungsabschnitt25 erstrecken und dort direkt mit diesem verschweißt, verlötet oder elektrisch leitend verklebt sein. - Ein Anschlussleiter
7 muss jedoch nicht zwingend zuerst in das Gehäuse6 eingespritzt oder in dieses eingesetzt und danach elektrisch leitend mit der Schaltung verbunden werden. So besteht auch die Möglichkeit, einen Anschlussleiter7 an einem frei liegenden Abschnitt71 mit dem mit der Beschichtung3 versehenen Schaltungsträger2 und/oder einem darauf verbauten elektrischen Bauelement1 elektrisch leitend und mechanisch zu verbinden und den Verbund dann mit dem Gehäuse6 zu verkleben, so dass der frei liegende Abschnitt71 Inneren des Gehäuses6 angeordnet ist. Diese Variante lässt sich sowohl bei Halbleitermodulen100 mit als auch bei solchen ohne Bodenplatte8 und Verbindungsschicht5 realisieren. Die elektrisch leitende und mechanische Verbindung zwischen dem Anschlussleiter7 und dem mit der Beschichtung3 versehenen Schaltungsträger2 und/oder einem darauf verbauten elektrischen Bauelement1 kann beispielsweise dadurch erfolgen, dass der Anschlussleiter7 an dem frei liegenden Abschnitt71 mit dem Schaltungsträger2 und/oder einem darauf verbauten elektrischen Bauelement1 verlötet, verschweißt oder elektrisch leitend verklebt wird, oder in eine Hülse eingesteckt wird, die mit dem Schaltungsträger2 und/oder einem darauf verbauten elektrischen Bauelement1 verlötet, verschweißt oder elektrisch leitend verklebt ist, Freie Enden72 des Anschlussleiters7 können dann durch einen Deckel6c des Gehäuses6 hindurchgeführt werden, so dass sie an der durch den Deckel6c gebildeten Oberseite100t des Halbleitermoduls100 frei liegen und als Außenanschlüsse72 des Halbleitermoduls100 genutzt werden können. - Der Deckel
6c des Gehäuses6 kann entweder einstückig mit dessen Seitenwänden6s ausgebildet sein, oder aber getrennt von diesen und erst nach dem Verbinden des bestückten Schaltungsträgers2 mit den Seitenwänden6s , sei es direkt oder mittelbar über eine Bodenplatte8 und eine Verbindungsschicht5 , mit den Seitenwänden6s verbunden werden. - Um das Halbleitermodul
100 noch weitergehend elektrisch zu isolieren, kann in den Innenraum des Modulgehäuses6 eine dielektrische Vergussmasse9 eingefüllt werden. Die durch die Seitenwände6s und die Bodenplatte8 oder die durch die Seitenwände6s und den Schaltungsträger2 gebildete dichte Wanne verhindert dabei ein Auslaufen der Vergussmasse9 zumindest während des Einfüllvorgangs. Die Vergussmasse9 kann nach dem Einfüllen zumindest bis zum Erreichen eines nicht mehr fließfähigen Zustandes ausgehärtet werden, oder aber sie kann nur soweit vernetzt werden, dass sie ein Gel bildet, das auch bei dem fertiggestellten Halbleitermodul100 , insbesondere auch während des elektrischen Betriebs, noch als Gel vorliegt. - Das Einfüllen der Vergussmasse
9 in die Wanne kann bei abgenommenem Deckel6c erfolgen, sofern dieser als von den Seitenwänden6s getrenntes Element vorliegt. Alternativ besteht auch die Möglichkeit, die Vergussmasse9 durch eine im Deckel6c ausgebildete Einfüllöffnung in die Wanne einzufüllen. Der Deckel6c kann dabei einstückig mit den Seitenwänden6s ausgebildet sein oder alternativ als von den Seitenwänden6s separates Element vorliegen. Soweit das Einfüllen durch eine Einfüllöffnung erfolgt, kann diese optional nach dem Einfüllen verschlossen werden. - Die eingefüllte Vergussmasse
9 dient dazu, elektrische Überschläge und Kriechströme im Inneren des Gehäuses6 zu vermeiden bzw. zu verringern. Die Vergussmasse9 reicht bis an den Schaltungsträger2 heran, insbesondere bis an dessen dielektrische Beschichtung3 . Die dielektrische Beschichtung3 kann optional eine Durchbruchfeldstärke aufweisen, die größer ist als die Durchbruchfeldstärke der Vergussmasse9 . Hierdurch bewirkt die dielektrische Beschichtung3 eine Verbesserung der Isolierung des Schaltungsträgers2 im Vergleich zu einem herkömmlichen Halbleitermodul ohne Beschichtung3 . Alternativ oder zusätzlich kann die dielektrische Beschichtung3 eine Dielektrizitätskonstante besitzen, die größer ist als die Durchbruchfeldstärke der Vergussmasse9 . Beispielsweise kann die dielektrische Beschichtung3 eine relative Dielektrizitätskonstante εr von wenigstens2 aufweisen.
Claims (20)
- Schaltungsträger, der Folgendes aufweist: einen dielektrischen Isolationsträger (
20 ); eine obere Metallisierungsschicht (21 ), die auf den dielektrischen Isolationsträger (20 ) aufgebracht ist und die einen Metallisierungsabschnitt (25 ) aufweist, wobei der Metallisierungsabschnitt (25 ) eine dem Isolationsträger (20 ) zugewandte Unterseite (25b ) besitzt, eine dem Isolationsträger (20 ) abgewandte Oberseite (25t ), sowie eine ringförmig geschlossene Seitenfläche (25s ), die den Metallisierungsabschnitt (25 ) seitlich begrenzt und die sich durchgehend zwischen der Oberseite (25t ) und der Unterseite (25b ) erstreckt; eine dielektrische Beschichtung (3 ), die auf der Seitenfläche (25s ) und der Oberseite (25t ) aufliegt und die sich durchgehend von der Seitenfläche (25s ) bis auf die Oberseite (25t ) erstreckt. - Verfahren zur Herstellung eines Schaltungsträgers mit den Schritten: Bereitstellen eines dielektrischen Isolationsträgers (
20 ), auf den eine obere Metallisierungsschicht (21 ) aufgebracht ist, die einen Metallisierungsabschnitt (25 ) aufweist, wobei der Metallisierungsabschnitt (25 ) eine dem Isolationsträger (20 ) zugewandte Unterseite (25b ) aufweist, eine dem Isolationsträger (20 ) abgewandte Oberseite (25t ), sowie eine ringförmig geschlossene Seitenfläche (25s ), die den Metallisierungsabschnitt (25 ) seitlich begrenzt und die sich durchgehend zwischen der Oberseite (25t ) und der Unterseite (25b ) erstreckt; und Erzeugen einer dielektrischen Beschichtung (3 ), die auf der Seitenfläche (25s ) und der Oberseite (25t ) aufliegt und die sich durchgehend von der Seitenfläche (25s ) bis auf die Oberseite (25t ) erstreckt. - Verfahren nach Anspruch 2, bei dem der Metallisierungsabschnitt (
25 ) eine zwischen der Oberseite (25t ) und der Seitenfläche (25s ) ausgebildete, ringförmig geschlossene Kante (25k ) aufweist, wobei die dielektrische Beschichtung (3 ) die Kante (25k ) über ihre gesamte Länge umgreift. - Verfahren nach Anspruch 2 oder 3, bei dem die dielektrische Beschichtung (
3 ) die Seitenfläche (25s ) vollständig bedeckt. - Verfahren nach einem der Ansprüche 2 bis 4, bei dem die dielektrische Beschichtung (
3 ) einen ununterbrochenen Abschnitt aufweist, der auf dem Isolationsträger (20 ), der Seitenfläche (2s ) und der Oberseite (25t ) jeweils unmittelbar aufliegt. - Verfahren nach einem der Ansprüche 2 bis 5, bei dem der Isolationsträger (
20 ) als Keramikschicht ausgebildet ist. - Verfahren nach einem der Ansprüche 2 bis 6, bei dem die dielektrische Beschichtung (
3 ) unmittelbar an den Metallisierungsabschnitt (25 ) angrenzt und stoffschlüssig mit diesem verbunden ist; und/oder unmittelbar an den Isolationsträger (20 ) angrenzt und stoffschlüssig mit diesem verbunden ist. - Verfahren nach einem der Ansprüche 2 bis 7, bei dem der Metallisierungsabschnitt (
25 ) während des Erzeugens der dielektrischen Beschichtung (3 ) nicht mit einem elektronischen Bauteil bestückt ist. - Verfahren nach einem der Ansprüche 2 bis 8, bei dem die Oberseite (
25t ) einen ersten zusammenhängenden Abschnitt (25m ) aufweist, der von der Seitenfläche (25s ) beabstandet ist und der nicht von der dielektrischen Beschichtung (3 ) bedeckt ist. - Verfahren nach Anspruch 9, bei dem die Oberseite (
25t ) einen zweiten zusammenhängenden Abschnitt (25m ) aufweist, der von dem ersten zusammenhängenden Abschnitt (25m ) beabstandet ist, und der durch einen in der dielektrischen Beschichtung (3 ) ausgebildeten Steg (25w ), der unmittelbar auf der Oberseite (25t ) aufliegt, von dem ersten zusammenhängenden Abschnitt (25m ) separiert wird. - Verfahren nach Anspruch 9 oder 10, bei dem die dielektrische Beschichtung (
3 ) dadurch erzeugt wird, dass ein dielektrisches Material zumindest auf den Metallisierungsabschnitt (25 ) aufgebracht und dabei stoffschlüssig mit diesem verbunden wird, wobei der zusammenhängende Abschnitt (25m ) beim Aufbringen des dielektrischen Materials nicht mit einem Material bedeckt wird, das identisch ist mit dem dielektrischen Material. - Verfahren nach Anspruch 11, bei dem das Aufbringen des dielektrischen Materials unter Verwendung einer strukturierten Maske (
9 ) erfolgt, die verhindert, dass das dielektrische Material auf den zusammenhängenden Abschnitt (25m ) aufgebracht wird. - Verfahren nach Anspruch 9, bei dem die dielektrische Beschichtung (
3 ) dadurch erzeugt wird, dass ein dielektrisches Material als geschlossene Schicht (3' ) auf den Metallisierungsabschnitt (25 ) aufgebracht und dabei stoffschlüssig mit diesem verbunden wird; und die geschlossene Schicht (3' ) geöffnet wird, so dass der zusammenhängende Abschnitt (25m ) frei liegt. - Verfahren nach Anspruch 13, bei dem das Öffnen der geschlossenen Schicht (
3' ) durch Photostrukturierung erfolgt, indem die geschlossene Schicht (3' ) als photopositive oder photonegative lichtempflindliche Schicht ausgebildet ist, die selektiv belichtet und danach im Bereich des zusammenhängenden Abschnitts (25m ) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3' ) die dielektrische Beschichtung (3 ) gebildet wird; oder auf der geschlossenen Schicht (3' ) eine strukturierte Maske (8 ) erzeugt und die geschlossenen Schicht (3' ) unter Verwendung der strukturierten Maske (8 ) derart strukturiert wird, dass sie im Bereich des zusammenhängenden Abschnitts (25m ) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3' ) die dielektrische Beschichtung (3 ) gebildet wird. - Verfahren zum Herstellen einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Halbleiterbauteils (
1 ), das eine erste Elektrode (11 ) und eine zweite Elektrode (12 ) aufweist; Bereitstellen eines Schaltungsträgers (2 ) gemäß Anspruch 1 oder Herstellen eines Schaltungsträgers (2 ) gemäß einem der Ansprüche 2 bis 14; Bestücken des zusammenhängenden Abschnitts (25m ) mit dem Halbleiterbauteil (1 ), indem das Halbleiterbauteil (1 ) an der zweiten Elektrode (12 ) mittels einer Verbindungsschicht (4 ) stoffschlüssig mit dem zusammenhängenden Abschnitt (25m ) verbunden wird. - Verfahren nach Anspruch 15, bei dem die Verbindungsschicht (
4 ) aus einem Lot hergestellt wird. - Verfahren nach Anspruch 16, bei dem das Lot während des Bestückens aufgeschmolzen wird; und die dielektrische Beschichtung (
3 ) als Lötstoppmaske für das aufgeschmolzene Lot verwendet wird. - Verfahren zum Betrieb einer Schaltungsanordnung mit den Schritten: Herstellen einer Schaltungsanordnung gemäß einem Verfahren nach einem der Ansprüche 15 bis 17; Anlegen einer ersten elektrischen Spannung (U1) von wenigstens 300 V oder von wenigstens 3 kV zwischen dem Metallisierungsabschnitt (
25 ) und einem weiteren Metallisierungsabschnitt (25 ) der ersten Metallisierungsschicht (21 ); und/oder Anlegen einer zweiten elektrischen Spannung (U2) von wenigstens 10 V oder von wenigstens 300 V oder von wenigstens 3 kV zwischen der ersten Elektrode (11 ) und der zweiten Elektrode (12 ). - Verfahren nach Anspruch 18, bei dem der Schaltungsträger (
2 ) eine untere Metallisierungsschicht (22 ) aufweist, die auf der der oberen Metallisierungsschicht (21 ) abgewandten Seite des Isolationsträgers (20 ) angeordnet ist; und eine dritte elektrische Spannung (U3) von wenigstens 300 V oder von wenigstens 3 kV zwischen dem Metallisierungsabschnitt (25 ) und der unteren Metallisierungsschicht (21 ) angelegt wird. - Verfahren zur Herstellung eines Halbleitermoduls (
100 ) mit den Schritten: Herstellen einer Halbeiteranordnung mit einem Verfahren gemäß einem der Ansprüche 15 bis 17; Bereitstellen eines Modulgehäuses (6 ); Verbinden der Halbleiteranordnung mit dem Modulgehäuse (6 ); und nachfolgend Einfüllen einer dielektrischen Vergussmasse (9 ), die eine kleinere Dielektrizitätskonstante und/oder eine geringere Durchbruchfeldstärke aufweist als die dielektrische Beschichtung (3 ), in das Modulgehäuse (6 ), so dass die dielektrische Vergussmasse (9 ) die dielektrische Beschichtung (3 ) kontaktiert.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014115815.6A DE102014115815B4 (de) | 2014-10-30 | 2014-10-30 | Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls |
CN201510708276.XA CN105575936B (zh) | 2014-10-30 | 2015-10-27 | 制造电路载体方法及制造和运行半导体装置的方法 |
US14/925,394 US9651979B2 (en) | 2014-10-30 | 2015-10-28 | Circuit carrier, method for producing a circuit carrier, method for producing a circuit arrangement, method for operating a circuit arrangement and method for producing a semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014115815.6A DE102014115815B4 (de) | 2014-10-30 | 2014-10-30 | Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014115815A1 true DE102014115815A1 (de) | 2016-05-04 |
DE102014115815B4 DE102014115815B4 (de) | 2022-11-17 |
Family
ID=55753476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014115815.6A Active DE102014115815B4 (de) | 2014-10-30 | 2014-10-30 | Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls |
Country Status (3)
Country | Link |
---|---|
US (1) | US9651979B2 (de) |
CN (1) | CN105575936B (de) |
DE (1) | DE102014115815B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110832957A (zh) * | 2017-06-28 | 2020-02-21 | 罗伯特·博世有限公司 | 电子模块和用于制造电子模块的方法 |
DE102020115990B3 (de) | 2020-06-17 | 2021-10-07 | Infineon Technologies Ag | Verfahren zum herstellen eines substrates |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI580084B (zh) * | 2015-12-31 | 2017-04-21 | 綠點高新科技股份有限公司 | 發光組件及其製作方法 |
EP3246941A1 (de) * | 2016-05-18 | 2017-11-22 | Siemens Aktiengesellschaft | Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe |
DE102017121015A1 (de) * | 2017-09-12 | 2019-03-14 | Rogers Germany Gmbh | Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements |
DE102019214998A1 (de) * | 2019-09-30 | 2021-04-01 | Rolls-Royce Deutschland Ltd & Co Kg | Organischer Schaltungsträger und dessen Anwendung bei Stromrichtern und in Fahrzeugen |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0921565A2 (de) * | 1997-12-08 | 1999-06-09 | Kabushiki Kaisha Toshiba | Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben |
DE10130517A1 (de) * | 2001-06-25 | 2003-01-09 | Eupec Gmbh & Co Kg | Hochspannungsmodul und Verfahren zu dessen Herstellung |
US20050150683A1 (en) * | 2004-01-12 | 2005-07-14 | Farnworth Warren M. | Methods of fabricating substrates and substrate precursor structures resulting therefrom |
US20070243404A1 (en) * | 2006-04-14 | 2007-10-18 | Gigno Technology Co., Ltd. | Glass circuit board and manufacturing method thereof |
EP2302676A1 (de) * | 2009-09-29 | 2011-03-30 | ABB Technology AG | Hochleistungshalbleiterbauelement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400047B1 (ko) * | 2001-11-19 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 본딩패드 구조 및 그 형성방법 |
US7507661B2 (en) * | 2004-08-11 | 2009-03-24 | Spansion Llc | Method of forming narrowly spaced flash memory contact openings and lithography masks |
KR100704919B1 (ko) * | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
TWI290349B (en) * | 2005-12-30 | 2007-11-21 | Advanced Semiconductor Eng | Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same |
KR101551898B1 (ko) * | 2007-10-05 | 2015-09-09 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판, 반도체 장치 및 이들의 제조 방법 |
US20120094418A1 (en) * | 2010-10-18 | 2012-04-19 | Triquint Semiconductor, Inc. | Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices |
TWI455268B (zh) * | 2011-03-22 | 2014-10-01 | Nan Ya Printed Circuit Board | 封裝載板及其製造方法 |
DE102014107299B4 (de) * | 2014-05-23 | 2019-03-28 | Infineon Technologies Ag | Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls |
US10571631B2 (en) * | 2015-01-05 | 2020-02-25 | The Research Foundation For The State University Of New York | Integrated photonics including waveguiding material |
-
2014
- 2014-10-30 DE DE102014115815.6A patent/DE102014115815B4/de active Active
-
2015
- 2015-10-27 CN CN201510708276.XA patent/CN105575936B/zh active Active
- 2015-10-28 US US14/925,394 patent/US9651979B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0921565A2 (de) * | 1997-12-08 | 1999-06-09 | Kabushiki Kaisha Toshiba | Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben |
DE10130517A1 (de) * | 2001-06-25 | 2003-01-09 | Eupec Gmbh & Co Kg | Hochspannungsmodul und Verfahren zu dessen Herstellung |
US20050150683A1 (en) * | 2004-01-12 | 2005-07-14 | Farnworth Warren M. | Methods of fabricating substrates and substrate precursor structures resulting therefrom |
US20070243404A1 (en) * | 2006-04-14 | 2007-10-18 | Gigno Technology Co., Ltd. | Glass circuit board and manufacturing method thereof |
EP2302676A1 (de) * | 2009-09-29 | 2011-03-30 | ABB Technology AG | Hochleistungshalbleiterbauelement |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110832957A (zh) * | 2017-06-28 | 2020-02-21 | 罗伯特·博世有限公司 | 电子模块和用于制造电子模块的方法 |
CN110832957B (zh) * | 2017-06-28 | 2023-02-03 | 罗伯特·博世有限公司 | 电子模块和用于制造电子模块的方法 |
DE102020115990B3 (de) | 2020-06-17 | 2021-10-07 | Infineon Technologies Ag | Verfahren zum herstellen eines substrates |
US11715647B2 (en) | 2020-06-17 | 2023-08-01 | Infineon Technologies Ag | Method for producing a substrate |
Also Published As
Publication number | Publication date |
---|---|
CN105575936B (zh) | 2018-04-20 |
DE102014115815B4 (de) | 2022-11-17 |
CN105575936A (zh) | 2016-05-11 |
US20160132069A1 (en) | 2016-05-12 |
US9651979B2 (en) | 2017-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014115815B4 (de) | Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102013219833B4 (de) | Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte | |
EP3942603B1 (de) | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises | |
DE10335153B4 (de) | Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat | |
DE102018207955B4 (de) | Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102017213873B4 (de) | Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren | |
DE102008008141A1 (de) | Leistungshalbleitermodul und Verfahren zu seiner Herstellung | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102016104844B4 (de) | Verfahren zur Herstellung eines Chipverbunds | |
DE102014116662B4 (de) | Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls | |
DE102014115909B4 (de) | Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle | |
DE102012206758B3 (de) | Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement | |
DE102013219959B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE102014113519A1 (de) | Elektronisches Bauteil, Anordnung und Verfahren | |
DE102013217801B4 (de) | Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung | |
DE102013217802B4 (de) | Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung | |
DE102013200526A1 (de) | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls | |
DE102021125094A1 (de) | Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal | |
EP3300105B1 (de) | Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls | |
DE102011078806B4 (de) | Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung | |
DE102017203030A1 (de) | Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen | |
DE102012213555B4 (de) | Verfahren zur Herstellung eines Leistungshalbleitermoduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023150000 Ipc: H01L0023140000 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |