DE102014113636A1 - On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen - Google Patents

On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen Download PDF

Info

Publication number
DE102014113636A1
DE102014113636A1 DE102014113636.5A DE102014113636A DE102014113636A1 DE 102014113636 A1 DE102014113636 A1 DE 102014113636A1 DE 102014113636 A DE102014113636 A DE 102014113636A DE 102014113636 A1 DE102014113636 A1 DE 102014113636A1
Authority
DE
Germany
Prior art keywords
transistor
substrate
voltage
ground terminal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014113636.5A
Other languages
English (en)
Other versions
DE102014113636B4 (de
Inventor
Luca Petruzzi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014113636A1 publication Critical patent/DE102014113636A1/de
Application granted granted Critical
Publication of DE102014113636B4 publication Critical patent/DE102014113636B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterbauelement wird offenbart. In einer Ausführungsform umfasst ein Halbleiterbauelement einen Halbleiterchip mit einem Substrat, eine Erdungsklemme, die dafür ausgelegt ist, mit einem Bezugspotential versehen zu werden, und eine elektrisch mit dem Substrat gekoppelte Versorgungsklemme, die dafür ausgelegt ist, mit einem Laststrom bereitgestellt zu werden, und dafür ausgelegt ist, mit einer Versorgungsspannung zwischen Substrat und Erdungsklemme bereitgestellt zu werden. Das Halbleiterbauelement umfasst ferner eine Überspannungsschutzschaltung, die auf dem Halbleiterchip angeordnet ist und zwischen Versorgungsklemme und Erdungsklemme gekoppelt ist, wobei die Überspannungsschutzschaltung einen ersten Transistor mit einem Laststrompfad aufweist, der zwischen Versorgungsklemme und internen Erdungsknoten gekoppelt ist, und einen zweiten Transistor mit einem Laststrompfad aufweist, der zwischen internen Erdungsknoten und Erdungsklemme gekoppelt ist.

Description

  • Die vorliegende Beschreibung bezieht sich auf Schaltungen, die einen Verpolungsschutz für Halbleiterschalter bereitstellen, insbesondere für ein Halbleiterbauelement mit einer Mehrzahl von High-Side-MOS-Schaltern, die in ein n-dotiertes Substrat integriert sein können.
  • Eine Mehrkanal-Schaltvorrichtung umfasst üblicherweise einen Leistungshalbleiterschalter (üblicherweise einen MOSFET) je Ausgangskanal, wobei an jeden Ausgangskanal eine elektrische Last angeschlossen ist. Somit kann jede elektrische Last unter Verwendung des jeweiligen Halbleiterschalters ein- und ausgeschaltet werden. Ein Einschalt-Widerstand von 100 mΩ und ein Nennlaststrom von 1 A können beispielsweise zu einem Leistungsverlust von 100 mW bei jedem aktiven Ausgangskanal des Leistungshalbleiterschalters führen. Jeder Leistungshalbleiterschalter hat üblicherweise eine Rückstromdiode, die parallel zum Laststrompfad des Halbleiterschalters gekoppelt ist (z. B. zum Drain-Source-Pfad im Falle eines MOSFET). Im Normalbetrieb mit positiven Versorgungsspannungen von bis zu 60 V ist diese Rückstromdiode in Sperrrichtung vorgespannt und befindet sich im Sperrzustand. Wenn jedoch eine negative Versorgungsspannung angelegt wird, wird die Rückstromdiode in Durchlassrichtung vorgespannt und der Laststrom kann von der Erde durch die Last und die Rückstromdiode zum negativen Versorgungpotential geleitet werden. Unter Annahme einer Diodenvorwärtsspannung von mindestens 0,7 V liegt der sich daraus ergebende Leistungsverlust in der Rückstromdiode (und somit in der Schaltvorrichtung) bei 700 mW je Ausgangskanal, also mindestens sieben Mal höher als im Normalbetrieb. Eine derartige Situation kann für die Schaltvorrichtung gefährlich sein, was eine geeignete Verpolungsschutzschaltung erforderlich macht. Der Strom zwischen der Versorgungsklemme und der Erdungsklemme des Halbleiterbauelements sollte im Falle von Verpolung allgemein auf einige Milliampere begrenzt sein (d.h. negative Versorgungsspannungen von –16 V oder mehr). Überspannung (z. B. positive Versorgungsspannungen von über 60 V oder negative Versorgungsspannungen von unter –16 V) können jedoch aufgrund elektrostatischer Entladung (Electrostatic Discharge; ESD) oder Ähnlichem an den Versorgungsklemmen einer Schaltvorrichtung auftreten. In diesen Fällen sollte ein niederohmiger Strompfad bereitgestellt werden, um die Energie abzuleiten und damit die Spannungen innerhalb der festgelegten Grenzen zu halten. Bekannte Schaltungen, die Verpolungsschutz und ESD-Schutz für intelligente Halbleiterschalter bereitstellen, sind vergleichsweise komplex und erfordern erheblichen Platz auf dem Chip. Ziel der vorliegenden Erfindung ist es, einen intelligenten Halbleiterschalter bereitzustellen, der einen wirksamen Verpolungsschutz umfasst (was die Schaltungskomplexität und den Platzbedarf auf dem Chip betrifft). Dieses Ziel ist mit einem Halbleiterbauelement nach Anspruch 1 erreicht. Verschiedene Ausführungsformen und Weiterentwicklungen sind von den Unteransprüchen abgedeckt.
  • Hier wird ein Halbleiterbauelement offenbart. Das Halbleiterbauelement umfasst einen Halbleiterchip mit einem Substrat. Gemäß einem Beispiel der Erfindung weist das Halbleiterbauelement eine Erdungsklemme auf, die mit einem Bezugspotential zu versehen ist, und eine elektrisch mit dem Substrat gekoppelte Versorgungsklemme, die einen Laststrom an das Substrat bereitstellt und eine Versorgungsspannung zwischen Substrat und Erdungsklemme anlegt. Das Halbleiterbauelement umfasst ferner eine Überspannungsschutzschaltung, die in den Halbleiterchip integriert und zwischen die Versorgungsklemme und die Erdungsklemme gekoppelt ist. Die Überspannungsschutzschaltung umfasst einen ersten Transistor mit einem Laststrompfad, der zwischen die Versorgungsklemme und einen internen Erdungsknoten gekoppelt ist, und einen zweiten Transistor mit einem Laststrompfad, der zwischen den internen Erdungsknoten und die Erdungsklemme gekoppelt ist. Der zweite Transistor ist funktional eingeschaltet, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme positiv ist. Der erste Transistor ist funktional eingeschaltet, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist. Der erste Transistor ist funktional ausgeschaltet, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme positiv ist, aber unterhalb einer vorgegebenen Höchstspannung liegt. Der zweite Transistor ist funktional ausgeschaltet, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist, aber oberhalb einer vorgegebenen Mindestspannung liegt. Der erste Transistor ist jedoch so ausgelegt, dass er eingeschaltet wird, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme positiv ist und die vorgegebene Höchstspannung übersteigt; und der zweite Transistor ist so ausgelegt, dass er eingeschaltet wird, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist und unter der vorgegebenen Mindestspannung liegt.
  • Die Erfindung ist besser unter Bezugnahme auf die folgenden Zeichnungen und Beschreibungen zu verstehen. Die Elemente in den Abbildungen sind nicht notwendigerweise maßstabsgetreu wiedergegeben; stattdessen liegt der Schwerpunkt auf der Darstellung der Prinzipien der Erfindung. Darüber hinaus bezeichnen in den Abbildungen dieselben Referenzzahlen die entsprechenden Teile. In den Zeichnungen:
  • ist eine beispielhafte Schaltvorrichtung mit mehreren Ausgangskanälen, wobei jeder Kanal einen High-Side-n-Kanal-MOS-Transistor aufweist, beispielhafte Spannungspegel sind für den Normalbetrieb angegeben;
  • stellt dieselbe Schaltung wie dar, beispielhafte Spannungspegel sind für den verpolten Zustand angegeben;
  • stellt beispielhaft ein Blockschaltbild dar, das einige Teile eines intelligenten Schalters aufweist;
  • stellt beispielhaft einen schematischen Querschnitt durch einen Teil eines Halbleiterkörpers dar, der z. B. einen intelligenten Schalter bildet;
  • stellt eine Überspannungsschutzschaltung dar, die üblicherweise in Halbleiterbauelementen mit integrierten Halbleiterschaltern verwendet wird;
  • stellt eine beispielhafte Ausführungsform einer verbesserten Überspannungsschutzschaltung dar, die keine externe Diode für den Schutz vor Rückstrom erfordert;
  • stellt beispielhaft einen schematischen Querschnitt durch einen MOS-Transistor dar, der in der Überspannungsschutzschaltung von verwendet wird;
  • stellt eine weitere beispielhafte Ausführungsform einer verbesserten Überspannungsschutzschaltung bei vorliegender Verpolung, die eine bestimmte Größenordnung nicht übersteigt, dar;
  • stellt die Ausführungsform von bei vorliegender Verpolung, die eine bestimmte Größenordnung übersteigt, dar;
  • stellt beispielhaft einen schematischen Querschnitt durch eine Zener-Diode dar, die in der Überspannungsschutzschaltung der und 8 verwendet wird; und
  • stellt eine weitere beispielhafte Ausführungsform eines verbesserten Überspannungsschutzes dar.
  • stellt eine beispielhafte Mehrkanal-Schaltvorrichtung dar, die eine Mehrzahl von Ausgangskanälen aufweist. Jeder Kanal weist einen High-Side-Halbleiterschalter auf. Die hier vorgestellten Beispiele beziehen sich auf n-Kanal-MOS-Transistoren, die als High-Side-Leistungshalbleiterschalter verwendet werden. Insbesondere werden vertikale MOS-Leistungstransistoren (z. B. vertikale MOS-Transistoren mit oder ohne Graben-Gate) berücksichtigt. umfasst Kennzeichnungen, die die Spannungspegel für die verschiedenen Schaltungsknoten im Normalbetrieb angeben (positive Versorgungsspannung Vs = 12 V, Erdpotential VGND = 0 V). stellt dieselbe Schaltung dar. Die Kennzeichnungen in geben jedoch die Spannungspegel für die Schaltungsknoten im verpolten Zustand an (Versorgungsspannung Vs = 0 V, Erdpotential VGND = 12 V bis zu 60 V).
  • Die beispielhafte Schaltung der und 2 weist eine Schaltvorrichtung 1 auf, die mit einer Versorgungsspannung VS an einer Versorgungsklemme SUP und mit einem entsprechenden Bezugspotential, im Weiteren Erdpotential VGND genannt, an einer Erdungsklemme GND versorgt wird. Die Versorgungsspannung kann beispielsweise von einer Autobatterie bereitgestellt werden. Die Schaltvorrichtung weist eine Mehrzahl von High-Side-n-Kanal-MOS-Transistoren T1, T2, ..., Tn auf, wobei jeder der Transistoren mit einem entsprechenden Ausgangskanal verbunden ist. Jeder Transistor T1, T2, ..., Tn hat einen Laststrompfad (z. B. den Drain-Source-Strompfad im Falle eines MOS-Transistors), der (intern) eine jeweilige Ausgangsklemme OUT1, OUT2, ..., OUTn mit der Versorgungsklemme (Potential Vs) koppelt. Das heißt, je nach Schaltzustand (Ein oder Aus) eines jeden Transistors T1, T2, ..., Tn wird (über den Lastpfad des Transistors) ein jeweiliger niederohmiger Strompfad von der Versorgungsklemme SUP an die mit einem Ausgangskanal verbundene Ausgangsklemme OUT1, OUT2, ..., OUTn bereitgestellt. Zwischen den Ausgangsklemmen OUT1, OUT2, ..., OUTn und Erde können elektrische Verbraucher angeschlossen werden. Der Schaltzustand eines Transistors T1, T2, ..., Tn wird in Übereinstimmung mit einem entsprechenden Steuersignal (z. B. einem Gatestrom oder einer Gatespannung im Falle eines MOSFET) festgelegt, wobei das Steuersignal beispielsweise mithilfe einer Gatetreiberschaltung (nicht dargestellt) bereitgestellt wird, wobei eine Gatetreiberschaltung die Steuersignale entsprechend den Eingangssignalen erzeugt, die an die jeweiligen Eingangskontakte IN1, IN2, ..., INn geliefert werden. Für jeden Ausgangskanal kann ein Eingangssignal bereitgestellt werden. Eine Logikschaltung 20 kann für die Vorverarbeitung (wozu beispielsweise auch Pegelverschiebung gehören kann) der an die Eingangskontakte IN1, IN2, ..., INn gelieferten Signale verwendet werden. Typischerweise erzeugt die Logikschaltung die an die Gatetreiber gelieferten Steuersignale in Abhängigkeit von den Signalen, die an die Eingangskontakte IN1, IN2, ..., INn geliefert werden.
  • Jeder Transistor T1, T2, ..., Tn hat eine Rückstromdiode DR1, DR2, ..., DRn, die parallel zum Laststrompfad des Transistors angeschlossen ist. Bei MOS-Transistoren sind diese Dioden DR1, DR2, ..., DRn üblicherweise innere Rückstromdioden, die aufgrund der inneren Konstruktion des Transistors stets vorhanden sind. Andere Transistoren, die keine innere Rückstromdiode haben, können eine externe Rückstromdiode haben, um beim Schalten induktiver Lasten einen Freilauf zu ermöglichen.
  • Um einen Verpolungsschutz der inneren Schaltung der Schaltvorrichtung 1 bereitzustellen, wird bisher eine Diode, z. B. eine Schottky-Diode DS, zwischen die Erdungsklemme der Schaltvorrichtung und das tatsächliche Erdpotential geschaltet, das von der Stromversorgung (z. B. der Autobatterie) bereitgestellt wird. Statt der Diode kann ein Widerstand verwendet werden, um den Rückstrom im Falle einer Verpolung der Stromversorgung (verpolte Batterie) zu begrenzen. Ein Widerstand von 100 Ω kann angemessen sein. In diesem Fall wird der Spannungsabfall durch den Widerstand 500 mV nicht erheblich überschreiten (unter der Annahme eines Laststroms von 5 mA im Normalbetrieb). Während des verpolten Zustands jedoch würde der Laststrom nur durch diesen Widerstand begrenzt. Unter der Annahme einer verpolten Versorgungsspannung von –16 V würde die Verlustleistung im Widerstand bis zu 2,56 W betragen. Somit müsste der Widerstand ein Leistungswiderstand sein, was aus mehreren Gründen unerwünscht ist. Jedoch kann die Schottky-Diode oder alternativ der genannte Widerstand durch eine ausgeklügeltere Schaltung ersetzt werden, wie später beschrieben wird.
  • Die Kennzeichnungen mit Angabe der Spannungspegel an verschiedenen Schaltungsknoten beziehen sich auf Spannungspegel im Normalbetrieb von und auf Spannungspegel im verpolten Zustand in . Im Normalbetrieb hat die Erdungsklemme einen Spannungspegel von 0 V, während die Versorgungsklemme einen positiven Spannungspegel von beispielsweise VS = 12 V im Falle einer Autobatterie aufweist. Wenn ein Ausgangstransistor T1, T2, ..., Tn aktiv ist, dann sind der On-Widerstand und somit der Spannungsabfall durch den Lastpfad des Transistors gering (und im Vergleich zur Versorgungsspannung vernachlässigbar). Im vorliegenden Beispiel wird ein Spannungsabfall von 100 mV durch die Ausgangstransistoren T1, T2, ..., Tn angenommen, so dass die Spannung an den Ausgangsklemmen OUT1, OUT2, ..., OUTn 11,9 V beträgt.
  • Im verpolten Zustand (siehe ) liegt die Versorgungsspannung von 12 V umgekehrt an der Schaltvorrichtung 1 an. Das heißt, die Erdungsklemme liegt auf 12 V und die Versorgungsklemme hat einen Spannungspegel von 0 V. Infolgedessen werden die Rückstromdioden DR1, DR2, ..., DRn in Durchlassrichtung vorgespannt und somit leitend. Der Spannungsabfall durch jede Diode ist typischerweise mindestens 0,7 V (im Vergleich zu 0,1 V im ersten Fall des Normalbetriebs), und somit ist der Leistungsverlust sieben Mal höher als beim Normalbetrieb.
  • stellt als Blockschaltbild ein elektronisches Modul dar, das den intelligenten Leistungsschalter 1 der und einen Mikrocontroller 2 aufweist, der (beispielsweise mit einer geeigneten Software) so ausgelegt ist, dass er den Betrieb des intelligenten Leistungsschalters 1 steuert. Der intelligente Leistungsschalter kann tatsächlich mehr als einen Ausgangskanal (im vorliegenden Fall fünf) aufweisen, wobei jeder Ausgangskanal einen Strompfad von dem Batterieversorgungskontakt VBB an den jeweiligen Ausgangskontakt OUT0 bis OUT4 bereitstellt. Jeder Strompfad kann aktiviert und deaktiviert werden, indem der jeweilige MOS-Leistungstransistor ein- und ausgeschaltet wird (siehe Transistoren T1 bis Tn in ).
  • Zwecks Bereitstellung eines Überspannungsschutzes wird eine Überspannungsschutzvorrichtung D1 innen zwischen die Erdungsklemme GND und die Versorgungsklemme VBB des intelligenten Schalters 1 gekoppelt. Die Überspannungsschutzvorrichtung kann eine Zener-Diode, ein Hochspannungs-MOS-Transistor, der in einem aktiven Klemmbetrieb ist, oder Ähnliches sein. Aus dem Beispiel in lässt sich erkennen, dass die Überspannungsschutzvorrichtung im verpolten Zustand praktisch die Erdungsklemme GND und die Versorgungklemme VBB des intelligenten Schalters kurzschließen würde und ein zerstörerischer Überstrom nur durch die (externe) Schottky-Diode DS blockiert wird.
  • Das in dargestellte elektronische Modul umfasst üblicherweise eine Leiterplatte (PCB, nicht dargestellt), auf die (unter anderem) der intelligente Leistungsschalter 1 und der Mikrocontroller 2 montiert sind. Der Erdungskontakt GND des intelligenten Leistungsschalters 1 und die Erdungsklemme GNDPCB des Moduls (das an die Batterie angeschlossen ist) sind über die genannte Schottky-Diode DS gekoppelt, die zum Schutz des Moduls gegen Verpolung bereitgestellt wird. Wie der zu entnehmen ist, können Widerstände von beispielsweise 2 kΩ den SPI-Busleitungen in Reihe bereitgestellt werden, die eine SPI-Schnittstelle (SI, SO, SCLK, CS) des intelligenten Leistungsschalters mit einer entsprechenden SPI-Schnittstelle des Mikrocontrollers 2 verbinden. Es ist zu beachten, dass viele gängige Mikrocontroller mit integrierten SPI-Schnittstellen bereitgestellt werden. Anders als der intelligente Leistungsschalter erfordert der Mikrocontroller 2 keine Schottky-Diode zum Schutz vor Verpolung der Versorgungsspannung, da der Mikrocontroller 2 üblicherweise über einen Spannungsregler (z. B. 5-V-Regler) versorgt wird, der typischerweise einen ausreichenden Verpolungsschutz aufweist.
  • Die Eingänge IN0 bis IN4 (kurz INx, x = 0, 1, ..., 4) bieten eine Option zur Aktivierung oder Deaktivierung der jeweiligen Leistungshalbleiterschalter, die mit den entsprechenden Ausgängen OUT0 bis OUT4 (kurz OUTx, X = 0, 1, ..., 4) gekoppelt sind. Falls ein Eingang INx mit einem hohen Spannungspegel (z. B. 5 V) betrieben wird, wird der jeweilige Ausgang OUTx durch Schalten des entsprechenden Leistungshalbleiterschalters aktiviert (s. ). Umgekehrt kann ein niedriger Pegel (z. B. 0 V) den jeweiligen Leistungshalbleiterschalter abschalten. Alternativ werden die Schalter über geeignete SPI-Befehle, die über eine serielle SPI-Schnittstelle empfangen werden, aktiviert oder deaktiviert.
  • stellt (in Teilen) eine beispielhafte Implementierung eines intelligenten Schalters 1 (wie den intelligenten Schalter 1 in ) dar, der in ein n-Substrat (z. B. ein n-dotiertes Siliziumsubstrat) integriert ist. Zweck dieser Darstellung ist es, einige Probleme aufzuzeigen, die bei einer Verpolung des intelligenten Schalters auftreten können. stellt eine typische Anordnung eines vertikalen n-Kanal-Leistungs-MOSFET dar. Das heißt, eine n-dotierte Epitaxieschicht 101 wird auf einem n-dotierten Halbleitersubstrat 100 gebildet. Eine Transistorzelle 200 eines MOSFET wird von einem p-dotierten Bodygebiet 201 gebildet, das in der Epitaxieschicht 100 zwischen zwei Gräben 202 angeordnet ist, in denen Gateelektroden 203 bereitgestellt werden (typischerweise durch Auffüllen der Gräben mit polykristallinem Silizium). Angrenzend an die Oberfläche des Bodygebiets 201 und die Seitenwände der Gräben 202 werden die n+-dotierten Sourcegebiete 204 gebildet, die mit einer Sourceelektrode S verbunden sind. Die Drainelektrode D ist mit dem n-Substrat 100 an der Bodenfläche des Halbleitersubstrats 100 verbunden. Die vorliegende Transistorzelle 200 kann als ein illustrierendes Beispiel betrachtet werden. In einer tatsächlichen Implementierung wird eine Mehrzahl von Transistorzellen parallel geschaltet, um einen einzigen Transistor zu bilden.
  • Im vorliegenden Beispiel ist die Sourceelektrode der Transistorzelle 200 mit der Erdungsklemme verbunden, während die Sourceelektroden der „normalen“ Leistungs-MOSFETs mit einer entsprechenden Ausgangsklemme verbunden würden, wie beispielsweise den Ausgangsklemmen OUT0 bis OUT4, die in dargestellt sind. Im Gegensatz dazu bildet die Transistorzelle 200 einen Teil der Überspannungsschutzvorrichtung D1 und koppelt somit (über die Drainelektrode D) die Versorgungsklemme VBB mit der Erdungsklemme GND (über die Sourceelektrode S). Die Gateelektrode G der Transistorzelle 200 ist mit der Drainelektrode D über eine Klemmschaltung (nicht dargestellt) gekoppelt, die so ausgelegt ist, dass die Transistorzelle 200 aktiviert (eingeschaltet) wird, wenn die Drainspannung (d. h. die an der Versorgungsklemme anliegende Spannung) eine festgelegte Schwelle übersteigt. Aus diese Art und Weise wird die Drainspannung auf eine festgelegte Höchstspannung „geklemmt“. Der Transistor soll in einem „aktiven Klemmbetrieb“ betrieben werden und verhält sich ähnlich wie eine Zener-Diode. In der Praxis kann eine Mehrzahl von Transistorzellen für diesen Zweck parallel gekoppelt werden. Jedoch wird die innere Body-Drain-Diode, die vom pn-Übergang zwischen dem p-Body 201 und der n-epi 101 gebildet wird, aktiv, wenn der intelligente Schalter einer Verpolung unterliegt. Diese innere Body-Drain-Diode ist in dargestellt und mit D1int gekennzeichnet. Ohne die Schottky-Diode DS, die extern zwischen der Erdungsklemme GND des intelligenten Schalters und der Erdungsklemme GNDPCB der Leiterplatte angeschlossen ist, würde im verpolten Zustand ein Überstromausfall eintreten, da die innere Body-Drain-Diode D1int die (verpolte) Versorgungsspannung kurzschließen würde.
  • Neben dem vertikalen (Leistungs-)MOSFET 200 kann ein Umrichter 300 (der ein Teil einer Logikschaltung sein kann) in den Halbleiterkörper mit dem n-dotierten Substrat 100 und der n-dotierten Epitaxieschicht 101 integriert werden. Der Umrichter 300 ist durch eine p-dotierte Isolierwanne 102, die während des Betriebs geerdet ist (Chipkontakt mit GND gekennzeichnet), vom Leistungstransistor 200 getrennt, so dass die am Übergang zwischen der Isolierwanne 102 und der Epitaxieschicht 101 geformte Diode in Sperrrichtung vorgespannt ist. Eine n-dotierte Wanne 103 und eine entsprechende p-dotierte Wanne 104 (mit „cp-Wanne“ gekennzeichnet, was kurz für „CMOS-p-Wanne“ steht) sind von der Oberfläche 110 der Epitaxieschicht 101 und der Isolierwanne 102 umschlossen. Die n- und p-dotierten Wannen 103 bzw. 104 bilden die Bodygebiete der entsprechenden niederohmigen p-Kanal- und n-Kanal-MOS-Transistoren, die elektrisch verbunden sind, um einen CMOS-Umrichterschaltkreis 300 zu formen, wobei das Sourcegebiet (n+-dotiert) des n-Kanal-MOS-Transistors mit der Erde GND verbunden ist, das Draingebiet (n+-dotiert) des n-Kanal-MOS-Transistors und das Draingebiet (p+-dotiert) des p-Kanal-MOS-Transistors mit dem Umrichterausgang verbunden sind und das Sourcegebiet (p+-dotiert) des p-Kanal-MOS-Transistors mit einem Chipkontakt VDD verbunden ist, der ein entsprechendes positives Versorgungspotential (das nicht mit dem Versorgungspotential der Batterie in der Versorgungsleitung von der Batterie zum Chipkontakt VBB verwechselt werden darf) bereitstellt. In diesem illustrierenden Beispiel steht der Umrichter 300 stellvertretend für alle Logikschaltungen im intelligenten Schalter, zu denen auch Schaltungen zur Signalverarbeitung (siehe Logikschaltung 20 in ), Kommunikationsschnittstellen (z. B. SPI-Schnittstellen) und verschiedene andere Schaltungen gehören können, die intelligente Schalter üblicherweise aufweisen.
  • stellt eine beispielhafte Implementierung einer Überspannungsschutzvorrichtung D1 in einem intelligenten Schalter 1 dar. Der mit „Logik- und Analogschaltung“ gekennzeichnete Block steht stellvertretend für alle Schaltelemente des intelligenten Schalters mit Ausnahme der Überspannungsschutzvorrichtung D1, die unter Verwendung von mindestens einem MOS-Transistor M1 implementiert wird, der zwischen die Versorgungsklemme VBB und die Erdungsklemme GND des intelligenten Schalters 1 gekoppelt ist. Da sich der MOS-Transistor M1 im Sperrzustand befinden muss, ist der Sourceanschluss des MOS-Transistors M1 mit der Erdungsklemme GND verbunden, und der Drainanschluss des MOS-Transistors M1 ist mit der Versorgungsklemme VBB verbunden. Somit ist die innere (Body-Drain-)Diode D1int in Sperrrichtung vorgespannt, wenn eine positive Versorgungsspannung von beispielsweise 12 V an die Versorgungsklemme VBB angelegt wird. Das Gate des MOS-Transistors M1 ist mit der Versorgungsklemme VBB (und somit mit der Drainelektrode) über eine Klemmschaltung verbunden, bei der es sich beispielsweise um eine einfache Zener-Diode Dz1 handeln kann. Im Falle einer Überspannung an der Versorgungsklemme VBB steigt die Gatespannung über die Schwellenspannung des MOS-Transistors an und der MOS-Transistor wird leitend, wodurch der Spannungsabfall durch den Lastpfad (Drain-Source-Pfad) des MOS-Transistors geklemmt wird. Um eine zerstörerische Vorspannung in Durchlassrichtung der eingebauten Diode D1int zu verhindern, während die Spannung an der Klemmenversorgung VBB negativ ist (d. h. bei Verpolung), ist eine externe Diode DS erforderlich, um einen zerstörerisch hohen Rückstrom zu vermeiden. Um die Spannungsdifferenz VGNDint zwischen dem externen Erdpotential am Knoten GNDPCB und dem internen Erdpotential am Knoten GND im Normalbetrieb niedrig zu halten, kann die Diode DS eine Schottky-Diode sein, die eine Vorwärtsspannung von ungefähr der Hälfte der Spannung einer normalen Siliziumdiode hat. Trotzdem bleibt eine Spannungsdifferenz von rund 200 mV bis 300 mV.
  • Wie bereits erwähnt, ist üblicherweise eine Schottky-Diode DS oder alternativ ein Leistungswiderstand erforderlich, um einen Überstromausfall des intelligenten Leistungsschalters im Falle einer verpolten Versorgungsspannung zu vermeiden. Die Schottky-Diode DS ist eine Vorrichtung, die extern mit dem intelligenten Schalter verbunden ist, sie benötigt Platz auf der Leiterplatte und erhöht die Gesamtkosten des in dargestellten elektronischen Moduls. Dies kann ein Grund sein, warum es wünschenswert wäre, den Bedarf an einer externen Diode DS zu überwinden. Ein weiterer unerwünschter „Nebeneffekt“ der Diode DS ist, dass das Erdpotential, das von der Schaltung im intelligenten Schalter 1 „gesehen" wird, sich vom Erdpotential auf der Leiterplatte unterscheidet. Diese Verschiebung des Erdpotentials wirkt sich nachteilig auf das Chip-Design aus und führt zu erhöhtem Platzbedarf auf dem Chip (im Vergleich zu einem Fall ohne diese Verschiebung).
  • Die nachfolgend diskutierten Beispiele beziehen sich auf einen intelligenten Schalter, wie er in den und 4 dargestellt ist, jedoch mit einer modifizierten Überspannungsschutzvorrichtung D1, die einerseits einen Überspannungsschutz und andererseits eine Sperrung des Rückstroms (im Falle einer verpolten Versorgungsspannung) ermöglicht, so dass die externe Schottky-Diode DS nicht mehr benötigt wird.
  • Wie stellt eine Überspannungsschutzvorrichtung dar. Jedoch ist die Überspannungsschutzvorrichtung D1 aus eine ausgeklügeltere Implementierung, die keine externe Schottky-Diode DS benötigt. Ähnlich wie das vorherige Beispiel von sind eine erste Versorgungsklemme VBB, eine zweite (d.h. eine externe Erdungs-)Klemme GND und ein interner Erdungsknoten GNDINT berücksichtigt. Die externe Erdungsklemme ist definiert mit null Volt (0 V). Im Normalbetrieb kann eine Versorgungsspannung zwischen ungefähr 9 V und 16 V (typischerweise 13,8 V) zwischen der Versorgungsklemme VBB und der externen Erdungsklemme GND angelegt werden. Bei Verpolung kann eine entsprechende negative Spannung (–16 V bis –9 V) an der Klemme VBB anliegen. Jedoch können höhere Überspannungen (d. h. größer als 16 V oder niedriger als –16 V) aufgrund elektrostatischer Entladungen (ESD) auftreten. Allgemein ist es wünschenswert, das Potential am internen Erdungsknoten GNDINT eng an das niedrigste Potential (d. h. 0 V) zu „binden“; im Normalbetrieb liegt das niedrigste Potential an der externen Erdungsklemme GND, während im verpolten Zustand das niedrigste Potential an der Versorgungsklemme VBB vorliegt.
  • Ähnlich wie im vorigen Beispiel in ist ein MOS-Transistor M1 zwischen den internen Erdungsknoten GNDINT und die Versorgungsklemme VBB gekoppelt. Die innere Body-Drain-Diode D1int des MOS-Transistors M1 ist im Normalbetrieb in Sperrrichtung vorgespannt, d. h., die Source des Transistors M1 ist mit dem internen Erdungsknoten GNDINT verbunden und der Drain des Transistors M1 ist mit der Versorgungsklemme VBB verbunden. Das Gate des MOS-Transistors M1 ist mit der Versorgungsklemme VBB (und somit mit dem Drain) über eine Klemmschaltung verbunden, die eine Zener-Diode DZ1 aufweist. Als Option kann die Zener-Diode DZ1 einen in Reihe geschalteten Widerstand haben. Der MOS-Transistor M1 funktioniert – in Verbindung mit der Klemmschaltung – analog zum Beispiel aus . Der Transistor M1 befindet sich im Normalbetrieb in ausgeschaltetem Zustand und klemmt die Spannung an der Versorgungsklemme VBB, so dass eine Höchstspannung von beispielsweise 40 bis 60 V (je nach verwendeter Chip-Technologie) vorliegt, wodurch Überspannungen über den genannten Höchstwert hinaus unterdrückt werden.
  • Die Funktion der Schottky-Diode DS (die im vorherigen Beispiel von benötigt wird) wird im vorliegenden Beispiel von einem zweiten MOS-Transistor M2 bereitgestellt, der zwischen den internen Erdungsknoten GNDINT und die externe Erdungsklemme GND gekoppelt ist. Die Source des Transistors M2 ist mit dem internen Erdungsknoten GNDINT verbunden und der Drain des Transistors M2 ist mit der externen Erdungsklemme GND verbunden. Damit wird die eingebaute Body-Drain-Diode D2int des Transistors M2 im Normalbetrieb in Durchlassrichtung vorgespannt (d. h. positive Versorgungsspannung an der Klemme VBB) und im verpolten Zustand (d. h. negative Spannung an der Klemme VBB) in Sperrrichtung vorgespannt (d. h. blockiert). Die Schottky-Diode DS, die im vorherigen Beispiel von verwendet wurde, wird (u.a.) durch die eingebaute Diode D2int des MOS-Transistors M2 ersetzt. Ohne weitere Maßnahmen wäre das interne Erdpotential VGNDint rund 0,7 V, was der Vorspannung der Body-Drain-Diode D2int des MOS-Transistors M2 in Durchlassrichtung entspricht. Jedoch kann im Normalbetrieb der MOS-Transistor M2 unter Verwendung des p-Kanal-MOS-Transistors P1 aktiviert (d. h. eingeschaltet) werden, wodurch die Spannungsdifferenz zwischen internem Erdpotential (VGNDint) und externem Erdpotential (0 V) auf ca. 0,1 V gesenkt werden, was sogar noch niedriger ist als die Vorspannung einer Schottky-Diode in Durchlassrichtung. Zu diesem Zweck ist der Lastpfad des MOS-Transistors P1 zwischen das Gate des Transistors M2 und beispielsweise die Versorgungsklemme VBB (oder jeden anderen Schaltkreisknoten, der ein ausreichend hohes Potential im Normalbetrieb bereitstellt) gekoppelt. Wenn das Gate des MOS-Transistors P1 auf ein niedriges Potential (EN = 0) gezogen wird, dann ist der MOS-Transistor M2 aktiviert, um das interne Erdpotential von rund 0,7 V auf 0,1 V oder noch weniger zu senken.
  • Im verpolten Zustand sollte der MOS-Transistor M2 generell deaktiviert (d. h. in abgeschaltetem Zustand) sein. Um jedoch die negative Überspannung zu unterdrücken, die eine höhere Größenordnung hat als eine vorgegebene Schwelle (z. B. 16 V), kann der MOS-Transistor M2 (auch bei negativen Versorgungsspannungen) zeitweilig aktiviert werden, um die Spannung an der Versorgungsklemme auf einen entsprechenden negativen Mindestwert (z. B. –16 V) zu klemmen. Anders gesagt, ist der MOS-Transistor M2 abgeschaltet, während die Versorgungsspannung negativ, aber über z. B. –16 V liegt. Ferner ist der Transistor M2 in aktivem Klemmbetrieb, wenn die Versorgungsspannung aufgrund einer negativen Überspannung (z. B. einer elektrostatischen Entladung) unter beispielsweise –16 V liegt. Zu diesem Zweck wird eine Bias-Schaltung X1 zwischen Gate und Drain des MOS-Transistors M2 angeschlossen. Einige beispielhafte Implementierungen der Bias-Schaltung X1 sind weiter unten in den und 9 dargestellt. Die Zener-Diode DZ2, die zwischen Gate und Source des MOS-Transistors M2 gekoppelt ist, begrenzt die Gate-Source-Spannung des Transistors, um das Gate-Oxid vor einem Überspannungsdurchbruch bei einer elektrostatischen Entladung (ESD) zu schützen. Im vorliegenden Beispiel ist eine Diode DNMOS zwischen den internen Erdungsknoten GNDINT und die Sourceelektrode des MOS-Transistors P1 geschaltet. Im Normalbetrieb begrenzt die Diode DNMOS die Gate-Source-Spannung des MOS-Transistors M2 durch Begrenzen der Gate-Source-Spannung auf ungefähr 2 V (entsprechend der Vorspannung der Diode DNMOS in Durchlassrichtung). Ohne die Diode DNMOS wäre die Gate-Source-Spannung des MOS-Transistors M2 gleich der vollen Versorgungsspannung beim Aktivieren des Transistors P1 und das Gate-Oxid von M2 würde zerstört.
  • stellt eine beispielhafte Implementierung des MOS-Transistors M2 dar. Dementsprechend wird der MOS-Transistor M2 in ein n-dotiertes Siliziumsubstrat 100 mit einer darauf angebrachten n-dotierten Epitaxieschicht 101 integriert (siehe auch ). Der Transistor M2 wird an sich von dem Bodygebiet 301, einem Draingebiet 302, einem Driftgebiet 303 und einem Sourcegebiet 304 gebildet. Das Bodygebiet 301 wird als p-dotierte Wanne (p-Wanne) innerhalb der Epitaxieschicht 101 gebildet. Das Draingebiet 302 und das angrenzende Driftgebiet 303 sind in der p-Wanne gebildet und erstrecken sich zur Oberfläche des Halbleiterkörpers. Das Sourcegebiet 304 ist ebenfalls in der p-Wanne gebildet und erstreckt sich ebenfalls zur Oberfläche. Draingebiet 302, Driftgebiet 303 und Sourcegebiet 304 sind n-dotiert, wobei das Driftgebiet normalerweise eine niedrigere Dotierungsmittelkonzentration als das Draingebiet aufweist, um eine ausreichend hohe Durchbruchspannung bereitzustellen. Driftgebiet 303 und Sourcegebiet 304 sind voneinander beabstandet. Der Teil des Bodygebiets 302 zwischen Driftgebiet 303 und Sourcegebiet 304 bildet die Kanalregion, über der die Gateelektrode 306 angeordnet ist (jedoch isoliert davon). Das Draingebiet 302 wird mit einer metallischen Drainelektrode D verbunden, das Sourcegebiet 304 wird mit einer metallischen Sourceelektrode S verbunden und die p-Wanne (Bodygebiet 301) wird mit einem metallischen Bodykontakt B über ein Bodykontaktgebiet 305, das p-dotiert ist, aber eine höhere Dotierungsmittelkonzentration als das umgebende Bodygebiet 301 aufweist, verbunden.
  • In ist der parasitäre npn-artige Bipolartransistor (BJT) Qpar1 zu sehen, der vom Draingebiet 302, dem Bodygebiet 301 und dem n-dotierten Substrat 100 gebildet wird. Die Aktivierung (Latch-up) dieses parasitären BJT Qpar1 sollte im verpolten Zustand vermieden werden, insbesondere bei ESD-Ereignissen mit negativen Spannungen zwischen –100 V (oder noch niedriger) und –16 V. Derartige starke negative Überspannungen werden mithilfe des MOS-Transistors M2 unterdrückt, der jedoch nur ordnungsgemäß arbeitet, wenn eine Aktivierung des parasitären BJT QPAR1 vermieden wird. Für diesen Zweck wird das Potential des Bodygebiets 301, des Bodykontaktgebiets 305 und des Sourcegebiets 304 an das niedrigste Versorgungspotential gebunden, das – im Falle einer Verpolung oder einer negativen Überspannung (ESD) – an der Versorgungsklemme VBB und somit auf dem Substrat 100 vorliegt. Dies kann durch Aktivieren des MOS-Transistors M1 im verpolten Zustand und im Falle negativer Überspannungen aufgrund von elektrostatischen Entladungen (ESD) oder Ähnlichem erreicht werden. Die Aktivierung des Transistors M1 erfolgt über die Widerstände R1 und R2, die zwischen die Erdungsklemme GND und die Versorgungsklemme VBB (über die Diode DZ1) gekoppelt sind und so einen Spannungsteiler bilden, dessen Masse mit dem Gate des Transistors M1 verbunden ist (siehe ). Für Versorgungsspannungen zwischen ca. 9 V und 16 V (oder bis zu 60 V) können die Widerstände R1 und R2 zum Beispiel Widerstandswerte von 2 kΩ bzw. 13 kΩ haben. Beide Widerstände R1 und R2 können mit polykristallinem Silizium (Polysilizium) als Widerstandsmaterial implementiert werden.
  • Das in den und 9 dargestellte Beispiel entspricht im Wesentlichen dem Beispiel in . Jedoch ist die Bias-Schaltung X1 detaillierter dargestellt. Im Falle der vorliegenden Implementierung der Bias-Schaltung X1 kann der p-Kanal-MOS-Transistor P1 im Beispiel von durch einen Feldeffektransistor M3 vom Verarmungstyp, z. B. einem JFET (siehe ), ersetzt werden (muss aber nicht). Allerdings werden die MOS-Transistoren M1 und M2, die Zener-Diode DZ1 und der durch die Widerstände R1 und R2 gebildete Spannungsteiler analog zum vorherigen Beispiel von angeordnet und arbeiten im vorliegenden Beispiel von auf dieselbe Weise. Die Bias-Schaltung X1 umfasst einen weiteren MOS-Transistor M4, der in Reihe an mindestens eine Zener-Diode (im vorliegenden Beispiel zwei Zener-Dioden DZ3 und DZ4) gekoppelt ist. Die Reihenschaltung des Transistors M3 vom Verarmungstyp und der Dioden DZ3 und DZ4 ist zwischen Gateelektrode und Drain des MOS-Transistors M2 (als Bias-Schaltung X1 in ) angeschlossen. Die Gateelektrode und der Drain des MOS-Transistors M4 sind miteinander verbunden und somit arbeitet der MOS-Transistor als MOS-Diode. Der Transistor M3 vom Verarmungstyp ist in Reihe mit einem weiteren Widerstand R3 geschaltet, und die Reihenschaltung des JFET M3 und des Widerstands R3 ist zwischen das Gate des MOS-Transistors M2 und die Versorgungsklemme VBB gekoppelt. Die Gateelektrode und die Source des MOS-Transistors M3 sind auch miteinander verbunden, so dass der Transistor M3 des Verarmungstyps als Stromquelle arbeitet. Die vorliegende Lösung hat allerdings einen geringeren Stromverbrauch im Normalbetrieb zur Folge als das Beispiel mit dem PMOS-Transistor P1 und der Diode DNMOS (siehe ). Die Bodykontakte beider Transistoren M3 und M4 sind mit dem internen Erdungsknoten GNDINT verbunden. Der Transistor M4 ist ein n-Kanal-MOS-Transistor.
  • Im Normalbetrieb (positive Versorgungsspannung an der Klemme VBB) ist der Transistor M3 leitend und zieht daher das Gate des MOS-Transistors M2 auf einen hohen Pegel (z. B. 2 bis 3 V wegen der Abklemmeigenschaften des Transistors M3 vom Verarmungstyp), wodurch der Transistor M2 (über den Widerstand R3) aktiviert wird. Infolgedessen ist das Potential am internen Erdungsknoten GNDINT eng an das Potential der externen Erdungsklemme GND gebunden.
  • Die Kennzeichnungen in , die sich auf Spannungspegel beziehen, stellen eine Situation eines verpolten Zustands dar, in dem die externe Erdungsklemme bei 16 V und die Versorgungsklemme bei 0 V liegt. Anders ausgedrückt, ist die Spannung an der Versorgungsklemme VBB gegenüber der Erdungsklemme GND negativ. Die Zener-Dioden DZ3 und DZ4 haben eine Zener-Spannung von 9 V, und daher produziert die Bias-Schaltung X1 (MOS-Transistor M4 in der MOS-Dioden-Konfiguration und Zener-Dioden DZ3 und DZ4) keine ausreichende Bias-Spannung, um den MOS-Transistor M2 zu aktivieren. Daher ist der Transistor M2 ausgeschaltet und der Transistor M1 ist aktiviert (d. h. eingeschaltet), da der von den Widerständen R1 und R2 gebildete Spannungsteiler (Strom durch Spannungsteiler, z. B. 1 mA) das Gate des Transistors M1 auf einen ausreichend hohen Pegel zieht. Daher ist das Potential am internen Erdungsknoten GNDINT eng an 0 V gebunden, das im vorliegenden Fall mit weniger als 200 mV angegeben ist.
  • Die Kennzeichnungen in in Bezug auf Spannungspegel stellen eine Situation einer negativen Überspannung dar, die eine Schwelle von z. B. 20 V überschreitet (z. B. infolge einer elektrostatischen Entladung). Diese Schwelle stimmt mit dem gesamten Spannungsabfall durch die Bias-Schaltung X1 überein, die das Doppelte der Zener-Spannung von 9 V plus der Schwellenspannung des MOS-Transistors M4 von rund 2 V beträgt. Somit ist der Spannungsabfall durch die Bias-Schaltung X1 auf einen gesamten Abfall von 9 + 9 + 2 = 20 V begrenzt. Wenn eine negative Überspannung von mehr als 20 V auftritt, ist der MOS-Transistor M2 aktiviert, wodurch der Spannungsabfall zwischen dem internen Erdungsknoten GNDINT und der externen Erdungsklemme auf rund 20 V geklemmt wird. Der Transistor M1 ist aktiviert, wenn der von den Widerständen R1 und R2 gebildete Spannungsteiler (Strom durch Spannungsteiler, z. B. 1,5 mA) das Gate des Transistors M1 auf einen ausreichend hohen Pegel zieht, um den Transistor M1 einzuschalten und das Potential am Körper des Transistors M2 an das Potential des Substrats 100 zu binden, wodurch die Aktivierung des parasitären BJT QPAR1 vermieden wird. Wie in ist das Potential am internen Erdungsknoten GNDINT eng an 0 V gebunden.
  • stellt eine beispielhafte Implementierung der Zener-Dioden DZ3 und DZ4 dar. Wie in den vorhergehenden Beispielen ist der Halbleiterkörper von einem n-dotierten Substrat 100 und der n-dotierten Epitaxieschicht 101 gebildet, die auf dem Substrat 100 angebracht ist. Eine p-dotierte Wanne 110 ist im Halbleiterkörper gebildet, und innerhalb dieser Wanne 110 bildet eine n-dotierte Wanne 111 (n-Wanne) den Kathodenbereich, der von einer metallischen Elektrode C über den Kathodenkontaktbereich 113 berührt wird und der eine höhere Konzentration von n-Dotierungsmitteln aufweist als die umgebende n-Wanne 111. Ein p-dotierter Anodenbereich 112 wird in der n-Wanne gebildet und von einer metallischen Elektrode berührt. Die p-Wanne 110 kann elektrisch mit dem internen Erdungsknoten GNDINT verbunden sein, um ein Latch-up des parasitären BJT QPAR2 im Falle von Verpolung und negativen Überspannungen durch ESD oder ähnlich zu vermeiden.
  • stellt eine weitere alternative Implementierung ähnlich wie im Beispiel in dar. Das Beispiel in ist im Wesentlichen identisch mit dem Beispiel in , stellt aber eine beispielhafte Implementierung der Bias-Schaltung X1 detaillierter dar. Im Normalbetrieb kann der MOS-Transistor M2 aktiviert (eingeschaltet) sein, indem an den p-Kanal-MOS-Transistor P1 ein Aktivierungssignal gesendet wird, das das Gate des MOS-Transistors M2 auf einen hohen Pegel zieht und den Transistor einschaltet. Der MOS-Transistor M1 wird nur in Reaktion auf eine positive Überspannung an der Versorgungsklemme VBB (in diesem Fall wird die Zener-Diode DZ1 leitend und aktiviert so den Transistor M1) oder in Reaktion auf eine Verpolung eingeschaltet (in diesem Fall wird die Zener-Diode DZ1 in Durchlassrichtung vorgespannt, und der von den Widerständen R1 und R2 gebildete Spannungsteiler stellt eine ausreichend hohe Gatespannung bereit, um den Transistor M1 einzuschalten).
  • Darüber hinaus wird in einer Verpolungssituation eine Spannung proportional zur (verpolten) Versorgungsspannung, d. h. der Spannung zwischen der externen Erdungsklemme GND und der Versorgungsklemme VBB, mit einer Bezugsspannung VREF verglichen (die im Beispiel von durch eine Spannungsquelle dargestellt ist). Der Vergleich erfolgt durch den Komparator K1. Wenn die tatsächliche Größenordnung der (verpolten) Versorgungsspannung unter der Bezugsspannung liegt, wird das Gate des MOS-Transistors M2 (über den Schalter S1) mit der Versorgungsklemme VBB kurzgeschlossen, wodurch eine Aktivierung des Transistors M2 verhindert wird. Wenn die tatsächliche Größenordnung der (verpolten) Versorgungsspannung die Bezugsspannung übersteigt, dann ist der Schalter SW1 offen und das Gate des MOS-Transistors kann über einen Widerstand R3, der zwischen dem Gate des Transistors M2 und der externen Erdungsklemme GND angeschlossen ist, geladen werden. Das heißt, wenn die verpolte Versorgungsspannung einen vorgegebenen Höchstwert (z. B. 20 V) übersteigt, dann ist der Transistor M2 zum Klemmen der Versorgungsspannung auf ungefähr den Höchstwert aktiviert.
  • Obwohl beispielhafte Ausführungsformen und ihre Vorteile im Einzelnen beschrieben wurden, sollte es sich verstehen, dass verschiedene Änderungen, Austausch und Veränderungen hierin vorgenommen werden können, ohne vom Wesen und Schutzbereich der Erfindung abzuweichen, wie sie in den angehängten Ansprüchen dargelegt sind. Insbesondere werden Zahlenwerte für Spannungen, Stromstärken und Widerstände nur zu Illustrationszwecken bereitgestellt und sollen nicht als in irgendeiner Weise einschränkend betrachtet werden. Angesichts des obigen Bereichs an Variationen und Anwendungen sollte zu verstehen sein, dass die vorliegende Erfindung weder auf die obige Beschreibung noch auf die beigefügten Zeichnungen beschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Gleichgestellungen eingeschränkt.
  • Raumbezogene Begriffe wie „unter“, „unterhalb“, „unten“, „über“, „obere“ und ähnliche werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements im Verhältnis zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements abdecken, zusätzlich zu den verschiedenen Ausrichtungen, wie sie in den Abbildungen dargestellt sind. Ferner werden Begriffe wie „erste/r“, „zweite/r“ und ähnliche verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht einschränkend zu verstehen. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.

Claims (17)

  1. Halbleiterbauelement, umfassend: einen Halbleiterchip mit einem Substrat; eine Erdungsklemme, die dafür ausgelegt ist, mit einem Bezugspotential versehen zu werden; eine elektrisch mit dem Substrat gekoppelte Versorgungsklemme, die dafür ausgelegt ist, mit einem Laststrom bereitgestellt zu werden, und dafür ausgelegt ist, mit einer Versorgungsspannung zwischen Substrat und Erdungsklemme bereitgestellt zu werden; eine Überspannungsschutzschaltung, die auf dem Halbleiterchip angeordnet ist und zwischen Versorgungsklemme und Erdungsklemme gekoppelt ist, wobei die Überspannungsschutzschaltung umfasst: einen ersten Transistor mit einem Laststrompfad, der zwischen die Versorgungsklemme und einen internen Erdungsknoten gekoppelt ist; und einen zweiten Transistor mit einem Laststrompfad, der zwischen den internen Erdungsknoten und die Erdungsklemme gekoppelt ist, wobei der zweite Transistor dafür ausgelegt ist eingeschaltet zu werden, wenn die Versorgungsspannung positiv ist, und der erste Transistor dafür ausgelegt ist eingeschaltet zu werden, wenn die Versorgungsspannung negativ ist, wobei der erste Transistor dafür ausgelegt ist ausgeschaltet zu werden, wenn die Versorgungsspannung positiv, aber unter einer vorgegebenen Höchstspannung ist, und der zweite Transistor dafür ausgelegt ist ausgeschaltet zu werden, wenn die Versorgungsspannung negativ, aber oberhalb einer vorgegebenen Mindestspannung ist, und wobei der erste Transistor dafür ausgelegt ist eingeschaltet zu werden, wenn die Versorgungsspannung positiv ist und die vorgegebene Höchstspannung übersteigt, und der zweite Transistor dafür ausgelegt ist eingeschaltet zu werden, wenn die Versorgungsspannung negativ ist und unter der vorgegebenen Mindestspannung liegt.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Substrat ein n-dotiertes Substrat ist; wobei der zweite Transistor ein n-Kanal-MOS-Transistor ist, der in eine p-dotierte Wanne integriert ist, die im Substrat angeordnet ist und n-dotierte Drain- und Sourcegebiete hat, so dass ein parasitärer npn-artiger Bipolartransistor von dem Draingebiet des zweiten Transistors, der p-dotierten Wanne und dem Substrat gebildet wird; wobei die p-dotierte Wanne mit dem internen Erdungsknoten verbunden ist; und wobei – wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist – die p-dotierte Wanne durch Aktivierung des ersten Transistors mit dem Substrat verbunden wird, wodurch eine Aktivierung eines parasitären BJT verhindert wird.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Substrat ein n-dotiertes Substrat ist und wobei der erste Transistor und der zweite Transistor n-Kanal-MOS-Transistoren sind, die beide eine innere Body-Drain-Diode haben.
  4. Halbleiterbauelement nach Anspruch 3, wobei der erste Transistor und der zweite Transistor jeweils eine Sourceelektrode haben, die elektrisch mit dem internen Erdungsknoten verbunden ist; wobei der erste Transistor eine Drainelektrode hat, die elektrisch mit dem Substrat verbunden ist; und wobei der zweite Transistor eine Drainelektrode hat, die elektrisch mit der Erdungsklemme des Bauelements verbunden ist.
  5. Halbleiterbauelement nach Anspruch 4, wobei die Drainelektrode des ersten Transistors vom Substrat gebildet wird.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der erste Transistor eine Gateelektrode und eine Drainelektrode hat, wobei die Drainelektrode mit dem Substrat verbunden ist und die Gateelektrode über eine Klemmschaltung an das Substrat gekoppelt ist.
  7. Halbleiterbauelement nach Anspruch 6, wobei die Klemmschaltung mindestens eine Zener-Diode aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, wobei die vorgegebene Höchstspannung von einer Schwellenspannung der Klemmschaltung abhängt, wobei die Schwellenspannung einen Spannungsabfall durch die Klemmschaltung festlegt, bei dem die Klemmschaltung leitend wird.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei der erste Transistor eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode hat, wobei die Drainelektrode mit dem Substrat verbunden ist, die Sourceelektrode an den internen Erdungsknoten gekoppelt ist und die Gateelektrode über einen Widerstand an die Erdungsklemme gekoppelt ist, und zwar dergestalt, dass der erste Transistor eingeschaltet ist, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei der zweite Transistor eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode hat, wobei die Drainelektrode mit der Erdungsklemme verbunden ist, die Sourceelektrode an den internen Erdungsknoten gekoppelt ist und die Gateelektrode über eine Bias-Schaltung an die Sourceelektrode gekoppelt ist.
  11. Halbleiterbauelement nach Anspruch 10, wobei die Bias-Schaltung dafür ausgelegt ist, eine ausreichende Gatespannung zur Aktivierung des zweiten Transistors bereitzustellen, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist und unter die vorgegebene Mindestspannung fällt.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, wobei die Bias-Schaltung mindestens eine Zener-Diode mit Zener-Spannung aufweist, wobei die vorgegebene Mindestspannung von der Zener-Spannung abhängt.
  13. Halbleiterbauelement nach Anspruch 10, 11 oder 12, wobei die Bias-Schaltung mindestens einen Komparator aufweist, der für den Vergleich der Versorgungsspannung zwischen Substrat und Erdungsklemme mit einer Bezugsspannung konfiguriert ist und die Gateelektrode des zweiten Transistors mit einem der beiden Folgenden verbindet: dem Substrat und dem internen Erdungsknoten oder der Erdungsklemme, je nach Vergleich.
  14. Halbleiterbauelement nach Anspruch 13, wobei – wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist – die Gateelektrode des zweiten Transistors mit einem der beiden Folgenden verbunden ist: direkt mit dem Substrat und dem internen Erdungsknoten oder über einen Widerstand mit der Erdungsklemme, je nach Vergleich.
  15. Halbleiterbauelement nach Anspruch 13, wobei – wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist – die Gateelektrode des zweiten Transistors mit einem der beiden Folgenden verbunden ist: dem Substrat und dem internen Erdungsknoten, wenn eine Größenordnung einer negativen Versorgungsspannung unter der Bezugsspannung liegt.
  16. Halbleiterbauelement nach Anspruch 13, wobei – wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme negativ ist – die Gateelektrode des zweiten Transistors mit der Erdungsklemme verbunden ist, wenn eine Größenordnung einer negativen Versorgungsspannung die Bezugsspannung übersteigt und so eine Aktivierung des zweiten Transistors ermöglicht.
  17. Halbleiterbauelement nach einem der Ansprüche 1 bis 16, wobei der zweite Transistor eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode hat, wobei die Drainelektrode mit der Erdungsklemme verbunden ist, die Sourceelektrode an den internen Erdungsknoten gekoppelt ist und die Gateelektrode über einen weiteren Transistor, der für die Aktivierung des zweiten Transistors ausgelegt ist, wenn die Versorgungsspannung zwischen Substrat und Erdungsklemme positiv ist, an das Substrat gekoppelt ist.
DE102014113636.5A 2013-09-30 2014-09-22 On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen Active DE102014113636B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/042,155 US9472948B2 (en) 2013-09-30 2013-09-30 On chip reverse polarity protection compliant with ISO and ESD requirements
US14/042,155 2013-09-30

Publications (2)

Publication Number Publication Date
DE102014113636A1 true DE102014113636A1 (de) 2015-04-02
DE102014113636B4 DE102014113636B4 (de) 2019-05-16

Family

ID=52673286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113636.5A Active DE102014113636B4 (de) 2013-09-30 2014-09-22 On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen

Country Status (3)

Country Link
US (1) US9472948B2 (de)
CN (1) CN104518769B (de)
DE (1) DE102014113636B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018133519B3 (de) * 2018-12-21 2020-03-05 Automotive Lighting Reutlingen Gmbh Schutzschaltung, Schutzeinrichtung, Elektronische Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
DE102019206693B4 (de) 2019-05-09 2021-12-30 Robert Bosch Gmbh Ansteuervorrichtung zur Ansteuerung einer elektrischen Drehstrommaschine

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3004019A1 (fr) * 2013-03-29 2014-10-03 St Microelectronics Tours Sas Composant de protection contre des surtensions
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
US9787303B2 (en) * 2015-12-03 2017-10-10 General Electric Company Driver circuit and switch driving method
US11373990B2 (en) 2016-02-29 2022-06-28 Semtech Corporation Semiconductor device and method of stacking semiconductor die for system-level ESD protection
JP6825223B2 (ja) * 2016-04-15 2021-02-03 富士電機株式会社 駆動装置および誘導性負荷駆動装置
DE102016210798B3 (de) * 2016-06-16 2017-11-23 Siemens Aktiengesellschaft Leistungshalbleiterschaltung
CN107611121B (zh) * 2016-07-11 2020-12-29 联华电子股份有限公司 用于静电放电保护的半导体结构
DE102016216341A1 (de) * 2016-08-30 2018-03-01 Robert Bosch Gmbh Stromunterbrechungsanordnung, Batteriesystem, Controller und Verfahren zum Trennen eines Stromflusses zwischen einer Batterie und einem Verbraucher der Batterie
JP6767225B2 (ja) * 2016-09-29 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
US11196250B2 (en) * 2017-10-20 2021-12-07 Texas Instruments Incorporated Bidirectional precision surge clamp with near-zero dynamic resistance and ultra-low leakage current
US10833501B2 (en) * 2017-11-02 2020-11-10 Texas Instruments Incorporated Reverse voltage recovery circuit
DE102018113145B4 (de) * 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung
US11031776B2 (en) * 2018-11-08 2021-06-08 Nxp B.V. Overvoltage protection device and a method for operating an overvoltage protection device
CN113131913B (zh) * 2019-12-30 2022-10-14 圣邦微电子（北京）股份有限公司 一种输入级电路、驱动电路以及电源系统
KR20220115674A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11955956B2 (en) * 2022-06-08 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and circuits with increased breakdown voltage

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA941074A (en) * 1964-04-16 1974-01-29 Northern Electric Company Limited Semiconductor devices with field electrodes
IT1226439B (it) * 1988-07-05 1991-01-15 Sgs Thomson Microelectronics Circuito elettronico protetto da inversioni di polarita' della batteria di alimentazione.
US5410441A (en) * 1993-02-01 1995-04-25 Motorola, Inc. Circuit for protecting DC powered devices from improper supply voltages
US5781390A (en) * 1996-12-21 1998-07-14 Sgs-Thomson Microelectronics, Inc. Integrated supply protection
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
DE19817790A1 (de) * 1998-04-21 1999-12-09 Siemens Ag Verpolschutzschaltung
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
JP2005045016A (ja) * 2003-07-22 2005-02-17 Nec Electronics Corp 半導体集積回路
US7064946B2 (en) 2003-12-18 2006-06-20 International Rectifier Corporation Electronic fuse
US8040647B2 (en) * 2008-11-11 2011-10-18 Infineon Technologies Austria Ag System and method for protection against loss of battery in reverse battery protected devices
US9142951B2 (en) * 2009-07-28 2015-09-22 Stmicroelectronics (Rousset) Sas Electronic device for protecting against a polarity reversal of a DC power supply voltage, and its application to motor vehicles
US8120884B2 (en) * 2010-02-09 2012-02-21 Texas Instruments Incorporated Reverse voltage protection circuit
CN102487195B (zh) * 2010-12-03 2014-07-16 上海博泰悦臻电子设备制造有限公司 电源反极性保护电路
US9041244B2 (en) * 2010-12-30 2015-05-26 Infineon Technologies Ag On-board power supply protection
US8373497B2 (en) * 2011-01-11 2013-02-12 Infineon Technologies Ag System and method for preventing bipolar parasitic activation in a semiconductor circuit
US8946943B2 (en) * 2011-07-27 2015-02-03 Infineon Technologies Ag High side switch
CN102571053B (zh) * 2012-01-16 2014-01-29 南京航空航天大学 交流固态功率开关控制方法及开关装置
CN202616756U (zh) * 2012-05-11 2012-12-19 东南大学 一种开关电源的欠压保护电路
US9245888B2 (en) 2012-09-29 2016-01-26 Infineon Technologies Ag Reverse polarity protection for n-substrate high-side switches

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018133519B3 (de) * 2018-12-21 2020-03-05 Automotive Lighting Reutlingen Gmbh Schutzschaltung, Schutzeinrichtung, Elektronische Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
DE102019206693B4 (de) 2019-05-09 2021-12-30 Robert Bosch Gmbh Ansteuervorrichtung zur Ansteuerung einer elektrischen Drehstrommaschine

Also Published As

Publication number Publication date
CN104518769B (zh) 2018-02-23
US20150092307A1 (en) 2015-04-02
DE102014113636B4 (de) 2019-05-16
US9472948B2 (en) 2016-10-18
CN104518769A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
DE102014113636B4 (de) On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen
DE102013218670B4 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE69933595T2 (de) Schutzschaltung gegen elektrostatische Entladung
DE102013205472B4 (de) Klemmschaltung
DE102012200276B4 (de) System und verfahren zum verhindern bipolarer parasitärer aktivierung in einer halbleiterschaltung
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102018113146B4 (de) Gleichrichtereinrichtung und Halbleitereinrichtung
DE102015119349A1 (de) Intelligenter halbleiterschalter
DE10223950B4 (de) MOS-Leistungstransistor
DE102012014860A1 (de) ESD-Schutz
DE102006057041A1 (de) Halbleitervorrichtungen mit Struktur zum Erfassen von elektrischem Strom
DE112016005269T5 (de) Umschaltschaltung und Stromversorgungssystem
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
EP0648019B1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE102010001512B4 (de) Stromsteuerschaltung und Verfahren zum Schutz einer Stromsteuerschaltung
DE112019004623T5 (de) Elektronische schaltung und sensorsystem
DE102013109650A1 (de) Spannungsregler
EP1082815B1 (de) Smartpower-bauelement
DE102015112305A1 (de) Intelligenter Halbleiterschalter
DE102017221718A1 (de) Schaltung für eine aktive Diode zum Einsatz in Bordnetzen von Fahrzeugen
DE10314601A1 (de) Halbleiterschaltung mit einer Schutzschaltung
DE60004008T2 (de) Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102017129722B4 (de) Elektronische Schalt- und Verpolschutzschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative