DE102014111813A1 - Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung - Google Patents

Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung Download PDF

Info

Publication number
DE102014111813A1
DE102014111813A1 DE201410111813 DE102014111813A DE102014111813A1 DE 102014111813 A1 DE102014111813 A1 DE 102014111813A1 DE 201410111813 DE201410111813 DE 201410111813 DE 102014111813 A DE102014111813 A DE 102014111813A DE 102014111813 A1 DE102014111813 A1 DE 102014111813A1
Authority
DE
Germany
Prior art keywords
access
lines
group
switch
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201410111813
Other languages
English (en)
Inventor
Thomas Nirschl
Phillipp Hofter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014111813A1 publication Critical patent/DE102014111813A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird eine Schaltungsanordnung vorgeschlagen, umfassend eine Vielzahl von elektronischen Komponenten, eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen, eine Zugangssteuereinheit, die eingerichtet ist, um einen Zugang zu mindestens einer elektronischen Komponente aus der Vielzahl der elektronischen Komponenten mittels der mindestens einen ersten Zugangsleitung und der zweiten Zugangsleitungen zu steuern, eine erste Gruppe von Schaltern, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der ersten Gruppe von Schaltern über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist, wobei benachbarte Schalter der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen verbunden sind.

Description

  • Hier beschriebene Ausführungsbeispiele beziehen sich im Allgemeinen auf Schaltungsanordnungen, Verfahren zum Betreiben von solchen Schaltungsanordnungen sowie auf Systeme mit derartigen Schaltungsanordnungen. Allgemein kann eine Schaltungsanordnung auch als eine (elektrische) Schaltung verstanden werden.
  • Flash-Speicher erfordern üblicherweise eine verhältnismäßig hohe Spannung zum Ändern von Daten. Beispielsweise benötigt ein Multiplexer-Schaltkreis, der eingesetzt wird, um eine Speicherzelle auszuwählen und mit einem Messverstärker (Sense-Verstärker) oder einem Schreib-Puffer zu verbinden, Einheiten, die eine hohe Spannung bereitstellen. Falls ein Messverstärker für niedrige Spannungen ausgelegt ist, kann es sein, dass Schutzvorrichtungen vorgesehen werden müssen. Hohe Spannungen können bspw. von einer Ladungspumpe erzeugt werden und ein Leckstrom des Multiplexer-Schaltkreis kann so verringert, insbesondere minimiert werden.
  • Vorrichtungen, die für höhere Spannungen ausgelegt sind, weisen dickere Gate-Oxide und größere Kanalbreiten und Kanallängen im Vergleich zu Vorrichtungen für niedrigere Spannungen auf. Damit können sie größere elektrische Felder, wie sie durch höhere Spannungen verursacht werden, aushalten. Somit haben derartige für höhere Spannungen ausgelegte Vorrichtungen hohe Spannungsschwellwerte und große Flächen. Das Layout und die Schaltungsarchitektur werden daher optimiert, um die benötigte Fläche zu minimieren. Andererseits haben Vorrichtungen, die für niedrige Spannungen ausgelegt sind, bessere Analogeigenschaften und aufgrund des dünneren Gate-Oxids auch bessere Paarungseigenschaften, was zur Herstellung von analogen Schaltkreisen, z.B. des Messverstärkers, von Bedeutung ist. Somit ist eine Kombination von Vorrichtungen, die für hohe und niedrige Spannungen ausgelegt sind, von Vorteil, um einen Schutz und eine exakte Lese-Operation zu verbinden. Wegen eher ungünstiger Eigenschaften von p-Kanal Bauelementen, werden vorwiegend n-Kanal Bauelemente eingesetzt.
  • Während einer Lese-Operation wird eine Speicherzelle ausgewählt (selektiert) mittels einer ersten Zugangsleitung, beispielsweise einer Bitleitung, und einer zweiten Zugangsleitung, z.B. einer Wort-Leitung. Erste Zugangsleitungen einer Speicherzelle, die nicht für die Auswahl und den Zugriff auf die Speicherzelle verwendet werden, können auf einer definierten Vorspannung (Bias) gehalten werden, indem diese z.B. mit einem bestimmten Potential, z.B. Masse, verbunden sind. Somit wird die Lese-Operation der ausgewählten Speicherzelle nicht durch kapazitive Kopplungen mit angrenzenden (benachbarten) Zugangsleitungen gestört. Üblicherweise werden n-Kanal Bauelemente eingesetzt, um angrenzende erste Zugangsleitungen vorzuspannen. Der Ausdruck "angrenzend" wird hierbei im Sinne von beispielsweise "benachbart", "lokal angrenzend", "örtlich anschließend", "danebenliegend" o.ä. verwendet.
  • Weil die Einheiten in dem Multiplexer-Schaltkreis und die Entlade-Einheiten die gleiche Polarität aufweisen, muss ein zusätzlicher Datenbus (auch bezeichnet als Bus) mit einem invertierten Signal vorgesehen sein. Dieser Bus ist vorzugsweise für hohe Spannungen ausgelegt, weil die Bitleitung während Schreib- oder Lese-Operationen auf Spannungen größer als die Durchbruchspannung der Komponenten für niedrige Spannungen vorgespannt ist. Allerdings benötigt ein Schaltungsdesign für die höhere Spannung auch einen hochspannungskonformen Pegelwandler (Level Shifter) zur Ansteuerung der Gate-Anschlüsse, was entsprechend Fläche und dynamische Leistung von der Ladungspumpe während der Operationen benötigt. Typischerweise benötigen Ladungspumpen einen hohen Strom von der Versorgungsleitung, die die Versorgungsspannung VDD bereitstellt. Die Verwendung von p-Kanal Bauelementen zum Vorspannen ist auch möglich, jedoch wird dann ein negatives Übersteuern benötigt oder aber die ersten Zugangsleitungen, die nicht zum Auswählen der Speicherzelle benötigt werden, sind nur schwach vorgespannt, d.h. mit einer geringen Vorspannung (Bias) beaufschlagt. Dieses Szenario tritt insbesondere in skalierten Technologie-Knoten auf, in denen die Versorgungsspannung VDD im Bereich der Schwellwertspannung der für die hohe Spannung ausgelegten Komponenten liegt.
  • Eine Aufgabe besteht darin, insbesondere die Effizienz von Zugriffen auf einen Speicher zu verbessern.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Mindestens eines der folgenden Beispiele und/oder mindestens eine der Ausführungsformen kann als innovativ betrachtet werden. Eine solche Ausführungsform kann mit anderen hierin beschriebenen Aspekten oder Ausführungsformen kombiniert werden. Jede hier beschriebene Ausführungsform oder Ausgestaltung ist nicht unbedingt als gegenüber einer anderen Ausführungsformen oder Ausgestaltungen bevorzugt oder vorteilhaft aufzufassen.
  • Zur Lösung der Aufgabe wird eine Schaltungsanordnung vorgeschlagen, umfassend
    • – eine Vielzahl von elektronischen Komponenten,
    • – eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen,
    • – eine Zugangssteuereinheit, die eingerichtet ist, um einen Zugang zu mindestens einer elektronischen Komponente aus der Vielzahl der elektronischen Komponenten mittels der mindestens einen ersten Zugangsleitung und der zweiten Zugangsleitungen zu steuern,
    • – eine erste Gruppe von Schaltern, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der ersten Gruppe von Schaltern – über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist,
    • – wobei benachbarte Schalter der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen verbunden sind.
  • Die Zugangssteuereinheit (Access Controller) kann eine Verarbeitungs- oder Steuereinheit sein oder eine solche umfassen. Der Schalter kann ein Transistor, insbesondere ein Feldeffekttransistor sein. Im Falle eines Transistors entspricht der Steueranschluss der Basis und die gesteuerten Anschlüsse entsprechen Kollektor und Emitter des Transistors. Im Falle eines Feldeffekttransistors entspricht der Steueranschluss dem Gate und die gesteuerten Anschlüsse entsprechen Source und Drain des Feldeffekttransistors.
  • Eine Weiterbildung ist es, dass
    • – die zweiten Zugangsleitungen Auswahl-Leitungen umfassen,
    • – die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist.
  • Auch ist es eine Weiterbildung, dass die Zugangssteuereinheit die zweite Gruppe von Schaltern umfasst.
  • Ferner ist es eine Weiterbildung, dass die Zugangssteuereinheit eingerichtet ist, um während einer Lese-Operation
    • – nur die Schalter der ersten Gruppe zu aktivieren, die mit einer der mindestens zwei Bitleitungen verbunden sind und die Schalter der ersten Gruppe nicht zu aktivieren, die mit der mindestens einen anderen der mindestens zwei Bitleitungen verbunden sind und
    • – mittels der Auswahl-Leitungen mindestens einen Schalter der zweiten Gruppe zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für die Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  • Auch ist es eine Ausgestaltung, dass die Zugangssteuereinheit eingerichtet ist, um während einer Lese-Operation
    • – mindestens einen Pfad von einer der ersten Zugangsleitungen zu dem Messverstärker auszuwählen, indem mindestens ein Schalter der ersten Gruppe aktiviert wird mittels mindestens einer der mindestens zwei Bitleitungen und
    • – mindestens einen Schalter der zweiten Gruppe mittels der Auswahl-Leitungen zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  • Weiterhin besteht eine Ausgestaltung darin, dass der ausgewählte Pfad einen zusätzlichen Schalter aufweist, anhand dessen eine der mindestens zwei ersten Zugangsleitungen auswählbar ist, um mit dem Messverstärker verbunden zu werden.
  • Eine andere Ausgestaltung ist es, dass die Zugangssteuereinheit eingerichtet ist, um während einer Schreib-Operation
    • – mindestens einen Schalter der zweiten Gruppe anhand der Auswahl-Leitungen zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die für die Schreib-Operation ausgewählt wird und den Schalter der ersten Gruppe nicht zu aktivieren, der mit dieser ersten Zugangsleitung verbunden ist und
    • – mindestens einen der Schalter der ersten Gruppe zu aktivieren, der mit der ersten Zugangsleitung verbunden ist, die an die erste Zugangsleitung angrenzt, die für die Schreib-Operation ausgewählt wird, wodurch mindestens ein Entladepfad aktiviert wird.
  • Ferner ist es eine Weiterbildung, dass die Schalter der ersten Gruppe und die Schalter der zweiten Gruppe zumindest teilweise auf der gleichen aktiven Fläche angeordnet sind.
  • Eine andere Weiterbildung besteht darin, dass die Zugangssteuereinheit die erste Gruppe der Schalter umfasst.
  • Eine zusätzliche Weiterbildung ist es, dass
    • – zwei benachbarte Schalter der ersten Gruppe über ihre jeweiligen Steueranschlüsse mit unterschiedlichen Bitleitungen verbunden sind,
    • – die zwei benachbarten Schalter über einen ihrer jeweiligen gesteuerten Anschlüsse mit unterschiedlichen ersten Zugangsleitungen verbunden sind,
    • – die zwei benachbarten Schalter über einen anderen ihrer jeweiligen gesteuerten Anschlüsse miteinander und weiterhin über mindestens einen zusätzlichen Schalter mit dem Messverstärker verbunden sind.
  • Auch ist es eine Weiterbildung, dass der mindestens eine zusätzliche Schalter von der Zugangssteuereinheit ansteuerbar ist.
  • Zusätzlich ist es eine Weiterbildung, dass die Zugangssteuereinheit eingerichtet ist, nur eine der mindestens zwei Bitleitungen zur gleichen Zeit zu aktivieren.
  • Ferner ist es eine Ausgestaltung, dass die elektronische Komponente mindestens eine der folgenden umfasst:
    • – eine flüchtige Speicherzelle aus einer Gruppe umfassend dynamische RAM-Zellen und statische RAM-Zellen,
    • – eine nicht-flüchtige Speicherzelle aus einer Gruppe umfassend Flash-Speicherzellen, resistive Speicherzellen und eine Vielzahl von Sensorelementen,
    • – ein Sensorelement,
    • – ein Biosensor-Element.
  • Eine andere Ausgestaltung besteht darin, dass der Schalter mindestens umfasst:
    • – einen Transistor,
    • – einen Feldeffekt-Transistor.
  • Auch ist es eine Ausgestaltung, dass die Schalter den gleichen Leitfähigkeits-Typ (z.B. n-Typ oder p-Typ) aufweisen.
  • Weiterhin ist es eine Ausgestaltung, dass die Schalter zumindest teilweise in der gleichen Wanne angeordnet sind oder zumindest teilweise die gleiche Wanne nutzen.
  • Ferner wird obige Aufgabe gelöst mittels eines Verfahrens zum Betrieb einer Schaltungsanordnung,
    • – wobei die Schaltungsanordnung umfasst – eine Vielzahl von elektronischen Komponenten, – eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen,
    • – wobei das Verfahren umfasst: – ein Auswählen einer ersten Zugangsleitung, – ein Steuern von mindestens einer ersten Zugangsleitung, die an die ausgewählte erste Zugangsleitung angrenzt, um einen Entladepfad bereitzustellen.
  • Eine Weiterbildung besteht darin, dass
    • – die mindestens eine erste Zugangsleitung, die angrenzend ist zu der ausgewählten ersten Zugangsleitung, angesteuert wird um den Entladungspfad bereitzustellen, indem mindestens ein Schalter einer ersten Gruppe von Schaltern aktiviert wird, wobei jeder Schalter einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst,
    • – jeder Schalter der ersten Gruppe von Schaltern – über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist,
    • – benachbarte Schalter der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen verbunden sind.
  • Auch ist es einen Weiterbildung, dass der Entladepfad gesteuert wird, um einen Pegelwandler mit mindestens einer der ersten Zugangsleitungen zu verbinden, die angrenzend ist zu der ausgewählten ersten Zugangsleitung.
  • Ferner ist es eine Weiterbildung, dass zu Beginn oder während einer Lese-Operation der Entladepfad gesteuert wird, um einen Pegelwandler mit mindestens einer der ersten Zugangsleitungen zu verbinden, die angrenzend ist zu der ausgewählten ersten Zugangsleitung.
  • Zusätzlich ist es eine Weiterbildung, dass
    • – die zweiten Zugangsleitungen Auswahl-Leitungen umfassen,
    • – die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist,
    • – wobei das Verfahren umfasst: – ein Aktivieren nur der Schalter der ersten Gruppe, die mit einer der mindestens zwei Bitleitungen verbunden sind und ein Nicht-Aktivieren der Schalter der ersten Gruppe, die mit der mindestens einen anderen der mindestens zwei Bitleitungen verbunden sind und – ein Aktivieren mittels der Auswahl-Leitungen mindestens eines Schalters der zweiten Gruppe, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  • Auch ist es eine Ausgestaltung, dass
    • – die zweiten Zugangsleitungen Auswahl-Leitungen umfassen,
    • – die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist,
    • – wobei das Verfahren umfasst: – ein Auswählen von mindestens einem Pfad von einer der ersten Zugangsleitungen zu dem Messverstärker, indem mindestens ein Schalter der ersten Gruppe aktiviert wird mittels mindestens einer der mindestens zwei Bitleitungen und – ein Aktivieren mindestens eines Schalters der zweiten Gruppe mittels der Auswahl-Leitungen, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  • Ferner ist es eine Weiterbildung, dass der Entladepfad gesteuert wird, um einen Messverstärker mit mindestens einer ersten Zugangsleitung, die angrenzend zu der ausgewählten ersten Zugangsleitung ist, zu verbinden.
  • Auch ist es eine Weiterbildung, dass der Entladepfad gesteuert wird, um den Messverstärker während einer Schreib-Operation mit der mindestens einen ersten Zugangsleitung, die angrenzend zu der ausgewählten ersten Zugangsleitung ist, zu verbinden.
  • Eine andere Weiterbildung besteht darin, dass
    • – die zweiten Zugangsleitungen Auswahl-Leitungen umfassen,
    • – die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist,
    • – wobei das Verfahren umfasst: – ein Aktivieren mindestens eines Schalters der zweiten Gruppe anhand der Auswahl-Leitungen, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die für die Schreib-Operation ausgewählt ist und ein Nicht-Aktivieren des Schalters der ersten Gruppe, der mit dieser ersten Zugangsleitung verbunden ist und – ein Aktivieren mindestens eines Schalters der ersten Gruppe, der mit der ersten Zugangsleitung verbunden ist, die an die erste Zugangsleitung angrenzt, die für die Schreib-Operation ausgewählt ist, wodurch mindestens ein Entladepfad aktiviert wird.
  • Die vorstehend genannte Aufgabe wird zusätzlich gelöst mittels eines Systems umfassend
    • – eine Vielzahl von elektronischen Komponenten,
    • – eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen,
    • – Mittel zum Auswählen einer der ersten Zugangsleitungen,
    • – Mittel zum Steuern von mindestens einer ersten Zugangsleitung, die an die ausgewählte erste Zugangsleitung angrenzt, um einen Entladepfad bereitzustellen.
  • Eine Weiterbildung ist es, dass das System Mittel umfasst zum Steuern des Entladepfads, um zu Beginn oder während einer Lese-Operation einen Pegelwandler mit mindestens einer der ersten Zugangsleitungen zu verbinden, die angrenzend ist zu der ausgewählten ersten Zugangsleitung.
  • Auch ist es eine Weiterbildung, dass das System Mittel umfasst zum Steuern des Entladepfads, um einen Messverstärker während einer Schreib-Operation mit der mindestens einen ersten Zugangsleitung, die angrenzend zu der ausgewählten ersten Zugangsleitung ist, zu verbinden.
  • Eine andere Weiterbildung besteht darin, dass das System
    • – Mittel aufweist zum Steuern der mindestens einen ersten Zugangsleitung, die angrenzend ist zu der ausgewählten ersten Zugangsleitung, um den Entladungspfad bereitzustellen, indem mindestens ein Schalter einer ersten Gruppe von Schaltern aktiviert wird, wobei jeder Schalter einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst,
    • – bei dem jeder Schalter der ersten Gruppe von Schaltern – über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist,
    • – und Mittel aufweist zum Verbinden von benachbarten Schaltern der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen.
  • Ausführungsformen werden unter Bezugnahme auf die Zeichnungen dargestellt und veranschaulicht. Die beschriebenen Eigenschaften, Merkmale und Vorteile sowie die Art und Weise, wie diese erreicht werden, werden im Zusammenhang mit der folgenden schematischen Beschreibung von Ausführungsbeispielen im Zusammenhang mit den Zeichnungen näher erläutert. Dabei können zur Übersichtlichkeit gleiche oder gleichwirkende Elemente mit gleichen Bezugszeichen versehen sein.
  • 1 zeigt eine beispielhafte Ausführungsform für einen Schaltkreis;
  • 2 zeigt eine beispielhafte Implementierung des Multiplexer-Schaltkreises mit zwei Bitleitungen, anhand derer Schalter abwechselnd adressiert werden können;
  • 3 zeigt die Schaltungsanordnung aus 2 während einer Lese-Operation und
  • 4 zeigt die Schaltungsanordnung aus 2 während einer Schreib-Operation.
  • Die nachfolgende Beschreibung bezieht sich auch auf die beigefügten Zeichnungen, die beispielhaft und illustrativ bestimmte Details und Ausführungsformen, in denen die Erfindung einsetzbar ist, erläutern.
  • Das Wort "beispielhaft" wird hierbei verwendet im Sinne von "als Beispiel, Ausführungsform, Illustration oder mögliche Implementierung dienend". Jedwedes Ausführungsbeispiel (auch: Ausgestaltung oder Design), das vorliegend als beispielhaft beschrieben ist, ist nicht notwendigerweise zu bevorzugen oder vorteilhaft im Hinblick auf ein anderes Ausführungsbeispiel.
  • Die Ausdrücke "angrenzend" oder "nächster/s" sind nicht auf eine horizontale oder vertikale Orientierung beschränkt, sondern umfassen auch Ausgestaltungen aus einer Kombination beider Orientierungen. Diese Ausdrücke umfassen insbesondere auch elektrische Kopplungen in alle Richtungen, insbesondere dreidimensionale Ausgestaltungen.
  • 1 zeigt eine Schaltungsanordnung 100 mit einer Vielzahl von elektronischen Komponenten 102 in Verbindung mit verschiedenen Ausführungsformen. Für Klarheitszwecke wurden nicht alle elektronischen Komponenten 102 mit dem Referenzzeichen 102 beschriftet. Jedoch sollen alle Elemente, die mit demselben Symbol dargestellt werden wie die elektronische Komponente referenziert durch das Referenzzeichen 102, als elektronische Komponenten 102 betrachtet werden. Die elektronischen Komponenten können in Form einer Matrix angeordnet sein. Sie können in Spalten in einer ersten Richtung und in Zeilen in einer zweiten Richtung angeordnet sein. Jedoch können die elektronischen Komponenten 102 in verschiedenen Ausführungsformen auch in jeder anderen Anordnung angeordnet sein, z.B. in einer Zick-zack-Anordnung.
  • Die elektronischen Komponenten 102 können Speicherzellen sein, zum Beispiel flüchtige Speicherzellen oder nichtflüchtige Speicherzellen. Die flüchtigen Speicherzellen können dynamische Schreiblesespeicherzellen mit wahlfreiem Zugriff (DRAM: Dynamic Random Access Memory) oder statische Schreiblesespeicherzellen mit wahlfreiem Zugriff (SRAM: Static RAM) sein. Die nichtflüchtigen Speicherzellen können Flashspeicherzellen, zum Beispiel Floating-Gate-Speicherzellen, oder sogenannte Charge Trapping Speicherzellen sein, oder resistive Speicherzellen, zum Beispiel magnetoresistive Speicherzellen, Phasenwechselspeicherzellen (Phase Change Speicherzellen), ferroelektrische Speicherzellen oder sogenannte Conductive Bridging Speicherzellen.
  • Zudem können die elektronischen Komponenten 102 Sensorelemente sein, zum Beispiel Biosensorelemente. Die Biosensorelemente können Antikörper als Erkennungselemente zur Zielerfassung verwenden. Fluoreszierende Antikörper können sich mit dem Ziel verbinden und können erfasst werden, indem eine Charge-Coupled-Device-Kamera (CCD) verwendet wird.
  • Jede elektronische Komponente 102 kann einen oder mehrere Transistoren umfassen, z.B. zumindest einen der folgenden
    • – einen Feldeffekt-Transistor (FET: Field Effect Transistor),
    • – einen Metalloxid-Halbleiter-FET (MOSFET: Metal Oxide Semiconductor FET),
    • – einen Metall-Isolator-Halbleiter-FET (MISFET: Metal Insulator Semiconductor FET),
    • – einen komplementären Metalloxid-Halbleiter-Feldeffekt-Transistor (CMOSFET: Complementary Metal Oxide Semiconductor FET).
  • Jede elektronische Komponente 102 kann umfassen
    • – mindestens einen ersten gesteuerten Anschluss, z.B. einen Gate-Anschluss (G) und
    • – mindestens zwei gesteuerte Anschlüsse, z.B. einen ersten gesteuerten Anschluss (z.B. einen Drain-Anschluss D) und einen zweiten gesteuerten Anschluss (z.B. einen Source-Anschluss S).
  • Damit kann in verschiedenen Ausführungsformen der Steueranschluss G ein Gate-Anschluss sein und einer der gesteuerten Anschlüsse D kann ein Drain-Anschluss sein und der andere der gesteuerten Anschlüsse S kann ein Source-Anschluss sein. Zu Klarheitszwecken sind die Steueranschlüsse G und die gesteuerten Anschlüsse D und S der anderen elektronischen Komponenten nicht beschriftet. Jedoch können die anderen elektronischen Komponenten auch entsprechende Steueranschlüsse G und entsprechende gesteuerte Anschlüsse D und S aufweisen.
  • Die Ausführungsform der Schaltungsanordnung 100 kann eine Vielzahl von ersten Zugangsleitungen 104 und eine Vielzahl von zweiten Zugangsleitungen 106 aufweisen. Zu Klarheitszwecken sind nicht alle ersten Zugangsleitungen und nicht alle zweiten Zugangsleitungen mit Referenzzeichen 104 und 106 versehen. Jedoch werden alle ersten Zugangsleitungen, die mit derselben Struktur dargestellt werden wie die erste Zugangsleitung referenziert durch das Referenzzeichen 104, als erste Zugangsleitungen 104 betrachtet und alle zweiten Zugangsleitungen, die mit derselben Struktur dargestellt werden wie die zweite Zugangsleitung referenziert durch das Referenzzeichen 106 werden als zweite Zugangsleitungen 106 betrachtet.
  • Die ersten Zugangsleitungen 104 können Bitleitungen sein und die zweiten Zugangsleitungen 106 können Bitleitungen, z.B. Wort-Leitungen, sein. Die ersten Zugangsleitungen 104 können entlang der ersten Richtung angeordnet sein und die zweiten Zugangsleitungen 106 können entlang der zweiten Richtung angeordnet sein, wobei die erste Richtung einen Nichtnullwinkel (im allgemeinen einen willkürlichen Winkel, z.B. einen 90°-Winkel) mit der zweiten Richtung einschließt. Damit können in verschiedenen Ausführungsformen die ersten Zugangsleitungen 104 senkrecht zu den zweiten Zugangsleitungen 106 verlaufen.
  • Jede elektronische Komponente 102 kann mit mindestens einer ersten Zugangsleitung 104 und mit mindestens einer zweiten Zugangsleitung 106 verbunden bzw. gekoppelt sein. Die mindestens eine erste Zugangsleitung 104 kann mit einem der zwei gesteuerten Anschlüsse D und S verbunden sein und die mindestens eine zweite Zugangsleitung 106 kann mit dem Steueranschluss G verbunden sein. Jede elektronische Komponente 102 kann über eine jeweilige erste Zugangsleitung 104 und eine jeweilige zweite Zugangsleitung 106, die mit der elektronischen Komponente 102 verbunden sind, für einen Zugriff ausgewählt (selektiert) werden.
  • Während nur sechzehn elektronische Komponenten 102 und vier erste Zugangsleitungen 104 und vier zweite Zugangsleitungen 106 in 1 beispielhaft dargestellt sind, kann die Schaltungsanordnung 100 eine größere oder kleinere Anzahl elektronischer Komponenten 102 mit einer entsprechend größeren oder kleineren Anzahl von ersten Zugangsleitungen 104 und einer entsprechend größeren oder kleineren Anzahl von zweiten Zugangsleitungen 106 haben. Zum Beispiel kann es hunderte, tausende oder sogar Millionen elektronische Komponenten 102 und erste und zweite Zugangsleitungen 104, 106 geben.
  • Die Schaltungsanordnung 100 kann eine Zugangssteuereinheit 108 aufweisen. Die Zugangssteuereinheit 108 kann einen Wort-Leitungs-Decoder 111 (auch bezeichnet als Zeilen-Decoder) und mindestens eine erste Multiplexer-Schaltung 114 (auch bezeichnet als Spalten-Decoder) umfassen. Die Zugangssteuereinheit 108 kann eingerichtet sein, um den Zugang zu mindestens einer elektronischen Komponente 102 zu steuern, indem die elektronische Komponente 102 anhand der ersten Zugangsleitung 104 und der zweiten Zugangsleitung 106, die mit der elektronischen Komponente 102 verbunden sind, ausgewählt wird.
  • Der Wort-Leitungs-Decoder 111 kann physikalisch auf einer Seite der Matrix umfassend die elektronischen Komponenten 102 platziert werden oder er kann auf mindestens zwei Seiten dieser Matrix verteilt angeordnet sein. Die Multiplexer-Schaltung 114 kann physikalisch auf einer Seite der Matrix umfassend die elektronischen Komponenten 102 platziert werden oder sie kann auf mindestens zwei Seiten dieser Matrix verteilt angeordnet sein.
  • Die Multiplexer-Schaltung 114 kann mit der Vielzahl von ersten Zugangsleitungen 104 verbunden sein und kann eine der ersten Zugangsleitungen 104 auswählen. Die Multiplexer-Schaltung 114 kann die ausgewählte erste Zugangsleitung 104 mit einem Messverstärker 112, mit einer Schreib-Puffer-Schaltung 116 oder mit beiden verbinden.
  • Der Wort-Leitungs-Decoder 111 kann mit der Vielzahl von zweiten Zugangsleitungen 106 verbunden werden und kann eine der zweiten Zugangsleitungen 106 auswählen. Er kann die zweite Zugangsleitung 106 auswählen, indem er eine Spannung an diese anlegt. Die Spannung kann eine Spannung sein, die einen Fluss des elektrischen Stroms zwischen den gesteuerten Anschlüssen D und S der elektronischen Komponente 102 erlaubt. Der Wort-Leitungs-Decoder 111 kann eine andere Spannung an die zweite Zugangsleitung 106 anlegen, die nicht ausgewählt ist. Diese andere Spannung kann eine Spannung sein, die keinen Fluss des elektrischem Strom zwischen den gesteuerten Anschlüssen D und S der elektronischen Komponente 102 erlaubt.
  • Die Multiplexer-Schaltung 114 kann mit der Vielzahl von ersten Zugangsleitungen 104 verbunden sein und sie kann eine der ersten Zugangsleitungen 104 auswählen. Die Multiplexer-Schaltung 114 kann die ausgewählte erste Zugangsleitung 104 mit einem Messverstärker 112 oder mit einer Schreib-Puffer-Schaltung 116 oder mit beiden koppeln. Der Wort-Leitungs-Decoder 111 kann mit der Vielzahl von zweiten Zugangsleitungen 106 verbunden sein und kann eine der zweiten Zugangsleitungen auswählen. Er kann die zweite Zugangsleitung auswählen, indem er eine Spannung an diese anlegt. Die Spannung kann eine Spannung sein, die einen Fluss von einem mindestens ersten elektrischen Strom zwischen den gesteuerten Anschlüssen D und S der elektronischen Komponente 102 ermöglicht. Der Wort-Leitungs-Decoder 111 kann eine andere Spannung an die zweiten Zugangsleitungen anlegen, die nicht ausgewählt sind. Die andere Spannung kann eine Spannung sein, die einen Fluss von mindestens einem zweiten elektrischen Strom zwischen den gesteuerten Anschlüssen D und S der elektronischen Komponente 102 erlaubt.
  • Die Zugangssteuereinheit 108 kann eine Adresse 115 als eine Eingabe erhalten. Die Adresse 115 kann festlegen, welche der ersten Zugangsleitungen 104 von der Multiplexer-Schaltung 114 ausgewählt wird und welche der zweiten Zugangsleitungen 106 von dem Wort-Leitungs-Decoder 111 ausgewählt wird. Die Zugangssteuereinheit 108 kann eine der elektronischen Komponenten 102 auswählen, z.B. für einen Lesezugriff oder für einen Schreibzugriff.
  • Der Zeilen-Decoder 111 kann mindestens zwei Zeilen auswählen für eine Messschaltung (z.B. Messverstärker) für gleichzeitige Lese-Operationen. Der Zeilen-Decoder 111 wählt mindestens zwei Zeilen für einen Schreib-Puffer aus für gleichzeitige Schreib-Operationen.
  • Zum Beispiel ist die Bitleitung 104, die mit BLn bezeichnet ist, angrenzend zu einer Bitleitung 104 angeordnet, die mit Bln+1 bezeichnet ist (dabei ist n eine ganze Zahl größer Null). Sie ist angeordnet auf einer ersten Seite, hier auf der linken Seite, in Beziehung zu der Bitleitung 104, die mit BLn+1 bezeichnet ist. Eine Bitleitung 104, bezeichnet mit BLn+2, ist auch neben der Bitleitung, die mit BLn+1 bezeichnet ist, angeordnet. Sie ist auf einer zweiten Seite angeordnet, hier auf der rechten Seite in Bezug auf die mit BLn+1 bezeichnete Bitleitung 104.
  • Die Schaltungsanordnung 100 kann einen sogenannten Source-Schalter 109 aufweisen. Der Source-Schalter 109 kann so konfiguriert werden, dass er ein oder mehrere Verzerrungspotentiale (auch bezeichnet als Vorspannung(spotential)) für die anderen gesteuerten Anschlüsse S der Vielzahl von elektronischen Komponenten 102 bereitstellt. Das Verzerrungspotential kann von der Operation abhängen, die auf der ausgewählten elektronischen Komponente 102 ausgeführt wird. Das Verzerrungspotential kann dasselbe sein, z.B. ein Massepotential, zum Lesen und Schreiben der ausgewählten elektronischen Komponente 102. Das Verzerrungspotential kann eine hohe Spannung zum Löschen der ausgewählten elektronischen Komponente 102 sein.
  • 2 zeigt eine beispielhafte Implementierung der Multiplexer-Schaltung 114, die der Multiplexer-Schaltung 114 der Schaltungsanordnung 100 gezeigt in 1 entsprechen kann. Die Beschreibung der Multiplexer-Schaltung 114, wie sie in Verbindung mit 1 gegeben wurde, kann auf 2 angewendet werden und umgekehrt.
  • Die Multiplexer-Schaltung 114 kann zwei Bitleitungen 231 und 232 (die als Teil der zweiten Zugangsleitungen betrachtet werden können) und eine Vielzahl von Schaltern R0, R1, R2 und R3 aufweisen. Ebenfalls gezeigt sind die ersten Zugangsleitungen (Bitleitungen) 104 von 1; diese sind entsprechend beschriftet mit Bln, BLn+1, BLn+2 und BLn+3. Jeder der Schalter R0 bis R3 hat einen Steueranschluss G (Gate) und zwei gesteuerte Anschlüsse D (Drain) und S (Source) wie in Bezug auf 1 erläutert.
  • Der Steueranschluss G des Schalters R0 ist verbunden mit der Bitleitung 232, der Steueranschluss G des Schalters R1 ist verbunden mit der Bitleitung 231, der Steueranschluss G des Schalters R2 ist verbunden mit der Bitleitung 232 und der Steueranschluss G des Schalters R3 ist verbunden mit der Bitleitung 231. Der gesteuerte Anschluss D des Schalters R0 ist verbunden mit der Bitleitung BLn, der gesteuerte Anschluss D des Schalters R1 ist verbunden mit der Bitleitung BLn+1, der gesteuerte Anschluss D des Schalters R2 ist verbunden mit der Bitleitung BLn+2 und der gesteuerte Anschluss D des Schalters R3 ist verbunden mit der Bitleitung BLn+3.
  • Die gesteuerten Anschlüsse S der Schalter R0 und R1 sind miteinander und mit dem gesteuerten Anschluss D eines Schalters 235 verbunden. Die gesteuerten Anschlüsse S der Schalter R2 und R3 sind miteinander und mit dem gesteuerten Anschluss D eines Schalters 236 verbunden. Die gesteuerten Anschlüsse S der Schalter 235 und 236 sind miteinander und mit einem Messverstärker 237 verbunden.
  • Damit erlauben die Bitleitungen 231 und 232 ein hierarchisches Adressierungsschema zueinander benachbarter Bitleitungen. Alternativ können weitere Komponenten als eine erste Stufe der Multiplexer-Schaltung 114 verwendet werden.
  • Die Multiplexer-Schaltung 114 kann verbunden sein zwischen der Vielzahl von ersten Zugangsleitungen 104 und mindestens einem von mindestens einem Messverstärker 237 und mindestens einer Schreib-Puffer-Schaltung 238 (auch bezeichnet als Pegelwandler).
  • 2 zeigt auch verschiedene Schalter W0 bis W3, wobei der Steueranschluss G von jedem der Schalter W0 bis W3 mit einer der Auswahl-Leitungen 239 verbunden ist (die auch als Teil der zweiten Zugangsleitungen betrachtet werden können). Die Auswahl-Leitungen 239 können Signale für die Steueranschlüsse der Schalter W0 bis W3 für die Auswahl einer ersten Zugangsleitung 104 übermitteln. Die Signale können aus einer Adresse 115 abgeleitet werden, wie gezeigt und beschrieben in Verbindung mit 1.
  • Somit ist der gesteuerte Anschluss D des Schalters W0 verbunden mit der Bitleitung BLn und der gesteuerte Anschluss S des Schalters W0 ist verbunden mit dem Pegelwandler 238. Der gesteuerte Anschluss D des Schalters W1 ist verbunden mit der Bitleitung BLn+1 und der gesteuerte Anschluss S des Schalters W1 ist verbunden mit dem Pegelwandler 238. Der gesteuerte Anschluss D des Schalters W2 ist verbunden mit der Bitleitung BLn + 2 und der gesteuerte Anschluss S des Schalters W2 ist verbunden mit dem Pegelwandler 238. Der gesteuerte Anschluss D des Schalters W3 ist verbunden mit der Bitleitung BLn + 3 und der gesteuerte Anschluss S des Schalters W3 ist verbunden mit dem Pegelwandler 238.
  • Einer der gesteuerten Anschlüsse von jedem der Schalter R1 bis R3 kann mit jeweils einer ersten Zugangsleitung 104 gekoppelt sein und der andere der beiden gesteuerten Anschlüsse von jedem der Schalter R0 bis R3 kann über einen Schalter (235 oder 236) mit dem Messverstärker 237 gekoppelt sein.
  • Entsprechend kann einer der gesteuerten Anschlüsse von jedem der Schalter W0 bis W3 mit jeweils einer ersten Zugangsleitung 104 gekoppelt sein und der andere der beiden gesteuerten Anschlüsse von jedem der Schalter W0 bis W3 kann mit dem Pegelwandler 238 gekoppelt sein.
  • Im Beispiel von 2 entsprechen die ersten Zugangsleitungen 104 den Bitleitungen BLn bis BLn+3. Die Auswahl-Leitungen 239 werden verwendet, um die Steueranschlüsse der Schalter W0 bis W3 anzusteuern und die Bitleitungen 231 und 232 werden verwendet, um die Steueranschlüsse der Schalter R0 bis R3 anzusteuern. Eine der Auswahl-Leitungen 239 kann mit einem der Schalter W0 bis W3 verbunden sein. Die Bitleitungen 231 und 232 sind abwechselnd mit den Steueranschlüssen benachbarter Schalter R0 bis R3 verbunden. Mit anderen Worten werden benachbarte Schalter aus der Menge der Schalter R0 bis R3 durch unterschiedliche Bitleitungen 231, 232 angesteuert.
  • Es sei angemerkt, dass eine unterschiedliche Anzahl von Bitleitungen verwendet werden kann, um eine abwechselnde Reihenfolge abhängig von z.B. der Anordnung benachbarter Schalter einzuführen. Wenn also einer der Schalter für eine Lese- oder Schreib-Operation ausgewählt wird, dann kann ein Entladepfad für mindestens einen benachbarten Schalter ausgewählt werden.
  • Die Schalter R0 bis R3 können zum Durchführen einer Lese-Operation verwendet werden. Die Schalter W0 bis W3 können zum Durchführen einer Schreib-Operation verwendet werden.
  • Wenn einer der Schalter geschlossen wird, zum Beispiel unter dem Einfluss eines Signals, das an dessen Steueranschluss angelegt wird, dann kann die entsprechende erste Zugangsleitung 104 mit dem Messverstärker 237 oder dem Pegelwandler 238 gekoppelt werden. Eine elektronische Komponente 102, die mit der entsprechenden ersten Zugangsleitung 104 gekoppelt ist, kann damit gelesen werden mittels des Messverstärkers 237 oder sie kann beschrieben werden mittels des Pegelwandlers 238.
  • Insbesondere wird vorgeschlagen, dass eine selektive Entladung nur der Bitleitungen vorgesehen wird, die eine Lese-Operation oder eine Schreib-Operation stören (d.h. benachbarte Bitleitungen zu den Bitleitungen, die für eine Lese- oder Schreib-Operation ausgewählt werden, auch bezeichnet als "direkte" oder "umittelbare" Nachbarn). Andere Bitleitungen, die nicht ausgewählt werden oder nicht benachbarte Bitleitungen zu der einen für die Lese- oder Schreib-Operation ausgewählten Bitleitung sind, können potentialfrei bleiben, d.h. keine feste elektrische Spannung wird an sie angelegt.
  • 3 zeigt die Schaltungsanordnung von 2 während einer Lese-Operation. Ein Signalpfad 301 zeigt einen ersten Datenteil, der über die Bitleitung BLn übermittelt wird, den Schalter R0 und den Schalter 235 passiert und von dem Messverstärker 237 detektiert wird. Ein Signalpfad 302 zeigt einen zweiten Datenteil, der über die Bitleitung BLn+2 übermittelt wird, den Schalter R2 und den Schalter 236 passiert und von dem Messverstärker 237 detektiert wird. Der erste Datenteil und der zweite Datenteil könnten nacheinander gelesen werden, wobei die Schalter 235 und 236 verwendet werden können, um zu entscheiden, welcher der ersten und zweiten Datenteile zu einer bestimmten Zeit gelesen werden sollte.
  • Wenn die Bitleitung 232 aktiviert wird, werden dadurch die Schalter R0 und R2 geschlossen. Die Bitleitung 231 ist nicht aktiviert, was ein Signal von den Bitleitungen BLn+1 und BLn+3 daran hindert, die Schalter 235 und 236 zu erreichen.
  • Allerdings können benachbarte Bitleitungen als Entladungspfade 303 und 304 verwendet werden. Während der Lese-Operation, kann die Hardware der Schreib-Operation verwendet werden, um benachbarte Bitleitungen zu entladen.
  • Die zwei Bitleitungen 231 und 232 können verstanden werden als Auswahlmittel für die Unterteilung benachbarter Bitleitungen BLn (wobei n eine ganze Zahl ist) in eine erste Gruppe von Bitleitungen und eine zweite Gruppe von Bitleitungen, wobei eine Bitleitung der ersten Gruppe zumindest eine benachbarte Bitleitung der zweiten Gruppe hat und umgekehrt. Unter Berücksichtigung der zwei Bitleitungen 231 und 232, könnten die Bitleitungen BLn in ungerade und gerade Bitleitungen unterteilt werden (wenn sie mit ganzen Zahlen durchgezählt werden). Wenn nur eine der Bitleitungen 231, 232 aktiv ist, ist jeder zweite Schalter, der für Lese-Operationen verwendet wird, aktiv und Daten können über die entsprechende Bitleitung BLn von dem Messverstärker 237 gelesen werden. In diesem Fall ist die entsprechend andere der zwei Bitleitungen 232, 231 nicht aktiv, was dazu führt, dass der jeweilige andere Schalter, der über dieselbe Bitleitung mit dem Messverstärker 237 verbunden ist, nicht in einem leitenden Zustand ist. Also kann eine einzige Verbindung für zwei Schalter R0, R1 (oder R2, R3) zu dem Messverstärker genutzt werden, indem der eine oder andere der Schalter R0 und R1 aktiviert wird.
  • Zusätzlich können die Schalter W0 bis W3, die für Schreib-Operationen genutzt werden, über die Auswahl-Leitungen 239 verwendet werden: Der Schalter W1 und der Schalter W3 werden über die Auswahl-Leitungen 239 aktiviert, wodurch ein Entladungspfad von der Bitleitung BLn + 1 zum Pegelwandler 238 und von der Bitleitung BLn + 3 zum Pegelwandler 238 geschlossen wird.
  • Es ist auch eine Möglichkeit, dass mehr als zwei Bitleitungen 231 und 232 zur Verfügung gestellt werden, um mindestens einen der Schalter R0 bis R3 auszuwählen. Verschiedene Codierungsschemata könnten hierfür eingesetzt werden, um einen oder mehr als einen Schalter aus einer Gruppe von mehr als zwei Schaltern zu adressieren, die insbesondere eine gemeinsame Verbindung zum Messverstärker teilen.
  • Während der Lese-Operation können die Bitleitungen BLn als erster Schritt geladen werden; es kann dadurch u.U. nicht wichtig sein, auf welcher Vorspannung (Bias) die nicht ausgewählten Bitleitungen vor diesem ersten Schritt waren.
  • Vorteilhafterweise können ein Signal mit nur einer Polarität und Bauelemente einer Polarität verwendet werden (entweder n-Kanal oder p-Kanal Bauelemente). Solche Bauelemente können sich dieselbe aktive Fläche auf einem Chip teilen. Vorzugsweise kann eine kontinuierlich aktive Fläche vorgesehen sein, um die insgesamt benötigte Fläche zu reduzieren oder zu minimieren und um Belastungs-Effekte zu reduzieren oder zu minimieren.
  • 4 zeigt die Schaltungsanordnung von 2 während einer Schreib-Operation. Ein Schreibpfad 401 zeigt ein Datenteil, das von dem Pegelwandler 238 über die Bitleitung BLn+1 zu einer Speicherzelle (nicht in 4 gezeigt) übermittelt wird. Die Lesepfade von benachbarten Bitleitungen BLn und BLn+2 werden als Entladungspfade 402 und 403 genutzt. Dadurch wird der Schaltkreis der Lese-Operation während der Schreib-Operation zur Entladung benachbarter Bitleitungen verwendet.
  • Vorteilhafterweise schlägt die vorgestellte Lösung eine Schaltung vor, die eine burstartige Lese-Operation mit geringer Leistung erlaubt, weil ein Datenwort mit einem Niedrigvoltsignal dekodiert werden kann. Nur der erste Adresssprung kann einen Hochspannungssignalwechsel erfordern. Zum Beispiel kann ein ECC-Wort (ECC: Error Correction Code, also fehlerkorrigierender Code) in mehreren Teilen gelesen werden (z.B. in einem Burst-Modus).
  • Es ist auch ein Vorteil, dass die Anzahl der Niedrigvolt-Bauelemente ebenfalls reduziert werden kann. Eine Vorkodierung kann durch Hochspannungs- oder Mittelspannungs-Komponenten durchgeführt werden. In diesem Zusammenhang kann Hochspannung sich auf Spannungen beziehen, die ungefähr 1,3V überschreiten. Mittelspannung kann sich auf einen Spannungsbereich von ungefähr 1,2V bis 1,3V beziehen.
  • Während nur vier erste Zugangsleitungen 104 mit vier Schaltern R0 bis R3 und vier Schaltern W0 bis W3 in 2 bis 4 gezeigt werden, kann der Multiplexer 114 eine größere oder kleinere Anzahl von ersten Zugangsleitungen 104 haben mit einer entsprechend größeren oder kleineren Anzahl von Schaltern.
  • Die in 2 gezeigten Schalter können zumindest teilweise durch Feldeffekttransistoren (FETs) realisiert werden. Sie können n-Typ FETs oder p-Typ FETs sein. Sie können in derselben Wanne angeordnet werden. Die Wanne kann auf einem Substrat der Schaltungsanordnung 100 angeordnet sein. Insbesondere können sich die Schalter eine gemeinsame aktive Fläche teilen, d.h. sie können sich den physikalischen Teil der Schaltungsanordnung 100 teilen, in dem die aktiven Elemente angeordnet sind.
  • Da die Schalter dasselbe Signal an ihren Steueranschlüssen teilen, kann nur eine Polarität des Signals benötigt werden. Es mag keine Notwendigkeit für einen zusätzlichen Hochvolt-Bus bestehen. Kein invertiertes Signal muss geroutet werden, so dass die Fläche der Komponente und der dynamische Energieverbrauch der Schaltungsanordnung 100 reduziert werden können.
  • Obwohl verschiedene beispielhafte Ausführungsformen der Erfindung beschrieben sind, ist es für den Fachmann offensichtlich, dass unterschiedliche Änderungen und Modifikationen vorgenommen werden können, um zumindest einige der Vorteile der Erfindung erreichen zu können, ohne von dem Bereich der Erfindung abzuweichen. Es ist für den einschlägigen Fachmann nachvollziehbar, dass weitere Komponenten, die gleiche Funktionen erfüllen, auf geeignete Weise ersatzweise verwendet werden können. Weiterhin sei angemerkt, dass die unter Bezugnahme auf eine bestimmte Figur erläuterten Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in jenen Fällen, in denen dies bislang nicht ausdrücklich erwähnt wurde. Weiterhin können die erfindungsgemäßen Verfahren in Software-Implementierungen, unter Verwendung von geeigneten Prozessoranweisungen oder in Hybridimplementierungen, die eine Kombination aus Hardware und Software nutzen, um die gleichen Ergebnisse zu erzielen, umgesetzt werden. Solche Abwandlungen des Erfindungsgedankens sollen durch die angefügten Ansprüche abgedeckt sein.

Claims (25)

  1. Schaltungsanordnung umfassend – eine Vielzahl von elektronischen Komponenten, – eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen, – eine Zugangssteuereinheit, die eingerichtet ist, um einen Zugang zu mindestens einer elektronischen Komponente aus der Vielzahl der elektronischen Komponenten mittels der mindestens einen ersten Zugangsleitung und der zweiten Zugangsleitungen zu steuern, – eine erste Gruppe von Schaltern, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der ersten Gruppe von Schaltern – über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist, – wobei benachbarte Schalter der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen verbunden sind.
  2. Schaltungsanordnung nach Anspruch 1, – bei der die zweiten Zugangsleitungen Auswahl-Leitungen umfassen, – bei der die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist.
  3. Schaltungsanordnung nach Anspruch 2, bei der die Zugangssteuereinheit die zweite Gruppe von Schaltern umfasst.
  4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, bei der die Zugangssteuereinheit eingerichtet ist, um während einer Lese-Operation – nur die Schalter der ersten Gruppe zu aktivieren, die mit einer der mindestens zwei Bitleitungen verbunden sind und die Schalter der ersten Gruppe nicht zu aktivieren, die mit der mindestens einen anderen der mindestens zwei Bitleitungen verbunden sind und – mittels der Auswahl-Leitungen mindestens einen Schalter der zweiten Gruppe zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für die Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, bei der die Zugangssteuereinheit eingerichtet ist, um während einer Lese-Operation – mindestens einen Pfad von einer der ersten Zugangsleitungen zu dem Messverstärker auszuwählen, indem mindestens ein Schalter der ersten Gruppe aktiviert wird mittels mindestens einer der mindestens zwei Bitleitungen und – mindestens einen Schalter der zweiten Gruppe mittels der Auswahl-Leitungen zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  6. Schaltungsanordnung nach Anspruch 5, bei der der ausgewählte Pfad einen zusätzlichen Schalter aufweist, anhand dessen eine der mindestens zwei ersten Zugangsleitungen auswählbar ist, um mit dem Messverstärker verbunden zu werden.
  7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, bei der die Zugangssteuereinheit eingerichtet ist, um während einer Schreib-Operation – mindestens einen Schalter der zweiten Gruppe anhand der Auswahl-Leitungen zu aktivieren, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die für die Schreib-Operation ausgewählt wird und den Schalter der ersten Gruppe nicht zu aktivieren, der mit dieser ersten Zugangsleitung verbunden ist und – mindestens einen der Schalter der ersten Gruppe zu aktivieren, der mit der ersten Zugangsleitung verbunden ist, die an die erste Zugangsleitung angrenzt, die für die Schreib-Operation ausgewählt wird, wodurch mindestens ein Entladepfad aktiviert wird.
  8. Schaltungsanordnung nach einem der Ansprüche 2 bis 7, bei der die Schalter der ersten Gruppe und die Schalter der zweiten Gruppe zumindest teilweise auf der gleichen aktiven Fläche angeordnet sind.
  9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Zugangssteuereinheit die erste Gruppe der Schalter umfasst.
  10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, – bei der zwei benachbarte Schalter der ersten Gruppe über ihre jeweiligen Steueranschlüsse mit unterschiedlichen Bitleitungen verbunden sind, – bei der die zwei benachbarten Schalter über einen ihrer jeweiligen gesteuerten Anschlüsse mit unterschiedlichen ersten Zugangsleitungen verbunden sind, – bei der die zwei benachbarten Schalter über einen anderen ihrer jeweiligen gesteuerten Anschlüsse miteinander und weiterhin über mindestens einen zusätzlichen Schalter mit dem Messverstärker verbunden sind.
  11. Schaltungsanordnung nach Anspruch 10, bei der der mindestens eine zusätzliche Schalter von der Zugangssteuereinheit ansteuerbar ist.
  12. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Zugangssteuereinheit eingerichtet ist, nur eine der mindestens zwei Bitleitungen zur gleichen Zeit zu aktivieren.
  13. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die elektronische Komponente mindestens eine der folgenden umfasst: – eine flüchtige Speicherzelle aus einer Gruppe umfassend dynamische RAM-Zellen und statische RAM-Zellen, – eine nicht-flüchtige Speicherzelle aus einer Gruppe umfassend Flash-Speicherzellen, resistive Speicherzellen und eine Vielzahl von Sensorelementen, – ein Sensorelement, – ein Biosensor-Element.
  14. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der der Schalter mindestens umfasst: – einen Transistor, – einen Feldeffekt-Transistor.
  15. Schaltungsanordnung nach Anspruch 14, bei der die Schalter den gleichen Leitfähigkeits-Typ aufweisen.
  16. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Schalter zumindest teilweise in der gleichen Wanne angeordnet sind oder zumindest teilweise die gleiche Wanne nutzen.
  17. Verfahren zum Betrieb einer Schaltungsanordnung, – wobei die Schaltungsanordnung umfasst – eine Vielzahl von elektronischen Komponenten, – eine Vielzahl von ersten Zugangsleitungen und zweite Zugangsleitungen, wobei jede elektronische Komponente mit mindestens einer der ersten Zugangsleitungen und zweiten Zugangsleitungen gekoppelt ist, wobei die zweiten Zugangsleitungen mindestens zwei Bitleitungen umfassen, – wobei das Verfahren umfasst: – ein Auswählen einer ersten Zugangsleitung, – ein Steuern von mindestens einer ersten Zugangsleitung, die an die ausgewählte erste Zugangsleitung angrenzt, um einen Entladepfad bereitzustellen.
  18. Verfahren nach Anspruch 17, – bei dem die mindestens eine erste Zugangsleitung, die angrenzend ist zu der ausgewählten ersten Zugangsleitung, angesteuert wird um den Entladungspfad bereitzustellen, indem mindestens ein Schalter einer ersten Gruppe von Schaltern aktiviert wird, wobei jeder Schalter einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, – bei dem jeder Schalter der ersten Gruppe von Schaltern – über dessen Steueranschluss mit einer der mindestens zwei Bitleitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Messverstärker angeschlossen ist, – bei dem benachbarte Schalter der ersten Gruppe von Schaltern über deren Steueranschlüsse mit unterschiedlichen Bitleitungen der mindestens zwei Bitleitungen verbunden sind.
  19. Verfahren nach einem der Ansprüche 17 oder 18, bei dem der Entladepfad gesteuert wird, um einen Pegelwandler mit mindestens einer der ersten Zugangsleitungen zu verbinden, die angrenzend ist zu der ausgewählten ersten Zugangsleitung.
  20. Verfahren nach einem der Ansprüche 17 bis 18, bei dem zu Beginn oder während einer Lese-Operation der Entladepfad gesteuert wird, um einen Pegelwandler mit mindestens einer der ersten Zugangsleitungen zu verbinden, die angrenzend ist zu der ausgewählten ersten Zugangsleitung.
  21. Verfahren nach Anspruch 18, – bei dem die zweiten Zugangsleitungen Auswahl-Leitungen umfassen, – bei dem die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist, – wobei das Verfahren umfasst: – ein Aktivieren nur der Schalter der ersten Gruppe, die mit einer der mindestens zwei Bitleitungen verbunden sind und ein Nicht-Aktivieren der Schalter der ersten Gruppe, die mit der mindestens einen anderen der mindestens zwei Bitleitungen verbunden sind und – ein Aktivieren mittels der Auswahl-Leitungen mindestens eines Schalters der zweiten Gruppe, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  22. Verfahren nach Anspruch 18, – bei dem die zweiten Zugangsleitungen Auswahl-Leitungen umfassen, – bei dem die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist, – wobei das Verfahren umfasst: – ein Auswählen von mindestens einem Pfad von einer der ersten Zugangsleitungen zu dem Messverstärker, indem mindestens ein Schalter der ersten Gruppe aktiviert wird mittels mindestens einer der mindestens zwei Bitleitungen und – ein Aktivieren mindestens eines Schalters der zweiten Gruppe mittels der Auswahl-Leitungen, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die angrenzend zu der ersten Zugangsleitung ist, die für eine Lese-Operation ausgewählt wird, wobei dadurch mindestens ein Entladepfad aktiviert wird, der an den Schalter der ersten Gruppe angrenzt, der für die Lese-Operation ausgewählt wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, bei dem der Entladepfad gesteuert wird, um einen Messverstärker mit mindestens einer ersten Zugangsleitung, die angrenzend zu der ausgewählten ersten Zugangsleitung ist, zu verbinden.
  24. Verfahren nach Anspruch 23, bei dem der Entladepfad gesteuert wird, um den Messverstärker während einer Schreib-Operation mit der mindestens einen ersten Zugangsleitung, die angrenzend zu der ausgewählten ersten Zugangsleitung ist, zu verbinden.
  25. Verfahren nach Anspruch 18, – bei dem die zweiten Zugangsleitungen Auswahl-Leitungen umfassen, – bei dem die Schaltungsanordnung eine zweite Gruppe von Schaltern umfasst, wobei jeder Schalter mindestens einen Steueranschluss und mindestens zwei gesteuerte Anschlüsse umfasst, wobei jeder Schalter der zweiten Gruppe von Schaltern – über dessen Steueranschluss mit einer der Auswahl-Leitungen verbunden ist und – über dessen gesteuerte Anschlüsse in einem Pfad zwischen einer der ersten Zugangsleitungen und einem Pegelwandler angeschlossen ist, – wobei das Verfahren umfasst: – ein Aktivieren mindestens eines Schalters der zweiten Gruppe anhand der Auswahl-Leitungen, der mit mindestens einer der ersten Zugangsleitungen verbunden ist, die für die Schreib-Operation ausgewählt ist und ein Nicht-Aktivieren des Schalters der ersten Gruppe, der mit dieser ersten Zugangsleitung verbunden ist und – ein Aktivieren mindestens eines Schalters der ersten Gruppe, der mit der ersten Zugangsleitung verbunden ist, die an die erste Zugangsleitung angrenzt, die für die Schreib-Operation ausgewählt ist, wodurch mindestens ein Entladepfad aktiviert wird.
DE201410111813 2013-08-19 2014-08-19 Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung Withdrawn DE102014111813A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/969,810 US9123397B2 (en) 2013-08-19 2013-08-19 Circuit arrangement and method for operating a circuit arrangement
US13/969,810 2013-08-19

Publications (1)

Publication Number Publication Date
DE102014111813A1 true DE102014111813A1 (de) 2015-02-19

Family

ID=52430393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410111813 Withdrawn DE102014111813A1 (de) 2013-08-19 2014-08-19 Schaltungsanordnung und verfahren zum betreiben einer schaltungsanordnung

Country Status (3)

Country Link
US (1) US9123397B2 (de)
CN (1) CN104425031A (de)
DE (1) DE102014111813A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729351B1 (ko) * 2004-12-31 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7471567B1 (en) * 2007-06-29 2008-12-30 Sandisk Corporation Method for source bias all bit line sensing in non-volatile storage
TWI451420B (zh) * 2010-01-20 2014-09-01 Macronix Int Co Ltd 具有記憶體程式化放電電路之積體電路裝置及其方法

Also Published As

Publication number Publication date
CN104425031A (zh) 2015-03-18
US9123397B2 (en) 2015-09-01
US20150049560A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
DE3305056C2 (de) Halbleiterspeicher
DE3041176C2 (de)
DE3123611C2 (de)
DE112016002710B4 (de) Hochgeschwindigkeits-, hochspannungstolerante schaltungen in flash-pfad
DE4000787A1 (de) Elektrischer, seitenweise loeschbarer und programmierbarer nurlesespeicher
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE3432973C2 (de)
DE10032271C2 (de) MRAM-Anordnung
EP0088815B1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
DE4024930A1 (de) Programmierbare speichereinrichtung und verfahren zum gleichzeitigen zugriff auf zwei benachbarte speicherzellen in der speichereinrichtung
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE102005055834A1 (de) Speicherschaltung, Ansteuerschaltung für einen Speicher und Verfahren zum Einschreiben von Schreibdaten in einen Speicher
DE102007046006A1 (de) Niederspannungs-Niederkapazitäts-Flashspeicherfeld
DE112018001411B4 (de) Zweifach-Stromschienen-Kaskodentreiber
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
EP0224887B1 (de) Gate Array Anordnung in CMOS-Technik
EP0282976A1 (de) Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2646653A1 (de) Leseverstaerker fuer statische speichereinrichtung
DE2242332A1 (de) Zelle fuer integrierte speicherschaltung mit wahlfreiem zugriff
DE112016004117B4 (de) Systeme, verfahren und vorrichtungen für parallele lese- und schreibvorgänge
DE102019133640B4 (de) Bitzelle, die eine bit-schreib-maskierungsfunktion unterstützt
DE2424858A1 (de) Integrierte treiberschaltung
DE69626623T2 (de) Strombegrenzung während des Blockschreibens in Speicherschaltungen
DE10126799C2 (de) Speicheranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee