DE102013210668A1 - Verfahren zur Herstellung eines optischen Moduls - Google Patents

Verfahren zur Herstellung eines optischen Moduls Download PDF

Info

Publication number
DE102013210668A1
DE102013210668A1 DE102013210668.8A DE102013210668A DE102013210668A1 DE 102013210668 A1 DE102013210668 A1 DE 102013210668A1 DE 102013210668 A DE102013210668 A DE 102013210668A DE 102013210668 A1 DE102013210668 A1 DE 102013210668A1
Authority
DE
Germany
Prior art keywords
film
chip
optical element
electrode
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013210668.8A
Other languages
English (en)
Inventor
Jan Kostelnik
Jürgen Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuerth Elektronik GmbH and Co KG
Original Assignee
Wuerth Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuerth Elektronik GmbH and Co KG filed Critical Wuerth Elektronik GmbH and Co KG
Priority to DE102013210668.8A priority Critical patent/DE102013210668A1/de
Priority to PCT/EP2014/061788 priority patent/WO2014195444A1/de
Priority to US14/896,314 priority patent/US9748514B2/en
Priority to EP14728951.6A priority patent/EP3003672B1/de
Publication of DE102013210668A1 publication Critical patent/DE102013210668A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Sustainable Energy (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines optischen Moduls mit den folgenden Schritten: a) Bereitstellen eines Chips mit einem in dem Chip integrierten optischen Element, wobei das optische Element eine erste Elektrode und eine zweite Elektrode aufweist, und wobei der Chip einen ersten Anschlusskontakt für die erste Elektrode und einen zweiten Anschlusskontakt für die zweite Elektrode aufweist, so dass zwischen den ersten und zweiten Anschlusskontakten eine Betriebsspannung für das optische Element anlegbar ist, und wobei der Chip eine optisch wirksame Seite hat, welche dazu ausgebildet ist Strahlung zu emittieren und/oder zu empfangen, b) Verbindung des Chips mit einer Folie, so dass die Folie die optisch wirksame Seite des Chips vollflächig überdeckt, wobei es sich bei der Folie um eine Folie aus Acrylat, Polyarylat oder Polyurethan handelt, wobei die Folie zumindest in dem Bereich, der sich oberhalb der optisch wirksame Seite befindet, für Strahlung transparent ist, die von dem optischen Element bei anliegender Betriebsspannung emittierbar oder empfangbar ist. c) Kontaktierung des ersten Anschlusskontakts des Chips durch eine auf der Folie angeordnete Leiterbahn und Kontaktierung des zweiten Anschlusskontakts durch eine weitere Leiterbahn.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optischen Moduls mit einem in einen Chip integrierten optischen Element, insbesondere einem lichtemittierenden optischen Element, wie zum Beispiel einer LED, EED, HCSELD, OLED oder PLED und/oder einem optischen Sensor.
  • Aus der DE 10 2007 007 847 A1 ist eine Licht aussendende Vorrichtung und ein Verfahren zu deren Herstellung bekannt. Zur Herstellung der Vorrichtung werden die Anoden- und Kathodenanschlüsse einer LED durch Drahtbonden elektrisch kontaktiert und es wird ein Vergussharz eingesetzt.
  • Aus der DE 10 2007 044 446 A1 ist ein flexibler Schaltkreis mit einem Array aus LEDs bekannt. Auch hier werden die LEDs durch Drahtbonding kontaktiert.
  • Aus der DE 199 53 160 B4 ist eine Elektrodenstruktur für LEDs bekannt, bei der die Elektroden für das Wire-Bonding in einem Randbereich angeordnet sein können.
  • Bei LEDs erfolgt die Abstrahlung des Lichts im Allgemeinen durch eine obere transparente Elektrode. Dies muss aber nicht zwangsläufig so sein:
    Aus dem Stand der Technik sind an sich Edge-Emitting Laser Diodes (EELs) bekannt, beispielsweise aus US 5,105,430 , bei denen das Licht seitlich abgestrahlt wird sowie auch Horizontal-Cavity Surface-Emitting Laser-Dioden (HCSELD), vergleiche Appl. Phys. Lett. 84, 4104 (2004); An InGaN-based horizontal-cavity surface-emitting laser diode.
  • Aus der zum Anmeldezeitpunkt unveröffentlichten Internationalen Patentanmeldung PCT/EP2012/059476 ist die Kontaktierung eines elektrischen Bauteils mit einer elektrisch leitenden Folie, insbesondere einer Trägerfolie durch Niedertemperatursintern von Nanopartikeln offenbart.
  • Der vorliegenden Erfindung liegt demgegenüber die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines optischen Moduls zu schaffen.
  • Die der Erfindung zugrunde liegende Aufgabe wird mit den Merkmalen von Patentanspruch 1 gelöst. Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
  • Unter einem „optischen Modul” wird hier eine Vorrichtung verstanden, die für Beleuchtungszwecke dient oder als optischer Sender oder Empfänger für die Zwecke der Signalübertragung ausgebildet ist. Das optische Modul kann ein oder mehrere optische Elemente, insbesondere auch eine Matrix optische Elemente beinhalten, wobei es sich bei den optischen Elementen um Strahlungsquellen und/oder optische Empfänger handeln kann.
  • Unter einem „Chip” wird hier eine integrierte Schaltung verstanden, insbesondere eine integrierte Halbleiterschaltung. In einen solchen Chip kann ein optisches Element integriert sein.
  • Nach Ausführungsformen der Erfindung erfolgt die Herstellung eines optischen Moduls, indem zunächst ein Chip mit zumindest einem integrierten optischen Element bereitgestellt wird. Das optische Element hat eine erste Elektrode und eine zweite Elektrode und der Chip hat entsprechende erste und zweite Anschlusskontakte für die Elektroden des integrierten optischen Elements. Durch Anlegen einer Betriebsspannung zwischen diesen Anschlusskontakten wird das optische Element aktiviert, um je nach Ausführungsform Strahlung zu emittieren und/oder zu empfangen. Hierzu hat das optische Element eine optisch wirksame Seite, von der aus die Strahlung emittiert wird bzw. über die Strahlung empfangen wird.
  • Je nach Ausführungsform kann beispielsweise die erste Elektrode transparent oder teiltransparent ausgebildet sein, um die optische wirksame Seite des Chips zu bilden. Es ist aber auch möglich, dass eine Kante des Chips die optisch wirksame Seite des Chips bildet, von der aus die Stahlung abgestrahlt wird, wie es z. B. bei einer EED der Fall sein kann.
  • Zumindest ein solcher Chip wird dann mit einer Folie verbunden, so dass die Folie zumindest die optisch wirksame Seite des Chips vollständig überdeckt. Die Verbindung des Chips mit der Folie kann beispielsweise durch Kleben, Laminieren und/oder Einpressen erfolgen.
  • Bei der Folie handelt es sich um Acrylat, Polyarylat oder Polyurethan, wobei die Folie zumindest in dem Bereich, der sich oberhalb der optisch wirksamen Seite befindet, für Strahlung transparent ist, die von dem optischen Element bei anliegender Betriebsspannung emittierbar oder empfangbar ist. Insbesondere kann die Folie insgesamt transparent sein oder transparente Fenster aufweisen. Im letzteren Fall wird ein transparentes Fenster der Folie vor der Verbindung des Chips mit der Folie über der optisch wirksamen Seite des Chips positioniert woraufhin dann die Verbindung z. B. durch laminieren, kleben oder einpressen hergestellt wird.
  • Nach einer Ausführungsform der Erfindung handelt es sich bei der Folie um eine dünne Epoxid-Folie.
  • Nach einer Ausführungsform der Erfindung ist auf die Folie eine dünne und flexible Glasfolie laminiert.
  • Die Kontaktierung zumindest eines der Anschlusskontakte erfolgt dann über die Folie, indem eine auf einer Oberseite oder Rückseite der Folie angeordnete Leiterbahn mit dem Anschlusskontakt elektrisch verbunden wird, wobei die Leiterbahn beispielsweise drucktechnisch auf die Folie aufgebracht sein kann.
  • Ausführungsformen der Erfindung sind besonders vorteilhaft, da das bisher im Allgemeinen erforderliche Wire-Bonding für die Kontaktierung der Elektroden des optischen Elements aufgrund der Verwendung der Folie entfallen kann. Von besonderem weiterem Vorteil ist dabei, dass die Verbindung des Chips mit der Folie sowie die Kontaktierung der Anschlusskontakte inline erfolgen kann, beispielsweise in einer sogenannten Reel-to-Reel-Fertigung.
  • Nach einer Ausführungsform der Erfindung erfolgt die Verbindung der Chips mit der Folie durch Einpressen, so dass die Folie die Oberseite des Chips und die Kante des Chips vollflächig überdeckt. Ein solches Einpressen wird aufgrund der plastischen Eigenschaften der verwendeten Folie, nämlich Acrylat, Polyarylat oder Polyurethan, ermöglicht. Besonders bevorzugt ist die Verwendung von kalt verformbaren Arylat, da dann eine wesentliche Erhitzung der Chips für die Verbindung mit der Folie nicht erforderlich ist.
  • Nach einer Ausführungsform der Erfindung wird nach der Verbindung des Chips mit der Folie ein Loch in der Folie hergestellt, welches sich von der Oberseite der Folie bis zu dem ersten Anschlusskontakt erstreckt. Anschließend erfolgt dann die Kontaktierung des ersten Anschlusskontakts durch das Loch hindurch. Dies kann dadurch erfolgen, dass nach der Herstellung des Lochs durch Aufbringung von leitfähiger Tinte auf die Folie, zum Beispiel durch ein Druckverfahren, wie Inkjet-Druck oder Aerosol-Jet Druck, die Leiterbahn auf die Folie aufgebracht wird sowie auch das Loch mit der leitfähigen Tinte gefüllt wird, um so den Anschlusskontakt durch das Loch hindurch mit der Leiterbahn zu verbinden. Aerosol-Jet Druck ist an sich aus dem Stand der Technik bekannt, vgl. beispielsweise WO 2010/089081 A1 .
  • Nach einer Ausführungsform der Erfindung wird das Loch durch Beaufschlagung der Folie mit einem Laser oder einem Plasma hergestellt, vorzugsweise nachdem der Chip mit der Folie verbunden worden ist, so dass eine nachträgliche genaue Ausrichtung des Lochs bei der Positionierung der Folie bezüglich des Anschlusskontakts nicht erforderlich ist.
  • Nach einer Ausführungsform der Erfindung beinhaltet die optisch wirksame Seite die erste Elektrode, die zumindest teilweise transparent ausgebildet ist. Die erste Elektrode wird durch sich kreuzende Leiterbahnen gebildet, wobei der erste Anschlusskontakt in einem Randbereich der Oberseite des Chips, insbesondere in einem Randbereich der ersten Elektrode, oder an einer der Kante des Chips angeordnet ist, um möglichst wenig Strahlungseffizienz aufgrund des ersten Anschlusskontakts und dessen Kontaktierung einzubüßen.
  • Nach einer Ausführungsform der Erfindung erfolgt die Kontaktierung der ersten und je nach Ausführungsform auch der zweiten Anschlusskontakte mit Leiterbahnen der Folie durch Flip-Chip-Montage.
  • Nach einer Ausführungsform der Erfindung erfolgt die Ausbildung zumindest des ersten Anschlusskontakts durch Niedertemperatursintern von Nanopartikeln, welche auf dem ersten Anschlusskontakt und/oder der Folie aufgebracht sein können. Diese Ausführungsform ist in Kombination mit der Verwendung von kalt verformbarem Acrylat besonders vorteilhaft, da dann insgesamt die Temperaturbeanspruchung der Chips bei der Herstellung minimiert wird.
  • Nach einer Ausführungsform der Erfindung wird zunächst ein Multilayer Printed Circuit Board (PCB) hergestellt, das eine oder mehrere elektrische und/oder elektronische Komponenten sowie eine Verschaltung dieser Komponenten beinhaltet. Das Multilayer PCB kann bereits einen oder mehrere der Chips mit dem integrierten optischen Element beinhalten. In diesem Fall wird das Multilayer PCB nach oben abgeschlossen, indem die Folie aufgebracht wird. Alternativ wird der Chip zunächst mit der Folie verbunden und kontaktiert und anschließend wird dann die Folie mit dem Chip auf die Multilayer PCB aufgebracht, um diese nach oben abzuschließen. Beispielsweise erfolgt dies, indem die Folie auflaminiert wird.
  • Nach einer Ausführungsform der Erfindung werden nach diesem Verfahren zwei verschiedene Multilayer PCBs hergestellt, wobei das oder die optischen Elemente in der jeweiligen Multilayer PCB für eine optische Signalübertragung mit galvanischer Trennung zwischen den Multilayer PCBs dienen.
  • Nach einer Ausführungsform der Erfindung handelt es sich bei der Folie um eine Dekorschicht, was besonders vorteilhaft zur Herstellung eines Beleuchtungskörpers zum Beispiel zur Integration in ein Möbelstück ist.
  • Im Weiteren werden Ausführungsformen der Erfindung mit Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittansicht einer ersten Ausführungsform eines optischen Moduls,
  • 2a–2d die Verfahrensschritte einer Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung des optischen Moduls gemäß 1,
  • 3 eine perspektivische Ansicht einer Ausführungsform des optischen Moduls mit Anordnung des ersten Anschlusskontakts in einem Randbereich,
  • 4–9 Schnittansichten verschiedener Ausführungsformen des optischen Moduls als Multilayer PCB,
  • 10 einer Schnittansicht zweier einander gegenüberliegende erfindungsgemäße PCB mit optischer Kopplung.
  • Elemente der nachfolgenden Ausführungsformen, die einander entsprechen oder identisch sind, werden jeweils mit identischen Bezugszeichen gekennzeichnet.
  • Die 1 zeigt eine Schnittansicht einer Ausführungsform eines optischen Moduls 10, welches einen Chip 12 beinhaltet, der ein in dem Chip integriertes optisches Element 14, wie zum Beispiel einer LED beinhaltet. Das optische Element 14 hat eine erste Elektrode 15, die einen ersten Anschlusskontakt 16 des Chips 12 aufweist, sowie eine zweite Elektrode 18 mit einem zweiten Anschlusskontakt 20 des Chips 12.
  • Bei der hier betrachteten Ausführungsform ist die erste Elektrode 15 zumindest teilweise transparent ausgebildet, so dass Strahlung nach oben in Pfeilrichtung 22 abgestrahlt werden kann. Der erste Anschlusskontakt 16 befindet sich in etwa mittig auf der ersten Elektrode 15. Dagegen ist die zweite Elektrode 18 flächig und nicht transparent ausgebildet und flächig mit dem zweiten Anschlusskontakt 20 verbunden.
  • Durch die erste Elektrode 15 wird bei der hier betrachteten Ausführungsform also die optisch wirksame Seite des Chips 12 gebildet.
  • Der Chip ist mit einer Folie 24 verbunden, wobei die Folie 24 die optisch wirksame Seite des Chips, das heißt hier die erste Elektrode 15, vollständig überdeckt, sowie auch die Kanten 26 des Chips 12.
  • Bei der Folie handelt es sich um eine Folie aus Acrylat, Polyarylat oder Polyurethan, wobei das Polyurethan ungeschäumt ist. Vorzugsweise wird kalt verformbares Acrylat eingesetzt.
  • Das Material der Folie ist dabei so gewählt, dass es für Strahlung transparent ist, die von dem optischen Element 14 in der Pfeilrichtung 22 abgegeben wird, wenn eine Betriebsspannung an den Elektroden 15 und 18 anliegt. Dabei kann die Folie insgesamt für diese Strahlung transparent sein oder die Folie kann zumindest oberhalb der ersten Elektrode 15 transparent ausgebildet sein, um dort ein Fenster für den Hindurchtritt der Strahlung zu schaffen.
  • Die Folie 24 hat auf ihrer Oberseite eine Leiterbahn 28, welche durch ein Loch 30 in der Folie mit dem ersten Anschlusskontakt 16 elektrisch verbunden ist. Auf ihrer Rückseite hat die Folie 22 eine weitere Leiterbahn 32, welche den zweiten Anschlusskontakt 20 kontaktiert.
  • Beispielsweise ist die Leiterbahn 28 sowie auch die Durchkontaktierung durch das Loch 30 drucktechnisch auf die Oberseite der Folie 24 aufgebracht, wohingegen die Leiterbahn 32 durch eine Strukturierungstechnik, wie zum Beispiel durch Beschichtung der Rückseite mit Kupfer und einem anschließenden Ätzschritt hergestellt wird. Alternativ kann auch die Leiterbahn 32 aufgedruckt sein.
  • Die 2a bis 2d zeigt die entsprechenden Schritte eines Herstellungsverfahrens. In dem ersten Schritt, der in der 2a dargestellt ist, werden die Folie 24 und der Chip 12 bereitgestellt. Dies kann beispielsweise durch eine Reel-to-Reel-Fertigung erfolgen, indem die Folie 24 von einer Rolle abgewickelt wird und synchron dazu Chips 12, die hintereinander an einem Band befestigt sind, und von denen ein Chip 12 exemplarisch in der 2a gezeigt ist, ebenfalls von einem Band abgewickelt werden.
  • In dem zweiten Schritt, der in der 2b dargestellt ist, wird der Chip 12 mit der Folie 24 verbunden, indem der Chip 12 in die Folie 24 eingepresst wird, wodurch die Folie 24 plastisch verformt wird. Dies kann beispielsweise dadurch erfolgen, dass die Folie 24 und das Band mit dem Chip 12 an einer Anpressrolle vorbeigeführt werden.
  • Anschließend wird dann in dem dritten Schritt, der in der 2c dargestellt ist, das Loch 30 in der Folie 24 hergestellt, beispielsweise indem die Folie 20 von oben mit einem Laser oder einem Plasma beaufschlagt wird.
  • Anschließend werden in dem vierten Schritt, der in der 2d gezeigt ist, die Leiterbahnen 28 und 32 aufgebracht, beispielsweise durch Inkjet-Druck oder durch Aerosol-Jet-Druck, so dass die Anschlusskontakte 16 und 20 (vergleiche 1) hierdurch kontaktiert werden.
  • Die 3 zeigt eine perspektivische Darstellung einer Ausführungsform eines optischen Moduls 10, wobei die erste Elektrode 15 durch sich kreuzende Leiterbahnen 34 gebildet wird. Der erste Anschlusskontakt 16 ist hier in einem Randbereich der Elektrode 15 und damit auch des Chips 12 angeordnet, so dass die Leiterbahn 28 von der Elektrode 15 weg verläuft und diese praktisch nicht überdeckt. Dies ist besonders vorteilhaft, da dadurch die Effizienz des optischen Elements 14 gesteigert wird.
  • Die 4 zeigt eine Schnittansicht einer Multilayer PCB 36, die den Chip 12 mit dem optischen Element 14 beinhaltet. Im Gegensatz zu den Ausführungsformen gemäß 1 bis 3 sind hier beide Anschlusskontakte 16 und 20 des optischen Elements 14 an dessen Oberseite, d. h. auf der optisch wirksamen Seite, angeordnet. Diese Anschlusskontakte 16 und 20 sind mit den entsprechenden Leiterbahnen 28 und 32, die bei der hier betrachteten Ausführungsform auf der Unterseite der Folie 24 zum Beispiel drucktechnisch aufgebracht sind durch Flip-Chip-Kontaktierung verbunden, wozu entsprechende Kontaktierhügel 38 bzw. 40, das heißt sogenannte Solder Bumps, vorgesehen sein können.
  • Die Leiterbahnen 28 und/oder 32 der Folie 24 können zum Beispiel über Vias 42 mit der darunter liegenden Schaltungsstruktur der Multilayer PCB 36 verbunden sein.
  • Die Herstellung des Moduls 10 kann hier so erfolgen, indem zunächst die Multilayer PCB 36 mit dem Chip 12 und insbesondere dem Via 42 hergestellt wird. Separat davon werden auf die Folie 24 die Leiterbahnen 28 und 32 aufgebracht, beispielsweise drucktechnisch. Schließlich wird die mit den Leiterbahnen 28 und 32 versehene Folie 24 von oben auf die Multilayer PCB 36 aufgebracht, beispielsweise auflaminiert, aufgeklebt oder aufgepresst, so dass die Kontaktierhügel 38 bzw. 40 elektrische Kontakte mit den Leiterbahnen 28 bzw. 32 ausbilden.
  • Über die Anschlusskontakte 16 und 20 kann eine Betriebsspannung an das optische Element 14 des Chips 12 angelegt werden. Zusätzlich kann der Chip 12 einen Signaleingang 44 aufweisen, der zum Beispiel über ein Via 46 mit einer Leiterbahn 48 des Multilayer PCB 36 elektrisch verbunden ist. Über diese Leiterbahn 48 kann der Chip 12 ein Schaltsignal beispielsweise zum Ein- und Ausschalten des optischen Elements 14 empfangen.
  • Die 5 zeigt eine weitere Ausführungsform des Multilayer PCB 36, bei der die Anschlusskontakte 16 und 20 an der Unterseite des Chips 12 angeordnet sind und die Folie 24 die Oberseite des Chips 12, welche die optisch wirksame Seite bildet, überdeckt.
  • Die 6 zeigt eine weitere Ausführungsform der Multilayer PCB 36. Bei dieser Ausführungsform ist der Anschlusskontakt 16 mittig auf der Oberseite des Chips 12 angeordnet. Die Folie 24 hat an deren Unterseite die Leiterbahn 28, welche mit dem Anschlusskontakt 16 kontaktiert und über das Via 42 mit der Schaltungsstruktur des Multilayer PCB 36. Die Herstellung kann so erfolgen, dass zunächst das Multilayer PCB 36 mit dem Chip 12 hergestellt wird und anschließend die Folie 24 mit der Leiterbahn 28 aufgebracht wird. Der Chip 12 kann hier sowohl zur Abgabe eines optischen Signals in Pfeilrichtung 22 als auch zum Empfang eines optischen Signals in Pfeilrichtung 50 ausgebildet sein.
  • Nach einer Ausführungsform der Erfindung erfolgt die Ausbildung einer elektrischen Verbindung zwischen dem Anschlusskontakt 16 und der Leiterbahn 28 und/oder zwischen dem Anschlusskontakt 20 und der Leiterbahn 32 durch Niedertemperatursintern.
  • Hierzu befinden sich beispielsweise auf dem Anschlusskontakt 16 und/oder der Leiterbahn 28 Nanopartikel insbesondere aus Gold, Silber, Nickel oder Kupfer oder aus einer Legierung aus diesen Metallen. Das Niedertemperatursintern zur Verbindung des Anschlusskontakts 16 mit der Leiterbahn 28 kann als „druckloses” Niedertemperatursintern durchgeführt werden, wobei unter „drucklos” hier verstanden wird, dass das Niedertemperatursintern nicht bei den üblicherweise anzuwendenden hohen Drücken von zum Beispiel 200 bar durchgeführt wird, sondern bei einem wesentlich geringeren Druck, wie er auch für das Laminieren verwendet wird, das heißt bei einem Druck von beispielsweise 15–20 bar.
  • Beispielsweise kann bei der Ausführungsform gemäß 6 so vorgegangen werden, dass die Folie 24 auf die PCB 36 auflaminiert wird und dabei gleichzeitig das drucklose Niedertemperatursintern durchgeführt wird, um den Anschlusskontakt 16 mit der Leiterbahn 28 zu verbinden.
  • Die 7 zeigt eine der 6 entsprechende Ausführungsform, wobei die Leiterbahn 32 in dem Multilayer PCB 36 und nicht auf der Folie 24 realisiert ist. Die Leiterbahn 32 ist zum Beispiel über ein Via 52 mit weiteren Schaltungsstrukturen des Multilayer PCB verbunden. Diese Ausführungsform ist besonders vorteilhaft, wenn die Folie 24 die Außenseite des optischen Moduls bildet, und beispielsweise ein Dekor aufweist, da das optische Erscheinungsbild dann nicht durch auf der Oberfläche der Folie 24 verlaufende Leiterbahnen beeinträchtigt werden kann.
  • Die 8 zeigt eine weitere Ausführungsform des Multilayer PCB 36, wobei der Anschlusskontakt 16 des Chips 12 hier am Rand der optisch wirksamen Seite des Chips 12 angeordnet ist und die Leiterbahn 28 weg von der optisch wirksamen Seite verläuft, so dass die Leiterbahn 28 keine oder nur eine geringe optisch abdeckende Wirkung auf die optisch wirksame Seite des Chips 12 hat – ähnlich zu der Ausführungsform gemäß 3.
  • Die 9 zeigt eine weitere Ausführungsform des PCB 36, wobei hier die Folie 24 nur in deren oberen Bereich 54 transparent ist. Die Herstellung kann hier so erfolgen, dass zunächst die Schichten in dem unteren Bereich 56 der Multilayer PCB 36 hergestellt werden. Separat davon wird die Folie 24 mit dem Chip verbunden, beispielsweise durch Einpressen und es werden die Leiterbahnen zur Kontaktierung der Anschlusskontakte 16 und 20 des Chips 12 auf und in der Folie hergestellt, einschließlich des Vias 58, welches hier durch die Folie hindurch verläuft. Die so präparierte Folie mit dem Chip 12 und den Leiterbahnen, insbesondere den Leiterbahnen 28 und 32 zur Kontaktierung des Chips 12, wird dann oben auf den Bereich 56 aufgebracht und mit diesem verbunden, beispielsweise durch Aufkleben, Auflaminieren oder Aufpressen.
  • Die 10 zeigt eine weitere Ausführungsform der Multilayer PCB 36 mit einer gegenüberliegenden weiteren Multilayer PCB 60, die ebenfalls nach einer Ausführungsform der Erfindung, insbesondere nach einer der 4 bis 9 ausgebildet sein kann. Der Chip 12' der Multilayer PCB 60 entspricht dabei dem Chip 12 der Multilayer PCB 36 und ist hier als optischer Sender ausgebildet, wohingegen der Chip 12 als optischer Empfänger ausgebildet ist. Die PCB 36 und 60 sind zum Beispiel durch Löt- oder Klebepunkte 62 miteinander mechanisch, aber nicht galvanisch verbunden, so dass über die Folien 24' und 24 ein optischer Kanal für die optische Signalübertragung von dem PCB 60 an das PCB 36 realisiert ist.
  • Bezugszeichenliste
    • 10
    Optisches Modul
    12
    Chip
    14
    Optisches Element
    15
    erste Elektrode
    16
    erster Anschlusskontakt
    18
    zweite Elektrode
    20
    zweiter Anschlusskontakt
    22
    Pfeilrichtung
    24
    Folie
    26
    Kante
    28
    Leiterbahn
    30
    Loch
    32
    Leiterbahn
    34
    Leiterbahn
    36
    Multilayer PCB
    38
    Kontaktierhügel
    40
    Kontaktierhügel
    42
    Via
    44
    Signaleingang
    46
    Via
    48
    Leiterbahn
    50
    Pfeilrichtung
    52
    Via
    54
    Bereich
    56
    Bereich
    58
    Via
    60
    PCB
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007007847 A1 [0002]
    • DE 102007044446 A1 [0003]
    • DE 19953160 B4 [0004]
    • US 5105430 [0005]
    • EP 2012/059476 [0006]
    • WO 2010/089081 A1 [0020]
  • Zitierte Nicht-Patentliteratur
    • Horizontal-Cavity Surface-Emitting Laser-Dioden (HCSELD), vergleiche Appl. Phys. Lett. 84, 4104 (2004) [0005]

Claims (18)

  1. Verfahren zur Herstellung eines optischen Moduls (10) mit den folgenden Schritten: a) Bereitstellen eines Chips (12) mit einem in den Chip integrierten optischen Element (14), wobei das optische Element eine erste Elektrode (15) und eine zweite Elektrode (18) aufweist, und wobei der Chip einen ersten Anschlusskontakt (16) für die erste Elektrode und einen zweiten Anschlusskontakt (20) für die zweite Elektrode aufweist, so dass zwischen den ersten und zweiten Anschlusskontakten eine Betriebsspannung für das optische Element anlegbar ist, und wobei der Chip eine optisch wirksame Seite (15) hat, welche dazu ausgebildet ist Strahlung zu emittieren und/oder zu empfangen, b) Verbindung des Chips mit einer Folie (24), so dass die Folie die optisch wirksame Seite des Chips vollflächig überdeckt, wobei es sich bei der Folie um eine Folie aus Acrylat, Polyarylat oder Polyurethan handelt, wobei die Folie zumindest in dem Bereich, der sich oberhalb der optisch wirksame Seite befindet, für Strahlung transparent ist, die von dem optischen Element bei anliegender Betriebsspannung emittierbar oder empfangbar ist, c) Kontaktierung des ersten Anschlusskontakts des Chips durch eine auf der Folie angeordnete Leiterbahn (28) und Kontaktierung des zweiten Anschlusskontakts durch eine weitere Leiterbahn (32).
  2. Verfahren nach Anspruch 1, wobei die Verbindung des Chips mit der Folie durch Einpressen des Chips in die Folie erfolgt, so dass die Folie die Oberseite des Chips und die Kanten des Chips vollflächig überdeckt.
  3. Verfahren nach Anspruch 2, wobei es sich bei der Folie um ein kalt verformbares Acrylat handelt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich die optisch wirksame Seite auf der Oberseite des Chips befindet, und sich der erste Anschlusskontakt auf der Oberseite des Chips befindet, wobei nach der Verbindung des Chips mit der Folie ein Loch (30) in der Folie hergestellt wird, welches sich von der Oberseite der Folie bis zu dem ersten Anschlusskontakt erstreckt, und wobei anschließend die Kontaktierung des ersten Anschlusskontakts des Chips mit der auf der Folie angeordneten Leiterbahn (28) durch das Loch hindurch erfolgt.
  5. Verfahren nach Anspruch 4, wobei die Aufbringung der Leiterbahn auf die Folie und die Kontaktierung der Leiterbahn durch das Loch drucktechnisch, insbesondere durch Inkjet oder Aerosol-Jet Druck, erfolgt.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Loch durch Beaufschlagung der Folie mit einem Laser oder einem Plasma hergestellt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die optisch wirksame Seite die erste Elektrode beinhaltet, wobei die erste Elektrode des optischen Elements durch sich kreuzende Leiterbahnen (34) gebildet wird und der erste Anschlusskontakt mit zumindest einer der sich kreuzenden Leiterbahnen verbunden ist, wobei der erste Anschlusskontakt in einem Randbereich der Oberseite des Chips oder an einer der Kanten (26) des Chips angeordnet ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das optische Element eine oder mehrere Leuchtdioden (LED), edge-emitting laser Dioden (EED), horizontal-cavity surface-emitting laser Dioden (HCSELD), organische Leuchtdioden (OLED) oder Polymer-Leuchtdioden (PLED) und/oder einen optischen Sensor beinhaltet.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei zumindest einer der ersten Anschlusskontakte einen Kontaktierhügel (38, 40) für eine Flip-Chip-Montage aufweist, um den zumindest einen ersten Anschlusskontakt mittels Flip-Chip-Montage mit der auf der Folie angeordneten Leiterbahn (28, 32) zu kontaktieren.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei Nanopartikel, insbesondere aus Gold, Silber, Nickel oder Kupfer oder aus einer Legierung aus diesen Metallen verwendet werden, um die Kontaktierung zumindest des ersten Anschlusskontakts mit der auf der Folie angeordneten Leiterbahn durch Niedertemperatursintern der Nanopartikel herzustellen, wobei die Nanopartikel auf dem ersten Anschlusskontakt und/oder der Folie, insbesondere der Leiterbahn (28), aufgebracht sind.
  11. Verfahren nach einem der vorhergehenden Patentansprüche, wobei die Folie mit dem Chip nach unten auf eine Multilayer PCB (36) aufgebracht wird, so dass die auf der Folie angeordnete Leiterbahn mit einer Leiterbahn der Multilayer PCB eine Verbindung ausbildet.
  12. Verfahren nach Anspruch 11, wobei die Folie auflaminiert wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei eine weitere Multilayer PCB (60), die nach einem Verfahren gemäß Patentanspruch 11 oder 12 hergestellt worden ist, mit der Multilayer PCB verbunden wird, so dass eine optische Signalübertragung zwischen dem optischen Element der Multilayer PCB und der weiteren Multilayer PCB erfolgen kann.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei der Folie um eine Dekorschicht handelt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem optischen Modul um eine Beleuchtungseinheit, einen optischen Sender und/oder einen optischen Empfänger handelt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die ersten und zweiten Anschlusskontakte auf der Oberseite des Chips angeordnet sind.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei der Folie um eine Epoxid-Folie handelt.
  18. Verfahren nach einem der vorhergehenden Ansprüche, wobei auf die Folie eine flexible Glasfolie laminiert ist.
DE102013210668.8A 2013-06-07 2013-06-07 Verfahren zur Herstellung eines optischen Moduls Withdrawn DE102013210668A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102013210668.8A DE102013210668A1 (de) 2013-06-07 2013-06-07 Verfahren zur Herstellung eines optischen Moduls
PCT/EP2014/061788 WO2014195444A1 (de) 2013-06-07 2014-06-06 Verfahren zur herstellung eines optischen moduls
US14/896,314 US9748514B2 (en) 2013-06-07 2014-06-06 Method for producing an optical module
EP14728951.6A EP3003672B1 (de) 2013-06-07 2014-06-06 Verfahren zur herstellung eines optischen moduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013210668.8A DE102013210668A1 (de) 2013-06-07 2013-06-07 Verfahren zur Herstellung eines optischen Moduls

Publications (1)

Publication Number Publication Date
DE102013210668A1 true DE102013210668A1 (de) 2014-12-11

Family

ID=50897615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013210668.8A Withdrawn DE102013210668A1 (de) 2013-06-07 2013-06-07 Verfahren zur Herstellung eines optischen Moduls

Country Status (4)

Country Link
US (1) US9748514B2 (de)
EP (1) EP3003672B1 (de)
DE (1) DE102013210668A1 (de)
WO (1) WO2014195444A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105823A1 (de) * 2015-04-16 2016-10-20 Osram Oled Gmbh Optoelektronische Baugruppe und Verfahren zum Herstellen einer optoelektronischen Baugruppe
DE102016215577A1 (de) 2016-08-19 2018-02-22 Bayerische Motoren Werke Aktiengesellschaft OLED-Leuchtvorrichtung für eine Fahrzeugleuchte
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE102019120717A1 (de) * 2019-07-31 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049981A (ja) * 2016-09-23 2018-03-29 スタンレー電気株式会社 半導体発光装置、および、その製造方法
CN110021640A (zh) * 2018-01-08 2019-07-16 三星显示有限公司 电致发光装置
KR102572136B1 (ko) 2018-01-08 2023-08-29 삼성디스플레이 주식회사 윈도우를 갖는 전계 발광 장치
KR20220036393A (ko) 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시 장치
KR20220060630A (ko) 2020-11-04 2022-05-12 삼성디스플레이 주식회사 기판의 도전성 본딩 구조 및 이를 포함하는 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105430A (en) 1991-04-09 1992-04-14 The United States Of America As Represented By The United States Department Of Energy Thin planar package for cooling an array of edge-emitting laser diodes
DE19544980A1 (de) * 1994-12-06 1996-06-13 Sharp Kk Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
DE102007007847A1 (de) 2006-02-20 2007-09-20 Citizen Electronics Co., Ltd., Fujiyoshida Licht aussendende Vorrichtung und Verfahren zu deren Herstellung
DE102007044446A1 (de) 2006-09-18 2008-04-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Flexible Schaltkreise mit verbesserter Zuverlässigkeit und Wärmedissipation
DE19953160B4 (de) 1998-11-20 2009-01-22 Philips Lumileds Lighting Company, LLC, San Jose Verbesserte Elektrodenstrukturen für lichtemittierende Bauelemente
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
WO2010089081A1 (de) 2009-02-06 2010-08-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Aerosol-drucker, dessen verwendung und verfahren zur herstellung von linienunterbrechungen bei kontinuierlichen aerosol-druckverfahren
WO2013174418A1 (de) 2012-05-22 2013-11-28 Würth Elektronik GmbH & Co. KG Verfahren zum herstellen einer elektronischen baugruppe

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744365B1 (de) * 1996-08-27 2009-04-15 Seiko Epson Corporation Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR101746412B1 (ko) * 2004-06-04 2017-06-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102005038642A1 (de) * 2005-08-12 2007-02-15 Jenoptik Automatisierungstechnik Gmbh Verpackung mit einer Schwächelinie und Verfahren zur Herstellung derselben
TWI399759B (zh) * 2006-06-30 2013-06-21 Mitsubishi Materials Corp 形成太陽電池之電極用組成物及該電極之形成方法以及使用依該形成方法所得電極之太陽電池
DE102007004304A1 (de) * 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
CN101803008B (zh) * 2007-09-07 2012-11-28 株式会社半导体能源研究所 半导体装置及其制造方法
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
KR101806550B1 (ko) * 2011-06-14 2017-12-07 엘지이노텍 주식회사 발광소자 패키지
DE102012102847A1 (de) * 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
US8933473B1 (en) * 2012-06-01 2015-01-13 Valery Dubin Method, apparatus and system for providing light source structures on a flexible substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105430A (en) 1991-04-09 1992-04-14 The United States Of America As Represented By The United States Department Of Energy Thin planar package for cooling an array of edge-emitting laser diodes
DE19544980A1 (de) * 1994-12-06 1996-06-13 Sharp Kk Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE19953160B4 (de) 1998-11-20 2009-01-22 Philips Lumileds Lighting Company, LLC, San Jose Verbesserte Elektrodenstrukturen für lichtemittierende Bauelemente
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
DE102007007847A1 (de) 2006-02-20 2007-09-20 Citizen Electronics Co., Ltd., Fujiyoshida Licht aussendende Vorrichtung und Verfahren zu deren Herstellung
DE102007044446A1 (de) 2006-09-18 2008-04-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Flexible Schaltkreise mit verbesserter Zuverlässigkeit und Wärmedissipation
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
WO2010089081A1 (de) 2009-02-06 2010-08-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Aerosol-drucker, dessen verwendung und verfahren zur herstellung von linienunterbrechungen bei kontinuierlichen aerosol-druckverfahren
WO2013174418A1 (de) 2012-05-22 2013-11-28 Würth Elektronik GmbH & Co. KG Verfahren zum herstellen einer elektronischen baugruppe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Horizontal-Cavity Surface-Emitting Laser-Dioden (HCSELD), vergleiche Appl. Phys. Lett. 84, 4104 (2004)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105823A1 (de) * 2015-04-16 2016-10-20 Osram Oled Gmbh Optoelektronische Baugruppe und Verfahren zum Herstellen einer optoelektronischen Baugruppe
DE102016215577A1 (de) 2016-08-19 2018-02-22 Bayerische Motoren Werke Aktiengesellschaft OLED-Leuchtvorrichtung für eine Fahrzeugleuchte
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE102019120717A1 (de) * 2019-07-31 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Also Published As

Publication number Publication date
WO2014195444A1 (de) 2014-12-11
US9748514B2 (en) 2017-08-29
US20160126491A1 (en) 2016-05-05
EP3003672A1 (de) 2016-04-13
EP3003672B1 (de) 2017-08-16

Similar Documents

Publication Publication Date Title
DE102013210668A1 (de) Verfahren zur Herstellung eines optischen Moduls
EP2262016B1 (de) Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
EP2269238B1 (de) Gehäuse für leds mit hoher leistung und verfahren zu dessen herstellung
DE102010060855A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
WO2014079784A1 (de) Optoelektronische baugruppe und verfahren zum herstellen einer optoelektronischen baugruppe
DE102005011857B4 (de) Flächige Beleuchtungseinrichtung
DE102010049333B4 (de) Verfahren und Vorrichtung zur Herstellung einer bandförmigen Struktur zur Aufnahme von elektronischen Bauteilen
DE102010050343A1 (de) Chipintegrierte Durchkontaktierung von Mehrlagensubstraten
EP3262627B1 (de) Leuchtdiodenvorrichtung und verfahren zum herstellen einer leuchtdiodenvorrichtung
WO2013092435A1 (de) Anschlussträger, optoelektronische bauelementanordnung und beleuchtungsvorrichtung
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
DE102008012256A1 (de) Elektronik-Komponenten-Montageplatte
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
DE102017208973A1 (de) Elektronische baugruppe für beleuchtungsanwendungen, beleuchtungseinrichtung sowie verfahren zur herstellung einer elektronischen baugruppe
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017100553A1 (de) Optoelektronische baugruppe zur erzeugung eines gewebes, gewebe, verfahren zum herstellen einer optoelektronischen baugruppe und verfahren zum herstellen eines gewebes
DE102006059168B4 (de) Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
WO2020108996A1 (de) Optoelektronisches halbleiterbauteil, trägerrolle mit solchen optoelektronischen halbleiterbauteilen und textilgewebe
WO2018024705A1 (de) Multichipmodul
EP1890332A2 (de) Beleuchtungsmodul und Verfahren zur Herstellung eines Beleuchtungsmoduls
DE102008030843B4 (de) Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102011004501A1 (de) Verfahren zur Herstellung eines Moduls mit einem elektronischen Bauelement
WO2004070837A1 (de) Trägeranordnung für eine organische leuchtdiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee