DE102013111135A1 - Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement Download PDF

Info

Publication number
DE102013111135A1
DE102013111135A1 DE201310111135 DE102013111135A DE102013111135A1 DE 102013111135 A1 DE102013111135 A1 DE 102013111135A1 DE 201310111135 DE201310111135 DE 201310111135 DE 102013111135 A DE102013111135 A DE 102013111135A DE 102013111135 A1 DE102013111135 A1 DE 102013111135A1
Authority
DE
Germany
Prior art keywords
main surface
nitrogen
concentration
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310111135
Other languages
English (en)
Other versions
DE102013111135B4 (de
Inventor
Hans-Joachim Schulze
Peter Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111135A1 publication Critical patent/DE102013111135A1/de
Application granted granted Critical
Publication of DE102013111135B4 publication Critical patent/DE102013111135B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Wafers, der eine Hauptoberfläche (101) und eine an der Hauptoberfläche (101) angeordnete Siliziumschicht (40) enthält und eine Stickstoffkonzentration von mindestens etwa 3·1014 cm–3 aufweist, und das teilweise Ausdiffundieren von Stickstoff, um die Stickstoffkonzentration mindestens nahe an der Hauptoberfläche (101) zu reduzieren. Weiterhin wird ein Halbleiterbauelement bereitgestellt.

Description

  • ERFINDUNGSGEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines Halbleiterbauelements, das einen Halbleiterkörper mit einer niedrigen Konzentration an COPs (Crystal Originated Particles – eingewachsene Defekte, segregierte Leerstellen) mindestens in einem Abschnitt des Halbleiterkörpers aufweist, insbesondere ein Verfahren zum Herstellen eines Feldeffekt-Halbleiterbauelements, und ein Feldeffekt-Halbleiterbauelement.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente, insbesondere durch einen Feldeffekt gesteuerte Schaltbauelemente wie etwa ein JFET (Junction Field Effect Transistor), ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) und ein IGBT (Insulated Gate Bipolar Transistor) werden für verschiedene Anwendungen verwendet, einschließlich unter anderem die Verwendung als Schalter in Netzteilen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereosystemen. Solche Halbleiterbauelemente werden typischerweise auf Waferebene hergestellt. Mit zunehmender Wafergröße nehmen im Allgemeinen die Herstellungskosten pro Chip ab. Größere Siliziumwafer, d. h. Siliziumwafer mit einem Durchmesser von mindestens 12'' stehen gegenwärtig nur als Magnetic-Czochralski-Siliziumwafer zur Verfügung. Siliziumwafer mit einem Durchmesser von 8'' stehen auch als Float-Zone-Siliziumwafer zur Verfügung, sind aber vergleichsweise teuer und können aufgrund von Streifenbildungen eine vergleichsweise große Widerstandsvariation aufweisen.
  • Um die Konzentration und Größe von unerwünschten COPs zu vermeiden oder mindestens zu reduzieren, die die Ausbildung von Generationszentren in dem Wafer erleichtern können, was zu einem erhöhten Leckstrom und einer Schwächung von später ausgebildeten Gatedielektrika führen kann, können während des Kristallwachstums spezielle Bedingungen des Magnetic-Czochralski-Prozesses verwendet werden. Insbesondere kann die Geschwindigkeit des Kristallwachstums (Ziehrate) reduziert werden. Dies erhöht die Kosten. Weiterhin können A-Swirls und Kristalldislokationen aufgrund einer erhöhten Konzentration an Zwischengittersilizium (Si) bei einer niedrigen Geschwindigkeit des Kristallwachstums auftreten.
  • Eine weitere Möglichkeit zum Reduzieren von COPs besteht in dem Hinzufügen von Stickstoff während des Kristallwachstums. Stickstoffatome können die Agglomeration von Leerstellen in dem Si-Gitter und damit die Ausbildung von COPs vermeiden. Insbesondere bezüglich Leistungshalbleiterbauelementen ist es jedoch wünschenswert, Dotiergebiete vom n-Typ im Wafer durch Protonenimplantation auszubilden. Die Protonenimplantation kann jedoch elektrisch inaktive Stickstoffpaare aktivieren durch die Umwandlung von Stickstoffpaaren in einzelne Stickstoffatome in dem Siliziumwafer, was zum teilweisen Kompensieren der n-Dotierung führen kann, wodurch die Lebensdauer von Ladungsrekombinationszentren reduziert wird und/oder die Ladungsträgerlebensdauer reduziert wird, weil einzelne Substitutionsstickstoffatome ein innerhalb der Bandlücke von Silizium liegende tiefes Energieniveau aufweisen.
  • Dementsprechend besteht ein Bedarf an der Verbesserung der Herstellung von Halbleiterbauelementen, insbesondere von Leistungshalbleiterbauelementen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements beinhaltet das Verfahren: das Bereitstellen eines Wafers, der eine Hauptoberfläche und eine an der Hauptoberfläche angeordnete und eine Stickstoffkonzentration von mindestens etwa 3·1014 cm–3 aufweisende Siliziumschicht umfasst; und teilweises Ausdiffundieren von Sauerstoff, um eine Sauerstoffkonzentration der Siliziumschicht mindestens nahe an der Hauptoberfläche zu reduzieren; und/oder teilweises Ausdiffundieren von Stickstoff, um die Stickstoffkonzentration mindestens nahe an der Hauptoberfläche zu reduzieren.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements enthält das Halbleiterbauelement einen Siliziumhalbleiterkörper. Der Siliziumhalbleiterkörper weist eine Hauptoberfläche auf. Eine Stickstoffkonzentration liegt mindestens in einem ersten Abschnitt des Siliziumhalbleiterkörpers unter etwa 2·1014 cm–3. Der erste Abschnitt erstreckt sich von der Hauptoberfläche bis zu einer Tiefe von etwa 50 μm. Die Stickstoffkonzentration nimmt mit dem Abstand von der Hauptoberfläche mindestens in dem ersten Abschnitt zu. Eine Feldeffektstruktur ist bei der Hauptoberfläche angeordnet.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements enthält das Halbleiterbauelement einen Siliziumhalbleiterkörper, der eine Hauptoberfläche und eine Sauerstoffkonzentration aufweist, die mindestens in den letzten 10 μm zu der Hauptoberfläche hin unter etwa 2·1017 cm–3 liegt und in den letzten 10 μm zu der Hauptoberfläche hin um mindestens etwa 10% abfällt. Das Halbleiterbauelement enthält weiterhin eine bei der Hauptoberfläche angeordnete Feldeffektstruktur.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen der Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigt:
  • 1 einen vertikalen Querschnitt durch einen Halbleiterkörper und vertikale Konzentrationsprofile eines Halbleiterbauelements gemäß Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, wie die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oberer”, ”unterer”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung vorgelegt und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht skaliert und dienen nur Veranschaulichungszwecken. Der Übersichtlichkeit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Bezügen bezeichnet, falls nicht etwas anderes angegeben ist.
  • Der Ausdruck ”horizontal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die sein.
  • Der Ausdruck ”vertikal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d. h. parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Patentschrift wird davon ausgegangen, das eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers durch die untere oder hintere Oberfläche gebildet wird, während davon ausgegangen wird, dass die erste Oberfläche durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet wird. Die Ausdrücke ”über” und ”unter”, wie sie in dieser Patentschrift verwendet werden, beschreiben deshalb einen relativen Ort eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • Der Ausdruck ”COP” (Crystal Originated Particle – segregierte Leerstellen), wie er in dieser Patentschrift verwendet wird, soll einen Hohlraum in dem Halbleitermaterial beschreiben, der typischerweise durch eine Agglomeration von Leerstellen während des Kristallwachstums entsteht und eine äußere Siliziumoxidschale enthalten kann. Das Risiko der Entstehung von Gleitlinien in dem Halbleitersubstrat nimmt typischerweise mit der Konzentration und der Größe der COPs zu. Zudem können COPs, die mit eindiffundierenden Schwermetallen dekoriert sind, wie etwa Fe, Cu, Ni als Entstehungszentren wirken, die den Leckstrom der Bauelemente vergrößern. Der Durchmesser der COPs beträgt typischerweise unter etwa 100 nm, insbesondere unter 80 nm.
  • In dieser Patentschrift wird n-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während p-dotiert als ein zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierbeziehungen ausgebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierkonzentrationen, indem sie bei dem Dotiertyp ”–” oder ”+” angeben. Beispielsweise bedeutet ”n–” eine Dotierkonzentration, die geringer ist als die Dotierkonzentration eines ”n”-Dotiergebiets, während ein ”n+”-Dotiergebiet eine größere Dotierkonzentration als das ”n”-Dotiergebiet aufweist. Das Anzeigen der relativen Dotierkonzentration bedeutet jedoch nicht, dass Dotiergebiete mit der gleichen relativen Dotierkonzentration die gleiche absolute Dotierkonzentration aufweisen müssen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Dotiergebiete verschiedene absolute Dotierkonzentrationen aufweisen. Das gleiche gilt beispielsweise für ein n+-Dotiergebiet und ein p+-Dotiergebiet.
  • In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen unter anderem Halbleiterbauelemente, insbesondere Feldeffekt-Halbleitertransistoren und Herstellungsverfahren dafür. Innerhalb dieser Patentschrift werden die Ausdrücke ”Halbleiterbauelement” und ”Halbleiterkomponente” synonym verwendet. Das Halbleiterbauelement enthält typischerweise eine Feldeffektstruktur. Die Feldeffektstruktur kann einen MOSFET oder eine IGBT-Struktur mit einem pn-Übergang sein, der zwischen einem Driftgebiet vom ersten Leitfähigkeitstyp und einem Körpergebiet vom zweiten Leitfähigkeitstyp eine Körperdiode ausbildet. Das Halbleiterbauelement ist typischerweise ein vertikales Halbleiterbauelement mit zwei Lastmetallisierungen, beispielsweise einer Sourcemetallisierung und einer Drainmetallisierung für einen MOSFET, die einander gegenüber und in einem niederohmigen Kontakt mit einem jeweiligen Kontaktgebiet angeordnet sind. Die Feldeffektstruktur kann auch durch eine JFET-Struktur ausgebildet werden.
  • Typischerweise ist das Halbleiterbauelement ein Leistungshalbleiterbauelement mit einem aktiven Bereich mit beispielsweise mehreren IGBT-Zellen oder MOSFET-Zellen zum Ausführen und/oder Steuern eines Laststroms zwischen den beiden Lastmetallisierungen. Weiterhin weist das Leistungshalbleiterbauelement typischerweise einen peripheren Bereich mit mindestens einer Randabschlussstruktur auf, die den aktiven Bereich bei Betrachtung von oben mindestens teilweise umgibt.
  • Der Ausdruck ”Leistungshalbleiterbauelement”, wie er in dieser Patentschrift verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleiterbauelemente für einen hohen Strom bestimmt, in der Regel im Bereich von 10 Ampere bis zu einigen wenigen kA. Innerhalb dieser Patentschrift werden die Ausdrücke ”Leistungshalbleiterbauelement” und ”Leistungshalbleiterkomponente” synonym verwendet.
  • Der Ausdruck ”Feldeffekt”, wie er in dieser Patentschrift verwendet wird, soll die durch ein elektrisches Feld vermittelte Entstehung eines leitenden ”Kanals” von einem ersten Leitfähigkeitstyp und/oder die Steuerung der Leitfähigkeit und/oder Form des Kanals zwischen zwei Gebieten vom ersten Leitfähigkeitstyp beschreiben. Der leitende Kanal kann in einem Halbleitergebiet von einem zweiten Leitfähigkeitstyp ausgebildet und/oder gesteuert werden, typischerweise einem Körpergebiet des zweiten Leitfähigkeitstyps, der zwischen den beiden Gebieten vom ersten Leitfähigkeitstyp angeordnet ist. Wegen des Feldeffekts entsteht ein unipolarer Strompfad durch das Kanalgebiet ausgebildet und/oder wird zwischen einem Sourcegebiet oder einem Emittergebiet vom ersten Leitfähigkeitstyp und einem Driftgebiet vom ersten Leitfähigkeitstyp in einer MOSFET-Struktur beziehungsweise einer IGBT-Struktur gesteuert. Das Driftgebiet kann mit einem stärker dotierten Draingebiet vom ersten Leitfähigkeitstyp beziehungsweise einem stärker dotierten Kollektorgebiet vom zweiten Leitfähigkeitstyp in Kontakt stehen. Das Draingebiet oder das Kollektorgebiet steht in niederohmigen elektrischen Kontakt mit einer Drain- oder Kollektorelektrode. Das Sourcegebiet oder Emittergebiet steht in niederohmigen elektrischen Kontakt mit einer Source- oder Emitterelektrode. Bei einer JFET-Struktur wird das Kanalgebiet typischerweise durch einen Abschnitt des Driftgebiets vom ersten Leitfähigkeitstyp ausgebildet, das zwischen einem Gategebiet und einem Körpergebiet vom zweiten Leitfähigkeitstyp angeordnet ist, und kann durch Ändern der Breite einer zwischen dem Gategebiet und dem Kanalgebiet ausgebildeten Verarmungsschicht gesteuert werden.
  • Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke ”in ohmschen Kontakt”, ”in resistivem elektrischen Kontakt” und ”in resistiver elektrischer Verbindung” beschreiben, dass es zwischen jeweiligen Elementen oder Abschnitten eines Halbleiterbauelements einen ohmschen Strompfad gibt, zumindest wenn keine Spannungen oder nur niedrige Sondenspannungen an das Halbleiterbauelement angelegt werden. Gleichermaßen sollen die Ausdrücke ”in niederohmigen Kontakt”, ”in niedrigem resistiven elektrischen Kontakt” und ”in niedriger resistiver elektrischer Verbindung” beschreiben, dass es zwischen jeweiligen Elementen oder Abschnitten eines Halbleiterbauelements einen niedrigen resistiven ohmschen Strompfad gibt, zumindest wenn keine Spannungen an das Halbleiterbauelement angelegt sind. Innerhalb dieser Patentschrift werden die Ausdrücke ”in niederohmigen Kontakt”, ”in niedrigem resistivem elektrischem Kontakt”, ”elektrisch gekoppelt” und ”in niedriger resistiver elektrischer Verbindung” synonym verwendet. Bei einigen Ausführungsformen wird der spezifische Widerstand eines niedrigen resistiven Strompfads zwischen jeweiligen Elementen oder Abschnitten eines Halbleiterbauelements, der niedrig ist, wenn geringe Spannungen an das Halbleiterbauelement angelegt werden, beispielsweise eine Sondenspannung von weniger als einem oder einigen wenigen Volt, die über eine Schwellwertspannung erhöht wird, beispielsweise aufgrund des Verarmens eines mindestens einen Teils des Strompfad bildenden Halbleitergebiets.
  • Im Kontext der vorliegenden Patentschrift sollte der Ausdruck ”MOS” (Metal-Oxide-Semiconductor) so verstanden werden, dass er den allgemeineren Ausdruck ”MIS” (Metal-Insulator-Semiconductor) beinhaltet. Beispielsweise sollte der Ausdruck MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) so verstanden werden, dass er FETs mit einem Gateisolator beinhaltet, der kein Oxid ist, d. h., der Ausdruck MOSFET wird in der allgemeineren Ausdrucksbedeutung von IGFET (Insulated-Gate Field-Effect Transistor) beziehungsweise MISFET (Metal-Insulator-Semiconductor Field-Effect Transistor) verstanden.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Gateelektrode” eine Elektrode beschreiben, die sich bei einem Kanalgebiet befindet und zu dessen Ausbildung und/oder Steuerung konfiguriert ist. Der Ausdruck ”Gateelektrode” soll eine Elektrode oder ein leitendes Gebiet einschließen, dass sich bei dem Körpergebiet befindet und durch ein Isoliergebiet davon getrennt ist, das ein Gatedielektrikumsgebiet bildet und konfiguriert ist zum Ausbilden und/oder Steuern eines Kanalgebiets durch das Körpergebiet durch Laden auf eine entsprechende Spannung.
  • Typischerweise wird die Gateelektrode als Graben-Gateelektrode implementiert, d. h. als eine Gateelektrode, die in einem Graben angeordnet ist, der sich von der Hauptoberfläche in das Halbleitersubstrat oder in den Halbleiterkörper erstreckt.
  • Eine Einheitszelle eines aktiven Bereichs eines Leistungsfeldeffekt-Halbleiterbauelements kann in einem horizontalen Querschnitt eine Graben-Gateelektrode und einen umgebenden Abschnitt eines Mesas enthalten, wenn die Graben-Gateelektroden ein zweidimensionales Gitter bilden, bei Betrachtung von oben beispielsweise in der Form eines Schachbretts.
  • Alternativ kann die Einheitszelle des aktiven Bereichs des Leistungsfeldeffekt-Halbleiterbauelements in einem horizontalen Querschnitt bei Betrachtung von oben eine Graben-Gateelektrode und einen jeweiligen Abschnitt von zwei angrenzenden Mesas enthalten. Bei diesen Ausführungsformen können die Graben-Gateelektroden, Mesas und Einheitszellen jeweilige eindimensionale Gitter bilden.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Mesa” oder ”Mesagebiet” ein Halbleitergebiet beschreiben, das in einem vertikalen Querschnitt bei einem und typischerweise zwischen zwei benachbarten Gräben angeordnet ist, die sich in das Halbleitersubstrat oder in den Halbleiterkörper erstrecken.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Feldelektrode” eine Elektrode beschreiben, die bei einem Halbleitergebiet angeordnet ist, typischerweise dem Driftgebiet, das von dem Halbleitergebiet beziehungsweise dem Halbleiterkörper isoliert ist, und konfiguriert ist zum Erweitern eines verarmten Abschnitts in dem Halbleitergebiet durch Laden auf eine entsprechende Spannung, typischerweise eine negative Spannung bezüglich des umgebenden Halbleitergebiets für ein Halbleitergebiet vom n-Typ. Typischerweise wird die Feldelektrode durch ein leitendes Gebiet gebildet, das in oder auf dem Halbleiterkörper angeordnet und durch ein ein Felddielektrikumsgebiet bildendes Isoliergebiet von dem Halbleiterkörper isoliert ist. Während des Blockiermodus grenzen Ladungen, typischerweise negative Ladungen für ein Halbleitergebiet vom n-Typ, an das Isoliergebiet an, so dass ein Abschnitt des Halbleitergebiets durch die Ladungen verarmt wird.
  • Die leitenden Gebiete zum Ausbilden der Gateleektrode beziehungsweise der Feldelektrode können aus einem Material mit einer elektrischen Leitfähigkeit hergestellt sein, die hoch genug ist, so dass das leitende Gebiet während des Bauelementbetriebs ein Äquipotentialgebiet bildet. Beispielsweise kann das leitende Gebiet aus einem Material mit metallischer oder fast-metallischer elektrischer Leitfähigkeit bestehen, wie etwa einem Metall wie beispielsweise Wolfram, hochdotiertem Polysilizium, einem Silizid oder dergleichen. Typischerweise befindet sich das leitende Gebiet in resistiver elektrischer Verbindung mit einer Gatemetallisierung des Halbleiterbauelements. Das Isoliergebiet kann aus einem beliebigen geeigneten dielektrischen Material wie etwa Siliziumoxid, beispielsweise thermischem Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen bestehen.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Metallisierung” ein Gebiet oder eine Schicht mit metallischen oder fastmetallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann mit einem Halbleitergebiet in Kontakt stehen, um eine Elektrode, ein Pad und/oder einen Anschluss des Halbleiterbauelements auszubilden. Die Metallisierung kann aus einem Material wie etwa Al, Ti, W, Cu und Co bestehen und/oder dieses umfassen, kann aber auch aus einem Material mit metallischen oder fastmetallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit bestehen, wie etwa hochdotiertes Poly-Si vom n-Typ oder p-Typ, TiN oder einem elektrisch leitenden Silizid wie etwa TaSi2, TiSi2, PtSi, CoSi2, WSi2 oder dergleichen. Die Metallisierung kann auch verschiedene elektrisch leitende Materialien enthalten, beispielsweise einen Stapel aus diesen Materialien.
  • Nachfolgend werden Ausführungsformen, die Halbleiterbauelemente und Herstellungsverfahren zum Ausbilden von Halbleiterbauelementen betreffen, hauptsächlich unter Bezugnahme auf Silizium-Halbleiterbauelemente (Si-Halbleiterbauelemente) erläutert. Dementsprechend ist ein Halbleitergebiet oder eine Halbleiterschicht typischerweise ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht.
  • Unter Bezugnahme auf 1 werden Ausführungsformen eines Feldeffekt-Halbleiterbauelements 100 und eines Verfahrens zum Ausbilden des Feldeffekt-Halbleiterbauelements 100 erläutert. 1 veranschaulicht einen vertikalen Querschnitt durch einen Halbleiterkörper 40 des Halbleiterbauelements 100 beziehungsweise einen Wafer zum Ausbilden des Halbleiterbauelements 100. Der Halbleiterkörper 40 weist eine Hauptoberfläche 101 auf, wobei eine normale Richtung en eine vertikale Richtung definiert, und eine zweite Oberfläche 102, die gegenüber der Hauptoberfläche 101 angeordnet ist. Nachfolgend wird die Hauptoberfläche 101 auch als horizontale Hauptoberfläche bezeichnet. Wenn die Zeichnung einen Wafer 100 darstellt, stellt die Oberfläche 102 eine hintere Oberfläche des Wafers 100 dar. Somit stellt die Bezugszahl ”100” in 1 bei einigen Ausführungsformen ein Halbleiterbauelement und bei anderen Ausführungsformen den zum Ausbilden des Halbleiterbauelements verwendeten Wafer dar. Man beachte, dass die vertikale Erstreckung des herzustellenden Halbleiterbauelements 100 im Vergleich zu dem zum Herstellen verwendeten Wafer typischerweise kleiner ist, da der Wafer typischerweise an der hinteren Oberfläche gedünnt wird, um die zweite Oberfläche des Halbleiterbauelements auszubilden.
  • Bei dem Ausführungsbeispiel sind nur drei Si-Schichten 1 bis 3 dargestellt. Jede der drei Si-Schichten 1 bis 3 kann mehr als ein Halbleitergebiet enthalten. Die zweite Si-Schicht 2 enthält typischerweise mindestens in einem Hauptabschnitt ein Driftgebiet vom n-Typ und ein optionales Feldstoppgebiet vom n-Typ, das eine höhere maximale Dotierkonzentration als das Driftgebiet aufweist und zwischen dem Driftgebiet und der dritten Si-Schicht 3 angeordnet ist. Die dritte Si-Schicht 3 erstreckt sich zu der zweiten Oberfläche 102 und kann – je nachdem, ob das Halbleiterbauelement 100 als ein MOSFET oder als ein IGBT betrieben werden kann – durch ein Draingebiet vom n-Typ oder ein Kollektorgebiet vom p-Typ gebildet werden, die beide eine höhere maximale Dotierkonzentration als das Driftgebiet und das optionale Feldstoppgebiet aufweisen. Im ersten Fall kann eine Drainmetallisierung in ohmschen Kontakt mit dem Kollektorgebiet auf der zweiten Oberfläche 102 angeordnet sein. Im zweiten Fall kann eine Kollektormetallisierung in ohmschen Kontakt mit dem Kollektorgebiet auf der zweiten Oberfläche 102 angeordnet sein. Wenn das Halbleiterbauelement 100 als ein IGBT betrieben werden kann, kann die dritte Si-Schicht 3 ein oder mehrere Kollektorgebiete vom p-Typ und ein oder mehrere höher dotierte Halbleitergebiete vom n-Typ in ohmschen Kontakt mit der Kollektormetallisierung enthalten, um zusätzlich eine oder mehrere Freilaufdioden zu integrieren.
  • Gemäß einer Ausführungsform enthält der Halbleiterkörper 40 in einem Abschnitt 42, der sich von der Hauptoberfläche 101 bis zu einer Tiefe von beispielsweise etwa 5 μm oder 10 μm erstreckt, mindestens eine Graben-Gateelektrode, typischerweise mehrere Graben-Gateelektroden, die in jeweiligen vertikalen Gräben angeordnet sind, die sich von der Hauptoberfläche 101 durch die erste Schicht 1 und teilweise in die zweite Schicht 2 beziehungsweise das Driftgebiet erstrecken. Dementsprechend sind ein oder mehrere Mesas jeweils in dem Halbleiterkörper 40 angeordnet. Jedes der Mesas erstreckt sich bis zur Hauptoberfläche 101.
  • Die erste Schicht 1 enthält typischerweise ein oder mehrere Source- oder Emittergebiete vom n-Typ, die eine höhere maximale Dotierkonzentration als das Driftgebiet aufweisen und sich typischerweise zur Hauptoberfläche 101 und einem oder mehreren Körpergebieten vom p-Typ erstrecken, die jeweilige erste pn-Übergänge mit den Source- oder Emittergebieten vom n-Typ bilden und die einen jeweiligen zweiten pn-Übergang mit dem Driftgebiet bilden.
  • Da sich die einen oder mehrere Graben-Gateelektroden über den ersten und zweiten pn-Übergang erstrecken und durch jeweilige Gatedielektrikumsgebiete von dem Halbleiterkörper 40 isoliert sind, sind mehrere Feldeffektstrukturen in dem Abschnitt 42 beziehungsweise bei der Hauptoberfläche 101 angeordnet.
  • Eine Source- oder Emittermetallisierung in ohmschen Kontakt mit dem einen oder den mehreren Sourcegebieten beziehungsweise Emittergebieten und typischerweise auch in ohmschen Kontakt mit dem einen oder den mehreren Körpergebieten können auf der Hauptoberfläche 101 angeordnet sein. Weiterhin kann eine Gatemetallisierung in ohmschen Kontakt mit der einen oder den mehreren Gateelektroden auf der Hauptoberfläche 101 angeordnet sein.
  • Gemäß einer Ausführungsform liegt eine Stickstoffkonzentration des Halbleiterkörpers 40 unter etwa 2·1014 cm–3, typischerweise unter etwa 1014 cm–3, mindestens in einem weiteren Abschnitt 41, der sich von der Hauptoberfläche 101 bis zu einer gewünschten Tiefe von etwa 50 μm, etwa 100 μm oder sogar mehr, erstreckt, wobei die Stickstoffkonzentration mit einem Abstand von der Hauptoberfläche 101 mindestens in dem weiteren Abschnitt 41 zunimmt. Dies ist durch die Kurve 7 im unteren Teil von 1 dargestellt. Die gestrichelten Linien a, b, c und d entsprechen den Konzentrationen 2·1014 cm–3, 5·1014 cm–3, 2·1017 cm–3 beziehungsweise 3·1017 cm–3. Nachfolgend werden der weitere Abschnitt 41 des Halbleiterkörpers 40 und der Abschnitt 42 des Halbleiterkörpers 40 auch als erster Abschnitt 41 beziehungsweise zweiter Abschnitt 42 bezeichnet. Man beachte, dass der zweite Abschnitt 42 typischerweise ein Teilabschnitt des ersten Abschnitts 41 ist.
  • Das Halbleiterbauelement 100 wird typischerweise auf Waferebene ausgebildet, wobei ein Wafer 100 verwendet wird, der typischerweise größer oder gleich 8'' ist, noch typischer größer oder gleich 12'', und aus einem gezogenen Stab aus einem Magnetic-Czochralski-Silizium-Material geschnitten ist, das mit Stickstoff mit einer Konzentration dotiert ist, die über etwa 3·1014 cm–3, noch typischer über etwa 5·1014 cm–3, noch viel typischer über etwa 1·1015 cm–3 liegt, und nach dem teilweise Ausdiffundieren von Stickstoff vor der weiteren Verarbeitung. Aufgrund der hohen Stickstoffkonzentration in dem Siliziumstab entstehen nur relativ kleine COPs in den Siliziumwafern.
  • Aufgrund der niedrigen Stickstoffkonzentration nach dem teilweisen Ausdiffundieren von Stickstoff mindestens im ersten Abschnitt 41 kann ein abträglicher Effekt von Stickstoffatomen, insbesondere durch Protonenimplantation und nachfolgendem Ausheilen, auf Dotiergebiete vom n-Typ vermieden werden. Eine protoneninduzierte Dotierung vom n-Typ ist oftmals für das Feldstoppgebiet oder das Driftgebiet erwünscht, insbesondere wenn Leistungshalbleiterbauelemente hergestellt werden sollen. In das Siliziumgitter als ein Substitutionsatom eingebauter Stickstoff besitzt ein tiefes Energieniveau im Siliziumbandabstand. Deshalb kann es die Donatoratome mindestens teilweise kompensieren. Dies kann zu einer schädlichen Änderung der Dotierung vom n-Typ führen.
  • Gemäß einer Ausführungsform enthält das Verfahren zum Herstellen des Halbleiterbauelements 100 einen ersten Prozess zum Bereitstellen eines Wafers 100 mit einer Hauptoberfläche 101 und einer an der Hauptoberfläche 101 angeordneten Siliziumschicht 40 und mit einer Stickstoffkonzentration von mindestens etwa 3·1014 cm–3, typischerweise über etwa 5·1014 cm–3, noch typischer über etwa 1·1015 cm–3, bereitzustellen. Dementsprechend wird ein Wafer 100 mit einer reduzierten Konzentration und/oder Größe von COPs bereitgestellt.
  • Danach wird Stickstoff teilweise ausdiffundiert, beispielsweise durch die Hauptoberfläche 101 oder sowohl durch die Hauptoberfläche 101 als auch durch die hintere Oberfläche 102, die gegenüber der Hauptoberfläche 101 angeordnet ist, um die Stickstoffkonzentration mindestens nahe an der Hauptoberfläche 101 zu reduzieren. Dies erfolgt typischerweise in einem Ofenprozess, beispielsweise in einem Temperaturbereich von etwa 900°C bis etwa 1050°C. Das teilweise Ausdiffundieren von Stickstoff im Ofen kann für mehrere bis zu etwa 30 Stunden erfolgen, um die gewünschte Ausdiffundierungstiefe zu erreichen.
  • Die Stickstoffkonzentration liegt nach dem teilweisen Ausdiffundieren von Stickstoff typischerweise unter etwa 2·1014 cm–3, noch typischer unter etwa 1014 cm–3 mindestens an der Hauptoberfläche 101, typischerweise mindestens in dem ersten Abschnitt 41, der sich von der Hauptoberfläche 101 bis zu einer gewünschten Tiefe von etwa 50 μm bis zu über 100 μm erstrecken kann. Der erste Abschnitt 41 kann sich auch im Wesentlichen bis zu einer Tiefe erstrecken, die einer Grenzfläche mit der auszubildenden dritten Si-Schicht 3 entspricht, oder bis zu einer Tiefe, die der finalen vertikalen Erstreckung des Halbleiterkörpers 40 des herzustellenden Halbleiterbauelements 100 entspricht. Die finale vertikale Erstreckung hängt typischerweise unter anderem von dem Typ und der Spannungsklasse der herzustellenden Halbleiterbauelemente 100 ab. Beispielsweise kann die finale vertikale Erstreckung eines vertikalen 600 V-IGBT und eines vertikalen 1200 V-IGBT etwa 70 μm beziehungsweise etwa 110 μm bis etwa 140 μm betragen.
  • Gemäß einer Ausführungsform wird eine Diffusionsbarriere für Stickstoff, beispielsweise eine SiN-Kappenschicht, an der hinteren Oberfläche 102 des Wafers 100 vor dem teilweisen Ausdiffundieren von Stickstoff ausgebildet. Bei dieser Ausführungsform wird Stickstoff hauptsächlich durch die Hauptoberfläche 101 teilweise ausdiffundiert. Dementsprechend ist die Stickstoffkonzentration typischerweise nahe an der hinteren Oberfläche 102 höher, im Vergleich zu dem Ausdiffundieren von Stickstoff durch die Hauptoberfläche 101 und die hintere Oberfläche 102. Dies erhöht typischerweise die mechanische Stabilität und erleichtert somit das Wafer Handling.
  • Typischerweise ist die Stickstoffkonzentration, zumindest im ersten Abschnitt 41, um mindestens einen Faktor von 2 reduziert, besonders typisch um mindestens einen Faktor von 5 und noch typischer um mindestens einen Faktor von 10, im Vergleich zu der Stickstoffkonzentration vor dem Ausdiffundieren von Stickstoff.
  • Die Tiefe, bis zu der die Stickstoffkonzentration um mindestens einen Faktor von zwei reduziert ist, hängt typischerweise von der Spannungsklasse der herzustellenden Halbleiterbauelemente 100 ab. Mit anderen Worten ist die Stickstoffkonzentration im Vergleich zu der Stickstoffkonzentration vor dem Ausdiffundieren von Stickstoff typischerweise um mindestens einen Faktor von zwei, noch typischer um mindestens einen Faktor von 5 und ganz besonders typisch um mindestens einen Faktor von 10 in der Halbleiterschicht reduziert, die sich von der Hauptoberfläche 101 zu einer Tiefe von etwa 50 μm bis etwa 100 μm oder sogar mehr, beispielsweise 150 μm, je nach der Spannungsklasse, erstreckt.
  • Nach dem teilweisen Ausdiffundieren von Stickstoff kann die Stickstoffkonzentration des Wafers 100 über etwa 5·1014 cm–3 oder sogar über etwa 1·1015 cm–3 in tiefen Gebieten betragen, die von der Hauptoberfläche 101 beabstandet sind, beispielsweise mindestens nahe an der hinteren Oberfläche 102, wenn eine Kappenschicht verwendet wird, um das Ausdiffundieren von Stickstoff aus der hinteren Oberfläche 102 zu verhindern.
  • Typischerweise liegt die Stickstoffkonzentration an der Hauptoberfläche 101 nach dem teilweisen Ausdiffundieren von Stickstoff unter etwa 80%, noch typischer unter etwa 50% der Stickstoffkonzentration bei der halben Dicke des Wafers 100 oder an der hinteren Oberfläche 102, wenn eine Kappenschicht auf der hinteren Oberfläche 102 während des teilweisen Ausdiffundierens von Stickstoff verwendet wird.
  • Gemäß einer Ausführungsform wird der Ofenprozess in einer inerten Atmosphäre, beispielsweise in einer Ar-Atmosphäre, durchgeführt. Das Durchführen des teilweisen Ausdiffundierens von Stickstoff in einer inerten Atmosphäre gestattet auch das parallele teilweise Ausdiffundieren von Sauerstoff auf eine effiziente Weise. Insbesondere ist es für Siliziumwafer mit einem Durchmesser von 12'' oder größer oftmals schwierig, eine gewünschte Sauerstoffkonzentration unter 3·1017 cm–3, besonders typisch unter 2·1017 cm–3 zu erreichen. Eine höhere Sauerstoffkonzentration kann zu einer signifikanten seitlichen Variation von Dotierkonzentrationen vom n-Typ im Wafer 100 und zwischen den Wafer und somit zu einer Variation der Dotierkonzentration von beispielsweise dem Driftgebiet von verschiedenen, parallel auf einem Wafer beziehungsweise in einer Charge hergestellten Halbleiterbauelementen 100 führen. Dies ist auf die Konzentrationsvariation von Sauerstoff zurückzuführen, das typischerweise im Silizium als ein thermischer Donator wirkt.
  • Das teilweise Ausdiffundieren von Stickstoff kann auch in einer oxidierenden und/oder sauerstoffhaltigen Atmosphäre bei Temperaturen unter etwa 1050°C durchgeführt werden. Dies geschieht, weil die größte Löslichkeit von Sauerstoff in Silizium bei Temperaturen unter etwa 1050°C unter 2 × 1017 cm–3 liegt.
  • Die Diffusionsrate von Sauerstoff ist in Silizium im Vergleich zu Stickstoff geringer. Deshalb kann das Reduzieren der Sauerstoffkonzentration unter 2·1017 cm–3 in von der Hauptoberfläche 101 weiter weg liegenden Gebieten eine längere Zeit und/oder eine höhere Temperatur erfordern. Das Reduzieren der Sauerstoffkonzentration unter 2·1017 cm–3 und besonders typisch unter 1017 cm–3 ist jedoch bereits in dem zweiten Abschnitt 42 des Wafers 100 besonders nützlich, d. h. in einem Abschnitt, in dem die isolierte Graben-Gateelektrode und/oder eine Randabschlussstruktur ausgebildet werden sollen. Dies ist der Fall, weil dort während des Bauelementbetriebs höchste statische und/oder dynamische Feldstärken zu erwarten sind. Folglich können thermische Donatoren (Sauerstoff) in dem zweiten Abschnitt 42 eine besonders große Auswirkung aufweisen.
  • In dem Wafer und dem herzustellenden Halbleiterbauelement 100 fällt die Sauerstoffkonzentration typischerweise um mindestens 10%, besonders typisch um mindestens 20%, ganz besonders typisch um mindestens etwa 50% in den letzten 10 μm des zweiten Abschnitts 42 zu der Hauptoberfläche 101 ab. Beispielsweise kann die Sauerstoffkonzentration in Silizium in den letzten 5 μm zu der Hauptoberfläche 100 um mindestens 10% abfallen. Typischerweise wird die angestrebte Ausdiffundierung von Sauerstoff und Stickstoff durch einen Ausheilprozess realisiert.
  • Weiterhin erleichtert das Reduzieren der Sauerstoffkonzentration in dem zweiten Abschnitt 42 das Entfernen (Auflösen) von COPs in Gebieten, wo die Gatedielektrikumsgebiete ausgebildet werden sollen, oder näher an diesem Gebiet. Dementsprechend wird das Risiko des Dünnens der Gatedielektrikumsgebiete aufgrund des Vorliegens von COPs reduziert. Man beachte, dass sich COPs um so leichter entfernen lassen, je niedriger die Sauerstoffkonzentration im Silizium ist.
  • COPs können vor der weiteren Verarbeitung mindestens teilweise durch Oxidieren des Wafers 100 mindestens an der Hauptoberfläche 101 beispielsweise in einer nassen und sauerstoffreichen Atmosphäre für eine typische Zeitperiode zwischen etwa 2 und 5 Stunden entfernt werden. Dieser Oxidierungsprozess wird typischerweise in feuchter Luft oder in Anwesenheit von feuchter Luft ausgeführt. Während dieses Prozesses wird die innere Oxidschale der COPs aufgelöst. Weiterhin entsteht Zwischengittersilizium an der Grenzoberfläche Silizium/Oxid während der Oxidation der Hauptoberfläche 101. Mit Hilfe der Zwischengitterdiffusion bewegt sich das Zwischengittersilizium schnell in das Innere des Siliziums, wo es Leerstellen und das Innere von COPs füllt.
  • Wegen des Vorliegens von Stickstoff in dem Silizium des Wafers 100 müssen nur relativ kleine COPs entfernt werden. Dies kann bei vergleichsweise niedrigen Oxidationstemperaturen zwischen etwa 950°C und etwa 1050°C erfolgen. Bei diesen Temperaturen ist das Risiko der Entstehung von Gleitlinien im Vergleich zu höheren Temperaturen niedriger und Sauerstoff diffundiert aufgrund seiner entsprechenden niedrigen Löslichkeit kaum in das Silizium. Man beachte, dass Stickstoff beim Unterdrücken der Entstehung und/oder Bewegung von Gleitlinien im Silizium im Vergleich zu Sauerstoff etwa 50-mal so effektiv ist. Zum Oxidieren des Wafers 100 können auch höhere Temperaturen von bis zu etwa 1150°C verwendet werden. Dennoch ist das Risiko der Entstehung oder des Vergrößerns von Gleitlinien aufgrund des härtenden Effekts von Stickstoff auf Silizium reduziert. Das mögliche Eindiffundieren von Sauerstoff in die ersten wenigen Mikrometer ist auch unter dieser Bedingung tolerierbar, da es im Vergleich zur Sauerstoffdotierung während des Kristallwachstums besser steuerbar ist.
  • Danach kann die entstandene Oxidschicht von der Hauptoberfläche 101 entfernt werden.
  • Danach können hochenergetische Protonen in den Wafer 100 implantiert werden, um mindestens eine Siliziumschicht 2 vom n-Typ auszubilden, beispielsweise ein Driftgebiet und/oder ein Feldstoppgebiet, das eine höhere Dotierkonzentration als das Driftgebiet im Wafer 100 aufweist. Man beachte, dass mehrere Prozesse von Protonenimplantation mit unterschiedlichen Protonenenergien verwendet werden können. Man beachte weiterhin, dass das Entstehen von Dotierungen vom n-Typ mit Protonenimplantation und nachfolgendem Ausheilen oftmals für Leistungshalbleiterbauelemente erwünscht ist.
  • Aufgrund des teilweisen Ausdiffundierens von Stickstoff wird das Risiko des Trennens von elektrisch inaktiven Stickstoffpaaren in Silizium und des Substituierens von Silizium durch Stickstoff in dem Gitter während des Implantierens von hochenergetischen Protonen reduziert. Man beachte, dass Stickstoff als ein Gittersubstitut als eine unerwünschte Verunreinigung mit einem tiefen Energieniveau wirken kann, was zu einer unerwünschten, zumindest teilweisen Kompensation der n-Dotierung führt.
  • Danach kann eine Feldeffektstruktur bei der Hauptoberfläche 101 ausgebildet werden. Dies beinhaltet typischerweise: Ausbilden eines pn-Übergangs in dem ersten Abschnitt 41, Ätzen eines oder mehrerer vertikaler Gräben pro herzustellendem Halbleiterbauelement 100 aus der Hauptoberfläche 101 teilweise in das Driftgebiet 2, typischerweise durch Ätzen bis zu einer ersten Tiefe von etwa 5 bis 10 μm; Isolieren der Seiten- und Bodenwände des einen oder der mehreren vertikalen Gräben, um jeweilige Gatedielektrikumsgebiete auszubilden; und Füllen des einen oder der mehreren vertikalen Gräben mit einem leitenden Material wie etwa dotiertem Polysilizium, um isolierte Gateelektroden in dem einen oder den mehreren vertikalen Gräben auszubilden. Davor kann eine Feldelektrode in jedem des einen oder der mehreren vertikalen Gräben ausgebildet werden. Weiterhin können eine oder mehrere Randabschlussstrukturen nahe an der Hauptoberfläche 101 ausgebildet werden.
  • Danach können eine Gatemetallisierung und eine Source- oder Kollektormetallisierung typischerweise durch Abscheidung auf der Hauptoberfläche 101 ausgebildet werden.
  • Danach kann der Wafer 100 auf geeignete Weise an der hinteren Oberfläche 102 gedünnt werden, um eine zweite Oberfläche auszubilden, auf der eine Drain- oder Kollektormetallisierung abgeschieden werden kann.
  • Danach kann der Wafer 100 in individuelle Chips beziehungsweise Halbleiterbauelemente zerschnitten werden.
  • Die Stickstoffkonzentration des Siliziumhalbleiterkörpers 40 der ausgebildeten Halbleiterbauelemente 100 kann über etwa 5·1014 cm–3 oder sogar noch höher als etwa 1·1015 cm–3 mindestens in tiefen Gebieten betragen, die von der Hauptoberfläche 101 beabstandet sind, beispielsweise nahe an der zweiten Oberfläche.
  • Die Sauerstoffkonzentration liegt in dem zweiten Abschnitt 42 des Siliziumhalbleiterkörpers 40, der sich von der Hauptoberfläche 101 mindestens bis etwa zur ersten Tiefe erstreckt, unter etwa 2·1017 cm–3, besonders typisch unter etwa 1017 cm–3. Typischerweise fällt die Sauerstoffkonzentration in den letzten 10 μm oder 5 μm zu der Hauptoberfläche 101 um mindestens 10% ab.
  • Typischerweise liegt die Konzentration von COPs zumindest im zweiten Abschnitt 42 unter etwa 107 cm–3 und unter etwa 109 cm–3 im ersten Abschnitt 41.
  • Gemäß einer Ausführungsform enthält das Feldeffekt-Halbleiterbauelement einen Halbleiterkörper 40. Der Halbleiterkörper 40 enthält eine Halbleiteroberfläche 101 und einen Silizium-Mesa, der sich zur Hauptoberfläche 101 erstreckt und eine Stickstoffkonzentration aufweist, die unter etwa 2·1014 cm–3 mindestens in einem ersten Abschnitt 41 liegt, der sich von der Hauptoberfläche 101 zu einer typischen Tiefe von etwa 50 μm erstreckt, wobei die Stickstoffkonzentration mit einem Abstand von der Hauptoberfläche 101 mindestens im ersten Abschnitt 41 steigt. Eine Feldeffektstruktur, die typischerweise mehrere Graben-Gateelektroden enthält, ist bei der Hauptoberfläche 101 angeordnet.
  • Gemäß einer Ausführungsform enthält das Feldeffekt-Halbleiterbauelement einen Siliziumhalbleiterkörper 40, der sich zu einer Hauptoberfläche 101 erstreckt, und eine bei der Hauptoberfläche 101 angeordnete Feldeffektstruktur. Der Siliziumhalbleiterkörper 40 weist eine Sauerstoffkonzentration auf, die mindestens in den letzten 10 μm zu der Hauptoberfläche 101 (zweiter Abschnitt 42) unter etwa 2·1017 cm–3, besonders typisch unter etwa 1017 cm–3 liegt und in den letzten 10 μm um mindestens etwa 10%, besonders typisch in den letzten 5 μm um mindestens etwa 10% zu der Hauptoberfläche 101 abnimmt.
  • Typischerweise liegt eine Stickstoffkonzentration des Siliziumhalbleiterkörpers 40 mindestens in den letzten 10 μm zu der Hauptoberfläche 101 unter etwa 2·1014 cm–3. Beispielsweise kann die Stickstoffkonzentration des Siliziumhalbleiterkörpers 40 mindestens in den letzten 20 μm, 40 μm oder sogar 50 μm zu der Hauptoberfläche 101 unter etwa 2·1014 cm–3 liegen.
  • In tiefen Gebieten, die von der Hauptoberfläche 101 beabstandet sind, beispielsweise nahe an einer hinteren Oberfläche 102 gegenüber der Hauptoberfläche 101, kann die Stickstoffkonzentration des Siliziumhalbleiterkörpers 40 über etwa 5·1014 cm–3 oder sogar höher als etwa 1·1015 cm–3 liegen.
  • Gleichermaßen kann die Sauerstoffkonzentration des Siliziumhalbleiterkörpers 40 in den von der Hauptoberfläche 101 beabstandeten tiefen Gebieten, beispielsweise nahe an der hinteren Oberfläche 102, mindestens etwa 3·1017 cm–3 betragen.
  • Aufgrund der Herstellung des Feldeffekt-Halbleiterbauelements – was Folgendes beinhaltet: Bereitstellen eines Wafers mit einer Siliziumschicht 40, die sich zu einer Hauptoberfläche 101 erstreckt und eine Stickstoffkonzentration von mindestens etwa 3·1014 cm–3 aufweist; mindestens eines des teilweisen Ausdiffundierens von Sauerstoff, um eine Sauerstoffkonzentration mindestens nahe an der Hauptoberfläche 101 zu reduzieren, und teilweises Ausdiffundieren von Stickstoff, um die Stickstoffkonzentration mindestens nahe an der Hauptoberfläche 101 zu reduzieren; und Ausbilden einer Feldeffektstruktur bei der Hauptoberfläche 101 – liegt die Konzentration von COPs typischerweise mindestens in den letzten 10 μm zu der Hauptoberfläche 101 unter etwa 107 cm–3. Dementsprechend wird das Risiko des Dünnens des Gatedielektrikumsgebiets der Feldeffektstruktur aufgrund der Anwesenheit von COPs reduziert.
  • Typischerweise werden sowohl Stickstoff als auch Sauerstoff durch die Hauptoberfläche 101 teilweise ausdiffundiert, beispielsweise in einem gemeinsamen Ofenprozess, der in einer inerten Atmosphäre, beispielsweise in einer Ar-Atmosphäre durchgeführt wird.
  • Wenngleich verschiedene Ausführungsbeispiele der Erfindung offenbart worden sind, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen, ohne von dem Gedanken und Schutzbereich der Erfindung abzuweichen. Für den Durchschnittsfachmann ist es offensichtlich, dass andere Komponenten, die die gleichen Funktionen erfüllen, auf geeignete Weise substituiert werden können. Es ist zu erwähnen, dass unter Bezugnahme auf eine spezifische Figur erläuterte Merkmale mit Merkmalen von anderen Figuren kombiniert werden können, selbst in jenen Fällen, wo dies nicht explizit erwähnt worden ist. Solche Modifikationen an dem erfindungsgemäßen Konzept sollen durch die beigefügten Ansprüche abgedeckt sein.
  • Räumlich relative Ausdrücke wie etwa ”unter”, ”unterer”, ”niedriger”, ”über”, ”oberer” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um das Positionieren eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren dargestellten einschließen. Weiterhin werden Ausdrücke wie etwa ”erster”, ”zweiter” und dergleichen ebenfalls verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht als Beschränkung gedacht. In der Beschreibung beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Die Ausdrücke ”habend”, ”enthaltend”, ”umfassend” und dergleichen, sind, wie sie hierin verwendet werden, offene Ausdrücke, die die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”ein/eine/eines” und ”der/die/das” sollen sowohl den Plural als auch den Singular beinhalten, sofern nicht der Kontext deutlich etwas andere angibt.
  • Angesichts des obigen Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird, noch dass sie durch die beiliegenden Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (30)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: – Bereitstellen eines Wafers, der eine Hauptoberfläche (101) und eine an der Hauptoberfläche (101) angeordnete und eine Stickstoffkonzentration von mindestens etwa 3·1014 cm–3 aufweisende Siliziumschicht (40) umfasst, wobei das Verfahren weiter umfasst: – teilweises Ausdiffundieren von Sauerstoff, um eine Sauerstoffkonzentration der Siliziumschicht (40) mindestens nahe an der Hauptoberfläche (101) zu reduzieren; und/oder – teilweises Ausdiffundieren von Stickstoff, um die Stickstoffkonzentration mindestens nahe an der Hauptoberfläche (101) zu reduzieren.
  2. Verfahren nach Anspruch 1, wobei die Stickstoffkonzentration der Siliziumschicht (40) mindestens in einem ersten Abschnitt (41), der sich von der Hauptoberfläche (101) bis zu einer Tiefe von etwa 50 μm erstreckt, um mindestens einen Faktor von 2 reduziert wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Stickstoffkonzentration vor dem teilweisen Ausdiffundieren des Stickstoffs über etwa 5·1014 cm–3 liegt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Stickstoffkonzentration nach dem teilweisen Ausdiffundieren des Stickstoffs an der Hauptoberfläche (101) unter etwa 2·1014 cm–3 liegt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Stickstoffkonzentration der Siliziumschicht (40) nach dem teilweisen Ausdiffundieren des Stickstoffs mindestens in einem ersten Abschnitt (41), der sich von der Hauptoberfläche (101) bis zu einer Tiefe von etwa 50 μm erstreckt, unter etwa 2·1014 cm–3 liegt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Wafer eine Größe von mindestens 8'' aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Wafer eine hintere Oberfläche (102) umfasst, die gegenüber der Hauptoberfläche (101) angeordnet ist, wobei das Verfahren weiterhin das Ausbilden einer Diffusionsbarriere für Stickstoff an der hinteren Oberfläche (102) vordem teilweisen Ausdiffundieren des Stickstoffs umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das teilweise Ausdiffundieren des Stickstoffs derart durchgeführt wird, dass eine Sauerstoffkonzentration der Siliziumschicht (40) nahe der Hauptoberfläche (101) unter etwa 2·1017 cm–3 liegt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das teilweise Ausdiffundieren des Stickstoffs derart durchgeführt wird, das eine Sauerstoffkonzentration der Siliziumschicht (40) in den letzten 10 μm zu der Hauptoberfläche (101) um mindestens 10% abfällt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das teilweise Ausdiffundieren des Stickstoffs derart durchgeführt wird, das eine Sauerstoffkonzentration der Siliziumschicht (40) in den letzten 5 μm zu der Hauptoberfläche (101) um mindestens 10% abfällt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das teilweise Ausdiffundieren des Stickstoffs einen Ofenprozess umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das teilweise Ausdiffundieren des Stickstoffs in einer inerten Atmosphäre durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei das teilweise Ausdiffundieren des Stickstoffs in einer oxidierenden Atmosphäre durchgeführt wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei das teilweise Ausdiffundieren des Stickstoffs bei einer Temperatur in einem Bereich von etwa 900°C bis etwa 1050°C durchgeführt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 12, wobei das teilweise Ausdiffundieren des Stickstoffs mindestens für mehrere Stunden durchgeführt wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, das weiterhin mindestens einen der folgenden Punkte umfasst: – Oxidieren des Wafers mindestens an der Hauptoberfläche (101) nach dem teilweisen Ausdiffundieren des Stickstoffs und – Implantieren von Protonen, um in der Siliziumschicht (40) mindestens eine Siliziumschicht (40) vom n-Typ auszubilden.
  17. Verfahren nach Anspruch 16, wobei das Oxidieren des Wafers mindestens an der Hauptoberfläche (101) in einer feuchten Atmosphäre bei einer Temperatur in einem Bereich von etwa 950°C bis etwa 1050°C durchgeführt wird.
  18. Verfahren nach einem der Ansprüche 1 bis 17, weiterhin umfassend: – Ausbilden eines pn-Übergangs in der Siliziumschicht (40); – Ausbilden einer Feldeffektstruktur benachbart zu der Hauptoberfläche (101); – Ätzen eines vertikalen Grabens von der Hauptoberfläche (101) aus; – Isolieren mindestens einer Seitenwand des vertikalen Grabens; und/oder – Dünnen des Wafers auf einer hinteren Oberfläche (102), die der Hauptoberfläche (101) gegenüberliegt.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei der Wafer aus einem gezogenen Stab aus magnetischen-Czochralski-Siliziummaterial geschnitten wird.
  20. Halbleiterbauelement, umfassend: – einen Siliziumhalbleiterkörper (40) mit einer Hauptoberfläche (101) und umfassend eine Stickstoffkonzenration, die mindestens in einem ersten Abschnitt (41) des Siliziumhalbleiterkörpers (40) unter etwa 2·1014 cm–3 liegt, wobei sich der erste Abschnitt (41) von der Hauptoberfläche (101) bis zu einer Tiefe von etwa 50 μm erstreckt, wobei die Stickstoffkonzentration mit einem Abstand von der Hauptoberfläche (101) mindestens in dem ersten Abschnitt (41) zunimmt; und – eine Feldeffektstruktur, die benachbart zu der Hauptoberfläche (101) angeordnet ist.
  21. Halbleiterbauelement nach Anspruch 20, wobei die Stickstoffkonzentration des Siliziumhalbleiterkörpers (40) mindestens nahe an einer zweiten Oberfläche (102), die der Hauptoberfläche (101) gegenüberliegt, über etwa 5·1014 cm–3 liegt.
  22. Halbleiterbauelement nach Anspruch 20 oder 21, wobei der Siliziumhalbleiterkörper (40) eine zweite Oberfläche (102) aufweist, die gegenüber der Hauptoberfläche (101) angeordnet ist, und wobei die Stickstoffkonzentration an der Hauptoberfläche (101) unter etwa 80% einer Stickstoffkonzentration an der zweiten Oberfläche liegt.
  23. Halbleiterbauelement nach einem der Ansprüche 20 bis 22, wobei das Halbleiterbauelement ein isoliertes leitendes Gebiet umfasst, das in einem vertikalen Graben angeordnet ist, der sich von der Hauptoberfläche (101) in den Siliziumhalbleiterkörper (40) bis zu einer ersten Tiefe erstreckt, und wobei eine Sauerstoffkonzentration in einem zweiten Abschnitt (42) des Siliziumhalbleiterkörpers (40), der sich von der Hauptoberfläche (101) mindestens bis etwa zur ersten Tiefe erstreckt, unter etwa 3·1017 cm–3 liegt.
  24. Halbleiterbauelement nach Anspruch 23, wobei die Sauerstoffkonzentration in den letzten 10 μm des zweiten Abschnitts (42) zu der Hauptoberfläche (101) um mindestens 10% abfällt.
  25. Halbleiterbauelement nach einem der Ansprüche 20 bis 24, wobei der Siliziumhalbleiterkörper (40) Folgendes umfasst: – ein Driftgebiet vom n-Typ, umfassend Protonen als Donatoren und eine Stickstoffkonzentration, die unter etwa 2·1014 cm–3 liegt; – ein Feldstoppgebiet vom n-Typ, umfassend Protonen als Donatoren und eine Stickstoffkonzentration, die unter etwa 2·1014 cm–3 liegt, wobei das Feldstoppgebiet an das Driftgebiet angrenzt und eine höhere Dotierkonzentration als das Driftgebiet umfasst; – ein Kontaktgebiet, das eine höhere Dotierkonzentration als mindestens eines des Driftgebiets und des Feldstoppgebiets umfasst, wobei sich das Kontaktgebiet zu einer zweiten Oberfläche (102) des Siliziumhalbleiterkörpers (40) erstreckt, die gegenüber der Hauptoberfläche (101) angeordnet ist; und – mindestens einen vertikalen Graben, der sich von der Hauptoberfläche (101) teilweise in das Driftgebiet erstreckt, wobei der mindestens eine vertikale Graben eine isolierte Gateelektrode der Feldeffektstruktur umfasst.
  26. Halbleiterbauelement, umfassend: – einen Siliziumhalbleiterkörper (40) mit einer Hauptoberfläche (101) und umfassend eine Sauerstoffkonzentration, die mindestens in den letzten 10 μm zu der Hauptoberfläche (101) unter etwa 2·1017 cm–3 liegt und in den letzten 10 μm zu der Hauptoberfläche (101) um mindestens 10% abfällt; und – eine Feldeffektstruktur, die benachbart zu der Hauptoberfläche (101) angeordnet ist.
  27. Halbleiterbauelement nach Anspruch 26, wobei die Sauerstoffkonzentration in den letzten 5 μm zu der Hauptoberfläche (101) um mindestens etwa 10% abfällt.
  28. Halbleiterbauelement nach Anspruch 26 oder 27, wobei die Sauerstoffkonzentration mindestens in den letzten 10 μm zu der Hauptoberfläche (101) unter etwa 1017 cm–3 liegt.
  29. Halbleiterbauelement nach einem der Ansprüche 26 bis 28, wobei eine Stickstoffkonzentration des Siliziumhalbleiterkörpers (40) mindestens in den letzten 10 μm zu der Hauptoberfläche (101) unter etwa 2·1014 cm–3 liegt.
  30. Halbleiterbauelement nach einem der Ansprüche 26 bis 29, wobei eine Konzentration von COPs (Crystal Originated Particles) mindestens in den letzten 10 μm zu der Hauptoberfläche (101) unter etwa 107 cm–3 liegt.
DE102013111135.1A 2012-10-08 2013-10-08 Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement Active DE102013111135B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/646,790 US9029243B2 (en) 2012-10-08 2012-10-08 Method for producing a semiconductor device and field-effect semiconductor device
US13/646,790 2012-10-08

Publications (2)

Publication Number Publication Date
DE102013111135A1 true DE102013111135A1 (de) 2014-04-10
DE102013111135B4 DE102013111135B4 (de) 2022-05-05

Family

ID=50337132

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013022673.2A Active DE102013022673B3 (de) 2012-10-08 2013-10-08 Halbleiterbauelement
DE102013111135.1A Active DE102013111135B4 (de) 2012-10-08 2013-10-08 Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102013022673.2A Active DE102013022673B3 (de) 2012-10-08 2013-10-08 Halbleiterbauelement

Country Status (3)

Country Link
US (2) US9029243B2 (de)
CN (1) CN103715072B (de)
DE (2) DE102013022673B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107161A1 (de) * 2014-05-21 2015-11-26 Infineon Technologies Ag Verfahren zur Herstellung eines Igbts und Igbt
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015212464B4 (de) * 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6881292B2 (ja) * 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
JPWO2020203695A1 (de) * 2019-03-29 2020-10-08

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538983A1 (de) 1995-10-19 1997-04-24 Siemens Ag Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1114454A2 (de) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silizium auf isolator struktur aus einem einkristallsilizium mit niedriger fehlerdichte
JP2001358233A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
KR100596775B1 (ko) * 2003-10-31 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4434080B2 (ja) * 2005-06-03 2010-03-17 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
CN103943672B (zh) * 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
US20080135988A1 (en) * 2006-12-07 2008-06-12 Maxim Integrated Products, Inc. Method to reduce semiconductor device leakage
JP5572091B2 (ja) * 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
KR102443836B1 (ko) * 2009-09-17 2022-09-15 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107161A1 (de) * 2014-05-21 2015-11-26 Infineon Technologies Ag Verfahren zur Herstellung eines Igbts und Igbt
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Also Published As

Publication number Publication date
US20140097488A1 (en) 2014-04-10
US20150221766A1 (en) 2015-08-06
US9029243B2 (en) 2015-05-12
CN103715072A (zh) 2014-04-09
US9748374B2 (en) 2017-08-29
DE102013022673B3 (de) 2022-11-10
DE102013111135B4 (de) 2022-05-05
CN103715072B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
DE102013022673B3 (de) Halbleiterbauelement
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102015103852A1 (de) Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper
DE102014107161B4 (de) Verfahren zur Herstellung eines IGBTs und IGBT
DE102013112862B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022673

Country of ref document: DE

R020 Patent grant now final