DE102015103852A1 - Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper - Google Patents

Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper Download PDF

Info

Publication number
DE102015103852A1
DE102015103852A1 DE102015103852.8A DE102015103852A DE102015103852A1 DE 102015103852 A1 DE102015103852 A1 DE 102015103852A1 DE 102015103852 A DE102015103852 A DE 102015103852A DE 102015103852 A1 DE102015103852 A1 DE 102015103852A1
Authority
DE
Germany
Prior art keywords
crystalline silicon
silicon body
surface area
trenches
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015103852.8A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Peter Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015103852A1 publication Critical patent/DE102015103852A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper (101) mit entgegengesetzten ersten und zweiten Oberflächen (1030, 1031) umfasst ein Vergrößern eines Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031). Das Verfahren umfasst weiterhin ein Oxidieren des vergrößerten Oberflächengebietes (1050) bei einer Temperatur von wenigstens 1000°C und für eine Zeitdauer von wenigstens 20 Minuten.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, insbesondere durch Feldeffekt gesteuerte Schaltvorrichtungen, wie ein Junction- bzw. Übergangfeldeffekttransistor (JFET), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und ein Bipolartransistor mit isoliertem Gate (IGBT), werden typischerweise für verschiedene Anwendungen einschließlich, jedoch nicht begrenzt auf Schalter in Energie- bzw. Leistungsversorgungen und Umformer, elektrischen Fahrzeugen, Klimaanlagen verwendet. Derartige Halbleitervorrichtungen werden typischerweise auf Waferniveau hergestellt. Mit zunehmender Waferabmessung nehmen Herstellungskosten je Chip typischerweise ab. Größere Siliziumwafer, d.h. Siliziumwafer mit einem Durchmesser von wenigstens 12" (30,5 cm), sind gegenwärtig lediglich als nach magnetischem Czochralski gewachsene Siliziumwafer verfügbar. Siliziumwafer mit einem Durchmesser von 8" (20,3 cm) sind ebenfalls als FZ (Float-Zone) gewachsene Siliziumwafer verfügbar, sind jedoch vergleichsweise teuer bzw. aufwendig und können eine vergleichsweise große Widerstandsvariation aufgrund von Riefungen haben.
  • Während eines Einkristallwachstums unter Verwendung des Czochralski-(CZ-)Verfahrens werden Kristalldefekte, wie Leerstellenagglomerate (COPs; crystal originated particles) oder Versetzungsringe gebildet. Agglomerierte leerstellenkorrelierte Defekte sind allgemein bekannt als D-Defekte oder als COPs. Derartige Defekte können die Bildung von Erzeugungszentren in dem Wafer, resultierend in einem gesteigerten Leckstrom, und ein Schwächen von später gebildeten Gatedielektrika erleichtern.
  • Demgemäß besteht ein Bedarf, Leerstellenagglomerate von einem kristallinen Siliziumkörper zu entfernen.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das den obigen Forderungen genügt.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Ein Ausführungsbeispiel bezieht sich auf ein Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper, der entgegengesetzte erste und zweite Oberflächen hat. Das Verfahren umfasst ein Vergrößern eines Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen. Das Verfahren umfasst weiterhin ein Oxidieren des gesteigerten Oberflächengebietes bei einer Temperatur von wenigstens 1000°C und für eine Zeitdauer von wenigstens 20 Minuten.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist ein schematisches Prozessdiagramm zum Veranschaulichen eines Verfahrens zum Entfernen von Leerstellenagglomeraten von bzw. aus einem kristallinen Siliziumkörper.
  • 2A und 2B sind schematische Schnittdarstellungen, die ein Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch Bilden einer Polysiliziumschicht an einer Oberfläche des kristallinen Siliziumkörpers veranschaulichen.
  • 3 ist eine schematische Schnittdarstellung, die ein Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch Bilden einer porösen Schicht an einer Oberfläche des kristallinen Siliziumkörpers veranschaulicht.
  • 4 ist eine schematische Schnittdarstellung, die ein Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch Bestrahlen einer Oberfläche des kristallinen Siliziumkörpers mit einer Laserbestrahlung veranschaulicht.
  • 5 ist eine schematische Schnittdarstellung, die ein Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch einen Bearbeitungsprozess veranschaulicht.
  • 6 ist eine schematische Schnittdarstellung, die ein Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch einen maskierten Ätzprozess veranschaulicht.
  • 7A bis 7D sind schematische Schnittdarstellungen, die Verfahren zum Vergrößern eines Oberflächengebietes eines kristallinen Siliziumkörpers durch Bilden von Trenches bzw. Gräben veranschaulichen.
  • 8A bis 8D sind schematische Draufsichten eines kristallinen Siliziumkörpers, der verschiedene Gestaltungen von Trenches umfasst.
  • 9A und 9B sind schematische Schnittdarstellungen eines kristallinen Siliziumkörpers nach Füllen von Trenches mit einem dotierten Material und Diffusion von Dotierungsstoffen in den kristallinen Siliziumkörper.
  • 10A bis 10H veranschaulichen ein Front-End-of-Line-(FEOL-) und Back-End-of-Line-(BEOL-)Verarbeiten nach Prozessieren des kristallinen Siliziumkörpers, wie in 1 gezeigt.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließlich jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff "elektrisch gekoppelt" umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleichen absoluten Dotierungskonzentrationen. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Der Begriff "horizontal", wie dieser in der vorliegenden Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d.h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers als durch die niedrigere oder Rückseitenoberfläche gebildet betrachtet, während die erste Oberfläche als durch die obere vordere oder Hauptoberfläche des Halbleitersubstrats gebildet angesehen wird. Die Begriffe "über" und "unter", wie diese in der vorliegenden Beschreibung verwendet sind, beschreiben daher eine relative Lokalisierung eines strukturellen Merkmals zu einem anderen strukturellen Merkmal im Hinblick auf diese Orientierung.
  • Der Begriff "Leerstellenagglomerat" (COPs), wie dieser in der vorliegenden Beschreibung verwendet ist, soll einen Leerraum in dem Halbleitermaterial beschreiben, der typischerweise durch eine Agglomeration von Leerstellen während eines Kristallwachstums gebildet ist, und kann eine äußere Siliziumoxidschale umfassen. Die Gefahr eines Bildens von Gleitlinien in dem Halbleitersubstrat wächst typischerweise mit der Konzentration und Größe bzw. Abmessung der COPs. Weiterhin können COPs, die mit eindiffundierenden Schwermetallen, wie beispielsweise Fe, Cu, Ni, dekoriert sind, als Erzeugungszentren wirken, die einen Leckstrom der Vorrichtungen steigern. Der Durchmesser der COPs ist typischerweise unterhalb etwa 100 nm, noch mehr typischerweise unterhalb 80 nm.
  • In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert sich auf einen zweiten Leitfähigkeitstyp bezieht. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp. Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die geringer als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine größere Dotierungskonzentration hat als der "n"-Dotierungsbereich. Jedoch bedeutet die Angabe der relativen Dotierungskonzentration nicht, dass Dotierungsbereiche der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, falls nicht etwas anderes festgestellt wird. Beispielsweise können zwei verschiedene "n+"-Dotierungsbereiche verschiedene absolute Dotierungskonzentrationen haben. Das gleiche gilt beispielsweise für einen n+-Dotierungs- und einen p+-Dotierungsbereich.
  • Spezifische Ausführungsbeispiele, die in dieser Beschreibung beschrieben sind, beziehen sich, ohne hierauf beschränkt zu sein, auf Halbleitervorrichtungen, insbesondere Feldeffekthalbleitertransistoren, und Herstellungsverfahren hierfür. In dieser Beschreibung werden die Begriffe "Halbleitervorrichtung" und "Halbleiterbauelement" bzw. "Halbleiterkomponente" synonym verwendet. Die Halbleitervorrichtung umfasst typischerweise eine Feldeffektstruktur. Die Feldeffektstruktur kann eine MOSFET- oder eine IGBT-Struktur sein, welche einen pn-Übergang hat, der eine Bodydiode zwischen einem Driftbereich des ersten Leitfähigkeitstyps und einem Bodybereich des zweiten Leitfähigkeitstyps bildet. Die Halbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung, die zwei Lastmetallisierungen, beispielsweise eine Sourcemetallisierung und eine Drainmetallisierung für einen MOSFET, hat, welche entgegengesetzt zueinander und in einem niederresistiven Kontakt mit einem jeweiligen Kontaktbereich sind. Die Feldeffektstruktur kann auch durch eine JFET-Struktur gebildet sein.
  • Beispielsweise ist die Halbleitervorrichtung eine Leistungshalbleitervorrichtung, die ein aktives Gebiet mit beispielsweise einer Vielzahl von IGBT-Zellen oder MOSFET-Zellen hat, um einen Laststrom zwischen den zwei Lastmetallisierungen zu führen und/oder zu steuern. Weiterhin hat die Leistungshalbleitervorrichtung typischerweise ein peripheres oder Randgebiet mit wenigstens einer Randabschlussstruktur, die wenigstens teilweise das aktive Gebiet, von oben betrachtet, umrundet.
  • Der Begriff "Leistungshalbleitervorrichtung", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Hochspannungs- und/oder Stark- bzw. Hochstromschaltfähigkeiten beschreiben. Mit anderen Worten, die Leistungshalbleitervorrichtungen sind für Stark- bzw. Hochstrom, typischerweise in dem Bereich von 10 Ampere bis zu einigen kA ausgelegt. Innerhalb dieser Beschreibung werden die Begriffe "Leistungshalbleitervorrichtung" und "Leistungshalbleiterkomponente" synonym verwendet.
  • Der Begriff "Feldeffekt", wie dieser in der vorliegenden Beschreibung verwendet ist, soll die durch das elektrische Feld vermittelte Bildung eines leitenden "Kanales" eines ersten Leitfähigkeitstyps und/oder ein Steuern der Leitfähigkeit und/oder einer Gestaltung des Kanales zwischen zwei Bereichen des ersten Leitfähigkeitstyps beschreiben. Der leitende Kanal kann gebildet und/oder in einem Halbleiterbereich des zweiten Leitfähigkeitstyps gesteuert werden, insbesondere einen Bodybereich des zweiten Leitfähigkeitstyps, der zwischen den zwei Bereichen des ersten Leitfähigkeitstyps angeordnet ist. Aufgrund des Feldeffektes wird ein unipolarer Strompfad durch den Kanalbereich gebildet und/oder zwischen einem Sourcebereich oder einem Emitterbereich des ersten Leitfähigkeitstyps und einem Driftbereich des ersten Leitfähigkeitstyps jeweils in einer MOSFET-Struktur und einer IGBT-Struktur gesteuert. Der Driftbereich kann in Kontakt sein jeweils mit einem höher dotierten Drainbereich des ersten Leitfähigkeitstyps oder einem höher dotierten Kollektorbereich des zweiten Leitfähigkeitstyps. Der Drainbereich oder der Kollektorbereich ist in einem niederresistivem elektrischen Kontakt mit einer Drain- oder Kollektorelektrode. Der Sourcebereich oder Emitterbereich ist in einem niederresistiven elektrischen Kontakt mit einer Source- oder Emitterelektrode. In einer JFET-Struktur wird der Kanalbereich typischerweise gebildet durch einen Teil des Driftbereiches des ersten Leitfähigkeitstyps, angeordnet zwischen einem Gatebereich und einem Bodybereich des zweiten Leitfähigkeitstyps, und kann gesteuert werden durch Ändern der Breite einer Verarmungsschicht, die zwischen dem Gatebereich und dem Kanalbereich gebildet ist.
  • In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff "MOS" (Metall-Oxid-Halbleiter) so verstanden werden, dass er den allgemeineren Begriff "MIS" (Metall-Isolator-Halbleiter) einschließt. Beispielsweise sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass er FETs einschließt, die einen Gateisolator haben, der nicht ein Oxid ist, d.h., der Begriff MOSFET wird in der allgemeineren Begriffbedeutung eines IGFET (Feldeffekttransistor mit isoliertem Gate) und MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) jeweils verwendet.
  • In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff "Gateelektrode" eine Elektrode beschreiben, die nächst zu einem Kanalbereich gelegen und gestaltet ist, diesen zu bilden und/oder zu steuern. Der Begriff "Gateelektrode" soll eine Elektrode oder einen leitenden Bereich umfassen, der nächst zu dem Bodybereich gelegen und von diesem durch einen isolierenden Bereich isoliert ist, der einen Gatedielektrikumbereich bildet und gestaltet ist, einen Kanalbereich durch den Bodybereich durch Aufladen einer geeigneten Spannung zu bilden und/oder zu steuern.
  • Beispielsweise ist die Gateelektrode als eine Trench-Gateelektrode ausgeführt, d.h. als eine Gateelektrode, die in einem Trench angeordnet ist, der sich von der Hauptoberfläche in das Halbleitersubstrat oder den Halbleiterkörper erstreckt. Die Gateelektrode kann auch als eine planare Gateelektrode ausgeführt sein.
  • Eine Einheitszelle eines aktiven Gebietes einer Leistungsfeldeffekttransistorvorrichtung kann in einem horizontalen Schnitt eine Trench-Gateelektrode und einen umgebenden Teil einer Mesa umfassen, wenn die Trench-Gateelektroden ein zweidimensionales Gitter bilden, beispielsweise in der Form eines Schachbrettes, wenn von oben betrachtet wird.
  • Alternativ kann die Einheitszelle des aktiven Gebietes einer Leistungsfeldeffekthalbleitervorrichtung in einem horizontalen Schnitt eine Trench-Gateelektrode und einen jeweiligen Teil von zwei angrenzenden Mesas umfassen, wenn von oben betrachtet wird. In diesen Ausführungsbeispielen können Trench-Gateelektroden, Mesas und Einheitszellen jeweilige eindimensionale Gitter bilden.
  • In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff "Mesa" oder "Mesabereich" einen Halbleiterbereich beschreiben, der in einem vertikalen Schnitt nächst zu einem und typischerweise zwischen zwei angrenzenden Trenches, die sich in das Halbleitersubstrat oder den Halbleiterkörper erstrecken, angeordnet ist.
  • Die leitenden Bereiche zum Bilden jeweils der Gateelektrode und der Feldelektrode können aus einem Material mit einer ausreichend hohen elektrischen Leitfähigkeit hergestellt sein, so dass der leitende Bereich einen Äquipotentialbereich während eines Vorrichtungsbetriebes bildet. Beispielsweise kann der leitende Bereich aus einem Material mit einer metallischen oder nahezu metallischen elektrischen Leitfähigkeit, wie einem Metall, beispielsweise Wolfram, hochdotiertem Polysilizium, einem Silizid oder dergleichen gebildet sein. Typischerweise ist der leitende Bereich in einer resistiven elektrischen Verbindung mit einer Gatemetallisierung der Halbleitervorrichtung. Der isolierende Bereich kann aus irgendeinem geeigneten dielektrischen Material, wie Siliziumoxid, beispielsweise einem thermischen Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen hergestellt sein.
  • In dem Zusammenhang der vorliegenden Beschreibung soll der Begriff "Metallisierung" jeweils einen Bereich oder eine Schicht mit metallischen oder nahezu metallischen Eigenschaften bezüglich einer elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann in Kontakt sein mit einem Halbleiterbereich, um eine Elektrode, ein Pad bzw. Kissen und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann aus einem Metall wie Al, Ti, W, Cu und Co hergestellt sein und/oder ein solches umfassen und kann auch aus einem Material mit metallischen oder nahezu metallischen Eigenschaften hinsichtlich einer elektrischen Leitfähigkeit gebildet sein, wie hochdotiertem Poly-Si vom n-Typ oder p-Typ, TiN oder einem elektrisch leitenden Silizid, wie TaSi2, TiSi2, PtSi, CoSi2, WSi2 oder dergleichen. Die Metallisierung kann auch verschiedene elektrisch leitende Materialien, beispielsweise einen Stapel dieser Materialien, umfassen.
  • 1 ist ein schematisches Prozessdiagramm zum Veranschaulichen eines Verfahrens zum Entfernen von COPs von einem kristallinen Siliziumkörper.
  • Ein Prozessmerkmal S100 umfasst ein Steigern bzw. Vergrößern eines Oberflächengebietes von wenigstens einer Oberfläche aus ersten und zweiten Oberflächen eines kristallinen Siliziumkörpers.
  • Ein Prozessmerkmal S200 umfasst ein Oxidieren des vergrößerten Oberflächengebietes bei einer Temperatur von wenigstens 1000°C oder sogar wenigstens 1050°C oder sogar wenigstens 1100°C und für eine Zeitdauer von wenigstens 20 Minuten oder sogar wenigstens eine Stunde. Gemäß einem Ausführungsbeispiel wird die Oxidation in einer nassen Umgebung ausgeführt.
  • Gemäß einem Ausführungsbeispiel ist der kristalline Siliziumkörper ein Siliziumwafer. Der Siliziumwafer kann ein Czochralski-(CZ-)Wafer sein, beispielsweise gewachsen durch das Standard-CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren. Der CZ-Wafer kann als ein Basismaterial für ein Herstellen einer Vielzahl von Halbleitervorrichtungen und integrierten Schaltungen, wie Leistungshalbleitervorrichtungen und Solarzellen, als Beispiel dienen.
  • Während der Oxidation von Silizium werden Zwischengittersiliziumatome an der oxidierenden Oberfläche erzeugt und Diffundieren in den kristallinen Siliziumkörper. Die erzeugten Zwischengittersiliziumatome, die sich in einen Körper bzw. ein Volumen des kristallinen Siliziumkörpers bewegen, nehmen Leerstellen in dem Kristallgitter ein, um dadurch COPs durch Füllen von Akkumulationen von Leerstellen oder Leerräumen der COPs aufzulösen. Der Prozess kann auch zu einem Zerbrechen bzw. Auflösen einer eine innere Oberfläche der COPs auskleidenden Oxidschicht führen.
  • Durch Steigern des Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen des kristallinen Siliziumkörpers kann eine Menge an während der Oxidation erzeugten Zwischengittersiliziumatomen gesteigert werden, was zu einer effektiveren Auflösung der COPs aufgrund einer gesteigerten Konzentration der Zwischengittersiliziumatome führt, d.h. die erforderliche Oxidationstemperatur kann beispielsweise von 1100°C auf 1000°C oder 1050°C reduziert und/oder die Zeitdauer der Oxidation kann auf beispielsweise die halbe Zeit reduziert werden.
  • Gemäß einem Ausführungsbeispiel umfasst der Prozess eines Oxidierens des vergrößerten Oberflächengebietes einen feuchten/nassen Oxidationsprozess. Beispielsweise kann der kristalline Halbleiterkörper in feuchter Luft oxidiert werden. Gemäß einem anderen Beispiel kann der kristalline Halbleiterkörper in einer Sauerstoff enthaltenden gasförmigen Dotierungsmaterialverbindung oxidiert werden. Phosphoroxytrichlorid (POCl3) ist ein Beispiel einer derartigen Sauerstoff enthaltenden Verbindung.
  • Gemäß einem Ausführungsbeispiel ist die Zeitdauer des Prozesses des Oxidierens des vergrößerten Oberflächengebietes zwischen 1 Stunde und 5 Stunden oder zwischen 2 und 4 Stunden.
  • Gemäß einem Ausführungsbeispiel wird der Prozess des Oxidierens des vergrößerten Oberflächengebietes in einem Temperaturbereich zwischen 1000°C und 1300°C ausgeführt. Beispielsweise kann die Oxidation bei einer Temperatur zwischen 1080°C und 1180°C, z.B. um 1150°C für eine POCl3-Diffusion, ausgeführt werden. Gemäß einem Ausführungsbeispiel können nach Oxidation mittels Phosphoroxytrichlorid mit Phosphor dotierte Zonen, die durch Diffusion mit POCl3 erzeugt sind, beispielsweise durch einen Ätzprozess entfernt werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung eines in 2A veranschaulichten kristallinen Halbleiterkörpers 101 umfasst ein Ausführungsbeispiel eines Prozesses zum Vergrößern eines Oberflächengebietes des kristallinen Siliziumkörpers 101 ein Bilden einer ersten Polysiliziumschicht 1020 an einer ersten Seite 1030 eines kristallinen Siliziumsubstrates 104, beispielsweise eines CZ-Siliziumwafers. Da eine Oberflächenrauhigkeit bzw. Rauheit der ersten Polysiliziumschicht 1020 an einer ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 größer ist als eine Oberflächenrauhigkeit an der ersten Seite 1030 des kristallinen Siliziumsubstrats 104, ist das Oberflächengebiet des kristallinen Siliziumkörpers 101 erhöht bzw. vergrößert. Beispielsweise kann die erste Polysiliziumschicht 1020 gebildet werden durch einen chemischen Dampfabscheidungs-(CVD-)Prozess, z.B. durch chemische Dampfabscheidung bei Atmosphärendruck (APCVD) und/oder durch chemische Dampfabscheidung bei niedrigem Druck (LPCVD). Das vergrößerte Oberflächengebiet der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 verglichen mit der Oberflächenrauhigkeit bei der ersten Seite 1030 des kristallinen Siliziumsubstrats 104 beruht auf einer Zusammensetzung einer Anzahl von zufällig zugeordneten Kristalliten von Silizium in der ersten Polysiliziumschicht 1020, welche das Oberflächengebiet an der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 bestimmt.
  • Gemäß einem Ausführungsbeispiel ist eine Dicke t1 der ersten Polysiliziumschicht 1020 zwischen 500 nm und 2 µm.
  • Das Oberflächengebiet des kristallinen Siliziumkörpers 101 kann auch hinsichtlich entgegengesetzten Seiten vergrößert werden, wie dies in der schematischen Schnittdarstellung von 2B veranschaulicht ist. In dem dargestellten Ausführungsbeispiel von 2B wird die erste Polysiliziumschicht 1020 an der ersten Seite 1030 des kristallinen Siliziumsubstrats 104 gebildet, was zu dem vergrößerten Oberflächengebiet an der ersten Oberfläche 1050 ähnlich zu dem in 2A dargestellten Ausführungsbeispiel führt. Zusätzlich wird eine zweite Polysiliziumschicht 1021 an einer zweiten Seite 1031 des kristallinen Siliziumsubstrats 104 gebildet, was zu einem vergrößerten Oberflächengebiet an der zweiten Oberfläche 1051 des kristallinen Siliziumkörpers 101 führt. Dicken t1, t2 der ersten und zweiten Polysiliziumschichten 1020, 1021 können gleich sein, wenn beispielsweise die ersten und zweiten Polysiliziumschichten 1020, 1021 durch einen gemeinsamen Prozess gebildet werden. Gemäß einem anderen Ausführungsbeispiel können die Dicken t1, t2 der ersten und zweiten Polysiliziumschichten 1020, 1021 auch voneinander abweichen, wenn beispielsweise die ersten und zweiten Polysiliziumschichten 1020, 1021 nacheinander durch verschiedene Prozesse gebildet werden.
  • Nach Vergrößern des Oberflächengebietes der ersten und/oder zweiten Oberflächen 1050, 1051 des kristallinen Siliziumkörpers 101 und nach Oxidieren des vergrößerten Oberflächengebietes zum Entfernen von COPs von dem kristallinen Siliziumkörper 101 durch Zwischengitterdiffusion kann die bzw. können die Polysiliziumschicht(en) 1020, 1021 entfernt werden, gefolgt durch Prozesse beispielsweise zum Herstellen einer Halbleitervorrichtung in dem kristallinen Siliziumkörper 101. Gemäß einem anderen Ausführungsbeispiel kann die Polysiliziumschicht 1020 und/oder die Polysiliziumschicht 1021 als eine getternde Schicht während eines weiteren Prozessierens des kristallinen Siliziumkörpers 101 zurückbleiben. Die Oxidschicht auf der Polysiliziumschicht kann während folgender Prozesse verbleiben oder kann entfernt werden. Eine Oxidschicht auf einer Seite des Siliziumkörpers 101, die keine Polysiliziumschicht hat, kann partiell oder sogar vollständig entfernt werden. Ein zusätzlicher Ausheilschritt, der beispielsweise in einer Wasserstoff enthaltenden Atmosphäre bei einer Temperatur vorgenommen wird, die beispielsweise zwischen 800°C und 1200°C oder zwischen 900°C und 1100°C liegt, kann danach durchgeführt werden, um durch COP induzierte Oberflächenunvollkommenheiten auf der Seite des Siliziumkörpers 101, die keine Polysiliziumschicht hat, zu glätten.
  • Gemäß einem Ausführungsbeispiel umfasst eine Bildung der ersten und/oder zweiten Polysiliziumschicht 120, 121 ein Dotieren der ersten und/oder zweiten Polysiliziumschicht 1020, 1021 mit wenigstens 1017 cm–3 an Phosphor oder sogar wenigstens 1019 cm–3 an Phosphor. Ein Phosphordotieren in der ersten und/oder zweiten Polysiliziumschicht 1020, 1021 erlaubt eine gesteigerte Injektion von Zwischengittersilizium in den kristallinen Siliziumkörper 101 aufgrund einer Steigerung einer Oxidationsrate verursacht durch das Vorhandensein der Phosphordotierung. Zusätzlich kann eine Wirksamkeit eines Getterns in der ersten und/oder zweiten Polysiliziumschicht 1020, 1021 gesteigert werden, was zu einer Reduktion oder Unterdrückung einer Schwermetalleinfügung durch Diffusion von außerhalb des kristallinen Siliziumkörpers 101 führt.
  • Ein anderes Ausführungsbeispiel eines Vergrößerns des Oberflächengebietes des kristallinen Siliziumkörpers 101 ist in der schematischen Schnittdarstellung von 3 veranschaulicht. Der Prozess des Vergrößerns des Oberflächengebietes des kristallinen Siliziumkörpers 101 umfasst ein Bilden einer porösen Schicht 1041 an der ersten Oberfläche 1050. Beispielsweise kann eine elektrochemische Eloxierung bzw. Anodisierung des kristallinen Siliziumkörpers 101 in verdünnter wässriger oder Essigsäure-Flusssäure (HF) verwendet werden, um die poröse Schicht 1041 zu bilden. Ethanol kann beigefügt werden, um H2-Blasen zu entfernen, die während des Ätzprozesses austreten. Weitere Beispiele für ein Herstellen der porösen Siliziumschicht 1041 umfassen ein Stain- bzw. Fleckätzen oder ein chemisches Ätzen (ohne Stromfluss). Porenbreiten bzw. -größen können von weniger als 2 nm (Mikroporen), zwischen 2 und 50 nm (Mesoporen) bis Breiten bzw. Größen größer als 50 nm (Makroporen) als Beispiel reichen.
  • Noch ein anderes Ausführungsbeispiel des Vergrößerns des Oberflächengebietes des kristallinen Siliziumkörpers 101 ist in der schematischen Schnittdarstellung von 4 veranschaulicht. In dem dargestellten Ausführungsbeispiel von 4 ist das Oberflächengebiet der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 durch Bestrahlen der ersten Oberfläche 1050 mit einem Laserstrahl vergrößert, der gestaltet ist, um lokal den kristallinen Siliziumkörper 101 bei der ersten Oberfläche 1050 zu schmelzen. Eine Rekristallisierung des kristallinen Siliziumkörpers 101 führt zu einer vergrößerten Oberflächenrauhigkeit bei der ersten Oberfläche 1050.
  • Ein anderes Ausführungsbeispiel des Vergrößerns eines Oberflächengebiets des kristallinen Siliziumkörpers 101 ist in der schematischen Schnittdarstellung von 5 veranschaulicht. In dem dargestellten Ausführungsbeispiel von 5 umfasst der Prozess des Vergrößerns des Oberflächengebietes des kristallinen Siliziumkörpers 101 einen Bearbeitungsprozess. Ein Bearbeitungswerkzeug 107 wirkt auf die erste Oberfläche 1050 ein, um das Oberflächengebiet zu vergrößern. Beispiele des Bearbeitungsprozesses umfassen ein Metallschneiden, abrasive Prozesse, wie beispielsweise ein Schleifen und/oder Läppen, und Schneiden. Der Bearbeitungsprozess kann von einem Oberflächenreinigungsprozess gefolgt sein. Beispiele des Oberflächenreinigungsprozesses umfassen irgendeinen Vorgang oder eine Kombination aus einem nasschemischen Reinigen, wie z.B. einem gemeinsamen RCA-Reinigen, einem Reinigen unter Ultrahochvakuum-(UHV-)Bedingungen, wie z.B. einer thermischen Desorption, Reinigungsprozesse mittels Sauerstoff und/oder Ozon, wie beispielsweise Kohlenstoff-Brennen, und Prozesse, die Wasserstoff verwenden, wie ein Erwärmen in einer H2-Umgebung.
  • Noch ein anderes Ausführungsbeispiel eines Vergrößerns des Oberflächengebietes des kristallinen Siliziumkörpers 101 ist in der schematischen Schnittdarstellung von 6 veranschaulicht. In dem dargestellten Ausführungsbeispiel von 6 wird eine Ätzmaskenschicht 108 an der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 gebildet und gemustert bzw. strukturiert, beispielsweise durch einen lithographischen Prozess zum Mustern bzw. Strukturieren einer Hartmaskenschicht oder einer Resistschicht.
  • Danach wird ein Ätzprozess auf die erste Oberfläche 1050 angewandt. Durch Anwenden eines isotropen Ätzprozesses auf die erste Oberfläche 1050 des kristallinen Siliziumkörpers 101, beispielsweise durch isotropes Nassätzen, kann ein vergrößertes Oberflächengebiet an der ersten Oberfläche 1050 ähnlich zu der Schnittdarstellung des kristallinen Siliziumkörpers 101, angezeigt durch einen Pfeil A in 6, resultieren.
  • Wenn ein anisotroper Ätzprozess auf die erste Oberfläche 1050 des kristallinen Siliziumkörpers 101 angewandt wird, beispielsweise durch einen anisotropen Trockenätzprozess, wie ein reaktives Ionenätzen, oder ein anisotropes Nassätzen mit Hydroxiden, wie Kaliumhydroxid (KOH), kann ein vergrößertes Oberflächengebiet an der ersten Oberfläche 1050 ähnlich zu der schematischen Schnittdarstellung des kristallinen Siliziumkörpers 101, angezeigt durch einen Pfeil B in 6, resultieren.
  • Ein anisotropes Ätzen kann auch in einer Vielzahl von Gräben bzw. Trenches 109 an der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 resultieren, wie dies in der schematischen Schnittdarstellung von 7A veranschaulicht ist.
  • Gemäß einem Ausführungsbeispiel liefert der Prozess des Vergrößerns des Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen 1050, 1051 eine Steigerung des Oberflächengebietes um wenigstens 30% oder sogar um wenigstens 50% oder sogar um mehr als einen Faktor von Zwei. Irgendeiner oder irgendeine Kombination der anhand der 2A bis 7A beschriebenen Prozesse kann verwendet werden. Der Prozess eines Vergrößerns des Oberflächengebietes kann auch auf einen Teil oder alle von dem ersten und/oder zweiten Oberflächen 1050, 1051 angewandt werden. Gemäß einem Ausführungsbeispiel können die Trenches 109 oder ein Teil der Trenches 109, die in der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 gebildet sind, als vorrichtungsspezifische Elemente von trenchbasierten Halbleitervorrichtungen, wie beispielsweise Gatetrenches mit einer Gateelektrode, einem Gatedielektrikum und einer optionalen Feldelektrode, verwendet werden. Zusätzlich oder als eine Alternative können die Trenches 109 oder ein Teil der Trenches 109, die in der ersten Oberfläche 1050 des kristallinen Siliziumkörpers 101 gebildet sind, zum Realisieren von Kompensationsstrukturen in der Driftzone verwendet werden. Somit können die Trenches 109 zuerst zum Vorsehen eines gesteigerten Oberflächengebietes in dem Prozess eines Entfernens von COPs von dem kristallinen Siliziumkörper 101 dienen und können dann als vorrichtungsspezifische Elemente in den Prozess des Herstellens einer Halbleitervorrichtung in dem kristallinen Siliziumkörper 101 integriert werden. Eine Tiefe t3 der Trenches 109, die in dem Ausführungsbeispiel von 7A veranschaulicht sind, kann sich auch verändern, beispielsweise bis zu einer Tiefe t4, wie dies in der schematischen Schnittdarstellung des kristallinen Siliziumkörpers 101 von 7B veranschaulicht ist.
  • Gemäß einem Ausführungsbeispiel können Trenches 109, die verschiedene Tiefen haben, an der ersten Oberfläche 1050 und/oder der zweiten Oberfläche 1051 gebildet werden. Gemäß einem Ausführungsbeispiel liegt ein Verhältnis zwischen einer Tiefe der Vielzahl von Trenches 109 und einer Dicke des kristallinen Siliziumkörpers 101 zwischen 0,5% und 100% oder zwischen 1% und 50%.
  • Wie in der schematischen Schnittdarstellung des kristallinen Siliziumkörpers 101 von 7C veranschaulicht ist, werden die Trenchs 109 an den ersten und zweiten Oberflächen 1050, 1051 gebildet. Wie weiter in der Schnittdarstellung des kristallinen Siliziumkörpers 101 von 7D gezeigt ist, können sich die Trenches 109 durch den kristallinen Siliziumkörper 101 erstrecken. In diesem Fall, jedoch auch für andere Fälle kann eine Ausdehnung bzw. Erstreckung der Trenches 109 in eine dritte Dimension senkrecht zu der Zeichenebene auf einen Bereich zwischen 1 µm und 100 µm oder auf einen Bereich zwischen 3 µm bis 50 µm begrenzt sein.
  • Gemäß einem Ausführungsbeispiel und nach Bildung der Trenches 109, wie dies in irgendeiner oder in irgendeiner Kombination der 7A bis 7D veranschaulicht ist, wird wenigstens eine Konzentration aus einer Sauerstoffkonzentration und einer Stickstoffkonzentration in dem kristallinen Siliziumkörper 101 durch Diffundieren von Sauerstoff und/oder Stickstoff aus dem kristallinen Siliziumkörper 101 reduziert. Das gesteigerte Oberflächengebiet an den ersten und/oder zweiten Oberflächen 1050, 1051, verursacht durch das Vorhandensein der Trenches 109, erlaubt eine erhöhte Ausdiffusion von Sauerstoff und/oder Stickstoff.
  • Gemäß einem Ausführungsbeispiel ist die Konzentration von Stickstoff in dem kristallinen Siliziumkörper 101 um wenigstens einen Faktor von 2 oder um wenigstens einen Faktor von 5 in einem Mesabereich 110 zwischen entgegengesetzten Trenches 109 reduziert. Der Prozess des Diffundierens von Stickstoff aus dem kristallinen Siliziumkörper 101 kann bei einer Temperatur in einem Bereich zwischen beispielsweise 900°C und 1050°C ausgeführt werden. Gemäß einem Ausführungsbeispiel kann die Stickstoffkonzentration nach partiellem Diffundieren des Stickstoffs aus dem kristallinen Siliziumkörper 101 kleiner sein als 2 × 1014 cm–3.
  • Gemäß einem anderen Ausführungsbeispiel fällt eine Sauerstoffkonzentration in dem kristallinen Siliziumkörper 101 um wenigstens 10% oder um wenigstens 50% oder sogar um wenigstens einen Faktor von 2 ausgehend jeweils von einer Tiefe von 10 µm von der ersten und/oder zweiten Oberfläche 1050, 1051 zu der ersten und/oder zweiten Oberfläche 1050, 1051 ab.
  • Gemäß einem Ausführungsbeispiel ist eine Tiefe der Trenches 109 zwischen 3 µm und 250 µm. Gemäß einem anderen Ausführungsbeispiel ist eine Breite der Trenches 109 zwischen 1 µm und 30 µm. Ein Abstand d zwischen benachbarten zwei Trenches der Trenches 109, d.h. eine Breite des Mesabereiches 110, kann zwischen 1 µm und 30 µm als Beispiel sein. In diesem Fall, jedoch auch für andere Fälle, kann eine Ausdehnung bzw. Erstreckung der Trenches 109 in eine dritte Dimension senkrecht zu der Zeichenebene auf einen Bereich zwischen 1 µm und 100 µm oder auf einen Bereich zwischen 3 µm bis 50 µm begrenzt sein.
  • Gemäß einem Ausführungsbeispiel weicht eine Tiefe der Trenches 109 und eine Ausdehnung bzw. Erstreckung eines Raumladungsbereiches in die Tiefe des kristallinen Halbleiterkörpers 101 bei einer maximalen Sperrspannung, für die die in dem kristallinen Siliziumkörper 101 zu bildende Vorrichtung ausgelegt ist, um weniger als 50% oder weniger als 30% oder sogar weniger als 10% ab. Die Tiefe der Trenches 109 kann beispielsweise auf die maximale Sperrspannung eingestellt werden, für die die in dem kristallinen Halbleiterkörper 101 zu bildende Vorrichtung ausgelegt ist.
  • Eine Diffusion von Fremdstoffen, wie Stickstoff und/oder Sauerstoff und/oder beliebigen Dotierstoffen aus dem kristallinen Siliziumkörper 101 erlaubt eine Reduktion oder Unterdrückung einer ungewünschten Hintergrunddotierung durch Sauerstoff und/oder Stickstoff in dem zum Herstellen einer Halbleitervorrichtung verwendeten Basismaterial. Eine Ausdiffusion von beispielsweise Bor oder Phosphor erlaubt es, ein Basismaterial oder ein Ausgangsmaterial mit hohem spezifischem Widerstand in dem Bereich der epitaktisch gefüllten Trenches zu realisieren.
  • Ein Bilden der Trenches 109 an entgegengesetzten Seiten des kristallinen Siliziumkörpers 101, wie in 7C veranschaulicht, oder ein Bilden der Trenches 109, die sich durch den kristallinen Siliziumkörper 101 erstrecken, wie in 7D veranschaulicht, ist vorteilhaft für ein effektives Entfernen von COPs von dem kristallinen Siliziumkörper 101 durch Zwischengitterdiffusion und ist weiterhin vorteilhaft für eine effektive Diffusion von Sauerstoff und/oder Stickstoff und/oder ungewünschten Dotierungsatomen aus dem kristallinen Siliziumkörper 101, um dadurch eine ungewünschte Hintergrunddotierung durch Sauerstoff und/oder Stickstoff und/oder Phosphor und/oder Bor und/oder andere Dotierstoffe zu reduzieren oder zu unterdrücken.
  • Die 8A bis 8D veranschaulichen schematische Draufsichten eines kristallinen Siliziumkörpers 101 mit verschiedenen Gestaltungen bzw. Layouts von Trenches, die in dem kristallinen Siliziumkörper 101 zum Vergrößern eines Oberflächengebietes gebildet sind.
  • Unter Bezugnahme auf die schematische Draufsicht des kristallinen Siliziumkörpers 101 von 8A erstrecken sich die Trenches 109 als Streifen parallel zueinander.
  • Unter Bezugnahme auf die schematische Draufsicht des kristallinen Siliziumkörpers 101 von 8B sind die Trenches 109 kreisförmig und regelmäßig angeordnet.
  • Unter Bezugnahme auf die schematische Draufsicht des kristallinen Siliziumkörpers 101 von 8C sind die Trenches 109 rechteckförmig bzw. quadratisch und regelmäßig angeordnet.
  • Die Trenches 109 oder ein Teil der Trenches 109 können auch in der Gestalt einer Ellipse, eines Polygons, beispielsweise eines Hexagons, einer geschlossenen Schleife, beispielsweise eines Rings, oder irgendeiner Kombination von verschiedenen Gestalten angeordnet sein.
  • Die schematische Draufsicht des kristallinen Siliziumkörpers 101 von 8D veranschaulicht eine Kombination von verschiedenen Trenchgestaltungen einschließlich eines Kreises, eines Quadrates bzw. Rechtecks, eines Streifens, einer geschlossenen Schleife. Die verschiedenen Gestaltungen der Trenches können regelmäßig oder unregelmäßig angeordnet sein. Gemäß einem Ausführungsbeispiel werden Anordnung und Dimensionen bzw. Abmessungen der Trenches gewählt mit angemessener Beachtung zum Optimieren eines Entfernens von COPs aus dem kristallinen Siliziumkörper 101 durch den in 1 veranschaulichten Prozess sowie einer Reduktion oder Unterdrückung einer unerwünschten Hintergrunddotierung durch Sauerstoff und/oder Stickstoff in dem kristallinen Siliziumkörper 101 durch Ausdiffusion.
  • Im Anschluss an den in 1 veranschaulichten Prozess und/oder einer Reduktion oder Unterdrückung einer unerwünschten Hintergrunddotierung durch Sauerstoff und/oder Stickstoff und/oder Bor und/oder Phosphor und/oder anderen Dotierstoffen in dem kristallinen Siliziumkörper 101 durch Ausdiffusion werden gemäß einem in 9A gezeigten Ausführungsbeispiel die Trenches 109 durch laterales epitaktisches Wachstum in Gebieten 111 gefüllt. Ein Bilden der Trenches 109 mit einer Verjüngung kann ein Vermeiden von Leerräumen in den Gebieten 111 erleichtern.
  • Gemäß einem Ausführungsbeispiel umfasst das laterale epitaktische Wachstum ein in-situ-Dotieren.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des kristallinen Siliziumkörpers 101 von 9B werden in die Gebiete 111 eingeführte Dotierstoffe teilweise aus den Gebieten 111 und in umgebende Teile des kristallinen Siliziumkörpers 101 diffundiert, beispielsweise durch Anwenden eines geeigneten thermischen Budgets durch Erwärmen. Abhängig von dem thermischen Budget und folgenden thermischen Budgets während einer Herstellung der Halbleitervorrichtung in den kristallinen Siliziumkörper 101 kann eine laterale Undulation bzw. Wellung eines Dotierungsprofiles eingestellt werden. Das obige Verfahren erlaubt eine Unterteilung des kristallinen Siliziumkörpers 101 in Teile mit verschiedener Dotierung, wobei die Teile lateral aneinandergrenzen. Beispielsweise erlaubt das obige Verfahren ein Einstellen einer Zieldotierung in einem inneren Gebiet 112 des kristallinen Siliziumkörpers 101 und ein Verbleiben mit einer Hintergrunddotierung des kristallinen Siliziumkörpers 101 in einem Gebiet 113, beispielsweise einem das innere Gebiet 112 umgebenden Randgebiet.
  • Ein Füllen der Trenches 109 durch laterales epitaktisches Wachstum wurde veranschaulicht aufgrund einer Anordnung von Trenches 109, wie in 7D gezeigt ist. Ein laterales epitaktisches Wachstum kann unabhängig von der Trenchanordnung ausgeführt werden, d.h. auch hinsichtlich Trenchanordnungen, wie diese beispielsweise in den 7A bis 7C gezeigt sind. Nach Füllen der Trenches 109 durch laterales epitaktisches Wachstum können eine oder mehr als eine Halbleiterschicht, beispielsweise epitaktische Halbleiterschichten beispielsweise auf einer Seite oder auf entgegengesetzten Seiten des kristallinen Siliziumkörpers 101 gebildet werden. Eine Bildung von einer oder mehr als einer Halbleiterschicht, beispielsweise einer oder mehreren epitaktischen Halbleiterschichten auf einer oder entgegengesetzten Seiten des kristallinen Siliziumhalbleiterkörpers 101 ist nicht auf die in den 7A bis 7D dargestellten Ausführungsbeispiele begrenzt, sondern kann auch hinsichtlich irgendeinem anderen Ausführungsbeispiel nach beispielsweise dem in 1 veranschaulichten Prozessmerkmal S200 ausgeführt werden.
  • Gemäß einem anderen Ausführungsbeispiel kann eine Eindiffusion von Dotierstoffen durch eine Seitenwand und/oder den Boden der Trenches 109 vor Füllen der Trenches ausgeführt werden. Dies erlaubt ein Herstellen von vergrabenen Feldstoppzonen, und folgende Hochtemperaturprozesse können in geeigneter Weise so gewählt werden, dass die beispielsweise durch den Boden der Trenches 109 eingeführten Dotierungsstoffe längs einer lateralen Richtung so weit diffundieren, dass eine Überlappung eines Diffusionsbereiches von benachbarten Trenches 109 vorliegt. Wenn keine Überlappung vorliegt, können strukturierte Feldstoppschichten realisiert werden, was beispielsweise in einer verbesserten Softness bzw. Weichheit des Abschaltverhaltens von Leistungshalbleitervorrichtungen und reduzierten Überspannungsspitzen resultiert.
  • Gemäß einem anderen Ausführungsbeispiel sind die Gebiete 111 intrinsisch oder leicht dotiert, und ein Dotieren des kristallinen Halbleiterkörpers 101 wird durch Protonenbestrahlung von einer Seite oder entgegengesetzten Seiten des kristallinen Halbleiterkörpers 101, gefolgt durch thermisches Ausheilen, beispielsweise durch einen Ausheilprozess in einem Temperaturbereich zwischen 300°C und 520°C, ausgeführt, um dadurch wasserstoffkorrelierte Donatoren in dem kristallinen Siliziumkörper 101 zu erzeugen. Zusätzlich zu der Protonenbestrahlung kann eine Elektronenbestrahlung ausgeführt werden, um Homogenität der Dotierung zwischen entgegengesetzten Seiten des kristallinen Siliziumkörpers 101 infolge von durch Elektronenbestrahlung erzeugte Leerstellen in dem kristallinen Halbleiterkörper 101 zu verbessern.
  • Unter Bezugnahme auf das in der Schnittdarstellung von 10A dargestellte Ausführungsbeispiel wird ein erster Teil 1140 der Trenches 109 mit einem ersten dielektrischen Material 115, beispielsweise einem Oxid, wie SiO2, ausgekleidet. Ein zweiter Teil 1141 der Trenches 109 verbleibt unbedeckt.
  • Durch Bilden des ersten dielektrischen Materials 115 lediglich in dem ersten Teil 1140 der Trenches 109 kann der zweite Teil 1141 der Trenches 109 durch laterales epitaktisches Wachstum gefüllt und in-situ dotiert werden, wie dies in der schematischen Schnittdarstellung von 10B gezeigt ist, vergleiche Bereich 1111.
  • Ähnlich zu dem in den 9A und 9B dargestellten Ausführungsbeispiel können in den zweiten Teil 1141 eingeführte Dotierstoffe teilweise in umgebende Teile des kristallinen Siliziumkörpers 101 ausdiffundiert werden, wie dies in der Schnittdarstellung von 10C gezeigt ist, beispielsweise durch Anwenden eines geeigneten thermischen Budgets durch Erwärmen. Dadurch kann das innere Gebiet 112 des kristallinen Siliziumkörpers 101 dotiert werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des kristallinen Siliziumkörpers von 10D werden die Trenches 109 in dem ersten Teil 1140 mit einem zweiten dielektrischen Material 116 oder einer Kombination von Materialien gefüllt. Das erste dielektrische Material 115 kann optional vor Bildung des zweiten dielektrischen Materials 116 entfernt werden.
  • Weitere Prozesse zum Herstellen einer Halbleitervorrichtung in dem kristallinen Siliziumkörper 101 folgen. Beispielsweise und repräsentativ für eine weite Vielfalt von Prozessen ist eine Bildung einer Gatestruktur 120 mit einer Gateelektrode 121 und einem Gatedielektrikum 122 in 10E gezeigt. Die Prozesse zum Herstellen der Halbleitervorrichtung in dem kristallinen Halbleiterkörper 101 können eine Front-End-Of-Line-(FEOL-)Verarbeitung mit Prozessen wie Bildung einer Halbleiterwanne oder -zone durch Diffusion oder Implantation von Dotierstoffen, Bildung von leitenden und isolierenden Schichten und Planarisierung als Beispiele umfassen.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des kristallinen Siliziumkörpers 101 von 10F wird das zweite dielektrische Material 116 von dem ersten Teil 1140 der Trenches 109 beispielsweise durch einen Ätzprozess entfernt.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des kristallinen Siliziumkörpers 101 von 10G kann eine Kontaktschicht 127 an einer Bodenseite und Seitenwänden der Trenches 109 gebildet werden, beispielsweise durch Einführen von Dotierstoffen durch Seitenwände und eine Bodenseite der Trenches 109 in einen umgebenden Teil des kristallinen Halbleiterkörpers 101. Die Dotierstoffe können durch eine oder eine Kombination von Maßnahmen aus einer Diffusion aus der Gasphase, einer Diffusion aus der festen Phase und Ionenimplantation als Beispiel geführt werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des kristallinen Siliziumkörpers 101 von 10H kann ein Back-End-Of-Line-(BEOL-)Verarbeiten folgen, einschließlich unter anderem einer Bildung einer Passivierungsschicht 129, beispielsweise einem Imid auf dem kristallinen Siliziumkörper 101 und/oder eines Waferdünnens. In einigen Ausführungsbeispielen entfernt der Waferdünnungsprozess die Schicht mit der gesteigerten Oberflächenrauhigkeit.
  • Das FEOL- und BEOL-Verarbeiten des kristallinen Siliziumkörpers 101, das die in 1 gezeigten Prozesse durchgemacht hat, kann in irgendeiner gewünschten Halbleitervorrichtung, wie einer Halbleiterdiode, einem Bipolartransistor mit isoliertem Gate (IGBT), einem Bipolartransistor, einem Feldeffekttransistor (FET), einer Solarzelle, einer integrierten Schaltung, resultieren.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können die Halbleiterbereiche, die in den dargestellten Ausführungsbeispielen als p-dotiert oder n-dotiert angegeben sind, auch umgekehrt dotiert sein, d.h., Halbleiterbereiche, die p-dotiert sind, können n-dotiert sein, und die Halbleiterbereiche, die als n-dotiert angegeben sind, können p-dotiert sein. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (28)

  1. Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper (101), der entgegengesetzte erste und zweite Oberflächen (1030, 1031) hat, wobei das Verfahren aufweist: Vergrößern eines Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) und Oxidieren des vergrößerten Oberflächengebietes (1050) bei einer Temperatur von wenigstens 1000°C und für eine Zeitdauer von wenigstens 20 Minuten.
  2. Verfahren nach Anspruch 1, bei dem ein Oxidieren des vergrößerten Oberflächengebietes (1050) einen feuchten Oxidationsprozess umfasst.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine Zeitdauer des Oxidierens des vergrößerten Oberflächengebietes (1050) zwischen einer Stunde und fünf Stunden ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem ein Oxidieren des vergrößerten Oberflächengebietes (1050) in einem Temperaturbereich zwischen 1000°C und 1300°C ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend ein Entfernen von wenigstens einem Teil des oxidierten Oberflächengebietes (1050).
  6. Verfahren nach Anspruch 5, weiterhin umfassend ein Ausheilen des kristallinen Siliziumkörpers (101) in einer Wasserstoff enthaltenden Atmosphäre bei Temperaturen größer als 800°C.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Vergrößern des Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) ein Bilden einer Polysiliziumschicht (1020) auf wenigstens einer Oberfläche der ersten und zweiten Oberflächen (1030, 1031) des kristallinen Siliziumkörpers (101) umfasst, wobei eine Oberflächenrauhigkeit der Polysiliziumschicht (1020) größer ist als eine Oberflächenrauhigkeit von wenigstens einer Oberfläche der ersten und zweiten Oberflächen (1030, 1031) des kristallinen Siliziumkörpers (101).
  8. Verfahren nach Anspruch 7, bei dem eine Dicke der Polysiliziumschicht (1020) zwischen 500 nm und 2 µm ist.
  9. Verfahren nach Anspruch 7 oder 8, weiterhin umfassend ein Dotieren von wenigstens einem Teil der Polysiliziumschicht (1020) mit wenigstens 1017 cm–3 an Phosphor.
  10. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Vergrößern des Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) ein lokales Ätzen der wenigstens einen Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) umfasst.
  11. Verfahren nach einem der Ansprüche 1 bis 6, weiterhin umfassend ein Ätzen einer Vielzahl von Trenches (109) in den kristallinen Siliziumkörper (101).
  12. Verfahren nach Anspruch 11, bei dem eine Tiefe der Vielzahl von Trenches (109) zwischen 3 µm und 250 µm und eine Breite der Vielzahl von Trenches (109) zwischen 1 µm und 30 µm ist.
  13. Verfahren nach Anspruch 11 oder 12, bei dem ein Abstand zwischen benachbarten Trenches der Vielzahl von Trenches (109) zwischen 1 µm und 30 µm ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, weiterhin umfassend ein Füllen der Vielzahl von Trenches (109) durch laterales epitaktisches Wachstum.
  15. Verfahren nach Anspruch 14, bei dem das laterale epitaktische Wachstum ein in-situ-Dotieren umfasst.
  16. Verfahren nach Anspruch 14, bei dem ein Dotieren des kristallinen Siliziumkörpers (101) eine Protonenbestrahlung durch wenigstens eine Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) und einen folgenden Ausheilprozess in einem Temperaturbereich zwischen 300°C und 520°C umfasst.
  17. Verfahren nach einem der Ansprüche 14 bis 16, bei dem ein Dotieren des kristallinen Siliziumkörpers (101) weiterhin ein Erzeugen von Leerstellen in dem kristallinen Siliziumkörper (101) durch Elektronenbestrahlung umfasst.
  18. Verfahren nach einem der Ansprüche 14 bis 17, weiterhin umfassend nach einem Füllen der Trenches (109) Bilden einer Halbleiterschicht auf dem kristallinen Siliziumkörper (101) an einer Seite, die wenigstens einen Teil der Vielzahl von Trenches (109), gefüllt durch laterales epitaktisches Wachstum, umfasst.
  19. Verfahren nach einem der Ansprüche 11 bis 18, weiterhin umfassend ein Bilden der Vielzahl von Trenches (109) an den ersten und zweiten Oberflächen (1030, 1031).
  20. Verfahren nach einem der Ansprüche 11 bis 19, bei dem ein Verhältnis zwischen einer Tiefe der Vielzahl von Trenches (109) und einer Dicke des kristallinen Siliziumkörpers (101) zwischen 0,5% und 100% beträgt.
  21. Verfahren nach einem der Ansprüche 11 bis 20, weiterhin umfassend ein Reduzieren einer Fremdstoffkonzentration in dem kristallinen Siliziumkörper (101) durch einen thermischen Prozess zum Diffundieren wenigstens eines Teiles der Fremdstoffe aus dem kristallinen Siliziumkörper (101).
  22. Verfahren nach einem der Ansprüche 11 bis 21, weiterhin umfassend ein Einführen von Dotierstoffen durch wenigstens eine Wand bzw. Seite aus den Seitenwänden und einer Bodenseite der Vielzahl von Trenches (109).
  23. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Vergrößern des Oberflächengebietes der wenigstens einen Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) ein Bilden einer porösen Schicht (1041) auf wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) umfasst.
  24. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Vergrößern eines Oberflächengebietes der wenigstens einen Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) ein Bestrahlen des Oberflächengebietes mit Laserbestrahlung umfasst, die gestaltet ist, um einen bestrahlten Teil des kristallinen Siliziumkörpers (101) zu schmelzen.
  25. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Vergrößern des Oberflächengebietes der wenigstens einen Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) einen Bearbeitungsprozess und einen folgenden Oberflächenreinigungsprozess umfasst.
  26. Verfahren nach einem der Ansprüche 1 bis 25, bei dem ein Vergrößern des Oberflächengebietes von wenigstens einer Oberfläche aus den ersten und zweiten Oberflächen (1030, 1031) eine Vergrößerung des Oberflächengebietes um wenigstens 30% vorsieht.
  27. Verfahren nach einem der Ansprüche 1 bis 26, bei dem ein Oxidieren des vergrößerten Oberflächengebietes bei einer Temperatur von wenigstens 1100°C ausgeführt wird.
  28. Verfahren nach einem der Ansprüche 1 bis 27, weiterhin umfassend ein Bilden einer Halbleiterschicht auf dem kristallinen Halbleiterkörper (101).
DE102015103852.8A 2014-03-18 2015-03-16 Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper Pending DE102015103852A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/217,913 US9679774B2 (en) 2014-03-18 2014-03-18 Method for removing crystal originated particles from a crystalline silicon body
US14/217,913 2014-03-18

Publications (1)

Publication Number Publication Date
DE102015103852A1 true DE102015103852A1 (de) 2015-09-24

Family

ID=54053764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015103852.8A Pending DE102015103852A1 (de) 2014-03-18 2015-03-16 Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper

Country Status (3)

Country Link
US (2) US9679774B2 (de)
CN (1) CN104934297B (de)
DE (1) DE102015103852A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016104327B4 (de) * 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0296348B1 (de) 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
DE19538983A1 (de) * 1995-10-19 1997-04-24 Siemens Ag Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
US5863826A (en) * 1996-08-02 1999-01-26 Micron Technology, Inc. CMOS isolation utilizing enhanced oxidation of recessed porous silicon formed by light ion implantation
US6165914A (en) * 1997-11-12 2000-12-26 Agilent Technologies Method for fabricating semiconductor devices with thick high quality oxides
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
JP2001278692A (ja) 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP3697155B2 (ja) * 2000-11-10 2005-09-21 ケイ・エス・ティ・ワ−ルド株式会社 二酸化シリコン膜生成方法及び光導波路生成方法
JP2005516416A (ja) * 2002-02-01 2005-06-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 一つの処理ステップで異なる厚さの高品質酸化物層を形成するためのデバイス及び方法
CN1309021C (zh) 2003-12-25 2007-04-04 北京有色金属研究总院 一种消除硅单晶片器件制作区原生坑缺陷的方法
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7540188B2 (en) * 2006-05-01 2009-06-02 Lynn Karl Wiese Process condition measuring device with shielding
DE102006055885B4 (de) * 2006-11-27 2018-02-15 Infineon Technologies Austria Ag Verfahren zum Dotieren eines Halbleiterkörpers
US20110147883A1 (en) * 2009-12-23 2011-06-23 Infineon Technologies Austria Ag Semiconductor body with a buried material layer and method
US8361893B2 (en) * 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region

Also Published As

Publication number Publication date
CN104934297A (zh) 2015-09-23
US10217638B2 (en) 2019-02-26
US9679774B2 (en) 2017-06-13
US20150270130A1 (en) 2015-09-24
US20170236714A1 (en) 2017-08-17
CN104934297B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
DE102014019885B3 (de) Halbleiterbauelement mit IGBT-Zelle und Entsättigungskanalstruktur
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014117719B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102013111135B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102009047786A1 (de) Ein Halbleiterbauelement und Herstellungsverfahren dafür
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102015117286A1 (de) Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102018130385A1 (de) Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102016104757A1 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015103852A1 (de) Verfahren zum Entfernen von Leerstellenagglomeraten von einem kristallinen Siliziumkörper
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102013108707B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication