DE102013018379A1 - Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität - Google Patents

Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität Download PDF

Info

Publication number
DE102013018379A1
DE102013018379A1 DE102013018379.0A DE102013018379A DE102013018379A1 DE 102013018379 A1 DE102013018379 A1 DE 102013018379A1 DE 102013018379 A DE102013018379 A DE 102013018379A DE 102013018379 A1 DE102013018379 A1 DE 102013018379A1
Authority
DE
Germany
Prior art keywords
dielectric material
package substrate
dielectric
core
composite fibers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013018379.0A
Other languages
English (en)
Inventor
Leilei Zhang
Zuhair Bokharey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102013018379A1 publication Critical patent/DE102013018379A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ausführungsformen der Erfindung betreffen generell Gehäusesubstrate für integrierte Schaltungen. Die Gehäusesubstrate enthalten jeweils einen Kern mit durch den Kern hindurch angeordneten elektrisch leitenden Durchführungen. Aufbauschichten, die aus dielektrischen Materialien mit unterschiedlichen Zusammensetzungen aufgebaut sind, sind um den Kern herum angeordnet und enthalten Zwischenverbindungen, die darin ausgebildet sind, um elektrische Verbindungen zwischen integrierten Schaltungen zu ermöglichen, die mit dem Gehäusesubstrat verbunden sind. Die dielektrischen Materialien sind so gewählt, dass dort, wo gewünscht, feinere Verbindungsgeometrien möglich sind, und dass die Steifigkeit und damit Ebenheit des Gehäusesubstrats verbessert sind. Zu beispielhaften dielektrischen Materialien gehören vor-imprägnierte Verbundfasern zur Erhöhung der Steifigkeit eines Gehäusesubstrats und eine Ajinomoto-Aufbauschicht, die die Herstellung feinerer Verbindungsgeometrien ermöglichen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Ausführungsformen der vorliegenden Erfindung betreffen generell das Einbringen von integrierten Schaltungen in ein Gehäuse und insbesondere Aufbauschichten für Gehäusesubstrate.
  • Beschreibung des Stands der Technik
  • Gehäusesubstrate werden bei der Einbringung in ein Gehäuse von integrierten Schaltungen verwendet, um Montageoberflächen für integrierte Schaltungen bereitzustellen und um elektrische Verbindungen zwischen ihnen zu ermöglichen. Die Gehäusesubstrate umfassen mehrere elektrisch leitende Zwischenverbindungen, um elektrischen Strom zu leiten. Die Verbindungen bzw. Zwischenverbindungen sind durch ein dielektrisches Material, das auch als Aufbauschichten bekannt ist, elektrisch voneinander isoliert, in welchem die Verbindungen ausgebildet sind. Konventionelle Gehäusesubstrate weisen jedoch einige Nachteile auf.
  • In einer konventionellen Art von Gehäusesubstrat werden Aufbauschichten verwendet, die aus vor-imprägnierten Verbundfasern ausgebildet sind, die als „vor-imprägniert” bekannt sind. Vor-imprägnierte Verbundfasern sind jedoch nicht in der Lage, eine hohe Dichte an Verdrahtungen zu unterstützen, und begrenzen daher die minimale Größe, die für ein fertig gestelltes Bauelement erreichbar ist. Die Herstellung von Zwischenverbindungen in den vor-imprägnierten Fasern beinhaltet generell die Abscheidung einer Metallfolie über den vor-imprägnierten Fasern und die nachfolgende Entfernung der nicht gewünschten Anteile der Folie durch Ätzung. Derartige Prozesse beschränken die Dichte der Zwischenverbindungen, die erreichbar ist.
  • In anderen konventionellen Gehäusesubstraten werden Ajinomoto-Aufbauschichten (ABF) zur Herstellung von Aufbauschichten verwendet. Aufgrund der Unterschiede in der Zusammensetzung zwischen ABF und den vor-imprägnierten Fasern hat die ABF andere Eigenschaften als die vor-imprägnierten Fasern. Obwohl die ABF in der Lage ist, eine höhere Dichte für Verdrahtungen zu unterstützen, ist sie formveränderlich und besitzt einen relativ großen Wärmeausdehnungskoeffizienten. Der hohe Wärmeausdehnungskoeffizient erhöht die Wahrscheinlichkeit einer unerwünschten Verbiegung und einer Rissbildung des Gehäusesubstrats, woraus sich eine Schädigung der daran befestigten integrierten Schaltungen ergibt.
  • Daher gibt es im Stand der Technik ein Bedarf für ein Gehäusesubstrat mit Aufbauschichten, die in der Lage sind, feinere Geometrien für die Zwischenverbindung und eine bessere Ebenheit des Gehäuses zu erreichen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Ausführungsformen der Erfindung betreffen generell Gehäusesubstrate für integrierte Schaltungen. Die Gehäusesubstrate umfassen jeweils einen Kern mit elektrisch leitenden Durchführungen, die durch diesen hindurch gehen. Es sind Aufbauschichten, die aus dielektrischen Materialien mit unterschiedlicher Zusammensetzung hergestellt sind, um den Kern herum angeordnet und enthalten Verbindungen, die darin ausgebildet sind, um elektrische Verbindungen zwischen integrierten Schaltungen, die mit dem Gehäusesubstrat gekoppelt sind, zu ermöglichen. Die dielektrischen Materialien sind so ausgewählt, dass sie feinere Verbindungsgeometrien bei Bedarf zulassen, und die Steifigkeit und somit die Ebenheit des Gehäusesubstrats erhöhen. Zu beispielhaften dielektrischen Materialien gehören vor-imprägnierte Verbundfasern zur Erhöhung der Steifigkeit eines Gehäusesubstrats, und eine Ajinomoto-Aufbauschicht, die die Herstellung kleinerer Verbindungsgeometrien ermöglicht.
  • In einer Ausführungsform der Erfindung wird ein Gehäusesubstrat für integrierte Schaltungen offenbart. Das Gehäusesubstrat umfasst einen Kern mit durch diesen durchgehenden Durchführungen, ein erstes dielektrisches Material, das über einer ersten Seite des Kerns angeordnet ist, und ein zweites dielektrisches Material, das über einer zweiten Seite des Kerns angeordnet ist. Ein drittes dielektrisches Material mit einer anderen Zusammensetzung als das erste dielektrische Material ist über dem ersten dielektrischen Material angeordnet, und ein viertes dielektrisches Material mit einer anderen Zusammensetzung als das zweite dielektrische Material ist über dem vierten dielektrischen Material angeordnet.
  • Zu Vorteilen der Erfindung gehören, dass Gehäusesubstrate mit ausreichender Steifigkeit bereitgestellt werden, wobei feinere Verbindungsgeometrien möglich sind. Die Gehäusesubstrate nutzen mehrere dielektrische Materialien, um gleichzeitig kleinere oder dichtere Verbindungsgeometrien bei erhöhter Steifigkeit oder Ebenheit zu ermöglichen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Art und Weise, in der die oben genannten Merkmale der vorliegenden Erfindung detailliert verstanden werden können, anzugeben, wird eine speziellere Beschreibung der Erfindung, die zuvor kurz zusammengefasst ist, mit Bezug zu Ausführungsformen angegeben, wovon einige in den angefügten Zeichnungen dargestellt sind. Es ist jedoch zu beachten, dass die angefügten Zeichnungen nur typische Ausführungsformen dieser Erfindung darstellen und daher nicht dafür gedacht sind, ihren Schutzbereich einzuschränken, da die Erfindung andere gleichermaßen wirksame Ausführungsformen zulässt.
  • 1 zeigt ein Gehäusesubstrat mit Aufbauschichten, die aus dielektrischen Materialien hergestellt sind, gemäß einer Ausführungsform der Erfindung.
  • 2 ist eine perspektivische Sicht von oben eines Gehäusesubstrats, auf welchem integrierte Schaltungen angeordnet sind, gemäß einer Ausführungsform der Erfindung.
  • Zur Verbesserung des Verständnisses werden nach Möglichkeit identische Bezugszeichen verwendet, um identische Elemente zu kennzeichnen, wenn sie in gleicher Weise in den Figuren auftreten. Zu beachten ist, dass Elemente, die in einer Ausführungsform offenbart sind, vorteilhaft in anderen Ausführungsformen eingesetzt werden können, ohne dass dies speziell genannt ist.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der Erfindung betreffen generell Gehäusesubstrate für integrierte Schaltungen. Die Gehäusesubstrate enthalten jeweils einen Kern mit durchgehenden elektrisch leitenden Durchführungen. Es sind Aufbauschichten, die aus dielektrischen Materialien mit unterschiedlicher Zusammensetzung ausgebildet sind, um den Kern herum angeordnet und enthalten darin ausgebildete Verbindungen bzw. Zwischenverbindungen, um elektrische Verbindungen zwischen integrierten Schaltungen zu ermöglichen, die mit dem Gehäusesubstrat verbunden sind. Die dielektrischen Materialien sind so ausgewählt, dass sie kleinere Verbindungsgeometrie, falls gewünscht, zulassen und so, dass sie die Steifigkeit und somit Ebenheit des Gehäusesubstrats verbessern. Die dielektrischen Materialien werden auf der Grundlage der gewünschten Steifigkeit oder Festigkeit, den gewünschten Wärmeausdehnungskoeffizienten und den gewünschten Strukturierungseigenschaften ausgewählt. Zu beispielhaften dielektrischen Materialien gehören vor-imprägnierte Verbundfasern zur Erhöhung der Steifigkeit eines Gehäusesubstrats und eine Ajinomoto-Aufbauschicht, die die Herstellung feinerer Verbindungsgeometrien ermöglicht.
  • 1 zeigt ein Gehäusesubstrat 100 mit Aufbauschichten, die aus dielektrischen Materialien 112, 114, 116 und 118 gemäß einer Ausführungsform der Erfindung hergestellt sind. Das Gehäusesubstrat 100 umfasst sechs Ebenen an Metallisierung L1–L6. Die Ebenen L3 und L4 sind an gegenüberliegenden Seiten eines Kerns 102 des Gehäusesubstrats 100 angeordnet. Die Ebenen L1 und L2 sind über der Ebene L3 auf einer ersten Seite des Kerns 102 angeordnet, und die Ebenen L5 und L6 sind über der Ebene L4 auf einer zweiten Seite des Substrats angeordnet. Lotmasken 105 sind auf den äußeren Flächen des Gehäusesubstrats aufgebracht und definieren Bereiche zum Aufbringen von Lot 107 darauf. Das Lot 107 ermöglicht eine elektrische Verbindung zwischen dem Gehäusesubstrat 100 und einer integrierten Schaltung oder einer gedruckten Leiterplatte, die daran befestigt wird.
  • Der Kern 102 kann beispielsweise ein Platinenmaterial mit einer dielektrischen Konstante von ungefähr 4,4 bis ungefähr 4,8 sein und enthält elektrisch leitende Durchführungen 104, die durchgehend darin angeordnet sind. Die elektrisch leitenden Durchführungen 104 sind elektrisch mit zumindest einigen Zwischenverbindungen 106 in den Ebenen L3 und L4 verbunden. Einige der Zwischenverbindungen 106 sind wiederum elektrisch mit Zwischenverbindungen 108 in den Ebenen L2 und L5 verbunden. Die Zwischenverbindungen 108 können ebenfalls elektrisch mit Zwischenverbindungen 110 in den Ebenen L1 und L6 verbunden sein. Zu beachten ist, dass die Positionierung und die elektrische Verbindung der Zwischenverbindungen 106, 108 und 110 für anschauliche Zwecke gezeigt sind und keine Einschränkung für die Gestaltung von Zwischenverbindungen für Gehäusesubstrate sein sollen. Es ist zu beachten, dass spezielle Verbindungsschemata in Abhängigkeit von der Anwendung des Gehäusesubstrats 190 entwickelt werden können.
  • Die Zwischenverbindungen 110 der Ebene L1 sind in einem dielektrischen Material 112 angeordnet. Das dielektrische Material 112 trennt die Zwischenverbindungen 110 elektrisch voneinander. Die Zwischenverbindungen 108 und 106 der Ebenen L2 und L3 sind in einem dielektrischen Material 114 angeordnet, das eine elektrische Isolation zwischen den Zwischenverbindungen 108 und 106 ermöglicht, wenn dies gewünscht ist. In ähnlicher Weise sind die Zwischenverbindungen 106 und 108 in den Ebenen L4 und L5 in einem dielektrischen Material 116 angeordnet, das eine elektrische Trennung zwischen den Zwischenverbindungen 106 und 108 in den Ebenen L4 und L5, falls dies gewünscht ist, bereitstellt. Ferner sind die Zwischenverbindungen 110 in der Ebene L6 in einem dielektrischen Material 118 angeordnet, das dazwischen eine elektrische Isolation bei Bedarf bereitstellt. In einem Beispiel können die dielektrischen Materialien 112, 114, 116 und 118 eine Dicke von ungefähr 15 um bis ungefähr 100 μm aufweisen.
  • Anders als bekannte Gehäusesubstrate, in denen ein einzelnes dielektrisches Material zur elektrischen Isolierung der Zwischenverbindungen 106, 108 und 110 in den Ebenen L1 bis L6 verwendet ist, werden in Ausführungsformen der vorliegenden Erfindung mehrere dielektrische Zusammensetzungen innerhalb des gleichen Gehäusesubstrats 100 verwendet. Die Verwendung von mehreren Dielektrika mit unterschiedlicher Zusammensetzung erlaubt es, dass die dielektrischen Materialien 112, 114, 116 und 118 für spezielle Anwendungen innerhalb des Gehäusesubstrats 100 ausgewählt werden. Beispielsweise ist für die Zwischenverbindungen 106 und 108, die in den Ebenen L2, L3, L4 und L5 angeordnet sind, ein Geometriemuster verwendet, das einen relativ geringen Abstand (beispielsweise eine hohe Verbindungsdichte) hat. Um eine Geometrie mit kleineren Abständen zu ermöglichen, können die dielektrischen Materialien 114 und 116 eine Ajinomoto-Aufbauschicht (ABF) aufweisen, die in der Lage ist, Entwurfstechniken für Zwischenverbindungen mit dichtem Abstand zu unterstützen. ADF unterstützt Verbindungsgeometrien mit großer Dichte, da ABF durch Plattieren aufgebrachte Saat-und Leitungsschichten, beispielsweise im Mikrometerbereich, aufnehmen kann, wodurch es möglich ist, dass feinere Geometrien hergestellt werden. Jedoch ist ABF relativ weich und flexibel und lässt damit zu, dass sich das Gehäusesubstrat 100 verbiegt oder verformt, wenn dieses Material alleine oder als das einzige dielektrische Material für die Aufbauschichten verwendet wird. ABF kann eine oder mehrere der Komponenten enthalten: Epoxid mit Phenol-Härter, Zyanat-Ester mit Epoxid und Zyanat-Ester mit thermisch härtendem Olefin.
  • Um die Verbiegung oder Verformung des Gehäusesubstrats 100 zu verringern, werden die dielektrischen Materialien 112 und 118 so gewählt, dass dem Gehäusesubstrat 100 strukturelle Steifigkeit verliehen wird. Beispielsweise können die dielektrischen Materialien 112 und 118 vor-imprägnierte Verbundfasern oder ein weiteres Material sein, das eine Fasermatrix zusammen mit einem Epoxidharz oder thermoplastischen Harz enthält. Die vor-imprägnierten Verbundfasern sind relativ steif und verleihen dem Gehäusesubstrat 100 strukturelle Steifigkeit. Die vor-imprägnierten Verbundfasern lassen jedoch im allgemeinen keine Verbindungsgeometrie hinzu, die so fein sind, wie sie von ABF unterstützt werden. Daher sind die vor-imprägnierten Verbundfasern besser geeignet für Zwischenverbindungen, die einen kleinen Abstand zwischen Verbindungen erfordern, etwa für die Zwischenverbindungen 110 in den Ebenen L1 und L6. Daher sollten die vor-imprägnierten Verbundfasern als ein dielektrisches Material für das Gehäusesubstrat ausgewählt werden, wenn keine feinen Verbindungsstrukturen gewünscht oder erforderlich sind.
  • Wie zuvor dargestellt ist, kann die Kombination aus mehreren dielektrischen Materialien verwendet werden, um die Herstellung feiner Verbindungsgeometrien zu ermöglichen, während ausreichende strukturelle Steifigkeit einem Gehäusesubstrat verliehen wird. ABF kann in ausgewählten Ebenen eingesetzt werden, um Zwischenverbindungen, die feinere Geometrien erfordern, elektrisch zu isolieren. Feinere Geometrie können beispielsweise Zwischenverbindungen aufweisen, die relativ kleine Querschnittsflächen besitzen, etwa 15 μm Leitung/Zwischenraum-Breite und weniger, und in Bereichen des Gehäusesubstrats 100 verwendet werden, die eine hohe Dichte an Zwischenverbindungen besitzen (beispielsweise die Anzahl Zwischenverbindungen pro Einheitsfläche oder Querschnittsfläche). Vor-imprägnierte Verbundfasern können verwendet werden, wenn eine feinere Geometrie nicht erforderlich ist, so dass die Steifigkeit des Gehäusesubstrats 100 erhöht werden kann. Es wird hierin berücksichtigt, dass die dielektrischen Materialien 112, 114, 116 und 118 behandelt werden können, um die Haftung an den Zwischenverbindungen 106, 108 und 110 zu erhöhen. Beispielsweise können die dielektrischen Materialien 112, 114, 116 und 118 eine Rauheit von weniger als ungefähr 1 μm, beispielsweise weniger als ungefähr 0,5 μm aufweisen.
  • Obwohl 1 ein Gehäusesubstrat 100 gemäß einer Ausführungsform der Erfindung zeigt, sind weitere Ausführungsformen ebenfalls mit eingeschlossen. Beispielsweise ist mit eingeschlossen, dass die dielektrischen Materialien 114 und 116 vor-imprägnierte Verbundfasern sein können, während die dielektrischen Materialien 112 und 118 eine ABF sein können. In einer derartigen Ausführungsformen können feinere Muster der Verbindungsgeometrie in den Ebenen L1 und L6 angetroffen werden, während weniger dichte Muster der Verbindungsgeometrie in den Ebenen L2–L5 angetroffen werden. In einer weiteren Ausführungsform ist es so, dass das Gehäusesubstrat 100 nicht symmetrisch um eine horizontale Achse sein muss. In einer derartigen Ausführungsform ist angedacht, dass die dielektrischen Materialien 114 und 116 beispielsweise beide die gleiche Zusammensetzung besitzen. In ähnlicher Weise besitzen gegebenenfalls die dielektrischen Materialien 112 und 118 nicht die gleiche Zusammensetzung.
  • In einer weiteren Ausführungsform gilt, dass das Gehäusesubstrat 100 mehr als sechs Ebenen an Zwischenverbindungen enthalten kann. In einer derartigen Ausführungsformen können weitere Schichten aus dielektrischem Material hinzugefügt werden, um eine adäquate elektrische Isolation zu bieten, wobei für gewünschte Verbindungsgeometrien und Substratssteifigkeit gesorgt ist. Beispielsweise kann das Gehäusesubstrat drei Ebenen an Metallisierung in dem Kern aufweisen, wodurch ein 2-3-2-Gehäusesubstrat (beispielsweise zwei Metallisierungsebenen auf jeder Seite des Kerns, die einen Kern mit drei Metallisierungsebenen umgeben. Es sind auch andere Variationen hierin mit berücksichtigt, wozu 2-4-2, 3-2-3, 4-2-4 usw. gehören.
  • In einer weiteren Ausführungsform gilt, dass Verbindungsgeometrien verwendet werden können, die sich von der in 1 gezeigten Geometrie unterscheiden. In einer derartigen Ausführungsform wird berücksichtigt, dass die dielektrischen Materialien 112, 114, 116 und 118 eine elektrische Isolierung für unterschiedliche Ebenen L1–L6 bereitstellen, als dies gezeigt ist. Beispielsweise kann in einer derartigen Ausführungsform das dielektrische Material 112 eine elektrische Isolation für die Zwischenverbindungen 110 und 108 in den Ebenen L1 und L2 bereitstellen, während das dielektrische Material 114 für die elektrische Isolation für die Zwischenverbindungen 106 in der Ebene L3 sorgt. In ähnlicher Weise kann das dielektrische Material 118 für eine elektrische Isolation für die Zwischenverbindungen 110 und 108 in den Ebenen L6 und L5 sorgen, während das dielektrische Material 116 eine elektrische Isolation für die Zwischenverbindungen 106 in der Ebene L4 sorgt. Somit kann die Lage der dielektrischen Materialien 112, 114, 116 und 118 so eingestellt werden, dass eine gewünschte Verbindungsgeometrie erhalten wird, wobei dennoch strukturelle Steifigkeit dem Gehäusesubstrat 100 verliehen wird. In einer noch weiteren Ausführungsform hat die ABF eine Dielektrizitätskonstante von ungefähr 3,1 bis ungefähr 3,3 und die vor-imprägnierten Verbundfasern haben eine Dielektrizitätskonstante von ungefähr 4,4 bis ungefähr 4,6.
  • 2 ist eine perspektivische Ansicht eines Gehäusesubstrats von oben, auf welchem integrierte Schaltungen angeordnet sind gemäß einer Ausführungsform der Erfindung. Das Gehäusesubstrat 200 ist ähnlich zu dem Gehäusesubstrat 100, enthält aber ausreichende Zwischenverbindungen 106, 108 und 108 (in 1 gezeigt), um die integrierten Schaltungen 240, 242 und 244 zu versorgen. Die integrierten Schaltungen können beispielsweise einen Anwendungsprozessor, eine Speicherkomponente, eine HF-Komponente, eine integrierte Steuerung und dergleichen umfassen. Obwohl drei integrierte Schaltungen 240, 242 und 244 gezeigt sind, die mit dem Gehäusesubstrat 200 verbunden sind, ist hierin mit eingeschlossen, dass das Gehäusesubstrat 200 mehr oder weniger als drei integrierte Schaltungen aufweisen kann.
  • Ausführungsformen der Erfindung betreffen generell Gehäusesubstrate für integrierte Schaltungen. Die Gehäusesubstrate umfassen Aufbauschichten, die aus dielektrischen Materialien mit unterschiedlichen Zusammensetzungen aufgebaut sind. Eine erste dielektrische Schicht mit Zwischenverbindungen, die darin ausgebildet sind, ist auf einer ersten Seite eines Kerns angeordnet, und eine zweite dielektrische Schicht mit dielektrischen Schichten, ist auf einer zweiten Seite des Kerns angeordnet. Eine dritte dielektrische Schicht ist auf der ersten dielektrischen Schicht angeordnet, und eine vierte dielektrische Schicht ist auf dem zweiten Dielektrikum angeordnet. In einer Ausführungsform haben die erste und die dritte dielektrische Schicht eine andere Zusammensetzung als die zweite und die vierte dielektrische Schicht. Die Zusammensetzungen der dielektrischen Schichten sind so ausgewählt, dass relativ feinere Verbindungsgeometrien möglich sind und so dass strukturelle Steifigkeit den Gehäusesubstraten verliehen wird.
  • Die Erfindung stellt vorteilhafter Weise Gehäusesubstrate bereit mit ausreichender Steifigkeit, wobei dennoch feinere Geometrien für die Zwischenverbindungen möglich sind. Die Verwendung mehrerer dielektrischer Materialien in einem Gehäusesubstrat ermöglicht dielektrische Materialien, die feinere Verbindungsgeometrien unterstützen, die in Bereichen des Gehäusesubstrats vorgesehen werden können, und die eine höhere Dichte an Verbindungen enthalten. Ferner können steifere dielektrische Materialien in Bereichen des Gehäusesubstrats verwendet werden, in denen die Verbindungsgeometrie weniger dicht ist und eine feinere Geometrie nicht erforderlich ist, wodurch die Steifigkeit und die Ebenheit des Gehäusesubstrats verbessert werden.
  • Obwohl sich das Vorhergehende an Ausführungsformen der vorliegenden Erfindung richtet, können andere und weitere Ausführungsformen der Erfindung erdacht werden, ohne von ihrem grundlegenden Schutzbereich abzuweichen, und der Schutzbereich ist durch die folgenden Patentansprüche festgelegt.

Claims (10)

  1. Ein Gehäusesubstrat für integrierte Schaltungen, mit: einem Kern mit durchgehenden Durchführungen; einem ersten dielektrischen Material, das über einer ersten Seite des Kerns angeordnet ist; einem zweiten dielektrischen Material, das über einer zweiten Seite des Kerns angeordnet ist; einem dritten dielektrischen Material, das über dem ersten dielektrischen Material angeordnet ist, wobei das dritte dielektrische Material eine andere Zusammensetzung als das erste dielektrische Material hat; und einem vierten dielektrischen Material, das über dem vierten dielektrischen Material angeordnet ist, wobei das vierte dielektrische Material eine andere Zusammensetzung als das zweite dielektrische Material hat.
  2. Das Gehäusesubstrat nach Anspruch 1, wobei das erste dielektrische Material und das dritte dielektrische Material die gleiche Zusammensetzung haben.
  3. Das Gehäusesubstrat nach Anspruch 1, wobei das erste dielektrische Material und das zweite dielektrische Material jeweils vor-imprägnierte Verbundfasern aufweisen.
  4. Das Gehäusesubstrat nach Anspruch 1, wobei das erste dielektrische Material und das zweite dielektrische Material jeweils eine Ajinomoto-Aufbauschicht aufweisen.
  5. Das Gehäusesubstrat nach Anspruch 1, wobei der Kern ein Siliziumsubstrat mit mehreren leitenden Durchführungen, die durch das Substrat ausgebildet sind, aufweist.
  6. Das Gehäusesubstrat nach Anspruch 1, wobei die dritte dielektrische Schicht auf der ersten dielektrischen Schicht angeordnet ist, und wobei die vierte dielektrische Schicht auf der zweiten dielektrischen Schicht angeordnet ist.
  7. Das Gehäusesubstrat nach Anspruch 1, wobei das erste dielektrische Material und das zweite dielektrische Material jeweils vor-imprägnierte Verbundfasern aufweisen, und wobei die vor-imprägnierten Verbundfasern ein thermoplastischen Harz enthalten.
  8. Das Gehäusesubstrat nach Anspruch 1, wobei das dritte dielektrische Material und das vierte dielektrische Material jeweils vor-imprägnierte Verbundfasern aufweisen und die vor-imprägnierten Verbundfasern ein thermoplastischen Harz enthalten.
  9. Das Gehäusesubstrat nach Anspruch 1, wobei das erste dielektrische Material und das zweite dielektrische Material jeweils vor-imprägnierte Verbundfasern aufweisen und die vor-imprägnierten Verbundfasern ein Epoxid enthalten.
  10. Das Gehäusesubstrat nach Anspruch 1, wobei das dritte dielektrische Material und das vierte dielektrische Material vor-imprägnierte Verbundfasern aufweisen und die vor-imprägnierten Verbundfasern ein Epoxid enthalten.
DE102013018379.0A 2012-11-05 2013-11-04 Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität Ceased DE102013018379A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/669,175 US9368439B2 (en) 2012-11-05 2012-11-05 Substrate build up layer to achieve both finer design rule and better package coplanarity
US13/669,175 2012-11-05

Publications (1)

Publication Number Publication Date
DE102013018379A1 true DE102013018379A1 (de) 2014-05-08

Family

ID=50489873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013018379.0A Ceased DE102013018379A1 (de) 2012-11-05 2013-11-04 Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität

Country Status (4)

Country Link
US (1) US9368439B2 (de)
CN (1) CN103811459A (de)
DE (1) DE102013018379A1 (de)
TW (1) TWI538126B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488881B2 (en) * 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
US11004792B2 (en) 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
WO2003009655A1 (en) * 2001-07-18 2003-01-30 Ajinomoto Co., Inc. Film for circuit board
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
TW586676U (en) * 2003-06-16 2004-05-01 Via Tech Inc Hybrid IC package substrate
JP2005150554A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
CN100581326C (zh) * 2004-01-30 2010-01-13 揖斐电株式会社 多层印刷配线板及其制造方法
WO2005074340A1 (ja) * 2004-01-30 2005-08-11 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP4679587B2 (ja) * 2005-12-20 2011-04-27 イビデン株式会社 プリント配線板の製造方法
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
WO2009008041A1 (ja) * 2007-07-06 2009-01-15 Fujitsu Limited 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
CN102239753B (zh) * 2008-12-05 2013-11-06 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
KR101321305B1 (ko) * 2011-11-25 2013-10-28 삼성전기주식회사 빌드업 인쇄회로기판 및 그의 제조방법
US9601421B2 (en) * 2011-12-30 2017-03-21 Intel Corporation BBUL material integration in-plane with embedded die for warpage control

Also Published As

Publication number Publication date
TW201438166A (zh) 2014-10-01
US9368439B2 (en) 2016-06-14
US20140124944A1 (en) 2014-05-08
CN103811459A (zh) 2014-05-21
TWI538126B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE69030260T2 (de) Kondensatorlaminat für halbleiterkarte
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE69126599T2 (de) Verfahren und Anordnung zum Verbinden integrierter Schaltungen in drei Dimensionen
DE102006058068A1 (de) Halbleiterbauelement mit Halbleiterchip und passivem Bauelement sowie Verfahren zu dessen Herstellung
DE10320646A1 (de) Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10349692A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102010042922A1 (de) Druckschaltungsplatine
DE102019200811B4 (de) Reduktion eines übersprechens in wlcsp durch laserbohrtechnik
DE102011105346A1 (de) Elektronische Baugruppe und Verfahren zu deren Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
WO2016146522A1 (de) Komponententräger mit verwerfungsstabilisierungsstruktur
DE102008050063A1 (de) Chipinduktionsspule
DE102013018379A1 (de) Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität
DE102013018381B4 (de) Gehäusesystem mit ohne Lotmaske definierten Kupferanschlussflächen und eingebetteten Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe und Verfahren zu dessen Herstellung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE112018006889T5 (de) Spulenanordnung und drahtloses Energieübertragungssystem, das eine Spulenanordnung umfasst
DE112010004897B4 (de) System zum Verbessern der Verbindungen eines kernlosen Aufbaus und zugehörige Verfahren
DE102015109965B4 (de) Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie
WO2016206685A1 (de) Multilayer-platine und verfahren zu deren herstellung
DE10309261A1 (de) Kondensator, gebildet in einer Mehrlagen-Verdrahtungsstruktur eines Halbleiterbauelements
EP0006444A1 (de) Vielschichtiges, dielektrisches Substrat
DE202007003815U1 (de) Leiterplatten-Mehrschichtaufbau

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023150000

Ipc: H01L0023140000

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final