WO2016206685A1 - Multilayer-platine und verfahren zu deren herstellung - Google Patents

Multilayer-platine und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2016206685A1
WO2016206685A1 PCT/DE2016/200288 DE2016200288W WO2016206685A1 WO 2016206685 A1 WO2016206685 A1 WO 2016206685A1 DE 2016200288 W DE2016200288 W DE 2016200288W WO 2016206685 A1 WO2016206685 A1 WO 2016206685A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
conductor
multilayer board
layer
layers
Prior art date
Application number
PCT/DE2016/200288
Other languages
English (en)
French (fr)
Inventor
Jörg KEGELER
Original Assignee
Schaeffler Technologies AG & Co. KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schaeffler Technologies AG & Co. KG filed Critical Schaeffler Technologies AG & Co. KG
Publication of WO2016206685A1 publication Critical patent/WO2016206685A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other

Definitions

  • Multilayer board and method for its production
  • the invention relates to a multilayer board, which is particularly intended for applications in which relatively high currents must be passed through a circuit board.
  • Examples of these are dynamoelectric machines in which at least one winding system in the form of a printed circuit board is formed, or printed circuit boards for power electronic assemblies, which serve the power supply of consumers with relatively high performance.
  • the invention further relates to a manufacturing method for such a multilayer board.
  • a stator for an axial flow machine which is designed in the form of a printed circuit board (PCB).
  • the PCB is designed as a multilayer board, i. it comprises several superimposed layers with tracks. As a result, the windings of a coil can be distributed to these multiple layers. From the document it is also known that one turn of a winding can extend to several layers of the multilayer board.
  • the invention has for its object to increase the portable in a multilayer board current density while maintaining as many in the PCB processing usual manufacturing processes.
  • the term multilayer board is understood here and in the entire document as a composite of at least two superposed printed circuit boards.
  • a multilayer board according to the invention also significantly more than said two circuit boards, hereinafter also referred to as layers have.
  • the multilayer board according to the invention comprises at least one first layer with a first electrically insulating substrate and at least one first conductor track applied to the first substrate.
  • the multilayer board further comprises a second layer having a second electrically insulating substrate and at least one second conductor track applied to the second substrate.
  • First and second layers are now, as usual with multilayer boards, stacked in a vertical stack. Characteristic of the invention is now the mechanical connection of these two circuit boards.
  • the invention is based on the finding that the current density within the printed circuit board stack can be increased considerably by significantly reducing the thickness of the connecting layer between the two layers compared with the prior art. Such a reduction succeeds according to the invention in that the two layers are mechanically connected to one another by a baked enamel layer lying between the first and second conductor track.
  • the baked enamel layer acts similar to an adhesive layer. It forms an adhesive bond between the adjacent layers when processed under pressure and temperature.
  • the two interconnects are each coated on their surface facing away from the associated substrate with a baked enamel.
  • the baked enamel layer can also be applied to only one of the conductor tracks.
  • the two layers are subsequently stacked on one another in such a way that the enamel coating layers applied to the respective conductors lie directly on top of one another.
  • the resulting total stack is then laminated so that both layers are joined together by a baked enamel layer.
  • the first and second substrates have the same geometric dimensions and are coated with the respective conductor tracks such that the two layers form a substantially axially symmetrical figure next to each other. This ensures that the first conductor track with the second conductor track in the composite of the superimposed first and second layers are arranged in almost complete coverage to each other. In this way, a maximum of interconnect surface of the respective layer is in contact with each other via the baked enamel layer, so that a large area fraction of the two layers are connected to one another via the adhesive layer of baked enamel.
  • the multilayer board is characterized in a favorable training high current carrying capacity, that the first and the second conductor are electrically at the same potential, that is, are interconnected electrically in parallel.
  • two conductor tracks with a standard thickness of 70 ⁇ have a current carrying capacity as a single conductor having a thickness of 140 ⁇ , but which can not be economically feasible on a circuit board for process-related reasons.
  • the first and second conductor track are electrically connected in parallel, and the relatively small layer thickness of the baked enamel is harmless, since no electrical insulation between the two interconnects must be made.
  • the first conductor forms a first turn of a coil and the second trace forms a second turn of said coil.
  • further turns of a coil of a dynamoelectric machine can be realized in this way.
  • An advantage of the invention is to be seen in that the increase in Stromtragnd- ability of a multilayer board while maintaining conventional processes and semifinished products in printed circuit board production can be achieved.
  • the individual interconnects have a height between 30 ⁇ and 1 10 m and the aspect ratio of the interconnects is between 0.4 and 0.6.
  • Copper foils with the specified layer thickness are widely used in the market for the production of printed conductors on substrates such as FR4.
  • the stated aspect ratios can be realized easily with the standardized etching process.
  • a plurality of interconnects may be arranged on the substrates of the individual layers, which are spaced apart viewed in the substrate plane.
  • the gap between these printed conductors on a substrate need not now be completely filled with a connecting material such as prepreg, as is customary in the prior art. Rather, it is possible with the connection method according to the invention to leave a cavity between the adjacent conductor tracks, which serves as a cooling channel for the conductor tracks.
  • a cooling channel for the conductor tracks can be pressed through these cooling channels to provide for a cooling of the conductor track and thus a further increase in the current carrying capacity of the board stack.
  • an electrically insulating material whose electrical breakdown strength is greater than that of air.
  • a particularly compact dynamoelectric machine with a stator which comprises a multilayer board according to one of the embodiments described above for forming a stator winding.
  • a multilayer board according to one of the embodiments described above for forming a stator winding.
  • Figure 2 shows a multilayer board according to an embodiment of the invention.
  • Figure 1 shows a multilayer board according to the prior art. Shown are a total of three layers of the multilayer board, which are stacked vertically. Each layer comprises a substrate 1 made of the composite material FR4 and copper conductors 2 applied thereon. The printed conductors 2 have been applied to the substrates 1 by conventional photolithographic processes and etching processes.
  • Typical thicknesses for FR4 substrates in printed circuit board production are about 100 ⁇ .
  • the interconnects 2 are manufactured on the basis of copper foils in a layer thickness of 70 ⁇ . These copper foils are first applied to the substrates 1.
  • the copper-free space between two printed conductors 2 lying on a substrate 1 is realized by a photolithographic process and an etching process.
  • the distance between two adjacent interconnects 2 must be chosen so large that the electrical breakdown strength between the two interconnects on a substrate 1 is maintained. For process-related reasons, this also limits the thickness of the conductor track 2.
  • a prepreg layer 3 is present between the individual layers. seen.
  • Prepregs 3 are prepreg-impregnated semi-finished textile products which are cured under temperature and pressure.
  • the board assembly is laminated into a total stack.
  • a thickness of the prepregs 3 of approximately 100 ⁇ is usually necessary to avoid cavities between the individual layers.
  • FIG. 2 shows a multilayer board according to an embodiment of the invention.
  • each layer comprises first a substrate 1 of FR4 and applied to the substrate 1 printed conductors 2 made of copper with a layer thickness of 70 ⁇ .
  • the essential difference from the embodiment according to FIG. 1 is that the connection layer made of prepreg 3 is dispensed with. Instead, two layers are connected to each other via a baked enamel layer 4, which is applied to the side facing away from the respective substrate 1 side of the conductor 2 prior to bonding.
  • This Backlack- layer 4 has a thickness of only 10 ⁇ .
  • the use of the baked enamel 4 as a bonding material makes it possible to make the layer structure significantly thinner than is possible according to the prior art (see FIG. 1).
  • the printed conductors 2 made of copper are each located on printed conductors 2 made of copper of another layer, the opposite sides of the layer are each mirror-symmetrical to one another.
  • the FR4 substrate 1 Due to the described type of connection of two layers, it is possible to realize a conductor track of double copper thickness. This results in the use of a standard material of 70 ⁇ for the copper layers 140 ⁇ thick conductor 2.
  • the thicknesses of the FR4 substrate 1 can remain unchanged. It is thus obtained, based on the usual production according to the prior art, in which the Thickness of the FR4 substrate. 1 corresponds approximately to the thickness of the prepreg layer 3, a 1, 5-fold copper content in the printed circuit board volume.
  • the aspect ratio doubles while maintaining the manufacturing cost and accuracy. If the novel board construction is used, for example, to realize a dynamoelectric machine, a 150% increase in force density can be achieved in comparison to conventional methods.

Abstract

Die Erfindung betrifft eine Multilayer-Platine und ein Verfahren zu deren Herstellung. Zur Erhöhung der Leistungsdichte einer derartigen Multilayer-Platine umfasst diese • mindestens einen ersten Layer umfassend ein erstes elektrisch isolierendes Substrat (1) und mindestens eine erste, auf dem ersten Substrat (1) aufgebrachte Leiterbahn (2) und • mindestens einen zweiten Layer umfassend ein zweites elektrisch isolierendes Substrat (1) und mindestens eine zweite, auf dem zweiten Substrat (1) aufgebrachte Leiterbahn (2), wobei die beiden Layer durch eine zwischen der ersten und zweiten Leiterbahn (2) liegenden Backlackschicht (4) mechanisch miteinander verbunden sind.

Description

Multilayer-Platine und Verfahren zu deren Herstellung
Die Erfindung betrifft eine Multilayer-Platine, die insbesondere für Anwendungen vorgesehen ist, bei denen verhältnismäßig hohe Ströme über eine Leiterplatte geführt werden müssen. Beispiele hierfür sind dynamoelektrische Maschinen, bei denen mindestens ein Wicklungssystem in Form einer gedruckten Leiterplatte ausgebildet ist, oder Leiterplatten für leistungselektronische Baugruppen, die der Stromversorgung von Verbrauchern mit verhältnismäßig hoher Leistung dienen.
Die Erfindung betrifft des Weiteren ein Herstellungsverfahren für eine derartige Multilayer-Platine.
Aus der EP2863524A1 ist ein Stator für eine Axialflussmaschine bekannt, der in Form eines Printed Circuit Boards (PCB) ausgebildet ist. Die PCB ist als Multilayerplatine ausgeführt, d.h. sie umfasst mehrere aufeinanderliegende Layer mit Leiterbahnen. Hierdurch können die Wicklungen einer Spule auf diese mehreren Layer verteilt wer- den. Aus der Schrift ist ebenfalls bekannt, dass sich eine Windung einer Wicklung auf mehrere Lagen der Multilayer-Platine erstrecken kann.
Um eine hohe Leistungsdichte innerhalb einer derartigen Multilayer-Platine zu erzielen, muss ein möglichst großer Kupferanteil verwirklicht werden. Üblicherweise wer- den bei der Herstellung von Multilayer-Platinen zunächst Einzellayer hergestellt, bei denen Leiterbahnen aus Kupfer auf ein PCB-Substrat, wie beispielsweise FR4, aufgebracht werden. Mehrere dieser Layer werden anschließend aufeinandergestapelt, wobei sie jeweils durch ein oder zwei Blätter Prepreg voneinander getrennt werden. Anschließend wird der Gesamtstapel laminiert und somit eine mechanische Verbindung zwischen dem einzelnen Layer hergestellt. Durch heutige Standardherstellungsverfahren werden üblicherweise Leiterbahndicken zwischen 35 und 70 μηη in einem solchen Herstellungsprozess verwirklicht. Das Aspektverhältnis bei derartigen Kupferstrukturen, das heißt, das Verhältnis der Dicke dieser Leiterbahnen zu deren Breite, beträgt üblicherweise etwa 0,5. Die Leiterbahnen werden durch einen Ätz- oder Aufwachsungsprozess in Verbindung mit einem photolithographischen Prozess auf das FR4-Substrat aufgebracht.
Zwar könnte man durch größere Leiterbahndicken als die oben angegebenen die Stromtragfähigkeit jeder einzelnen Leiterbahn erhöhen. Jedoch muss bei steigender Dicke zwischen den einzelnen Leiterbahnen einer Layer ein größerer Abstand eingehalten werden. Denn mit steigender Leiterbahndicke steigt auch das Risiko, dass bei der Prozessierung Unsauberkeiten an den Seitenrändern der Leiterbahnen entstehen, die zu einer ungewollten Kontaktierung zweier aneinander angrenzender Leiterbahnen führen. Als Folge dessen hat sich eine Leiterbahndicke von maximal 70 - 105 μιτι in der Praxis als sinnvoll etabliert.
Der Erfindung liegt die Aufgabe zugrunde, die in einer Multilayer-Platine tragbare Stromdichte unter Einhaltung möglichst vieler in der Leiterplattenprozessierung üblicher Herstellungsprozesse zu erhöhen.
Die Lösung dieser Aufgabe gelingt durch eine Multilayer-Platine mit den Merkmalen gemäß Patentanspruch 1 . Ferner wird die Aufgabe durch ein Verfahren mit den Merkmalen gemäß Patentanspruch 9 gelöst. Vorteilhafte Ausführungsformen der Erfindung sind den abhängigen Patentansprüchen zu entnehmen.
Unter dem Begriff Multilayer-Platine wird hier sowie im gesamten Dokument ein Verbund von mindestens zwei aufeinanderliegenden Leiterplatten verstanden. Selbstver- ständlich kann eine Multilayer-Platine im Sinne der Erfindung auch deutlich mehr als die genannten zwei Leiterplatten, im Folgenden auch als Layer bezeichnet, aufweisen. Die erfindungsgemäße Multilayer-Platine umfasst mindestens einen ersten Layer mit einem ersten elektrisch isolierenden Substrat und mindestens einer ersten, auf dem ersten Substrat aufgebrachten Leiterbahn. Die Multilayer-Platine umfasst des Weiteren einen zweiten Layer mit einem zweiten elektrisch isolierenden Substrat und min- destens einer zweiten, auf dem zweiten Substrat aufgebrachten Leiterbahn.
Erster und zweiter Layer sind nun, wie bei Multilayer-Platinen üblich, zu einem vertikalen Stack aufeinandergeschichtet. Kennzeichnend für die Erfindung ist nun die mechanische Verbindung dieser beiden Leiterplatten. Der Erfindung liegt die Erkenntnis zugrunde, dass die Stromdichte innerhalb des Leiterplattenstapels dadurch erheblich gesteigert werden kann, dass die Dicke der Verbindungsschicht zwischen den beiden Layern gegenüber dem Stand der Technik deutlich reduziert werden kann. Eine solche Reduktion gelingt erfindungsgemäß dadurch, dass die beiden Layer durch eine zwischen der ersten und zweiten Leiterbahn liegenden Backlackschicht mechanisch miteinander verbunden sind. Die Backlackschicht wirkt hierbei ähnliche wie eine Kleberschicht. Sie bildet bei Verarbeitung unter Druck und Temperatur eine Klebeverbindung zwischen den aneinandergrenzenden Schichten. Bevor die beiden Layer miteinander verbunden werden, werden die beide Leiterbahnen jeweils an ihrer dem zugehörigen Substrat abgewandten Oberfläche mit einem Backlack beschichtet. Alternativ kann die Backlackschicht aber auch auf nur eine der Leiterbahnen Anschließend werden die beiden Layer derart aufeinandergestapelt, dass die auf den jeweiligen Leitern aufgebrachten Backlackschichten unmittelbar aufeinanderliegen. Der so entstandene Gesamtstapel wird anschließend laminiert, sodass beide Layer durch eine Backlackschicht miteinander verbunden werden.
Für die verbindende Backlackschicht werden nicht mehr als etwa 10 μιτι Dicke benötigt. Verwendet man hingegen, wie gemäß dem Stand der Technik üblich, ein bis zwei Blatt Prepreg zur Verbindung der beiden Layer, werden ungefähr 100 μιτι Schichtdicke für das Prepreg benötigt, um Kavitäten zwischen den Leiterbahnen zu füllen. Es ergibt sich also, insbesondere bei Multilayer-Platinen mit einer sehr hohen Layeranzahl, eine erhebliche Volumenreduktion und damit eine deutliche Steigerung der Leistungsdichte innerhalb der Multilayer-Platine gegenüber dem Stand der Technik. Ein besonderer Vorteil der Erfindung ist zudem darin zu sehen, dass diese Steigerung der Leistungs- dichte unter Beibehaltung nahezu aller in der Leiterplattenherstellung gängigen Herstellungsverfahren erzielt werden kann.
Zur Verbindung zweier Layer mittels des erfindungsgemäßen Verfahrens ist es vor- teilhaft, wenn das erste und zweite Substrat die gleichen geometrischen Maße aufweisen und derart mit den jeweiligen Leiterbahnen beschichtet sind, dass die beiden Layer nebeneinanderliegend eine im Wesentlichen achsensymmetrische Figur bilden. Hierdurch wird erreicht, dass die erste Leiterbahn mit der zweiten Leiterbahn im Verbund der übereinanderliegenden ersten und zweiten Layer in nahezu vollständiger Abdeckung zueinander angeordnet sind. Auf diese Art und Weise steht ein Maximum an Leiterbahnfläche der jeweiligen Layer miteinander über die Backlackschicht in Kontakt, sodass ein großer Flächenanteil der beiden Layer über die Klebeschicht aus Backlack miteinander verbunden sind. Die Multilayer-Platine erhält dadurch in vorteilhafter Ausbildung eine hohe Stromtragfähigkeit, dass die erste und die zweite Leiterbahn elektrisch auf demselben Potenzial liegen, das heißt, miteinander elektrisch parallel verschaltet sind. Auf diese Art und Weise können zum Beispiel zwei Leiterbahnen mit einer Standarddicke von 70 μιτι eine Stromtragfähigkeit aufweisen wie eine einzige Leiterbahn mit einer Dicke von 140 μιτι, die jedoch aus prozesstechnischen Gründen wirtschaftlich nicht sinnvoll auf einer Platine realisiert werden kann. Insbesondere dann, wenn die erste und zweite Leiterbahn elektrisch parallel geschaltet sind, ist auch die verhältnismäßig geringe Schichtdicke des Backlacks unschädlich, da keine elektrische Isolation zwischen den beiden Leiterbahnen hergestellt werden muss.
Beispielsweise zur Verwirklichung einer Wicklung eines Elektromotors kann es aber auch vorteilhaft sein, dass die erste Leiterbahn eine erste Windung einer Spule und die zweite Leiterbahn eine zweite Windung der besagten Spule bildet. Durch Hinzufügen weiterer Layer können selbstverständlich auf diese Art und Weise noch weitere Windungen einer Spule einer dynamoelektrischen Maschine verwirklicht werden. Auch hier gilt, dass im Regelfall zwischen den einzelnen Windungen der Spule keine nennenswerten Spannungen auftreten, sodass die geringe Schichtdicke des Backlacks ausreicht, um die notwendige elektrische Isolation zu gewährleisten. Ein Vorteil der Erfindung ist daran zu sehen, dass die Erhöhung der Stromtragfähig- keit einer Multilayer-Platine unter Beibehaltung üblicher Prozesse und Halbzeuge in der Leiterplattenfertigung erzielt werden kann. Dementsprechend ist es vorteilhaft, dass die einzelnen Leiterbahnen eine Höhe zwischen 30 μιτι und 1 10 m aufweisen und das Aspektverhältnis der Leiterbahnen zwischen 0,4 und 0,6 beträgt. Kupferfolien mit der angegebenen Schichtdicke sind auf dem Markt zur Herstellung von Leiterbahnen auf Substraten wie FR4 weit verbreitet. Die angegebenen Aspektverhältnisse lassen sich mit dem standardisierten Ätzverfahren problemlos realisieren.
In vorteilhafter Ausgestaltung der Erfindung können auf den Substraten der einzelnen Layer mehrere Leiterbahnen angeordnet sein, die in der Substratebene betrachtet voneinander beabstandet sind. Der Zwischenraum zwischen diesen Leiterbahnen auf einem Substrat muss nun nicht, wie gemäß dem Stand der Technik üblich, komplett mit einem Verbindungsmaterial wie Prepreg ausgefüllt sein. Vielmehr ist es mit dem erfindungsgemäßen Verbindungsverfahren möglich, einen Hohlraum zwischen den benachbarten Leiterbahnen zu belassen, der als Kühlkanal für die Leiterbahnen dient. So kann beispielsweise mittels einer forcierten Kühlung Luft durch diese Kühlkanäle gepresst werden, um für eine Entwärmung der Leiterbahn und somit eine weitere Steigerung der Stromtragfähigkeit des Platinenstapels zu sorgen.
In einer alternativen Ausführungsform der Erfindung kann aber auch vorgesehen sein, den zwischen den Leiterbahnen verbleibenden Raum mit einem elektrisch isolierenden Material zu füllen, dessen elektrische Durchschlagfestigkeit größer als die von Luft ist. Insbesondere dann, wenn sehr große Spannungen zwischen den einzelnen Leiterbahnen auf einem Substrat zu erwarten sind, kann auf diese Art und Weise der Raum zwischen den einzelnen Leitern minimiert werden.
In weiterer vorteilhafter Ausgestaltung der Erfindung kann eine besonders kompakte dynamoelektrische Maschine mit einem Stator vorgesehen werden, der zur Ausbildung einer Statorwicklung eine Multilayer-Platine nach einer der zuvor beschriebenen Ausführungsformen umfasst. lm Folgenden wird die Erfindung anhand der Figuren näher beschrieben. Es zeigen: Figur 1 eine Multilayer-Platine gemäß dem Stand der Technik und
Figur 2 eine Multilayer-Platine gemäß einer Ausführungsform der Erfindung.
Im Wesentlichen wirkungsgleiche Elemente sind in den Figuren mit gleichen Bezugszeichen benannt.
Figur 1 zeigt eine Multilayer-Platine gemäß dem Stand der Technik. Dargestellt sind insgesamt drei Layer der Multilayer-Platine, die vertikal aufeinandergestapelt sind. Jeder Layer umfasst ein Substrat 1 aus dem Verbundwerkstoff FR4 sowie darauf aufgebrachte Leiterbahnen 2 aus Kupfer. Die Leiterbahnen 2 sind durch übliche photoli- thographische Prozesse und Ätzverfahren auf die Substrate 1 aufgebracht worden.
Übliche Dicken für FR4-Substrate in der Leiterplattenherstellung betragen etwa 100 μιτι. Die Leiterbahnen 2 werden auf Basis von Kupferfolien in einer Schichtdicke von 70 μιτι gefertigt. Diese Kupferfolien werden zunächst auf die Substrate 1 aufge- bracht. Der kupferfreie Raum zwischen zwei auf einem Substrat 1 liegenden Leiterbahnen 2 wird durch einen photolithographischen Prozess und einen Ätzprozess realisiert. Der Abstand zwischen zwei benachbarten Leiterbahnen 2 muss hier so groß gewählt werden, dass die elektrische Durchschlagsfestigkeit zwischen den beiden Leiterbahnen auf einem Substrat 1 gewahrt bleibt. Dies begrenzt aus prozesstechnischen Gründen auch die Dicke der Leiterbahn 2. Denn bei dickeren Leiterbahnen 2 müsste ein größerer Abstand zwischen zwei auf einem Substrat 1 benachbarten Leiterbahnen 2 eingehalten werden, um die Durchschlagsfestigkeit zu gewährleisten. Je dicker die Leiterbahnen 2, desto schwerer wird es, die Seitenflächen der Leiterbahnen 2 so sauber zu prozessieren, dass auch bei geringem Abstand die elektrische Isolation ge- währleistet bleibt.
Um die vorgefertigten Layer zu einem gestapelten Verbund miteinander mechanisch zu verbinden, ist zwischen den einzelnen Layern jeweils eine Prepreg-Schicht 3 vor- gesehen. Prepregs 3 sind mit Reaktionsharzen vorimprägnierte textile Halbzeuge, die unter Temperatur und Druck ausgehärtet werden. Bei der Herstellung des Platinenverbundes werden zwischen die einzelnen Layer jeweils ein bis zwei Blatt Prepreg 3 gelegt. Anschließend wird der Platinenverbund zu einem Gesamtstapel la- miniert. Hierbei ist eine Dicke der Prepregs 3 von etwa 100 μιτι in der Regel notwendig, um Kavitäten zwischen den einzelnen Layern zu vermeiden.
Somit ergibt sich für einen Layer mit der dazugehörigen Prepreg-Schicht 3 zur Verbindung mit dem nächsten Layer eine Schichtdicke von etwa 340 μιτι.
Figur 2 zeigt eine Multilayer-Platine gemäß einer Ausführungsform der Erfindung. Auch hier sind, wie bei der Ausführungsform gemäß dem Stand der Technik, aus Figur 1 drei Layer einer Multilayer-Platine dargestellt. Auch hier umfasst jeder Layer zunächst ein Substrat 1 aus FR4 sowie auf dem Substrat 1 aufgebrachte Leiterbahnen 2 aus Kupfer mit einer Schichtdicke von 70 μιτι. Der wesentliche Unterschied zu der Ausführungsform gemäß Figur 1 besteht darin, dass auf die Verbindungsschicht aus Prepreg 3 verzichtet wird. Anstelle dessen werden zwei Layer jeweils über eine Backlackschicht 4 miteinander verbunden, die vor dem Verbinden auf der dem jeweiligen Substrat 1 abgewandten Seite der Leiterbahn 2 aufgebracht wird. Diese Backlack- schicht 4 hat eine Dicke von lediglich 10 μιτι. Die Verwendung des Backlacks 4 als Verbindungsmaterial ermöglicht es, den Schichtaufbau deutlich dünner zu gestalten als dies gemäß dem Stand der Technik (siehe Figur 1 ) möglich ist.
Um zu gewährleisten, dass nach dem Aufeinanderstapeln der mit Backlack 4 be- schichteten Layer die Leiterbahnen 2 aus Kupfer jeweils auf Leiterbahnen 2 aus Kupfer einer anderen Layer liegen, sind die sich gegenüberliegenden Seiten des Layers jeweils spiegelsymmetrisch zueinander ausgeführt.
Durch die beschriebene Art der Verbindung zweier Layer ist es möglich, eine Leiter- bahn doppelter Kupferdicke zu realisieren. So entsteht bei der Verwendung eines Standardmaterials von 70 μιτι für die Kupferschichten eine 140 μιτι dicke Leiterbahn 2. Die Dicken des FR4-Substrat.es 1 können hierbei unverändert bleiben. Man erhält somit, bezogen auf die übliche Fertigung gemäß dem Stand der Technik, bei dem die Dicke des FR4-Substrat.es 1 in etwa der Dicke der Prepreg-Schicht 3 entspricht, ein 1 ,5-fachen Kupferanteil im Leiterplattenvolumen. Das Aspektverhältnis verdoppelt sich bei Beibehaltung des Fertigungsaufwandes und gleicher Genauigkeit. Wird der neuartige Platinenaufbau beispielsweise zur Realisierung einer dynamoelektrischen Maschine verwendet, kann gegenüber herkömmlichen Verfahren eine 150 % erhöhte Kraftdichte erzielt werden.
Wie in Figur 2 zu erkennen ist, verbleibt zwischen zwei benachbarten Leiterbahnen 2 jeweils ein Freiraum 5. Dieser Freiraum 5, der hier nicht maßstäblich gezeichnet ist, sondern in der Realität eher eine Breite von in etwa 30 bis 120 μιτι aufweisen wird, kann zur Erhöhung der Durchschlagsfestigkeit zwischen den benachbarten Leiterbahnen 2 mit einem Isolationsmaterial gefüllt werden, dessen Durchschlagsfestigkeit größer ist als die von Luft. Alternativ ist es aber auch denkbar und von der Erfindung um- fasst, den verbleibenden Freiraum 5 zum Durchleiten eines Kühlfluids zu verwenden. Auf diese Art und Weise kann beispielsweise durch eine forcierte Entwärmung die Leistungsdichte der Multilayer-Platine noch weiter gesteigert werden.
Bezugszeichenliste Substrat
Leiterbahn
Prepreg-Schicht
Backlackschicht
Freiraum

Claims

Patentansprüche
1 . Multilayerplatine mit
· mindestens einem ersten Layer umfassend ein erstes elektrisch isolierendes Substrat (1 ) und mindestens eine erste, auf dem ersten Substrat aufgebrachte Leiterbahn (2) und
• mindestens einer zweiten Layer umfassend ein zweites elektrisch isolierendes Substrat (1 ) und mindestens eine zweite, auf dem zweiten Substrat (1 ) aufge- brachte Leiterbahn (2),
dadurch gekennzeichnet, dass die beiden Layer durch eine zwischen der ersten und zweiten Leiterbahn (2) liegenden Backlackschicht (4) mechanisch miteinander verbunden sind.
2. Multilayerplatine nach Anspruch 1 , wobei das erste und zweite Substrat (1 ) die gleichen geometrischen Maße aufweisen und derart mit den jeweiligen Leiterbahnen (2) beschichtet sind, dass die beiden Layer nebeneinanderliegend eine im Wesentlichen achsensymmetrische Figur bilden.
3. Multilayerplatine nach Anspruch 1 oder 2, wobei die erste und die zweite Leiterbahn (2) elektrisch auf dem selben Potenzial liegen.
4. Multilayerplatine nach Anspruch 1 oder 2, wobei die erste Leiterbahn (2) eine erste Windung einer Spule und die zweite Leiterbahn eine zweite Windung besagter Spule bildet.
5. Multilayerplatine nach einem der vorhergehenden Ansprüche, wobei die Leiterbahnen (2) eine Höhe zwischen 30 μιτι und 1 10 m aufweisen und das Aspektverhältnis der Leiterbahnen (2) zwischen 0,4 und 0,6 beträgt.
6. Multilayerplatine nach einem der vorhergehenden Ansprüche, wobei auf den Substraten mehrere Leiterbahnen (2) angeordnet sind und die auf einem Substrat (1 ) angeordneten Leiterbahnen (2) durch einen Hohlraum (5) voneinander beabstandet sind, der als Kühlkanal dient.
7. Multilayerplatine nach einem der Ansprüche 1 bis 5, wobei auf den Substraten (1 ) mehrere Leiterbahnen (2) angeordnet sind und die auf einem Substrat (1 ) angeordneten Leiterbahnen (2) mit einem elektrisch isolierenden Material voneinander beabstandet sind, dessen elektrische Durchschlagsfestigkeit größer als die von Luft ist.
8. Dynamoelektrische Maschine mit einem Stator, der zur Ausbildung einer Statorwicklung eine Multilayer-Platine nach einem der vorhergehenden Ansprüche umfasst.
9. Verfahren zur Herstellung einer Multilayerplatine mit folgenden Verfahrensschritte:
• Erzeugen einer ersten Layer durch Aufbringen einer ersten Leiterbahn (2) auf ein erstes Substrat (1 ),
• Erzeugen einer zweiten Layer durch Aufbringen einer zweiten Leiterbahn (2) auf ein zweites Substrat (1 ),
• Beschichten der dem jeweiligen Substrat (1 ) abgewandten Oberfläche der ersten und / oder zweiten Leiterbahn mit einem Backlack (4),
• Aufeinanderstapeln der beiden Layer derart, dass die auf den jeweiligen Leiternbahnen (2) aufgebrachten Backlackschichten (4) unmittelbar aufeinan- derliegen und
• Laminieren der aufeinandergestapelten Layer zu einem Verbund.
10. Verfahren nach Anspruch 9, wobei die Oberfläche des jeweiligen Substrates (1 ), die die jeweilige Leiterbahn (2) trägt, vollständig mit Backlack (4) beschichtet wird.
PCT/DE2016/200288 2015-06-25 2016-06-24 Multilayer-platine und verfahren zu deren herstellung WO2016206685A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015211852.5 2015-06-25
DE102015211852.5A DE102015211852A1 (de) 2015-06-25 2015-06-25 Multilayer-Platine und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
WO2016206685A1 true WO2016206685A1 (de) 2016-12-29

Family

ID=56684408

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2016/200288 WO2016206685A1 (de) 2015-06-25 2016-06-24 Multilayer-platine und verfahren zu deren herstellung

Country Status (2)

Country Link
DE (1) DE102015211852A1 (de)
WO (1) WO2016206685A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340760B2 (en) 2017-01-11 2019-07-02 Infinitum Electric Inc. System and apparatus for segmented axial field rotary energy device
DE102018115654A1 (de) * 2018-06-28 2020-01-02 Schaeffler Technologies AG & Co. KG Aktiv gekühlte Spule
DE102022102653A1 (de) 2022-02-04 2023-08-10 Schaeffler Technologies AG & Co. KG Elektromotor mit Leiterplattenwicklung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1160519B (de) * 1960-02-09 1964-01-02 S E A Soc D Electronique Et D Verfahren zur Bildung gedruckter Schaltungen auf mehreren doppelseitig bedruckten Isoliertraegerplatten
US20100196703A1 (en) * 2007-04-25 2010-08-05 Yoshitsugu Matsuura Adhesive sheet
EP2863524A1 (de) 2013-10-15 2015-04-22 ABB Oy Stator für eine Axialflussmaschine und Verfahren zur Kühlung eines Stator einer Axialflussmaschine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1160519B (de) * 1960-02-09 1964-01-02 S E A Soc D Electronique Et D Verfahren zur Bildung gedruckter Schaltungen auf mehreren doppelseitig bedruckten Isoliertraegerplatten
US3397452A (en) * 1960-02-09 1968-08-20 Electronique & Automatisme Sa Printed circuit manufacturing method
US20100196703A1 (en) * 2007-04-25 2010-08-05 Yoshitsugu Matsuura Adhesive sheet
EP2863524A1 (de) 2013-10-15 2015-04-22 ABB Oy Stator für eine Axialflussmaschine und Verfahren zur Kühlung eines Stator einer Axialflussmaschine

Also Published As

Publication number Publication date
DE102015211852A1 (de) 2016-12-29

Similar Documents

Publication Publication Date Title
DE112007003314B4 (de) Unpolarer mehrlagiger Kondensator und Verfahren zu dessen Herstellung
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
WO2017080554A1 (de) Multilayer-platine mit gedruckter spule und verfahren zu deren herstellung
EP3815221A1 (de) Aktiv gekühlte spule
DE102016118415A1 (de) Spulenkomponente und Verfahren zur Herstellung derselben
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
WO2016206685A1 (de) Multilayer-platine und verfahren zu deren herstellung
EP3602736A1 (de) Dynamoelektrische maschine mit reduzierten rastmomenten
WO2011015438A1 (de) Wellenleiter, insbesondere beim dielektrikum-wand-beschleuniger
EP2225816A1 (de) Elektrischer linearantrieb
DE102017102219A1 (de) Planardynamischer Wandler
DE102007045946A1 (de) Rollflexspule
EP2546957A2 (de) Statorsegment und Stator sowie Verfahren zur Herstellung eines Statorsegments
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE102013018379A1 (de) Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität
EP2056309B1 (de) Verfahren zur Herstellung einer Spule und eine Spule
WO2017076761A1 (de) Verfahren zum herstellen einer spulenanordnung, spulenanordnung, stator und mehrdimensionaler antrieb
DE1904214A1 (de) Wickelkondensator mit geringer Eigeninduktivitaet
DE102017214195A1 (de) Verfahren zur Herstellung eines Nutisolationspapier, Nutisolationspapier, Stator und elektrische Maschine mit Stator
WO2020135914A1 (de) Schmelzsicherung
DE102017217354A1 (de) Mehrschichtige stromschienenanordnung und leistungsmodul
DE102010061855A1 (de) Leiterplatte
DE102015221710A1 (de) Spulenanordnung, Stator und mehrdimensionaler Antrieb
DE102021201361A1 (de) Elektrisches Bauteil sowie Verfahren zur Herstellung eines in einer Multilayer-Leiterplatte eingebetteten elektrischen Bauteils
DE102023204489A1 (de) Batterieüberwachungsmodul und flexible gedruckte Verdrahtungsplatine

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16751164

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16751164

Country of ref document: EP

Kind code of ref document: A1