DE102012100578B4 - Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte - Google Patents
Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte Download PDFInfo
- Publication number
- DE102012100578B4 DE102012100578B4 DE102012100578.8A DE102012100578A DE102012100578B4 DE 102012100578 B4 DE102012100578 B4 DE 102012100578B4 DE 102012100578 A DE102012100578 A DE 102012100578A DE 102012100578 B4 DE102012100578 B4 DE 102012100578B4
- Authority
- DE
- Germany
- Prior art keywords
- structures
- conductor track
- pair
- circuit board
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims abstract description 56
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 230000001939 inductive effect Effects 0.000 claims abstract description 14
- 230000008054 signal transmission Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/1007—Microstrip transitions to Slotline or finline
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Verfahren zum Erstellen eines Layouts für eine Leiterplatte (10) mit mindestens einem Leiterbahnenpaar (12) zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Leiterbahnenpaar (12) einen vorbestimmten Gesamt-Wellenwiderstand (Z) und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen (14, 16) aufweist, die die jeweils auf der Leiterplatte (10) vorbestimmt angeordneten beide Anschlusspunkte (18; 20) ihres zugeordneten Anschlusspunktepaares der beiden Anschlusspunktepaare verbinden, wobei- zunächst der Verlauf von zwei die beiden Übertragungspfade bestimmenden Pfadstrukturen (22, 24) der Leiterbahnstrukturen (14, 16) wellenwiderstandsunabhängig festgelegt wird,ein sich aus diesem verlauf und der gewünschten Ausgestaltung der Pfadstrukturen (22, 24) resultierender Wellenwiderstand der Pfadstrukturen (22, 24) bestimmt wird und anschließend- zum Einstellen des vorbestimmten GesamtWellenwiderstandes (Z) die Gestalt mindestens einer der Leiterbahnstrukturen (14, 16) um mindestens eine Leiterbahnzusatzstruktur (28, 30, 34) zur Bildung eines induktiven und/oder kapazitiven Bauteils (26, 32) definierter Induktivität und/oder Kapazität ergänzt wird.
Description
- Die Erfindung betrifft ein Verfahren zum Erstellen eines Layouts für eine starre, flexible oder starrflexible Leiterplatte mit mindestens einem Leiterbahnenpaar zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Leiterbahnenpaar einen vorbestimmten Gesamt-Wellenwiderstand und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen aufweist, die die jeweils auf der Leiterplatte vorbestimmt angeordneten beide Anschlusspunkte ihres Anschlusspunktepaares der beiden Anschlusspunktepaare verbinden.
- Die Erfindung betrifft weiterhin eine Leiterplatte mit mindestens einem Leiterbahnenpaar zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Leiterbahnenpaar einen vorbestimmten Gesamt-Wellenwiderstand und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen aufweist, die die jeweils auf der Leiterplatte vorbestimmt angeordneten beide Anschlusspunkte ihres Anschlusspunktepaares der beiden Paare verbinden.
- Ein derartiges Verfahren zum Erstellen eines Layouts für eine starre, flexible oder starrflexible Leiterplatte ist bekannt. Die Leiterbahnstrukturen des Leiterbahnenpaars sollen zum Beispiel zwei auf dem Leiterbahnenträger aufgelötete elektrische Bauelemente signaltechnisch verbinden. Die entsprechenden Signale sind dabei hochfrequente Signale. Zur korrekten Signalübertragung ist der Wellenwiderstand des Leiterbahnenpaares an die Bauelemente angepasst zu wählen.
- Entsprechende Softwareprogramme zum Erstellen eines solchen Layouts berechnen bei Vorgabe der Positionen der Anschlusspunkte und einiger der die Gestalt der Leiterbahnstrukturen bestimmenden Größen die noch fehlenden die Gestalt der Leiterbahnstrukturen bestimmenden Größen. Derartige Größen sind unter anderem die Dicke der Leiterbahnstrukturen, deren Verlauf und der sich daraus ergebende Abstand zwischen den Strukturen, die Dielektrizitätskonstante von dazwischenliegendem Material, etc. Dabei kann sich ein derart großer Abstand zwischen den beiden Leiterbahnstrukturen ergeben, der die Bauelemente-Dichte auf der Leiterplatte stark einschränkt.
- Die
DE 42 31 828 C2 zeigt eine Leiterplatte mit mindestens einem Paar Streifenleiterbahnen zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Paar Streifenleiterbahnen einen vorbestimmten Gesamt-Wellenwiderstand und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen aufweist, die die jeweils auf der Leiterplatte vorbestimmt angeordneten beide Anschlusspunkte ihres Anschlusspunktepaares der beiden Paare verbinden. - Der Erfindung liegt die Aufgabe zu Grunde, ein einfaches Verfahren zum Erstellen eines Layouts für eine Leiterplatte und eine entsprechende Leiterplatte anzugeben, die die angegebenen Schwierigkeiten umgeht.
- Die Lösung der Aufgabe erfolgt erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche, Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Bei dem erfindungsgemäßen Verfahren ist vorgesehen, dass (i) der Verlauf von zwei die beiden Übertragungspfade bestimmenden Pfadstrukturen der Leiterbahnstrukturen festgelegt wird, (ii) ein sich aus diesem Verlauf und der gewünschten Ausgestaltung der Pfadstrukturen resultierender Wellenwiderstand der Pfadstrukturen bestimmt wird und anschließend (iii) zum Einstellen des vorbestimmten GesamtWellenwiderstandes die Gestalt mindestens einer der Leiterbahnstrukturen um mindestens eine Leiterbahnzusatzstruktur zur Bildung eines induktiven und/oder kapazitiven Bauteils definierter Induktivität und/oder Kapazität ergänzt wird.
- Es ist vorgesehen, dass der Verlauf der beiden Pfadstrukturen wellenwiderstandsunabhängig, also unabhängig vom sich ergebenden Wellenwiderstand der beiden Pfadstrukturen, festgelegt wird.
- Dies hat den Vorteil, dass bei der Wahl des Verlaufs der Pfadstrukturen keine Rücksicht auf den vorbestimmten, also gewünschten, Gesamtwellenwiderstand des Leiterbahnenpaares genommen werden muss. Erst in einem weiteren Schritt wird dieser vorbestimmte Gesamtwellenwiderstand durch ein Ergänzen der Gestalt der Leiterbahnstrukturen durch hinzufügen von mindestens einer Leiterbahnzusatzstruktur eingestellt. Diese Leiterbahnzusatzstruktur bildet oder Leiterbahnzusatzstruktur bilden ein induktives und/oder kapazitives Bauteil definierter Induktivität und/oder Kapazität, das zusammen mit der Induktivität/Kapazität der Pfadstrukturen den genäherten Gesamtwellenwiderstand
- Die Leiterbahnzusatzstruktur oder die Leiterbahnzusatzstrukturen ist/sind dabei weitgehend pfadunabhängig positionierbar und wird/werden in noch unbelegten Bereichen der Leiterplatte positioniert.
- Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass die mindestens eine Leiterbahnzusatzstruktur an einem einen der Anschlusspunkte umfassenden Endbereich der entsprechenden Pfadstruktur ergänzt wird.
- Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass das mindestens eine Leiterbahnenpaar dieser Leiterplatte mittels des durch das Verfahren nach einem der vorhergehenden Ansprüche erstellten Layouts hergestellt wird.
- Die Erfindung betrifft weiterhin ein Verfahren zum Herstellen besagter Leiterplatte, wobei das mindestens eine Leiterbahnenpaar dieser Leiterplatte mittels des durch das vorstehend genannte Verfahren erstellten Layouts hergestellt wird.
- Das Verfahren zur Herstellung der Leiterplatte weist weiterhin bevorzugt Schritte eines Lithographieverfahrens auf. Derartige Schritte können zum Beispiel aus bekannten Lithographieverfahren übernommen werden.
- Bei der erfindungsgemäßen Leiterplatte ist vorgesehen, dass jede der beiden Leiterbahnstrukturen eine Pfadstruktur aufweist, die den Verlauf des jeweiligen Übertragungspfads festgelegt und mindestens eine der Leiterbahnstrukturen um mindestens eine ein induktives und/oder kapazitives Bauteil bildende Leiterbahnzusatzstruktur ergänzt ist. Die (wellenwiderstandsunabhängig bestimmten)Pfadstrukturen sorgen für eine signaltechnische Verbindung zwischen den jeweiligen Anschlusspunkten des entsprechenden Anschlusspunktepaares. Die mindestens eine Leiterbahnzusatzstruktur sorgt durch Bereitstellen einer entsprechenden Induktivität oder Kapazität dafür, dass das Leiterbahnenpaar den vorbestimmten Gesamtwellenwiderstand aufweist.
- Gemäß einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, dass die das induktive Bauteil bildende mindestens eine Leiterbahnzusatzstruktur spulen- oder spiralförmig ausgebildet ist.
- Gemäß einer weiteren bevorzugten Ausgestaltung der Erfindung ist vorgesehen, dass die das kapazitive Bauteil bildenden Leiterbahnzusatzstrukturen als kammartige Strukturen zwischen den Pfadstrukturen ausgebildet sind. Diese Kammartigen Strukturen greifen ineinander.
- Flächenstrukturen der kapazitiven Bauteile sind ebenfalls möglich.
- Insbesondere ist das Leiterbahnenpaar ein Leiterbahnenpaar zur Übertragung hochfrequenter Signale.
- Gemäß noch einer weiteren bevorzugten Ausgestaltung der Erfindung ist vorgesehen, dass an den einen Anschlusspunkten der Anschlusspunktepaare ein Stecker leitend befestigbar ist. Der Stecker ist insbesondere ein Stecker einer RJ-Steckverbindung (z. B. RJ-45).
- Andere Verbindungstechniken sind selbstverständlich ebenfalls möglich.
- Nachfolgend wird die Erfindung unter Bezugnahme auf die anliegenden Zeichnungen anhand von zwei bevorzugten Ausführungsformen näher erläutert.
- Es zeigen
-
1 eine Leiterplatte mit einem Leiterbahnenpaar gemäß einer ersten bevorzugten Ausführungsform der Erfindung und -
2 eine Leiterplatte mit einem Leiterbahnenpaar gemäß einer zweiten bevorzugten Ausführungsform der Erfindung. - Die
1 zeigt einen Teil einer Leiterplatte10 mit einem Leiterbahnenpaar12 , das zwei je einen Übertragungspfad bildende Leiterbahnstrukturen14 ,16 aufweist, die jeweils zwei Anschlusspunkte18 ,20 eines Anschlusspunktepaares signaltechnisch verbinden, von denen jedoch jeweils nur ein Anschlusspunkt18 ,20 pro Anschlusspunktepaar dargestellt ist. Die beiden dargestellten Anschlusspunkte18 ,20 gehören dabei zu unterschiedlichen Anschlusspunktepaaren. Das Leiterbahnenpaar12 ist also ein Leiterbahnenpaar12 zur Signalübertragung zwischen zwei Anschlusspunktepaaren und weist einen vorbestimmten Gesamt-Wellenwiderstand Z auf. Dabei weist jede der beiden Leiterbahnstrukturen14 , 16 eine Pfadstruktur22 ,24 auf, die den Verlauf des jeweiligen Übertragungspfads festgelegt. Der Verlauf dieser Pfadstrukturen22 ,24 ist unabhängig vom Gesamtwellenwiderstand Z des Leiterbahnenpaares12 festgelegt. Zur Einstellung des vorbestimmten Gesamtwellenwiderstands Z ist jede der beiden Leiterbahnstrukturen14 ,16 um eine ein kapazitives Bauteil 26 bildende Leiterbahnzusatzstruktur28 ,30 ergänzt. Das kapazitive Bauteil26 ist im gezeigten Beispiel ein Kondensator. Die dieses kapazitive Bauteil26 bildenden Leiterbahnzusatzstrukturen28 ,30 sind als kammartige Strukturen zwischen den Leiterbahnstrukturen14 ,16 bzw. den Anschlusspunkten18 ,20 ausgebildet. - Der Gesamtwellenwiderstand Z beträgt bevorzugt 100 Ω. Die Leiterplatte kann als starre, flexible oder als starrflexible Leiterplatte ausgebildet sein.
- Die in
2 teilweise gezeigte Leiterplatte10 entspricht im Wesentlichen der in1 gezeigten Leiterplatte10 , sodass hier nur auf die Unterschiede eingegangen werden soll. - Auch hier weist die Leiterplatte
10 ein Leiterbahnenpaar12 auf, das zwei je einen Übertragungspfad bildende Leiterbahnstrukturen14 ,16 besitzt, die jeweils zwei Anschlusspunkte18 ,20 jeweils eines Anschlusspunktepaares signaltechnisch verbinden. Das Leiterbahnenpaar12 der2 ist also ebenfalls ein Leiterbahnenpaar12 zur Signalübertragung zwischen zwei Anschlusspunktepaaren und weist einen vorbestimmten Gesamt-Wellenwiderstand Z auf. Der Verlauf des jeweiligen Übertragungspfades ist auch hier durch zwei Pfadstrukturen22 ,24 bestimmt. Der Verlauf dieser Pfadstrukturen22 ,24 ist beim Erstellen des Layouts der Leiterplatte10 unabhängig vom Gesamtwellenwiderstand Z des Leiterbahnenpaares12 festgelegt. - Zur Einstellung des vorbestimmten Gesamtwellenwiderstands Z ist eine der beiden Leiterbahnstrukturen
14 um eine ein induktives Bauteil32 bildende Leiterbahnzusatzstruktur34 ergänzt. Das induktive Bauteil32 ist im gezeigten Beispiel eine Spule. Die dieses induktive Bauteil32 bildende Leiterbahnzusatzstruktur34 ist als spiralförmige Struktur ausgebildet. - Die entsprechenden Signale sind hochfrequente Signale, insbesondere hochfrequente Datensignale. Der Frequenzbereich der Grundfrequenz dieser Signale liegt im MHz-Bereich oder höher, die Anteile der höheren Harmonischen gegebenenfalls bei entsprechend höheren Frequenzen.
- Die Lage der Anschlusspunkte
18 ,20 ist durch die gewünschte Anordnung und Ausgestaltung der an die Anschlusspunkte18 ,20 anzuschließenden Bauelemente gegeben. -
- Der Gesamtwellenwiderstand nähert sich für hohe und sehr hohe Frequenzen ω einem frequenzunabhängigen, reellen Wert, d. h. der imaginäre Anteil wird 0. Als hohe Frequenzen gelten diejenigen, ab denen der ohmsche Widerstandsbelag R' und der Ableitungsbelag G' gegenüber den frequenzabhängigen Termen des kapazitiven und induktiven Belags jωC' bzw. jωL' der Leitung vernachlässigt werden können. Dann kann man in der allgemeinen Gleichung für den Gesamtwellenwiderstand des Leiterbahnenpaares R' und G' durch Null ersetzen, und der Bruch innerhalb der Wurzel lässt sich anschließend um jω kürzen. Bei sehr hohen Frequenzen in der Größenordnung von GHz steigen zwar R' aufgrund des Skineffektes und G' aufgrund des dielektrischen Verlustfaktors an, aber auch dann haben Widerstandsbelag R' und Ableitungsbelag G' eine immer noch untergeordnete Auswirkung auf den Leitungswellenwiderstand. Der Gesamtwellenwiderstand des Leiterbahnenpaares ergibt sich für hohe und sehr hohe Frequenzen angenähert aus kapazitivem und induktivem Leitungsbelag:
- Ziel ist es, eine gesamtwellenwiderstandsunabhängige Führung der Pfadstrukturen
22 ,24 auf der Leiterplatte10 zu realisieren. - Die Anpassung des Gesamtwellenwiderstandes erfolgt erfindungsgemäß mittels einer Ersatzschaltung, nämlich der mindestens einen Leiterbahnzusatzstruktur
28 ,30 ,34 , die ein induktives und/oder kapazitives Bauteil26 ,32 abbildet. - Bezugszeichenliste
-
Leiterplatte 10 Leiterbahnenpaar 12 Leiterbahnstruktur 14 Leiterbahnstruktur 16 Anschlusspunkt 18 Anschlusspunkt 20 Pfadstruktur 22 Pfadstruktur 24 Kapazitives Bauteil 26 Leiterbahnzusatzstruktur 28 Leiterbahnzusatzstruktur 30 Induktives Bauteil 32 Leiterbahnzusatzstruktur 34
Claims (9)
- Verfahren zum Erstellen eines Layouts für eine Leiterplatte (10) mit mindestens einem Leiterbahnenpaar (12) zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Leiterbahnenpaar (12) einen vorbestimmten Gesamt-Wellenwiderstand (Z) und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen (14, 16) aufweist, die die jeweils auf der Leiterplatte (10) vorbestimmt angeordneten beide Anschlusspunkte (18; 20) ihres zugeordneten Anschlusspunktepaares der beiden Anschlusspunktepaare verbinden, wobei - zunächst der Verlauf von zwei die beiden Übertragungspfade bestimmenden Pfadstrukturen (22, 24) der Leiterbahnstrukturen (14, 16) wellenwiderstandsunabhängig festgelegt wird, ein sich aus diesem verlauf und der gewünschten Ausgestaltung der Pfadstrukturen (22, 24) resultierender Wellenwiderstand der Pfadstrukturen (22, 24) bestimmt wird und anschließend - zum Einstellen des vorbestimmten GesamtWellenwiderstandes (Z) die Gestalt mindestens einer der Leiterbahnstrukturen (14, 16) um mindestens eine Leiterbahnzusatzstruktur (28, 30, 34) zur Bildung eines induktiven und/oder kapazitiven Bauteils (26, 32) definierter Induktivität und/oder Kapazität ergänzt wird.
- Verfahren nach
Anspruch 1 , wobei der Verlauf der beiden Pfadstrukturen (22, 24) wellenwiderstandsunabhängig festgelegt wird. - verfahren nach
Anspruch 1 oder2 , wobei die mindestens eine Leiterbahnzusatzstruktur (28, 30, 34) an einem einen der Anschlusspunkte (18, 20) umfassenden Endbereich der entsprechenden Pfadstruktur (22, 24) ergänzt wird. - Verfahren zum Herstellen der Leiterplatte, wobei das mindestens eine Leiterbahnenpaar (12, 14) dieser Leiterplatte (10) mittels des durch das Verfahren nach einem der vorhergehenden Ansprüche erstellte Layout hergestellt wird.
- Leiterplatte (10) mit mindestens einem Leiterbahnenpaar (12, 14) zur Signalübertragung zwischen zwei Anschlusspunktepaaren, wobei das Leiterbahnenpaar (12, 14) einen vorbestimmten Gesamt-Wellenwiderstand und zwei je einen Übertragungspfad bildende Leiterbahnstrukturen (14, 16) aufweist, die die jeweils auf der Leiterplatte (10) vorbestimmt angeordneten beide Anschlusspunkte (18, 20) ihres Anschlusspunktepaares der beiden Anschlusspunktepaare verbinden, dadurch gekennzeichnet, dass - jede der beiden Leiterbahnstrukturen (14, 16) eine Pfadstruktur (22, 24) aufweist, die den Verlauf des jeweiligen Übertragungspfads wellenwiderstandsunabhängig festgelegt und - mindestens eine der Leiterbahnstrukturen (14, 16) um mindestens eine ein induktives und/oder kapazitives Bauteil (26, 32) bildende Leiterbahnzusatzstruktur (28, 30, 34) ergänzt ist.
- Leiterplatte nach
Anspruch 5 , wobei die das induktive Bauteil (32) bildende mindestens eine Leiterbahnzusatzstruktur (34) spulen- oder spiralförmig ausgebildet ist. - Leiterplatte nach
Anspruch 5 oder6 , wobei die das kapazitive Bauteil (26) bildenden Leiterbahnzusatzstrukturen (28, 30) als kammartige Strukturen zwischen den Pfadstrukturen (22, 24) ausgebildet sind. - Leiterplatte nach einem der
Ansprüche 5 bis7 , wobei das Leiterbahnenpaar (12) ein Leiterbahnenpaar (12) zur Übertragung hochfrequenter Signale ist. - Leiterplatte nach einem der
Ansprüche 5 bis8 , wobei an den einen Anschlusspunkten der Anschlusspunktepaare ein Stecker, insbesondere ein Stecker einer RJ-Steckverbindung leitend befestigbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012100578.8A DE102012100578B4 (de) | 2012-01-24 | 2012-01-24 | Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012100578.8A DE102012100578B4 (de) | 2012-01-24 | 2012-01-24 | Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012100578A1 DE102012100578A1 (de) | 2013-07-25 |
DE102012100578B4 true DE102012100578B4 (de) | 2018-06-21 |
Family
ID=48742307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012100578.8A Expired - Fee Related DE102012100578B4 (de) | 2012-01-24 | 2012-01-24 | Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102012100578B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020109223A1 (de) | 2018-11-26 | 2020-06-04 | Phoenix Contact Gmbh & Co. Kg | Steckverbinder |
DE102022127543A1 (de) | 2022-10-19 | 2024-04-25 | Weidmüller Interface GmbH & Co. KG | Steckanordnung und Ethernet-Datensteckverbinder |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0074687A2 (de) * | 1981-09-14 | 1983-03-23 | Philips Patentverwaltung GmbH | Mikrowellen-Oszillator in Gegentaktschaltung |
DE4231828C2 (de) | 1992-09-23 | 1996-05-30 | Rohde & Schwarz | Transistor-Leistungsverstärker-Anordnung |
-
2012
- 2012-01-24 DE DE102012100578.8A patent/DE102012100578B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0074687A2 (de) * | 1981-09-14 | 1983-03-23 | Philips Patentverwaltung GmbH | Mikrowellen-Oszillator in Gegentaktschaltung |
DE4231828C2 (de) | 1992-09-23 | 1996-05-30 | Rohde & Schwarz | Transistor-Leistungsverstärker-Anordnung |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020109223A1 (de) | 2018-11-26 | 2020-06-04 | Phoenix Contact Gmbh & Co. Kg | Steckverbinder |
BE1026802A1 (de) | 2018-11-26 | 2020-06-18 | Phoenix Contact Gmbh & Co | Steckverbinder |
DE102022127543A1 (de) | 2022-10-19 | 2024-04-25 | Weidmüller Interface GmbH & Co. KG | Steckanordnung und Ethernet-Datensteckverbinder |
Also Published As
Publication number | Publication date |
---|---|
DE102012100578A1 (de) | 2013-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008003689B4 (de) | Elektromagnetische Bandlückenstruktur und Leiterplatte | |
EP2728982A1 (de) | Leiterplattenbaugruppe für ein Steuergerät, Steuergerät für ein Kraftfahrzeug und Signalverarbeitungsanordnung | |
DE102006059137B3 (de) | Arrayantenne für Magnetresonanzanwendungen | |
WO2015139962A1 (de) | Membran und verfahren zu deren herstellung | |
DE112016000586B4 (de) | Schaltungsanordnung | |
DE102012100578B4 (de) | Verfahren zum Erstellen eines Layouts für eine Leiterplatte und entsprechende Leiterplatte | |
DE112017007145T5 (de) | Zwischenplattenverbindungsstruktur | |
DE10349302A1 (de) | Flachformfilter | |
DE3937183A1 (de) | Verfahren zu stoerstrahlungsdaempfung an leiterplatten | |
EP1075027A2 (de) | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips | |
AT520584B1 (de) | RJ-45 Stecker für Hochfrequenzanwendungen | |
DE69809796T2 (de) | Rf-dreiwegkombinierer/-verteiler | |
DE112018000569T5 (de) | Verbinder | |
DE102012007740A1 (de) | EMV-gerechtes elektrisches Gerät für ein elektrisches Netz, insbesondere für ein Hochspannungsnetz eines Elektrofahrzeugs | |
DE102010061855A1 (de) | Leiterplatte | |
DE2656489A1 (de) | Leiterplatte fuer eine hochfrequenz- schaltungsanordnung | |
DE112018008086T5 (de) | Kopplungsschleifenschaltung, störfilterschaltung und schaltungserzeugungsverfahren | |
DE102012022475A1 (de) | Videoendoskop und Verfahren zu seiner Herstellung | |
DE102020126881B3 (de) | Chipkartenkörper, Verfahren zum Bilden eines Chipkartenkörpers und Chipkarte | |
DE10330081A1 (de) | Abschlüsse für abgeschirmte Übertragungsleitungen, die auf einem Substrat hergestellt sind | |
DE102009049609A1 (de) | Streifenleiter-Balun | |
DE102017217797A1 (de) | Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte | |
DE102019132881B4 (de) | Ein selbstroutender Metall-Oxid-Metall-Kondensator hoher Dichte | |
DE102015005690A1 (de) | Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur | |
DE102005038526A1 (de) | Integriertes Schaltkreisbauelement und zugehöriges Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |