DE102012025771B3

DE102012025771B3 - Oszillatorschaltung und Verfahren zum Erzeugen eines Takt-Subsignals eines Oszillators

Info

Publication number: DE102012025771B3
Application number: DE102012025771.6A
Authority: DE
Inventors: Martin Feldtkeller
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2011-06-09
Filing date: 2012-06-08
Publication date: 2020-06-04
Anticipated expiration: 2032-06-09
Also published as: US20120313720A1; US9379691B2; DE102012209669A1; US20140312983A1; CN102820852A; US8786375B2; DE102012209669B4; CN102820852B

Abstract

Verfahren zum Erzeugen eines Takt-Subsignals eines Taktsignals, wobei das Verfahren aufweist:Vorladen eines kapazitiven Speicherelements (11, 11) bis ein Schwellendetektor (17, 17) detektiert, dass das kapazitive Speicherelement (11, 11) einen ersten Ladezustand erreicht hat;Fortführen des Ladens des kapazitiven Speicherelements (11, 11), wenn ein Zeitintervall zum Erzeugen einer Subperiode des Takt-Subsignals beginnt; undBeenden der Subperiode, wenn der Schwellendetektor (17, 17) detektiert, dass das kapazitive Speicherelement einen zweiten Ladezustand erreicht hat,wobei der erste Ladezustand abhängig von einem bei Detektion des zweiten Ladezustands auftretenden Laufzeitfehler ist, um diesen Laufzeitfehler zu kompensieren.

Description

Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Verfahren zum Erzeugen eines Takt-Subsignals eines Oszillators und eine Oszillatorschaltung.
Oszillatoren sind in elektronischen Schaltungen zum Erzeugen eines Taktsignals weit verbreitet. Solche Taktsignale werden beispielsweise in Schaltwandlern zum Definieren der Frequenz eines pulsweitenmodulierten (PWM) Signals, in digitalen Schaltungen zum Synchronisieren des Betriebs einzelner Bauelemente in den digitalen Schaltungen oder in Kommunikationsschaltungen zum Synchronisieren eines Transmitters und eines Empfängers, die jeweils an einen Übertragungskanal gekoppelt sind, verwendet.
Verschiedene Arten von Oszillatoren sind bekannt, wie beispielsweise Quarzoszillatoren, mikromechanische Oszillatoren oder Relaxationsoszillatoren. Relaxationsoszillatoren umfassen ein kapazitives Bauelement, das mit einem konstanten Strom periodisch geladen und entladen wird, um ein dreieckförmiges oszillierendes Signal zu erzeugen. Bei dieser Art von Oszillator wird eine Spannung über dem kapazitiven Bauelement mit wenigstens einer Referenzspannung verglichen, um Zeitpunkte zu definieren, zu denen der Oszillator zwischen einem Laden und Entladen (oder umgekehrt), des kapazitiven Bauelements umschaltet. Dies erfordert die Verwendung wenigstens eines Komparators. Komparatoren weisen jedoch eine Laufzeitverzögerung (propagation delay) auf, die abhängig ist von mehreren verschiedenen Faktoren und die die Frequenz des oszillierenden Signals beeinflusst. Die Laufzeitverzögerung eines Komparators kann abhängig sein von Variationen in dessen Herstellungsprozess, jedoch auch von externen Faktoren während des Betriebs, wie beispielsweise der Umgebungstemperatur. Die externen Faktoren, die über der Zeit variieren können, können zu einem oszillierenden Signal mit einer zeitlich variierenden Frequenz führen.
Die US 6 052 035 A beschreibt ein Verfahren zum Erzeugen eines Taktsignals. Bei diesem Verfahren werden zwei Kondensatoren abwechselnd jeweils ausgehend von einem vorgegebenen Anfangswert geladen und eine Spannung über jedem der beiden Kondensatoren wird mit einem Schwellenwert verglichen. Erreicht die Spannung über einem ersten der beiden Kondensatoren den Schwellenwert, wird ein erster Signalpegeldes Taktsignals erzeugt und erreicht die Spannung über einem zweiten der beidenKondensatoren den Schwellenwert, wird ein zweiter Signalpegel des Taktsignals erzeugt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Erzeugen eines oszillierenden Signals zur Verfügung zu stellen, bei dem Laufzeitverzögerungen keinen oder allenfalls einen geringen Einfluss haben, und eine entsprechende Oszillatorschaltung zur Verfügung zu stellen. Diese Aufgabe wird durch Verfahren gemäß Anspruch 1 und durch eine Oszillatorschaltung gemäß Anspruch 14 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
Ein Aspekt betrifft ein Verfahren zum Erzeugen einer Zeitdauer eines Takt-Subsignals (Subtaktsignals) eines Taktsignals. Das Verfahren umfasst das Vorladen eines kapazitiven Speicherelements bis ein Schwellenwertdetektor detektiert, dass eine Spannung an einem ersten Anschluss des kapazitiven Speicherelements einen ersten Schwellenwert überschritten hat, und das Beenden des Ladens des kapazitiven Speicherelements wenn der Schwellenwertdetektor detektiert, dass die Spannung an dem ersten Anschluss des kapazitiven Speicherelements einen ersten Schwellenwert überschritten hat. Das Verfahren umfasst außerdem das Weiterführen des Ladens des kapazitiven Speicherelements wenn ein Zeitintervall zum Erzeugen eines Subtakts beginnt, und das Beenden des Subtakts, wenn der Schwellenwertdetektor detektiert, dass die Spannung an dem ersten Anschluss des kapazitiven Speicherelements einen zweiten Schwellenwert überschritten hat, wobei der erste Ladezustand abhängig von einem bei Detektion des zweiten Ladezustands auftretenden Laufzeitfehler ist, um diesen Laufzeitfehler zu kompensieren.
Ein weiterer Aspekt betrifft eine Oszillatorschaltung, die wenigstens zwei Oszillatoreinheiten aufweist. Die wenigstens zwei Oszillatoreinheiten sind dazu ausgebildet, abwechselnd eine frequenzbestimmende Subperiode zu erzeugen, wobei das Erzeugen der Subperiode das Laden eines kapazitiven Speicherelement von einem ersten Ladezustand auf einen zweiten Ladezustand umfasst. Ein Laufzeitfehler bei Detektion des zweiten Ladezustands wird kompensiert durch Vorladen des kapazitiven Speicherelements während einer vorangehenden Subperiode auf den ersten Ladezustand, der abhängig von dem Laufzeitfehler ist.
Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. In den Zeichnungen bezeichnen, sofern nichts anderes angegeben ist, gleiche Bezugszeichen gleiche Merkmale mit gleicher Bedeutung.

1 veranschaulicht ein erstes Ausführungsbeispiel einer Oszillatorschaltung.
2 veranschaulicht ein Ausführungsbeispiel einer Ladeschaltung.
3 veranschaulicht ein erstes Ausführungsbeispiel einer Entladeschaltung.
4 veranschaulicht ein zweites Ausführungsbeispiel einer Entladeschaltung.
5 veranschaulicht ein zweites Ausführungsbeispiel einer Oszillatorschaltung, die eine Modifikation der Oszillatorschaltung gemäß 1 ist.
6 zeigt Zeitverläufe, die das Funktionsprinzip der Oszillatorschaltung gemäß 5 veranschaulicht.
7 zeigt Zeitverläufe, die das Funktionsprinzip einer Ausgangsschaltung gemäß einem ersten Ausführungsbeispiel veranschaulichen.
8 zeigt Zeitverläufe, die das Funktionsprinzip einer Ausgangsschaltung gemäß einem zweiten Ausführungsbeispiel veranschaulichen.
9 veranschaulicht ein Ausführungsbeispiel einer Ausgangsschaltung der Oszillatorschaltung gemäß 1 und 2.
10 veranschaulicht ein weiteres Ausführungsbeispiel einer Oszillatorschaltung.
11 zeigt Zeitverläufe, die das Funktionsprinzip der Oszillatorschaltung gemäß 10 veranschaulichen.

1 veranschaulicht ein erstes Ausführungsbeispiel einer Oszillatorschaltung. Die Oszillatorschaltung umfasst n, mit n≥2, kapazitive Speicherelemente 11₁ , 11_n , wie beispielsweise Kondensatoren. Die Oszillatorschaltung gemäß 1 umfasst n=2 kapazitive Speicherelemente. Dies ist jedoch lediglich ein Beispiel. Es ist auch möglich mehr als n=2 kapazitive Speicherelemente zu verwenden, was nachfolgend anhand von 10 noch im Detail erläutert ist. Die kapazitiven Speicherelemente sind insbesondere so ausgebildet, dass sie eine lineare Kapazität aufweisen, d.h. dass die Spannung über einem kapazitiven Speicherelement linear ansteigt, wenn die in dem kapazitiven Speicherelement gespeicherte Ladung linear zunimmt. Die kapazitiven Speicherelemente können als herkömmliche Kondensatoren ausgebildet sein, wie beispielsweise als Plattenkondensatoren, als Koppelkondensatoren zwischen Leitungen, oder als MOS-Kondensatoren.
Jedes der kapazitiven Speicherelemente 11₁ , 11_n ist in einer Oszillatoreinheit 10₁ , 10_n angeordnet. Die Oszillatoreinheiten 10₁ , 10_n erzeugen jeweils ein Takt-Subsignal CLK₁ , CLK_n , das einer Steuer- und Ausgangsschaltung 2 zugeführt ist. Die Steuer- und Ausgangsschaltung 2 erzeugt ein Taktsignal CLK an einem Ausgang und steuert den Betrieb der einzelnen Oszillatoreinheiten 10₁ , 10_n in einer Weise, die nachfolgend noch im Detail erläutert ist.
Jede der Oszillatoreinheiten 10₁ , 10_n umfasst eine Ladeschaltung 12₁ , 12_n , die an einen ersten Anschluss des zugehörigen kapazitiven Speicherelements 11₁ , 11_n angeschlossen ist. Die Ladeschaltungen 12₁ , 12_n sind steuerbare Ladeschaltungen, die durch Steuersignale S12₁ , S12_n , die durch die Steuer- und Ausgangsschaltung 20 erzeugt werden, gesteuert sind. Die Ladeschaltungen 12₁ , 12_n können durch ihre Steuersignale S12₁ , S12_n aktiviert und deaktiviert werden, wobei die Ladeschaltungen 12₁ , 12_n im aktivierten Zustand einen konstanten Ladestrom, der sich von Null unterscheidet, an die kapazitiven Speicherelemente 11₁ , 11_n liefert, während der Ladestrom im deaktivierten Zustand Null ist. Die Ladeschaltungen 12₁ , 12_n sind jeweils zwischen einen Anschluss für ein Versorgungspotential V+ und den ersten Anschluss des zugehörigen Ladungsspeicherelements 11₁ , 11_n geschaltet. Das Versorgungspotential V+ kann für jede der Ladeschaltungen 12₁ , 12_n dasselbe sein. Es ist jedoch auch möglich, verschiedene Versorgungspotentiale für die einzelnen Ladeschaltungen 12₁ , 12_n zu erzeugen.
Bezugnehmend auf 2 kann jede der Ladeschaltungen 12₁ , 12_n eine konstante Stromquelle 121 und einen Schalter 122, der in Reihe zu der Stromquelle 121 geschaltet ist, aufweisen, wobei der Schalter durch das zugehörige Steuersignal S12₁ , S12_n ein- und ausgeschaltet wird. In 2 repräsentiert die Ladeschaltung 12_i eine der Ladeschaltungen 12₁ , 12_n , die in 1 dargestellt sind, und das Steuersignal S12_i repräsentiert das zugehörige Steuersignal S12₁ , S12_n , das in 1 dargestellt ist.
Die Kapazitäten der einzelnen kapazitiven Speicherelemente 11₁ , 11_n können gleich oder können unterschiedlich sein. Außerdem können die durch die Ladeschaltungen 12₁ , 12_n erzeugten Ladeströme gleich oder unterschiedlich sein. Es sei allerdings erwähnt, dass exakt dieselben Kapazitäten und exakt dieselben Ladeströme schwierig zu realisieren sind, da es unvermeidliche Toleranzen im Herstellungsprozess der einzelnen kapazitiven Speicherelemente 11₁ , 11_n und Ladeschaltungen 12₁ , 12_n gibt. Daher bedeutet in diesem Zusammenhang „gleich“, dass Unterschiede der Kapazitäten und der Ladeströme von bis zu 2% oder von sogar bis zu 5% vorhanden sein können.
Jede der Oszillatoreinheiten 10₁ , 10_n umfasst außerdem eine steuerbare Entladeschaltung 13₁ , 13_n . Die Entladeschaltungen 13₁ , 13_n können durch Steuersignale S13₁ , S13_n , die durch die Steuer- und Ausgangsschaltung erzeugt werden, aktiviert und deaktiviert werden. Im deaktivierten Zustand entladen die Entladeschaltungen 13₁ , 13_n die zugehörigen kapazitiven Speicherelemente 11₁ , 11_n . Hierzu sind die Entladeschaltungen 13₁ , 13_n zwischen den ersten Anschluss des zugehörigen kapazitivem Speicherelements 11₁ , 11_n und einen Anschluss für ein gemeinsames Bezugspotential GND, wie beispielsweise Masse, geschaltet.
3 veranschaulicht ein erstes Ausführungsbeispiel der Entladeschaltungen 13₁ , 13_n . Die Entladeschaltung 13_i , die in 3 dargestellt ist, repräsentiert eine der Entladeschaltungen 13₁ , 13_n gemäß 1 und das Steuersignal S13_i in 3 repräsentiert eines der Steuersignale S13₁ , S13_n gemäß 1. Bezugnehmend auf 3 kann die Entladeschaltung 13_i mit einer Stromquelle 131 und einem in Reihe zu der Stromquelle 131 geschalteten Schalter 132 realisiert sein. Der Schalter 132 wird durch das Steuersignal S13_i gesteuert. Die Entladeschaltung 13 ist aktiviert, wenn das Steuersignal S13_i den Schalter 132 einschaltet und die Entladeschaltung 13_i ist deaktiviert, wenn das Steuersignal S13_i den Schalter 132 ausschaltet. Im aktivierten Zustand zieht die Entladeschaltung 13_i gemäß 3 einen Entladestrom aus dem zugehörigen kapazitiven Speicherelement 11₁ , 11_n , wobei der Entladestrom definiert ist durch den durch die Stromquelle 131 bereitgestellten Strom.
4 veranschaulicht ein weiteres Ausführungsbeispiel einer Entladeschaltung 13_i . Bei diesem Ausführungsbeispiel umfasst die Entladeschaltung 13_i nur den Schalter 132, der durch das Steuersignal S13_i gesteuert ist. Diese Art von Entladeschaltung wird aktiviert, wenn der Schalter 132 eingeschaltet ist (geschlossen ist) und ist deaktiviert, wenn der Schalter 132 ausgeschaltet ist (geöffnet ist). Bei der Entladeschaltung gemäß 4 ist der aus dem zugehörigen Speicherelement 11₁ , 11_n gezogene Entladestrom abhängig von einer Potentialdifferenz zwischen dem elektrischen Potential an dem ersten Anschluss des zugehörigen kapazitiven Speicherelements 11₁ , 11_n und dem Bezugspotential GND, während bei der Entladeschaltung gemäß 3 der Entladestrom durch die Stromquelle 131 definiert ist.
Es ist möglich, die Entladeschaltungen 13₁ , 13_n unterschiedlich zu realisieren. Gemäß einem Ausführungsbeispiel ist eine der Entladeschaltungen 13₁ , 13_n wie in 3 ausgebildet, während eine andere der Entladeschaltungen wie in 4 ausgebildet ist.
Bezugnehmend auf 1 umfasst jede Oszillatoreinheit einen Anschluss für ein erstes Referenzpotential REF1₁ , REF1_n und einen Anschluss für ein zweites Referenzpotential REF2₁ , REF2_n . Abhängig von Potentialsteuersignalen S14₁ , S14_n , die durch die Steuer- und Ausgangsschaltung 2 erzeugt werden, sind zweite Anschlüsse der kapazitiven Speicherelemente 11₁ , 11_n entweder an den entsprechenden Anschluss für das erste Potential REF1₁ , REF1_n oder an den entsprechenden Anschluss für das zweite Referenzpotential REF2₁ , REF2_n angeschlossen. Hierzu umfasst jede der Oszillatoreinheiten 10₁ , 10_n einen Schalter 14₁ , 14_n , der an den zweiten Anschluss des zugehörigen kapazitiven Speicherelements 11₁ , 11_n gekoppelt ist. Jeder dieser Schalter ist dazu ausgebildet, den zweiten Anschluss des zugehörigen kapazitiven Speicherelements 11₁ , 11_n zwischen den Anschluss für das erste Referenzpotential REF1₁ , REF1_n und den Anschluss für das zweite Referenzpotential REF2₁ , REF2_n , jeweils gesteuert durch das Steuersignal S14₁ , S14_n , umzuschalten.
Gemäß einem Ausführungsbeispiel ist das erste Referenzpotential REF1₁ , REF1_n , das an dem ersten Anschluss in jeder der Oszillatoreinheiten 10₁ , 10_n verfügbar ist, höher als das zweite Referenzpotential REF2₁ , REF2_n , das an dem zweiten Anschluss zur Verfügung steht. Die ersten Referenzpotentiale REF1₁ , REF1_n werden beispielsweise durch erste Spannungsquellen 15₁ , 15_n erzeugt, wobei jede dieser Spannungsquellen zwischen einen der Anschlüsse für das erste Referenzpotential REF1₁ , REF1_n und ein gemeinsames Bezugspotential geschaltet sind. Die zweiten Referenzpotentiale REF2₁ , REF2_n werden beispielsweise durch zweite Spannungsquellen 16₁ , 16_n erzeugt, die jeweils zwischen einen der Anschlüsse für das zweite Referenzpotential REF2₁ , REF2_n und das gemeinsame Bezugspotential GND geschaltet sind. Die zweiten Spannungsquellen 16₁ , 16_n sind optional. Wenn diese zweiten Referenzspannungsquellen 16₁ , 16_n weggelassen werden, entsprechen die zweiten Referenzpotentiale REF2₁ , REF2_n der einzelnen Oszillatoreinheiten dem gemeinsamen Bezugspotential GND.
Außerdem kann jede Oszillatoreinheit 10₁ , 10_n einen Schwellenwertdetektor 17₁ , 17_n aufweisen, der dazu ausgebildet ist, die elektrischen Potentiale V11₁ , V11_n an den ersten Anschlüssen der kapazitiven Speicherelemente 11₁ , 11_n oder die Spannungen V11₁ , V11_n zwischen den ersten Anschlüssen und dem gemeinsamen Bezugspotential mit Referenzspannungen V18₁ , V18_n zu vergleichen, die durch weitere Referenzspannungsquellen 18₁ , 18_n erzeugt werden. Jeder der Schwellendetektoren 17₁ , 17_n ist insbesondere dazu ausgebildet zu detektieren, wenn das elektrische Potential V11₁ , V11_n , das er überwacht, die zugehörige Referenzspannung V18₁ , V18_n erreicht und ein Ausgangssignal zu erzeugen, das anzeigt, wenn das überwachte elektrische Potential V11₁ , V11_n die zugehörige Referenzspannung V18₁ , V18_n erreicht. Die Takt-Subsignale CLK₁ , CLK_n , die durch die einzelnen Oszillatoreinheiten 10₁ , 10_n erzeugt werden, sind an den Ausgängen dieser Schwellendetektoren 17₁ , 17_n verfügbar.
Die Schwellendetektoren 17₁ , 17_n können als Komparatoren ausgebildet sein, wie dies in 1 dargestellt ist. Dies ist jedoch lediglich ein Beispiel. Jeder dieser Schwellendetektoren 17₁ , 17_n könnte auch als Schmitt-Trigger, als Inverter oder als Inverterkette mit wenigstens zwei in Reihe geschalteten Invertern ausgebildet sein. In einem Schmitt-Trigger oder einem Inverter wird die Referenzspannung intern erzeugt, wobei das Ausgangssignal eines Schmitt-Triggers oder Inverters jedes Mal dann wechselt, wenn ein Eingangssignal den intern erzeugten Schwellenwert erreicht.
Die ersten Referenzpotentiale REF1₁ , REF1_n der einzelnen Oszillatoreinheiten 10₁ , 10_n können sich voneinander unterscheiden, die zweiten Referenzpotentiale REF2₁ , REF2_n der einzelnen Oszillatoreinheiten 10₁ , 10_n können sich voneinander unterscheiden und die Referenzspannungen V18₁ , V18_n können sich voneinander unterscheiden. Dies ist jedoch lediglich ein Beispiel. Gemäß einem in 5 dargestellten weiteren Ausführungsbeispiel weisen die einzelnen Oszillatoreinheiten 10₁ , 10_n ein gemeinsames Referenzpotential REF1, das durch eine erste Referenzpotentialquelle 15 erzeugt wird, weisen ein gemeinsames zweites Referenzpotential REF2 auf, das durch eine zweite Referenzpotentialquelle 16 erzeugt wird, und weisen ein gemeinsames Referenzpotential V18 auf, das durch eine gemeinsame Referenzpotentialquelle 18 erzeugt wird.
Das Funktionsprinzip der Oszillatorschaltungen gemäß der 1 und 5 ist nachfolgend anhand von 6 erläutert. 6 veranschaulicht Zeitverläufe der Spannung V11₁ an dem ersten Anschluss des ersten kapazitiven Speicherelements 11₁ , der Spannung V11_n an dem ersten Anschluss des zweiten kapazitiven Speicherelements 11_n , der Spannung VR₁ an dem zweiten Anschluss des ersten kapazitiven Speicherelements 11₁ und der Spannung VR_n an dem zweiten Anschluss des zweiten kapazitiven Speicherelements 11_n . Diese Spannungen sind Spannungen, die auf das gemeinsame Bezugspotential GND bezogen sind. Außerdem veranschaulicht 6 Zeitverläufe von Ladeströmen I12₁ , I12_n und von Entladeströmen I13₁ , I13_n der ersten und zweiten Oszillatoreinheiten 10₁ bzw. 10_n . Außerdem veranschaulicht 6 Zeitverläufe der ersten und zweiten Takt-Subsignale CLK₁ , CLK_n .
Zu Zwecken der Erläuterung sei angenommen, dass, wie in 5 dargestellt ist, die ersten Referenzpotentiale REF1₁ , REF1_n , gleich sind, so dass REF1₁=REF1_n=REF1, dass die zweiten Referenzpotentiale REF2₁ , REF2_n gleich sind, so dass REF2₁=REF2_n=REF2, und dass die Referenzspannungen V18₁ , V18_n gleich sind, so dass V18₁=V18_n=V18. Allerdings sind die Zeitverläufe gemäß 6 auch repräsentativ für das Funktionsprinzip der Oszillatorschaltung gemäß 1, wenn jeweils unterschiedliche erste Referenzpotentiale REF1₁ , REF1_n , jeweils unterschiedliche zweite Referenzpotentiale REF2₁ , REF2_n und jeweils unterschiedliche Referenzspannungen V18₁ , V18_n verwendet werden.
Bei dem durch die Oszillatorschaltungen gemäß der 1 und 5 durchgeführten Verfahren wird das Taktsignal CLK so erzeugt, dass es aufeinanderfolgende Oszillationsperioden aufweist, wobei jede Oszillationsperiode wenigstens n aufeinanderfolgende Subperioden aufweist. Jede dieser Subperioden wird unter Verwendung eines der kapazitiven Speicherelemente 11₁ , 11_n erzeugt. In 6 bezeichnet T die Zeitdauer einer Periode des Oszillatorsignals CLK, T₁ bezeichnet die Zeitdauer der Subperiode, die unter Verwendung des ersten kapazitiven Speicherelements 11₁ erzeugt wird, und T_n bezeichnet die Dauer der Subperiode, die unter Verwendung des zweiten kapazitiven Speicherelements 11_n erzeugt wird. Jedes der ersten und zweiten kapazitiven Speicherelemente 11₁ , 11_n kann einen ersten Ladezustand und einen zweiten Ladezustand annehmen. Die Dauern T₁ , T_n der ersten und zweiten Subperioden sind solche Zeitdauern, die benötigt werden, den Ladezustand der korrespondierenden kapazitiven Speicherelemente 11₁ , 11_n vom durch den zugehörigen Schwellendetektor 17₁ , 17_n detektierten ersten Ladezustand zu dem durch den zugehörigen Schwellenwertdetektor 17₁ , 17_n detektierten zweiten Ladezustand zu ändern, wobei das Ändern des Ladezustands das Bereitstellen eines konstanten Stroms aus der korrespondieren Ladeschaltung 12₁ , 12_n an das korrespondierende kapazitive Speicherelement 11₁ , 11_n umfasst.
Das Funktionsprinzip des Änderns des Ladezustands des kapazitiven Speicherelements 11₁ , 11_n vom ersten Ladezustand zu dem zweiten Ladezustand und das Zurücksetzen des Ladezustands vom zweiten Ladezustand auf den ersten Ladezustand ist für beide kapazitiven Speicherelemente 11₁ , 11_n , gleich. Nachfolgend bezeichnet 11_i eines der n kapazitiven Speicherelemente 11₁ , 11_n . REF1_i bezeichnet das korrespondierende erste Referenzpotential, REF2_i bezeichnet das korrespondierende zweite Referenzpotential, VR_i bezeichnet die Spannung an dem zweiten Anschluss des kapazitiven Speicherelements 11₁ und V18_i bezeichnet die korrespondierende Schwellenspannung, die nachfolgend auch als Schwellendetektorreferenzpotential bezeichnet wird. Zu Zwecken der Erläuterung sei angenommen, dass REF1_i=REF1, REF2_i=REF2 und V18_i=V18. Nachfolgend bezeichnet T_i die Dauer der Subperiode, die unter Verwendung des kapazitiven Speicherelements 11_i erzeugt wird.
Das kapazitive Speicherelement 11_i ist im ersten Ladezustand, wenn das elektrische Potential VR_i an dem zweiten Anschluss dem ersten Referenzpotential REF1_i entspricht und wenn das elektrische Potential V11_i am ersten Anschluss dem Schwellenwertdetektorreferenzpotential V18_i entspricht, was durch den entsprechenden Schwellendetektor 17_i detektiert wird.
Bezugnehmend auf 6 wird zu Beginn jeder Subperiode T_i das elektrische Potential VR_i an dem zweiten Anschluss des kapazitiven Speicherelements 11_i von dem ersten Referenzpotential REF1_i auf das niedrigere zweite Referenzpotential REF2_i umgeschaltet, so dass das Potential V11_i an dem ersten Anschluss zu Beginn jeder Subperiode rasch absinkt. Während der Subperiode steigt das elektrische Potential V11_i an dem ersten Anschluss dann aufgrund des Ladestroms I12_i , der dem kapazitiven Speicherelement 11_i zugeführt ist, an. Bei dem in 6 dargestellten Ausführungsbeispiel werden die kapazitiven Speicherelemente 11₁ , 11_n so angesteuert, dass sie abwechselnd ihre Ladezustände vom ersten Ladezustand zum zweiten Ladezustand ändern, so dass, sobald eines der kapazitiven Speicherelemente den zweiten Ladezustand erreicht hat, der Ladeprozess des anderen der kapazitiven Speicherelemente beginnt. Entsprechend umfasst eine Periode T oder ein Taktzyklus des Taktsignals CLK zwei aufeinanderfolgende Subperioden T₁ , T₂, wobei jede dieser Subperioden durch den Ladeprozess eines der kapazitiven Speicherelemente 11₁ , 11₂ definiert ist.
Nachdem eines der kapazitiven Speicherelemente 11₁ , 11_n den zweiten Ladezustand erreicht hat, muss der Ladezustand auf den ersten Ladezustand zurückgesetzt werden, bevor eine neue Subperiode, die durch dieses kapazitive Speicherelement definiert ist, beginnt. Bei dem in 6 dargestellten Ausführungsbeispiel wird der Ladezustand jedes kapazitiven Speicherelements 11₁ , 11_n während derjenigen Subperiode zurückgesetzt, in der das andere der kapazitiven Speicherelemente „aktiv“ ist. Ein kapazitives Speicherelement ist aktiv, wenn es seinen Ladezustand von dem ersten Ladezustand zu dem zweiten Ladezustand ändert. Bei dem in 6 dargestellten Ausführungsbeispiel wird das erste kapazitive Speicherelement 11₁ während der Subperiode T_n zurückgesetzt, während der das zweite kapazitive Speicherelement 11_n aktiv ist, und das zweite kapazitive Speicherelement 11_n wird während der Subperiode T₁ zurückgesetzt, während der das erste kapazitive Speicherelement 11₁ aktiv ist. Das Zurücksetzen des kapazitiven Speicherelements 11_i von dem zweiten Ladezustand auf den ersten Ladezustand umfasst: Umschalten des Referenzpotentials VR_i an dem zweiten Anschluss von dem niedrigeren zweiten Referenzpotential REF2_i auf das höhere erste Referenzpotential REF1_i ; Entladen des kapazitiven Speicherelements 11_i bis das elektrische Potential V11_i das Schwellendetektorreferenzpotential V18_i erreicht oder unter dieses Schwellendetektorreferenzpotential V18i absinkt; und erneutes Laden des kapazitiven Speicherelements 11_i unter Verwendung des Ladestroms I12_i bis das elektrische Potential V11_i an dem ersten Anschluss detektiert durch den zugehörigen Schwellendetektor 17_i das Schwellendetektorreferenzpotential V18_i erreicht. Dies wird nachfolgend anhand des ersten kapazitiven Speicherelements 11₁ erläutert, das seinen Ladezustand während der Subperiode T_n vom zweiten Ladezustand zurück zum ersten Ladezustand ändert.
Bezugnehmend auf 6 ändert sich das Potential VR₁ an dem zweiten Anschluss des kapazitiven Speicherelements 11₁ von dem unteren zweiten Referenzpotential REF2₁=REF2 auf das höhere erste Referenzpotential REF1₁=REF1 zu Beginn der Subperiode T_n , so dass das Potential V11₁ an dem ersten Anschluss rasch ansteigt. Durch den Entladestrom I13₁ nimmt dann das Potential V11₁ an dem ersten Anschluss ab, bis dieses Potential des Schwellendetektorreferenzpotentials V18₁=V18 erreicht, oder unter dieses Schwellendetektorreferenzpotential absinkt. Nachdem das Potential V11₁ an dem ersten Anschluss das Schwellendetektorreferenzpotential V18₁ erreicht, oder unter dieses abgesunken ist, wird das erste kapazitive Speicherelement 11₁ erneut und unter Verwendung des Ladestroms I12₁ geladen, bis die Spannung V11₁ an dem ersten Anschluss detektiert durch den Schwellendetektor 17₁ das Schwellendetektorreferenzpotential V18₁ erreicht. Wenn das Potential V11₁ an dem ersten Anschluss das Schwellendetektorreferenzpotential V18₁ erreicht, endet der Ladestrom I12₁ . Dieser Ladestrom I12₁ beginnt T₁ erneut zu fließen zu Beginn der nächsten Subperiode, in der das erste kapazitive Speicherelement 11₁ seinen Ladezustand von dem ersten Ladezustand zu dem zweiten Ladezustand ändert, um die Subperiode T₁ zu definieren, oder, genauer, um die Dauer T₁ der Subperiode zu definieren.
Bezugnehmend auf 6 sind Verzögerungszeiten zwischen solchen Zeitpunkten, zu denen das Potential V11_i an dem ersten Anschluss eines kapazitiven Speicherelements 11_i das Schwellendetektorreferenzpotential V18i erreicht, und solchen Zeitpunkten, zu denen ein korrespondierendes Takt-Subsignal CLK_i seinen Signalpegel ändert, vorhanden. Solche Verzögerungszeiten treten auf, wenn das kapazitive Speicherelement 11₁ seinen Ladezustand von dem ersten Ladezustand zu dem zweiten Ladezustand ändert und wenn das kapazitive Speicherelement 11₁ wieder auf den ersten Ladezustand zurückgesetzt wird. Diese Verzögerungszeiten werden unter Bezugnahme auf solche Verzögerungszeiten erläutert, die während Lade- und Entladeprozessen des ersten kapazitiven Speicherelements 11₁ auftreten. In der Subperiode T₁ , die durch das erste kapazitive Speicherelement definiert ist, erreicht das Potential V11₁ das Schwellendetektorreferenzpotential V18₁ zu einem ersten Zeitpunkt t1, während das erste Takt-Subsignal CLK₁ am Ausgang des ersten Schwellendetektors 17₁ seinen Signalpegel zu einem späteren Zeitpunkt t2 ändert, um anzuzeigen, dass das Potential V11₁ das Schwellendetektorreferenzpotential erreicht hat. Eine Zeitdifferenz Td₁ zwischen den ersten und zweiten Zeitpunkten t1, t2 ist aufgrund von Laufzeitverzögerungen (propagation delays) oder Laufzeiten (runtimes) in dem ersten Schwellendetektor 17₁ vorhanden. Diese Laufzeitverzögerung kann von verschiedenen Faktoren abhängig sein, wie beispielsweise von Variationen im Herstellungsprozess des Schwellendetektors, oder von externen Faktoren, wie beispielsweise der Umgebungstemperatur. Während diese Laufzeitverzögerung während der Lebensdauer des Schwellendetektors variieren kann, kann angenommen werden, dass die Laufzeitverzögerung innerhalb eines Taktzyklus des Taktsignals CLK konstant ist.
Die Laufzeitverzögerung Td₁ , die in der ersten Subperiode T₁ auftritt, hat den Effekt, dass das Potential V11₁ an dem ersten Anschluss des ersten kapazitiven Speicherelements 11₁ am Ende der ersten Subperiode T₁ oberhalb des Schwellendetektorreferenzpotentials V18₁ liegt. In der zweiten Subperiode T_n , wenn der Ladezustand des ersten kapazitiven Speicherelements 11₁ von dem zweiten Ladezustand auf den ersten Ladezustand zurückgesetzt wird, tritt die Laufzeitverzögerung des Schwellendetektors 17₁ zweimal auf, zum ersten Mal, wenn das kapazitive Speicherelement 11₁ entladen wird, und zum zweiten Mal, wenn dieses erste kapazitive Speicherelement 11₁ erneut geladen wird. Zu einem dritten Zeitpunkt t3 erreicht das absinkende Potential V11₁ das Schwellendetektorreferenzpotential V18₁ , während aufgrund einer Laufzeitverzögerung des Schwellendetektors 17₁ das Ausgangssignal CLK₁ des ersten Schwellendetektors 17₁ seinen Signalpegel zu einem vierten Zeitpunkt t4 ändert. Eine Zeitdifferenz zwischen den dritten und vierten Zeitpunkten t3, t4 entspricht der Laufzeitverzögerung Td₁ des Schwellendetektors 17₁ . Abhängig von der Art des Schwellendetektors der verwendet wird, kann die Laufzeitverzögerung Td₁ (zwischen t1 und t2), die auftritt, wenn das Potential V11₁ über den Schwellenwert V18₁ ansteigt, verschieden sein von der Laufzeitverzögerung, die auftritt, wenn das Potential V11₁ unter den Schwellenwert V18₁ absinkt. Die Laufzeitverzögerung Td₁ , die bei einer steigenden Flanke des Signalverlaufs des Potentials V11₁ auftritt, wird daher nachfolgend als erste Laufzeitverzögerung bezeichnet, während die Laufzeitverzögerung, die bei einer fallenden Flanke des Signalverlaufs des Potentials V11₁ auftritt, nachfolgend als zweite Laufzeitverzögerung Td₂ bezeichnet wird.
Später, in der zweiten Subperiode T_n , wenn das erste kapazitive Speicherelement 11₁ geladen wird, erreicht das Potential V11₁ das Schwellendetektorreferenzpotential V18₁ zu einem fünften Zeitpunkt t5, während das Ausgangssignal CLK₁ des ersten Schwellendetektors 17₁ seinen Signalpegel zu einem sechsten Zeitpunkt t6 ändert. Eine Verzögerungszeit zwischen den fünften und sechsten Zeitpunkten t5, t6 entspricht der ersten Laufzeitverzögerung Td₁ des ersten Schwellendetektors 17₁ . Eine Steigung der steigenden Flanke des Signalverlaufs des Potentials V11₁ ist zu den Zeitpunkten t1 und t5 gleich.
Obwohl Laufzeitverzögerungen in den Schwellendetektoren 17₁ , 17_n vorhanden sind, beeinflussen diese Laufzeitverzögerungen nicht die Dauern der Subperioden T₁ , T_n und beeinflussen somit nicht die Frequenz f des Taktsignals CLK, wobei f=1/T=1/(T₁+T_n). Nachfolgend wird die Dauer T₁ der ersten Subperiode hergeleitet. Hieraus wird ersichtlich, dass die Dauer T₁ der ersten Subperiode unabhängig ist von der Laufzeitverzögerung des ersten Schwellendetektors 17₁ . Es sei erwähnt, dass alles, was nachfolgend unter Bezugnahme auf die erste Subperiode T₁ erläutert wird, für die zweite Subperiode T_n entsprechend gilt.
Bezugnehmend auf 6 zeigt das erste Takt-Subsignal CLK₁ zum Zeitpunkt t2 an, dass das erste kapazitive Speicherelement 11₁ den zweiten Ladezustand erreicht hat. Zu diesem Zeitpunkt wurde eine Ladung Q2 in dem ersten kapazitiven Speicherelement 11₁ gespeichert, wobei: $Q 2 = C 11_{1} \cdot (V 18_{1} - R E F 2_{1}) + T d_{1} \cdot I 12_{1}$
wobei C11₁ die Kapazität des ersten kapazitiven Speicherelements, V18₁ das Schwellendetektorreferenzpotential, REF2, das zweite Referenzpotential, Td₁ die Laufzeitverzögerung des ersten Schwellendetektors und I12₁ der erste Ladestrom ist. In Gleichung (1) bezeichnet C11₁ ·(V18₁-REF2₁) die in dem ersten kapazitiven Speicherelement 11₁ gespeicherte Ladung, wenn die Spannung über dem kapazitiven Speicherelement 11₁ gleich V18₁-REF2₁ ist, und Td₁ ·I12₁ bezeichnet die Ladung, die zusätzlich in das kapazitive Speicherelement während der Laufzeitverzögerung Td₁ des ersten Schwellendetektors 17₁ fließt. Wenn das erste kapazitive Speicherelement 11₁ im ersten Ladezustand ist, wurde eine Ladung Q1 in dem ersten kapazitiven Speicherelement 11₁ gespeichert, wobei: $Q 1 = C 11_{1} \cdot (V 18_{1} - R E F 1_{1}) + T d_{1} \cdot I 12_{1}$
wobei REF1₁ das erste Referenzpotential ist. In Gleichung (2) ist C11₁·(V18₁-REF1₁) die in dem ersten kapazitiven Speicherelement 11₁ gespeicherte Ladung, wenn die Spannung über dem kapazitiven Speicherelement 11₁ gleich V18₁-REF1₁ ist, und Td₁·I12₁ ist die elektrische Ladung, die zusätzlich in das erste kapazitive Speicherelement 11₁ während der Laufzeitverzögerung des Schwellendetektors 17₁ fließt, nachdem das Potential V11₁ an dem ersten Anschluss des kapazitiven Speicherelements 11₁ ein Schwellendetektorreferenzpotential V18₁ erreicht hat. In dem Zeitdiagramm gemäß 6 ist die Zeitdauer, in der die zusätzliche Ladung in dem ersten kapazitiven Speicherelement 11₁ gespeichert wird, die Zeitdauer zwischen t5 und t6.
Um den Ladezustand des ersten kapazitiven Speicherelements 11₁ von dem durch den ersten Schwellendetektor 17₁ detektierten ersten Ladezustand in den von dem ersten Schwellendetektor 17₁ detektierten zweiten Ladezustand zu ändern, muss eine Ladungsdifferenz ΔQ in dem ersten kapazitiven Speicherelement 11₁ gespeichert werden. Diese Ladungsdifferenz wird durch Laden des ersten kapazitiven Speicherelements 11₁ und den konstanten Ladestrom I12₁ während der Zeitdauer T1 bereitgestellt, so dass $Δ Q = Q 2 - Q 1 = T_{1} \cdot I 12_{1}$
Unter Verwendung der Gleichungen (1)-(3) kann die Dauer T₁ der ersten Subperiode wie folgt ausgedrückt werden: $\begin{array}{l} T_{1} = \frac{[C 11_{1} \cdot (V 18_{1} - R E F 2_{1}) + T d_{1} \cdot I 12_{1}] - [C 11_{1} \cdot (V 18_{1} - R E F 1_{1}) + T d_{1} \cdot I 12_{1}]}{I 12_{1}} = \\ \frac{C 11_{i} \cdot (R E F 1_{1} - R E F 2_{1})}{I 12_{1}} \end{array}$
Aus Gleichung (4) ist ersichtlich, dass die Dauer T₁ der ersten Subperiode nur abhängig ist von der Kapazität C11₁ des ersten kapazitiven Speicherelements 11₁ , von den ersten und zweiten Referenzpotentialen REF1₁ , REF2₁ und von dem Ladestrom I12₁ .
Entsprechend kann die Dauer T_n der zweiten Subperiode wie folgt ausgedrückt werden: $T_{n} = \frac{C 11_{n} \cdot (R E F 2_{n} - R E F 1_{n})}{I 12_{n}}$
Die Dauer T_n der zweiten Subperiode ist also nur abhängig von der Kapazität C11_n des zweiten kapazitiven Speicherelements 11_n , den ersten und zweiten Referenzpotentialen REF1_n , REF2_n der zweiten Oszillatorschaltung und von dem zweiten Ladestrom I12_n . Die Dauer T eines Taktzyklus des Taktsignals CLK entspricht der Summe der zwei Subperioden, d.h.: T=T₁+T_n.
Bezugnehmend auf die Gleichungen (4) und (5) sind die einzelnen Subperioden unabhängig von den Schwellendetektorreferenzpotentialen und sind auch unabhängig von den Entladeströmen I13₁ , I13_n .
Das Taktsignal CLK kann aus den ersten und zweiten Takt-Subsignalen auf viele verschiedene Weisen erzeugt werden. Gemäß einem Ausführungsbeispiel wird das Taktsignal CLK von nur einem der Takt-Subsignale abgeleitet und weist eine steigende Flanke jedes Mal dann auf, wenn die steigende Flanke des zugehörigen Subsignals am Ende der Subperiode auftritt. 7 veranschaulicht ein Zeitdiagramm eines Taktsignals CLK, das von dem ersten Subsignal CLK₁ abgeleitet ist. Bezugnehmend auf 6 weist das Taktsignal CLK eine steigende Flanke oder einen Taktimpuls am Ende jeder ersten Subperiode T₁ auf. Die Dauer des Taktimpulses ist beliebig. In dem Ausführungsbeispiel gemäß 7 entspricht das Taktsignal CLK dem Impuls des ersten Subsignals CLK₁ , der nach dem Ende jeder ersten Subperiode T₁ auftritt.
Gemäß einem weiteren Ausführungsbeispiel, das in 8 dargestellt ist, weist das Taktsignal CLK einen Taktimpuls während jeder der Subperioden auf. In diesem Fall sind, wenn die ersten und zweiten Subperioden T₁ , T_n nicht gleich sind, die Zeitdauern zwischen zwei aufeinanderfolgenden Taktimpulsen unterschiedlich. Allerdings ist die mittlere Frequenz, die gegeben ist durch 2/(T₁+T_n) und die unter Verwendung der Gleichungen (4) und (5) berechnet werden kann, konstant. Bei vielen Anwendungen kann eine variierende zeitliche Differenz zwischen aufeinanderfolgenden Taktimpulsen toleriert werden, solange die mittlere Frequenz konstant ist.
9 veranschaulicht ein Ausführungsbeispiel einer Steuer- und Ausgangsschaltung 2, der die Takt-Subsignale CLK₁ , CLK_n zugeführt sind und die das Taktsignal CLK, die Steuersignale S12₁ , S12_n der Ladeschaltungen 12₁ , 12_n , Steuersignale S13₁ , S13_n für die Entladeschaltungen 13₁ , 13_n , und die Steuersignale S14₁ , S14_n zum Setzen der Referenzpotentiale an den zweiten Anschlüssen der kapazitiven Speicherelemente erzeugt. Die Steuerschaltung 2 gemäß 9 erzeugt das Taktsignal CLK entsprechend dem in 8 dargestellten Zeitverlauf.
Die Steuerschaltung 2 umfasst ein Ausgangs-Flip-Flop 21 mit einem ersten Ausgangsanschluss QN und einem zweiten Ausgangsanschluss Q, wobei bei dem vorliegenden Beispiel der erste Ausgangsanschluss QN ein invertierender Ausgangsanschluss und der zweite Ausgangsanschluss Q ein nicht-invertierender Ausgangsanschluss ist. Das Potentialsteuersignal S14₁ der ersten Oszillatoreinheit ist an dem ersten Ausgang QN und das Potentialsteuersignal S14_n der zweiten Oszillatoreinheit ist an dem zweiten Ausgang Q des Flip-Flops 21 verfügbar. Dadurch weisen diese zwei Potentialsteuersignale S14₁ , S14_n komplementäre Signalpegel auf, so dass, wenn das elektrische Potential an dem zweiten Anschluss eines kapazitiven Speicherelements 11₁ , 11_n erste Referenzpotential ist, elektrische Potentiale am zweiten Anschluss des anderen kapazitiven Speicherelements das zweite Referenzpotential ist. Die Steuersignale S12₁ , S12_n für die Ladeschaltungen und das Steuersignal S13₁ , S13_n der Entladeschaltungen werden abhängig von den Takt-Subsignalen CLK₁ , CLK_n und den Potentialsteuersignalen S14₁ , S14_n erzeugt. Die Steuerschaltung 2 umfasst erste und zweite Logikeinheiten 20₁ , 20_n , die diese Steuersignale S12₁ , S12_n , S13₁ , S13_n erzeugen. Jede dieser Logikeinheiten 20₁ , 20_n umfasst ein NOR-Gatter 22₁ , 22_n an seinem Eingang. Dem NOR-Gatter 22₁ der ersten Einheit 20₁ ist ein erstes Takt-Subsignal CLK₁ und ein erstes Potentialsteuersignal S14₁ zugeführt und dem NOR-Gatter 22_n der zweiten Einheit 20_n ist das zweite Takt-Subsignal CLK_n und das zweite Potentialsteuersignal S14_n zugeführt. Das Ausgangssignal jedes dieser NOR-Gatter 22₁ , 22_n ist dem Setz-Eingang eines Flip-Flops 24₁ , 24_n zugeführt, wobei ein Ausgangssignal jedes Flip-Flops 24₁ , 24_n zusammen mit einem Potentialsteuersignal S14₁ , S14_n ein Steuersignal S13₁ , S13_n einer Entladeschaltung definiert. Das Steuersignal S13₁ der ersten Entladeschaltung 13₁ ist am Ausgang eines weiteren NOR-Gatters 25₁ verfügbar, dem das Ausgangssignals 24₁ an einem ersten Eingang und das erste Potentialsteuersignal S14₁ an einem zweiten Eingang zugeführt ist. Das Steuersignal S13_n der zweiten Entladeschaltung 13_n ist an einem Ausgang eines NOR-Gatters 25_n verfügbar, dem das Ausgangssignal des Flip-Flops 24_n an einem ersten Eingang und das zweite Potentialsteuersignal S14_n an einem zweiten Eingang zugeführt ist.
Die Flip-Flops 24₁ , 24_n werden durch die zugehörigen Potentialsteuersignale S14₁ , S14_n zurückgesetzt.
Die Steuersignale S12₁ , S12_n der Ladeschaltungen 12₁ , 12_n sind an Ausgängen von OR-Gattern 23₁ , 23_n verfügbar. Jedem dieser OR-Gatter 23₁ , 23_n ist das Ausgangssignal des Eingangs-NOR-Gatters 22₁ , 22_n an einem ersten Eingang und das Potentialsteuersignal S14₁ , S14_n an einem zweiten Eingang zugeführt.
Das Taktsignal CLK ist am Ausgang eines weiteren NOR-Gatters 27 verfügbar, dem das Ausgangssignal des Flip-Flops 24₁ der ersten Einheit 20₁ an einem ersten Eingang und das Ausgangssignal des Flip-Flops 24_n der zweiten Einheit 20_n an einem zweiten Eingang zugeführt ist.
Das Ausgangs-Flip-Flop 21 wird abhängig von dem ersten Takt-Subsignal CLK₁ und dem Ausgangssignal des Flip-Flops 24_n der zweiten Einheit 20_n gesetzt. Diese Signale werden durch ein erstes AND-Gatter 26₁ AND-verknüpft (=UND-verknüpft). Das Ausgangs-Flip-Flop 21 wird abhängig von dem zweiten Takt-Subsignal CLK_n und dem Ausgangssignal des Flip-Flops 24₁ der zweiten Einheit 20₁ zurückgesetzt. Diese Signale werden durch ein zweitens AND-Gatter 26_n AND-verknüpft.
Es sei erwähnt, dass das Realisieren der Steuerschaltung 2 entsprechend der Darstellung in 9 lediglich ein Beispiel ist. Selbstverständlich kann dieselbe Funktionalität, die durch die Steuerschaltung 2 gemäß 9 bereitgestellt wird, auch durch andere Logikschaltungen realisiert werden.
Bezugnehmend auf die voranstehenden Erläuterungen kann die Steuer- und Ausgangsschaltung 2 so ausgebildet sein, den Ladezustand der kapazitiven Speicherelemente 11₁ , 11_n abwechselnd von dem ersten Ladezustand zu dem zweiten Ladezustand zu ändern, nämlich durch Bereitstellen eines konstanten Ladestroms I12₁ , I12_n , wobei die zum Ändern des Ladezustands eines kapazitiven Speicherelements benötigte Zeitdauer eine der Subperioden T₁ , T_n definiert. In der Subperiode, in der ein kapazitives Speicherelement aktiv ist, wird der Ladezustand des anderen kapazitiven Speicherelements von dem zweiten Ladezustand auf den ersten Ladezustand zurückgesetzt, indem das kapazitive Speicherelement bis unter den ersten Ladezustand entladen wird und dann unter Verwendung des konstanten Ladestroms wieder geladen wird.
Die zuvor erläuterten Oszillatorschaltungen umfassen jeweils zwei Oszillatoreinheiten 10₁ , 10_n , die jeweils ein kapazitives Speicherelement 11₁ , 11_n aufweisen, wobei diese kapazitiven Speicherelemente abwechselnd aktiviert werden, um Takt-Subsignale CLK₁ , CLK_n zu erzeugen, aus denen das Taktsignal CLK erzeugt wird. Entsprechend umfasst das zuvor erläuterte Verfahren das Erzeugen jeder Periode oder jedes Taktzyklus des Taktsignals CLK derart, dass jede Periode zwei Subperioden T₁ , T_n oder nur eine Subperiode aufweist, wobei jede dieser Subperioden unter Verwendung eines kapazitiven Speicherelements 11₁ , 11_n erzeugt wird. Es sei allerdings erwähnt, dass eine Oszillatorschaltung mit n=2 Oszillatoreinheiten lediglich ein Beispiel ist. Eine beliebige Anzahl n>2 von Oszillatoreinheiten kann ebenfalls verwendet werden.
10 veranschaulicht exemplarisch ein Ausführungsbeispiel einer Oszillatorschaltung, die n=3 Oszillatoreinheiten 10₁ , 10₂ , 10_n aufweist. Jede dieser Oszillatoreinheiten ist wie eine der Oszillatoreinheiten, die in 5 dargestellt sind, ausgebildet und umfasst ein kapazitives Speicherelement 11_i , eine Ladeschaltung 12_i , eine Entladeschaltung 13_i und eine Schaltung 14_i zum Variieren des Referenzpotentials V_i an dem zweiten Anschluss des kapazitiven Speicherelements 11_i . Jeder dieser Oszillatoreinheiten 10₁ , 10₂ , 10_n erzeugt ein Takt-Subsignal CLK₁ , CLK₂ , CLK_n , das der Steuer- und Ausgangsschaltung 2 zugeführt ist. Die Steuer- und Ausgangsschaltung 2 erzeugt die Steuersignale S12_i für die Ladeschaltungen 12_i , die Steuersignale S13_i für die Entladeschaltungen 13_i und die Steuersignale S14i zum Ändern der Referenzpotentiale an den zweiten Anschlüssen der kapazitiven Speicherelemente 11_i .
Das Funktionsprinzip der Oszillatorschaltung gemäß 10 wird nachfolgend anhand von 11 erläutert, in der Zeitverläufe der elektrischen Potentiale V11_i an den ersten Anschlüssen der kapazitiven Speicherelemente 11_i , der Referenzpotentiale VR_i an den zweiten Anschlüssen der kapazitiven Speicherelemente 11_i , der Takt-Subsignale CLK_i und des Taktsignals CLK dargestellt sind. Bezugnehmend auf 10 werden die einzelnen kapazitiven Speicherelemente 11_i innerhalb eines Taktzyklus des Taktsignals CLK in einer vorgegebenen Reihenfolge aktiviert. Bei dem in 10 dargestellten Ausführungsbeispiel ist diese Reihenfolge: 11₁-11₂-11_n-11₁-11₂-..., so dass jeder Taktzyklus des Taktsignals CLK eine Folge T₁-T₂-T_n-T₁-T₂-... von Subperioden aufweist, wobei jede dieser Subperioden durch Ändern des Ladezustands eines der kapazitiven Speicherelemente 11_i von einem ersten Ladezustand auf einen zweiten Ladezustand durch Bereitstellen eines konstanten Ladestroms I12_i erzeugt wird. Während solcher Perioden, während der ein kapazitives Speicherelement nicht aktiv ist, wird der Ladezustand des kapazitiven Speicherelements von dem zweiten Ladezustand auf den ersten Ladezustand zurückgesetzt (bzw. vorgeladen) durch Entladen des kapazitiven Speicherelements bis unterhalb des ersten Ladezustands und dann Laden des kapazitiven Speicherelements bis auf den ersten Ladezustand durch Bereitstellen des konstanten Ladestroms. Bei der Oszillatorschaltung gemäß 10 kann das Zurücksetzen (bzw. Vorladen) des Ladezustands eines kapazitiven Speicherelements länger dauern als bei den Ausführungsbeispielen gemäß der 4 und 5, da in der Oszillatorschaltung gemäß 10 das Zurücksetzen des Ladezustands eines kapazitiven Speicherelements zwei Subperioden der zwei anderen kapazitiven Speicherelemente dauern darf, während bei dem Ausführungsbeispiel gemäß der 1 und 5 das Zurücksetzen eines kapazitiven Speicherelements nur eine Subperiode dauern darf. Ein Taktsignal CLK kann so erzeugt werden, dass es nur einen Taktimpuls während eines Taktzyklus T umfasst, oder so, dass es einen Taktimpuls innerhalb jeder Subperiode oder jedes Subzyklus umfasst. Im zuletzt genannten Fall kann ein Zeitabstand zwischen zwei aufeinanderfolgenden Taktperioden aufgrund unterschiedlicher Dauern der einzelnen Subperioden T₁ , T₂ , T_n variieren. Allerdings ist eine mittlere Frequenz, die gegeben ist durch 3/(T₁+T₂+T_n) konstant und ist unabhängig von Laufzeitverzögerungen der Schwellendetektoren 17₁ , 17₂ , 17_n .
Es sei erwähnt, dass es nicht notwendig ist, die einzelnen kapazitiven Speicherelemente in jedem Taktzyklus des Taktsignals CLK in derselben Reihenfolge zu aktivieren. Es ist ebenso möglich, die Reihenfolge, in der die einzelnen kapazitiven Speicherelemente innerhalb eines Taktzyklus aktiviert werden, zu ändern. Außerdem ist es nicht notwendig, jedes kapazitive Speicherelement innerhalb eines Taktzyklus des Taktsignals CLK nur einmal zu aktivieren. Gemäß einem Ausführungsbeispiel ist es auch möglich, wenigstens eines der kapazitiven Speicherelemente innerhalb eines Taktzyklus T des Taktsignals CLK mehr als einmal zu aktivieren.
Bei dem zuvor erläuterten Ausführungsbeispiel umfasst jede Oszillatoreinheit 10_i einen Schwellendetektor, der das Subsignal bereitstellt. Dies ist jedoch lediglich ein Beispiel. Gemäß einem anderen Ausführungsbeispiel (nicht dargestellt) sind weniger Schwellendetektoren als kapazitive Speicherelemente vorhanden, so dass wenigstens zwei kapazitive Speicherelemente einen Schwellendetektor „teilen“ bzw. gemeinsam haben, wobei jedes kapazitive Speicherelement einen ihm zugewiesenen Schwellendetektor aufweist, der detektiert, wenn das kapazitive Speicherelement den ersten oder zweiten Ladezustand erreicht hat. Dies ist insbesondere hilfreich bei Oszillatoren, die n=3 oder mehr Oszillatoreinheiten aufweist. Dies ist nachfolgend kurz erläutert. Bezugnehmend auf die bisherige Erläuterung wird ein Schwellendetektor benötigt, um zu detektieren, wann das zugeordnete kapazitive Speicherelement im aktiven Zustand den zweiten Ladezustand erreicht hat, und um zu detektieren, wann das kapazitive Speicherelement während einer Zeitdauer, zu der eines der anderen kapazitiven Speicherelemente aktiv ist, auf den ersten Ladezustand zurückgesetzt wurde. Es sei angenommen, dass aufgrund des Vorhandenseins von n=3 oder mehr kapazitiven Speicherelementen eine lange Zeitdauer vorhanden ist zwischen dem Erreichen des ersten Ladezustands durch ein kapazitives Speicherelement und dem nächsten Zeitpunkt, zu dem dieses kapazitive Speicherelement aktiv wird. Während dieser Zeitdauer kann der diesem kapazitiven Speicherelement zugeordnete Schwellendetektor dazu verwendet werden, Ladezustände eines anderen kapazitiven Speicherelements zu detektieren.
Bei den zuvor erläuterten Ausführungsbeispielen umfasst das Ändern das Ladezustandes eines beliebigen der kapazitiven Speicherelemente 11₁ von dem ersten Ladezustand zu dem zweiten Ladezustand das Bereitstellen eines Ladestroms an das kapazitive Speicherelement, um das kapazitive Speicherelement zu laden. In diesem Fall ist in dem kapazitiven Speicherelement im zweiten Ladezustand mehr elektrische Ladung gespeichert als im ersten Ladezustand. Dies ist jedoch lediglich ein Beispiel. Es ist auch möglich, das Verfahren so zu implementieren, dass im zweiten Zustand weniger elektrische Ladungen im kapazitiven Speicherelement 11₁ gespeichert ist als im ersten Zustand. In diesem Fall ist das zweite Referenzpotential REF2_i s als das erste Referenzpotential REF1_i . Das Ändern des Ladezustands des kapazitiven Speicherelements von dem ersten Ladezustand zu dem zweiten Ladezustand umfasst: Anlegen des zweiten Referenzpotentials REF2_i und Entladen des kapazitiven Speicherelements mit einem konstanten Ladestrom, was äquivalent ist zum Bereitstellen eines konstanten negativen Ladestroms über das kapazitive Speicherelement, bis die Spannung V11_i das Schwellendetektorreferenzpotential V18_i erreicht. Das Ändern des Ladezustands von dem zweiten Ladezustand zu dem ersten Ladezustand umfasst: Anlegen des ersten Referenzpotentials REF1_i und Laden des kapazitiven Speicherelements mit einem Ladestrom, was äquivalent ist zu dem Bereitstellen eines negativen Entladestroms für das kapazitive Speicherelement, bis die Spannung V11_i das Schwellendetektorreferenzpotential V18_i erreicht; und Bereitstellen des konstanten Ladestroms (konstanter negativer Entladestrom) bis die Spannung V11_i das Schwellendetektorreferenzpotential V18_i erreicht.
Bei den zuvor erläuterten Oszillatoren ist das Schwellendetektorreferenzpotential V18_i konstant, während das Referenzpotential an den zweiten Anschlüssen der kapazitiven Speicherelemente 11₁ , 11_n derart variabel ist, dass dieses Referenzpotential einen ersten und einen zweiten Referenzwert annehmen kann. Dies ist jedoch lediglich eines von mehreren möglichen Ausführungsbeispielen. Gemäß einem weiteren Beispiel (nicht dargestellt) ist das Referenzpotential an dem zweiten Anschluss konstant, während das Schwellendetektorreferenzpotential V18₁ variabel ist, um die ersten oder zweiten Ladezustände zu detektieren.
Merkmale, die zuvor im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, können selbstverständlich auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden, sofern sich diese Merkmale nicht gegenseitig ausschließen auch wenn dies zuvor nicht explizit erwähnt wurde.

Claims

Verfahren zum Erzeugen eines Takt-Subsignals eines Taktsignals, wobei das Verfahren aufweist: Vorladen eines kapazitiven Speicherelements (11₁, 11_n) bis ein Schwellendetektor (17₁, 17_n) detektiert, dass das kapazitive Speicherelement (11₁, 11_n) einen ersten Ladezustand erreicht hat; Fortführen des Ladens des kapazitiven Speicherelements (11₁, 11_n), wenn ein Zeitintervall zum Erzeugen einer Subperiode des Takt-Subsignals beginnt; und Beenden der Subperiode, wenn der Schwellendetektor (17₁, 17_n) detektiert, dass das kapazitive Speicherelement einen zweiten Ladezustand erreicht hat, wobei der erste Ladezustand abhängig von einem bei Detektion des zweiten Ladezustands auftretenden Laufzeitfehler ist, um diesen Laufzeitfehler zu kompensieren.
Verfahren nach Anspruch 1, bei dem das Fortführen des Ladens das Laden mit einem konstanten Ladestrom umfasst.
Verfahren nach Anspruch 1 oder 2, das weiterhin aufweist: Zurücksetzen des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) auf den ersten Ladezustand nach der Subperiode (T₁, T_n).
Verfahren nach einem der vorangehenden Ansprüche, bei dem das Zurücksetzen des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) auf den ersten Ladezustand aufweist: Entladen des kapazitiven Speicherelements (11₁, 11_n) bis unterhalb des ersten Ladezustands; und Laden des kapazitiven Speicherelements unter Verwendung des konstanten Ladestroms (I12₁, I12_n) bis das kapazitive Speicherelement den ersten Ladezustand erreicht.
Verfahren nach einem der vorangehenden Ansprüche, bei dem das Detektieren des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) das Auswerten einer Spannung über dem kapazitiven Speicherelement (11₁, 11_n) aufweist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem das kapazitive Speicherelement (11₁, 11_n) einen ersten Anschluss und einen zweiten Anschluss aufweist; und bei dem das Detektieren des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) aufweist: Auswerten eines Potentials an dem ersten Anschluss oder dem zweiten Anschluss oder Auswerten einer Spannung zwischen den ersten und zweiten Anschlüssen den kapazitiven Speicherelements (11₁, 11_n).
Verfahren nach Anspruch 6, bei dem das Auswerten des Ladezustands aufweist: Vergleichen eines Potentials an einem der ersten und zweiten Anschlüsse mit einem Schwellendetektorreferenzpotentials (V18₁, V18_n) oder einer Spannung über dem kapazitiven Speicherelement (11₁, 11_n) mit einer Schwellenspannung.
Verfahren nach Anspruch 6, das weiterhin aufweist: Anlegen eines ersten Referenzpotentials (REF1₁, REF1_n) an den zweiten Anschluss des kapazitiven Speicherelements (11₁, 11_n) beim Zurücksetzen des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) von dem ersten Ladezustand auf den zweiten Ladezustand; und Anlegen eines zweiten Referenzpotentials (REF2₁, REF2_n) an den zweiten Anschluss des kapazitiven Speicherelements (11₁, 11_n) beim Ändern des Ladezustands von dem ersten Ladezustand auf den zweiten Ladezustand.
Verfahren nach Anspruch 8, bei dem das erste Referenzpotential (REF1₁, REF1_n) höher ist als das zweite Referenzpotential (REF2₁, REF2_n) und bei dem der Ladestrom (I12₁, I12_n) ein positiver Strom ist.
Verfahren nach Anspruch 8, bei dem das erste Referenzpotential (REF1₁, REF1_n) niedriger ist als das zweite Referenzpotential (REF2₁, REF2_n) und bei dem der Ladestrom (I12₁, I12_n) ein negativer Strom ist.
Verfahren nach Anspruch 8, bei dem das Zurücksetzen des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) auf den ersten Ladezustand aufweist: Entladen des kapazitiven Speicherelements (11₁, 11_n) bis ein elektrisches Potential an dem einen der ersten und zweiten Anschlüsse detektiert durch den zugehörigen Schwellendetektor (17₁, 17_n) ein Schwellendetektorreferenzpotential (V18₁, V18_n) erreicht oder bis eine Spannung über dem kapazitiven Speicherelement detektiert durch den Schwellendetektor eine Schellenspannung erreicht; und Laden des kapazitiven Speicherelements (11₁, 11_n) unter Verwendung des konstanten Ladestroms bis das elektrische Potential an dem einen der ersten und zweiten Anschlüsse detektiert durch den Schwellendetektor das Schwellendetektorreferenzpotential (V18₁, V18_n) erreicht, oder bis die Spannung über dem kapazitiven Speicherelement detektiert durch den zugehörigen Schwellendetektor die Schwellenspannung erreicht.
Verfahren nach einem der vorangehenden Ansprüche, bei dem das Zurücksetzen des Ladezustands des kapazitiven Speicherelements (11₁, 11_n) auf den ersten Ladezustand nach der Subperiode aufweist, dass eine Zeitdifferenz vorhanden ist zwischen einem Zeitpunkt, zu dem das Zurücksetzen des Ladezustands abgeschlossen ist, und einem Beginn einer neuen Subperiode, in der der Ladezustand des einen kapazitiven Speicherelements von dem ersten Ladezustand auf den zweiten Ladezustand geändert wird.
Verfahren nach Anspruch 12, bei dem der Ladezustand des kapazitiven Speicherelements (11₁, 11_n) während der Zeitdifferenz unverändert bleibt.
Oszillatorschaltung, die wenigstens zwei Oszillatoreinheiten (10₁, 10_n) aufweist, wobei die wenigstens zwei Oszillatoreinheiten (10₁, 10_n) dazu ausgebildet sind, abwechselnd eine frequenzbestimmende Subperiode (T₁, T_n) zu erzeugen, wobei das Erzeugen jeder Subperiode durch jede der wenigstens zwei Oszillatoreinheiten (10₁, 10_n) aufweist: das Laden eines kapazitiven Speicherelements (11₁, 11_n) von einem ersten Ladezustand auf einen zweiten Ladezustand, Kompensieren eines Laufzeitfehlers bei Detektion des zweiten Ladezustands in einer Subperiode durch Vorladen des kapazitiven Speicherelements (11₁, 11_n) während einer vorangehenden Subperiode auf den ersten Ladezustand, der abhängig von dem Laufzeitfehler ist.
Oszillatorschaltung nach Anspruch 14, bei der jede der wenigstens zwei Oszillatoreinheiten (10₁, 10_n) weiterhin aufweist: einen Schwellendetektor (17₁, 17_n), der dazu ausgebildet ist, den ersten und zweiten Zustand des kapazitiven Speicherelements (11₁, 11_n) zu detektieren.
Oszillatorschaltung nach einem der Ansprüche 14 oder 15, die weiterhin aufweist: eine Steuerschaltung (2), die dazu ausgebildet ist, jede der wenigstens zwei Oszillatoreinheiten (10₁, 10_n) so zu steuern, dass sie wenigstens eine Takt-Subperiode während einer Taktperiode definiert, indem das jeweilige kapazitive Speicherelement (11₁, 11_n) angeregt wird, seinen Ladezustand von einem ersten Ladezustand auf einen zweiten Ladezustand zu ändern.
Oszillatorschaltung nach Anspruch 16, bei der die Steuerschaltung (2) dazu ausgebildet ist, zu bewirken, dass das jeweilige kapazitive Speicherelement (11₁, 11_n) jeder der wenigstens zwei Oszillatoreinheiten (10₁, 10_n) bei oder nach dem Ende der Subperiode auf den ersten Ladezustand zurückgesetzt wird.