DE102011108651A1 - Hochvolttransistorbauelement und Herstellungsverfahren - Google Patents

Hochvolttransistorbauelement und Herstellungsverfahren Download PDF

Info

Publication number
DE102011108651A1
DE102011108651A1 DE102011108651A DE102011108651A DE102011108651A1 DE 102011108651 A1 DE102011108651 A1 DE 102011108651A1 DE 102011108651 A DE102011108651 A DE 102011108651A DE 102011108651 A DE102011108651 A DE 102011108651A DE 102011108651 A1 DE102011108651 A1 DE 102011108651A1
Authority
DE
Germany
Prior art keywords
type
area
epitaxial layer
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011108651A
Other languages
English (en)
Other versions
DE102011108651B4 (de
Inventor
Martin Knaipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102011108651.3A priority Critical patent/DE102011108651B4/de
Priority to US14/234,364 priority patent/US9685437B2/en
Priority to PCT/EP2012/063282 priority patent/WO2013013959A2/de
Publication of DE102011108651A1 publication Critical patent/DE102011108651A1/de
Application granted granted Critical
Publication of DE102011108651B4 publication Critical patent/DE102011108651B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Das Hochvolttransistorbauelement weist ein p-leitendes Halbleitersubstrat (1) auf, das mit einer p-leitenden Epitaxieschicht (2) versehen ist. In der Epitaxieschicht befinden sich eine Wanne (3) und ein Body-Bereich (4). In dem Body-Bereich ist ein Source-Bereich (5) angeordnet, und in der Wanne ist ein Drain-Bereich (6) angeordnet. Ein Kanalbereich (7) befindet sich in dem Body-Bereich zwischen der Wanne und dem Source-Bereich. Eine Gate-Elektrode (8) ist über dem Kanalbereich angeordnet. Unterhalb des Source-Bereiches und des Kanalbereiches ist in dem Halbleitersubstrat und in der Epitaxieschicht ein tiefer Body-Bereich (11) vorhanden, der eine im Vergleich zu dem übrigen Halbleitersubstrat höhere Dotierstoffkonzentration aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Transistorbauelement für Hochvoltanwendungen und modularen Aufbau.
  • Zur Herstellung von Hochvolttransistoren werden Halbleitersubstrate verwendet, die mit einer Epitaxieschicht versehen werden. Eine derartige Technik ist zum Beispiel in der Veröffentlichung ISPSD2010, Seite 93 ff. beschrieben. Die Halbleitersubstrate besitzen üblicherweise einen Widerstand, der durch eine entsprechende Grunddotierung eingestellt ist und der geforderten Spannungsfestigkeit genügt. Für Niedervolttransistoren mit moderaten Spannungen bis 100 V werden bevorzugt Substrate mit einem Widerstand von typisch 10 Ω cm bis 30 Ω cm verwendet. Für Hochvolttransistoren mit Spannungen von 600 V bis 700 V braucht man 300 Ω cm bis 400 Ω cm Substratwiderstand. Wenn Hochvolttransistoren mit Niedervolttransistoren integriert werden, sollen die aus einem Substratwiderstand von 10 Ω cm bis 30 Ω cm resultierenden Eigenschaften der Niedervolttransistoren möglichst nicht geändert werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Transistorbauelement für Anwendungen im Ultrahochvoltbereich (im typischen Spannungsbereich bis 700 V) anzugeben, das für modularen Einsatz mit herkömmlichen Hoch- und/oder Niedervolttransistoren (im typischen Spannungsbereich bis 100 V) geeignet ist.
  • Diese Aufgabe wird dem Hochvolttransistorbauelement mit den Merkmalen des Anspruchs 1 beziehungsweise mit dem Herstellungsverfahren mit den Merkmalen des Anspruchs 8 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Das Hochvolttransistorbauelement weist ein p-leitendes Halbleitersubstrat auf, das mit einer p-leitenden Epitaxieschicht versehen ist. In der Epitaxieschicht befinden sich eine Wanne eines ersten Leitungstyps und ein Body-Bereich eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. In dem Body-Bereich ist ein Source-Bereich des ersten Leitungstyps angeordnet, und in der Wanne ist ein Drain-Bereich des ersten Leitungstyps angeordnet. Ein Kanalbereich befindet sich in dem Body-Bereich zwischen der Wanne und dem Source-Bereich. Eine Gate-Elektrode ist über dem Kanalbereich angeordnet. Unterhalb des Source-Bereiches und des Kanalbereiches ist in dem Halbleitersubstrat und in der Epitaxieschicht ein tiefer Body-Bereich des zweiten Leitungstyps vorhanden. Benachbart zu dem tiefen Body-Bereich ist in dem Halbleitersubstrat und der Epitaxieschicht Halbleitermaterial des zweiten Leitungstyps vorhanden. Der tiefe Body-Bereich weist eine höhere Dotierstoffkonzentration auf als das benachbarte Halbleitermaterial des zweiten Leitungstyps.
  • Bei Ausführungsbeispielen ist der erste Leitungstyp n-Leitung und der zweite Leitungstyp p-Leitung. Bei einem weiteren solchen Ausführungsbeispiel ist ein weiterer Hochvolttransistor vorhanden, der gebildet ist mit einer p-leitenden Wanne in der Epitaxieschicht über einer n-leitenden Body-Wanne, einem n-leitenden Body-Bereich in der Epitaxieschicht, einem p-leitenden Source-Bereich in dem Body-Bereich, einem p-leitenden Drain-Bereich in der p-leitenden Wanne, einem weiteren Kanalbereich, der in dem n-leitenden Body-Bereich zwischen der p-leitenden Wanne und dem p-leitenden Source-Bereich angeordnet ist, und einer weiteren Gate-Elektrode, die über dem weiteren Kanalbereich angeordnet ist. Ein n-leitender Sinkerwannenbereich befindet sich unterhalb des p-leitenden Source-Bereiches und des weiteren Kanalbereiches in dem Halbleitersubstrat und in der Epitaxieschicht, wobei der n-leitende Sinkerwannenbereich eine höhere Dotierstoffkonzentration aufweist als die n-leitende Body-Wanne. Der Sinkerwannenbereich setzt den n-leitenden Body-Bereich mit zunehmender Dotierstoffkonzentration nach unten zu dem Halbleitersubstrat hin fort und verbindet den n-leitenden Body-Bereich elektrisch leitend mit der Body-Wanne.
  • Bei weiteren Ausführungsbeispielen ist der erste Leitungstyp p-Leitung und der zweite Leitungstyp n-Leitung, die Wanne ist über einer n-leitenden Body-Wanne angeordnet, und der tiefe Body-Bereich ist ein n-leitender Sinkerwannenbereich, der den Body-Bereich mit zunehmender Dotierstoffkonzentration in das Halbleitersubstrat hinein fortsetzt und mit der Body-Wanne elektrisch leitend verbindet.
  • Bei weiteren Ausführungsbeispielen weist das Halbleitersubstrat bereichsweise eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 auf, und der tiefe Body-Bereich weist eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5 × 1014 cm–3 auf.
  • Bei einem weiteren Ausführungsbeispiel weist die Epitaxieschicht eine erste Teilschicht mit einer innerhalb dieser ersten Teilschicht maximalen ersten Dotierstoffkonzentration und eine zweite Teilschicht mit einer innerhalb dieser zweiten Teilschicht maximalen zweiten Dotierstoffkonzentration auf, und die erste Dotierstoffkonzentration ist niedriger als die zweite Dotierstoffkonzentration.
  • Bei einem weiteren Ausführungsbeispiel ist die Gate-Elektrode mit einer Feldplatte elektrisch leitend verbunden, und die Feldplatte ist durch mindestens eine bereichsweise über der Wanne angeordnete Leiterplatte erweitert. Bei diesem Ausführungsbeispiel kann die Feldplatte insbesondere durch mindestens zwei Leiterplatten, die zu mindestens zwei verschiedenen Metallisierungsebenen gehören, erweitert sein.
  • Bei dem Herstellungsverfahren wird auf einem p-leitenden Halbleitersubstrat eine p-leitende Epitaxieschicht hergestellt, und in der Epitaxieschicht wird ein Hochvolttransistor mit einem Source-Bereich, einem Drain-Bereich und einem Kanalbereich hergestellt. Vor dem Herstellen der Epitaxieschicht wird eine Implantation von Dotierstoff für n-Leitung oder für p-Leitung in das Halbleitersubstrat vorgenommen, mit der ein unterhalb des Source-Bereiches und des Kanalbereiches vorgesehener tiefer Body-Bereich hergestellt wird. Die Epitaxieschicht wird so hergestellt, dass sie in einem Abstand von dem Halbleitersubstrat eine höhere Dotierstoffkonzentration aufweist als an dem Halbleitersubstrat, das heißt, in einem an das Halbleitersubstrat angrenzenden Bereich.
  • Bei einem Ausführungsbeispiel des Verfahrens wird die Epitaxieschicht hergestellt, indem auf das Halbleitersubstrat eine p-leitend dotierte erste Teilschicht aufgewachsen wird und auf die erste Teilschicht eine höher p-leitend dotierte zweite Teilschicht aufgewachsen wird.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Implantation des tiefen Body-Bereiches für p-Leitung vorgenommen, und mit dieser Implantation wird ein Substratkompensationsbereich hergestellt, der unterhalb des Drain-Bereiches ausgespart ist.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens weist das Halbleitersubstrat eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 auf, und die Implantation des tiefen Body-Bereiches wird mit Bor mit einer Dosis im Bereich von 1 × 1012 cm–2 bis 5 × 1012 cm–2 vorgenommen.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Implantation des tiefen Body-Bereiches für n-Leitung vorgenommen, und mit dieser Implantation wird ein Sinkerwannenbereich hergestellt, der unterhalb des Source-Bereiches und des Kanalbereiches vorgesehen ist. Vor dem Herstellen der Epitaxieschicht wird eine weitere Implantation von Dotierstoff für n-Leitung zur Herstellung einer Body-Wanne unterhalb des Drain-Bereiches vorgenommen. Mittels einer Diffusion des Dotierstoffes wird die Body-Wanne mit dem Kanalbereich elektrisch leitend verbunden.
  • Bei weiteren Ausführungsbeispielen des Verfahrens weist das Halbleitersubstrat eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 auf, die Implantation der Body-Wanne wird mit Phosphor oder Arsen mit einer Dosis im Bereich von 5 × 1011 cm–2 bis 5 × 1012 cm–2 vorgenommen, und die Implantation des Sinkerwannenbereiches wird mit Phosphor oder Arsen mit einer Dosis im Bereich von 5 × 1013 cm–2 bis 5 × 1019 cm–2 vorgenommen.
  • Es folgt eine genauere Beschreibung von Beispielen des Hochvolttransistorbauelementes und des Herstellungsverfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel eines NMOS des Hochvolttransistorbauelementes.
  • Die 2 zeigt einen Querschnitt durch ein Ausführungsbeispiel eines PMOS des Hochvolttransistorbauelementes.
  • Die 3 zeigt einen schematischen Querschnitt der Anordnung eines Substratkompensationsbereiches.
  • Die 4 zeigt eine schematische Aufsicht auf ein Ausführungsbeispiel gemäß der 3.
  • Die 5 zeigt ein Diagramm der Dotierstoffkonzentration in dem Substrat und der Epitaxieschicht vor einer Diffusion des Dotierstoffes.
  • Die 6 zeigt ein Diagramm der Dotierstoffkonzentration in dem Substrat und der Epitaxieschicht nach einer oberflächennahen weiteren Implantation und der Diffusion des Dotierstoffes.
  • Der Querschnitt der 1 zeigt einen Hochvolt-NMOS-Transistor. Auf einem Halbleitersubstrat 1 ist eine Epitaxieschicht 2 aufgewachsen, die in diesem Ausführungsbeispiel eine erste Teilschicht 2' und eine zweite Teilschicht 2'' umfasst. Das Halbleitersubstrat 1 und die Epitaxieschicht 2 sind p-leitend dotiert. Das Halbleitersubstrat 1 weist eine Dotierstoffkonzentration von typisch zum Beispiel 3 × 1013 cm–3 auf, was einem Widerstand von etwa 400 Ω cm entspricht. Die erste Teilschicht 2 kann etwa dieselbe Dotierstoffkonzentration, zum Beispiel von Boratomen, aufweisen. Die zweite Teilschicht 2'' hat vorzugsweise eine wesentlich höhere Dotierstoffkonzentration von typisch etwa 7 × 1014 cm–3, was einem Widerstand von etwa 20 Ω cm entspricht. Die Teilschichten 2', 2'' können typische Dicken von jeweils etwa 5 μm aufweisen.
  • Eine n-Wanne 3 ist in der Epitaxieschicht 2 gebildet und für einen Drain-Bereich und eine Driftstrecke des Transistors vorgesehen. Die untere Grenze 13 der n-Wanne 3 befindet sich unterhalb der Grenze 12' zwischen den Teilschichten 2', 2'', kann aber oberhalb der unteren Grenze 12 der Epitaxieschicht 2 sein. Die Tiefe der n-Wanne 3 umfasst somit mindestens die Schichtdicke der höher dotierten zweiten Teilschicht 2'' Wenn die zweite Teilschicht 2'' 5 μm dick ist, kann die n-Wanne 3 zum Beispiel etwa 6 μm tief sein. Die niedriger dotierte erste Teilschicht 2' ist dafür vorgesehen, den pn-Übergang an der unteren Grenze 13 der n-Wanne 3 möglichst flach auszubilden. Die vertikale Komponente des im Betrieb des Hochvolt-NMOS-Transistors unterhalb des Drains auftretenden elektrischen Feldes darf die kritische Feldstärke, bei der Stoßionisation auftritt, nicht überschreiten. Mit der Anordnung der niedriger dotierten ersten Teilschicht 2 und der höher dotierten zweiten Teilschicht 2'' wird erreicht, dass mittels Diffusion des Dotierstoffes ein ausreichend weicher Übergang von der n-Wanne 3 zu dem p-leitenden Halbleitermaterial erzeugt wird, der den vorgesehenen Spannungen standhält.
  • Außerhalb der n-Wanne 3 befindet sich an der Oberseite 12 der Epitaxieschicht 2 ein p-leitender Body-Bereich 4, in dem sich ein p-leitender Body-Kontaktbereich 17 und ein n-leitender Source-Bereich 5 befinden. Ein n-leitender Drain-Bereich 6 ist in der n-Wanne 3 gebildet. Der Body-Kontaktbereich 17, der Source-Bereich 5 und der Drain-Bereich 6 besitzen vorzugsweise Dotierstoffkonzentrationen, die zur Bildung eines niederohmigen Metall-Halbleiterkontaktes zu einem oberseitigen Body-Anschluss 14, einem oberseitigen Source-Anschluss 15 beziehungsweise einem oberseitigen Drain-Anschluss 16 ausreichend hoch sind.
  • Zwischen dem Source-Bereich 5 und der n-Wanne 3 befindet sich ein Kanalbereich 7, über dem eine Gate-Elektrode 8 angeordnet ist. Die Gate-Elektrode 8 kann mit einer Feldplatte 9, die zumindest über einem Abschnitt des als Driftstrecke vorgesehenen Bereiches der n-Wanne 3 vorhanden ist, elektrisch leitend verbunden sein. Die Gate-Elektrode 8, die Feldplatte 9, der Body-Anschluss 14, der Source-Anschluss 15 und der Drain-Anschluss 16 können in einem Dielektrikum 10 angeordnet sein. Bei bevorzugten Ausführungsbeispielen ist die Feldplatte 9 erweitert durch Leiterplatten 21, 22, die vorzugsweise zu mindestens zwei verschiedenen Metallisierungsebenen gehören und mittels Durchkontaktierungen 23, die durch das Dielektrikum 10 geführt sind, elektrisch leitend mit der Feldplatte 9 verbunden sind. Bei anderen Ausführungsbeispielen kann es vorteilhaft sein, wenn nur eine Leiterplatte 21 einer geeigneten Abmessung mit der Feldplatte 9 verbunden ist. Zur gewünschten Einstellung des Verlaufes des elektrischen Potenzials können die Leiterplatten 21, 22 über unterschiedlich großen Bereichen der n-Wanne 3 vorhanden sein, wie in der 1 als Beispiel gezeigt ist.
  • Ein p-leitender tiefer Body-Bereich 11, der eine höhere Dotierstoffkonzentration als das umgebende Halbleitermaterial aufweist, befindet sich in dem Halbleitersubstrat 1 und der Epitaxieschicht 2 unterhalb des Body-Kontaktbereiches 17 und des Source-Bereiches 5. Die Dotierstoffkonzentration des tiefen Body-Bereiches 11 besitzt ein nach außen abfallendes Profil ohne scharfe Begrenzung. Die Ausdehnung des tiefen Body-Bereiches 11 kann gemäß den an das Bauelement gestellten Anforderungen variieren und reicht vorzugsweise bis unter den seitlichen Rand der n-Wanne 3, entsprechend etwa dem in der 1 mit einer gestrichelten Linie umgrenzten Bereich. Das Halbleitersubstrat 1 kann bereichsweise eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 aufweisen. Der tiefe Body-Bereich 11 weist in diesem Fall vorzugsweise eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5 × 104 cm–3 auf.
  • Der tiefe Body-Bereich 11 kann durch eine Implantation von Dotierstoff, beispielsweise Bor, in das Halbleitersubstrat 1 hergestellt werden, bevor die Epitaxieschicht 2 aufgewachsen wird. Bei typischen Ausführungsbeispielen liegt die Implantationsdosis im Bereich von 1 × 1012 cm–2 bis 5 × 1012 cm–2. Nach einer Diffusion des implantierten Dotierstoffes erstreckt sich der tiefe Body-Bereich 11 bis in die Epitaxieschicht 2 hinein, und zwar vorzugsweise nur in die erste Teilschicht 2'.
  • Die Dotierstoffkonzentrationen an den in der 1 eingezeichneten Punkten A, B und C sind typisch etwa 5 × 1013 cm–3, 1 × 1015 cm–3 beziehungsweise 4 × 1014 cm–3. Aufgrund des tiefen Body-Bereiches 11 ist der Widerstand des Halbleitersubstrates 1 unterhalb des Kanalbereiches 7 bis hin zu der n-Wanne 3 verringert. Ziel ist es, die Bedingungen für einen Durchbruch des Transistors mit Durchbruchspannungen im Bereich mehrerer hundert Volt zu verbessern, indem das elektrische Feld stärker zum Drain verlagert wird. Die Implantation des tiefen Body-Bereiches 11 hat vorzugsweise außerdem die Funktion, einen nach Bedarf großflächigen Substratkompensationsbereich zu erzeugen, der an der unteren Grenze 12 der Epitaxieschicht 2 überall dort vorgesehen werden kann, wo Transistoren integriert werden, für die ein herkömmlicher niedrigerer Substratwiderstand erwünscht ist. Das wird weiter unten anhand der 3 und 4 näher erläutert.
  • Der Querschnitt der 2 zeigt einen Hochvolt-PMOS-Transistor, der zusammen mit dem Hochvolt-NMOS-Transistor gemäß der 1 in dem Hochvolttransistorbauelement integriert werden kann. Vor der Herstellung der Epitaxieschicht 2 werden der tiefe Body-Bereich als Sinkerwannenbereich 11a und eine Body-Wanne 18a jeweils für n-Leitung, aber mit unterschiedlichen Implantationsdosen, implantiert. In der Epitaxieschicht 2 ist über der Body-Wanne 18a eine p-Wanne 3a gebildet, die einen p-leitenden Drain-Bereich 6a und eine Driftstrecke des PMOS-Transistors enthält. Die untere Grenze 13a der p-Wanne 3a kann sich unterhalb der Grenze 12' zwischen den Teilschichten 2', 2'' der Epitaxieschicht 2 befinden, muss sich aber oberhalb der unteren Grenze 12 der Epitaxieschicht 2 befinden. Wenn die zweite Teilschicht 2'' 5 μm dick ist, kann die p-Wanne 3a zum Beispiel etwa 6 μm tief sein.
  • Ein n-leitender Body-Bereich 4a befindet sich an der Oberseite 12'' der Epitaxieschicht 2 außerhalb der p-Wanne 3a. Die untere Grenze 19a der n-leitenden Body-Wanne 18a befindet sich innerhalb des Halbleitersubstrates 1 unterhalb der unteren Grenze 12 der Epitaxieschicht 2. Um einen weichen Übergang von dem p-leitenden Drain-Bereich 6a zu der n-leitenden Body-Wanne 18a zu erhalten, sollte die Body-Wanne 18a möglichst weit unterhalb der Oberseite 12'' der Epitaxieschicht 2 ausgebildet werden. In dem Body-Bereich 4a sind ein n-leitender Body-Kontaktbereich 17a und ein p-leitender Source-Bereich 5a angeordnet. Der Body-Kontaktbereich 17a, der Source-Bereich 5a und der Drain-Bereich 6a besitzen vorzugsweise Dotierstoffkonzentrationen, die zur Bildung eines niederohmigen Metall-Halbleiterkontaktes zu einem oberseitigen Body-Anschluss 14a, einem oberseitigen Source-Anschluss 15a beziehungsweise einem oberseitigen Drain-Anschluss 16a ausreichend hoch sind.
  • Zwischen dem Source-Bereich 5a und der p-Wanne 3a befindet sich ein Kanalbereich 7a, über dem eine Gate-Elektrode 8a angeordnet ist. Die Gate-Elektrode 8a kann mit einer Feldplatte 9a, die zumindest über einem Abschnitt des als Driftstrecke vorgesehenen Bereiches der p-Wanne 3a vorhanden ist, elektrisch leitend verbunden sein. Die Gate-Elektrode 8a, die Feldplatte 9a, der Body-Anschluss 14a, der Source-Anschluss 15a und der Drain-Anschluss 16a können in dem Dielektrikum 10 angeordnet sein. Zur gewünschten Einstellung des Verlaufes des elektrischen Potenzials können über der p-Wanne 3a Leiterplatten 21a, 22a vorhanden sein, die vorzugsweise zu mindestens zwei verschiedenen Metallisierungsebenen gehören und mittels Durchkontaktierungen 23a, die durch das Dielektrikum 10 geführt sind, elektrisch leitend mit der Feldplatte 9a verbunden sind. Die Leiterplatten 21a, 22a können über unterschiedlich großen Bereichen der p-Wanne 3a vorhanden sein, wie in der 2 als Beispiel gezeigt ist.
  • Ein n-leitender Sinkerwannenbereich 11a, der eine höhere Dotierstoffkonzentration als das umgebende Halbleitermaterial aufweist, befindet sich in dem Halbleitersubstrat 1 und in der Epitaxieschicht 2 unterhalb des Body-Kontaktbereiches 17a und des Source-Bereiches 5a. Das Halbleitersubstrat 1 kann bereichsweise eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 aufweisen. Der Sinkerwannenbereich 11a weist in diesem Fall vorzugsweise eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5 × 1014 cm–3 oder, bei weiteren Ausführungsbeispielen, von mindestens 1 × 1016 cm–3 auf. Die Dotierstoffkonzentration des Sinkerwannenbereiches 11a besitzt ein nach außen abfallendes Profil ohne scharfe Begrenzung. Die Ausdehnung des Sinkerwannenbereiches 11a kann gemäß den an das Bauelement gestellten Anforderungen variieren und reicht vorzugsweise bis unter den seitlichen Rand der p-Wanne 3a, entsprechend etwa dem in der 2 mit einer gestrichelten Linie umgrenzten Bereich.
  • Der Sinkerwannenbereich 11a kann durch eine Implantation von Dotierstoff für n-Leitung, beispielsweise Phosphor oder Arsen, in das Halbleitersubstrat 1 hergestellt werden, bevor die Epitaxieschicht 2 aufgewachsen wird. Bei typischen Ausführungsbeispielen liegt die Implantationsdosis im Bereich von 5 × 1013 cm–2 bis 5 × 1014 cm–2. Die Implantation der Body-Wanne 18a erfolgt in diesem Fall ebenfalls mit Phosphor oder Arsen, bei typischen Ausführungsbeispielen mit einer Dosis im Bereich von 5 × 1011 cm–2 bis 5 × 1012 cm–2. Der Sinkerwannenbereich 11a wird nachträglich mittels einer Diffusion des implantierten Dotierstoffes vergrößert, so dass er sich bis in die Epitaxieschicht 2 hinein erstreckt.
  • Ein niederohmiger Body-Anschluss kann von der Oberseite des Bauelementes her durch einen Anteil der für die n-Wanne 3 des NMOS-Transistors vorgesehenen Implantation und von unten durch den Sinkerwannenbereich 11a realisiert werden. Der Sinkerwannenbereich 11a ist außerdem geeignet, die Eigenschaften des kanalseitigen Bereiches der Driftstrecke in der p-Wanne 3a zu verbessern, insbesondere im Hinblick auf die Verteilung des elektrischen Feldes. Der Sinkerwannenbereich 11a des PMOS-Transistors erfüllt im Hinblick auf die Verbesserung der Transistoreigenschaften ähnliche Funktionen wie der tiefe Body-Bereich 11 des NMOS-Transistors gemäß der 1.
  • Der PMOS-Transistor wird vorzugsweise mit einer weiteren p-Implantation in die Driftstrecke versehen. Diese Implantation kann unmittelbar vor der Diffusion des für n-Leitung vorgesehenen Dotierstoffes der n-Wanne 3 und des n-leitenden Body-Bereiches 4a vorgenommen werden. Entsprechend dem pn-Übergang unter dem Drain des NMOS-Transistors wird auch bei dem PMOS-Transistor mittels Diffusion des Dotierstoffes ein ausreichend weicher Übergang von der p-Wanne 3a zu der n-leitenden Body-Wanne 18a erzeugt. Hierdurch soll eine hohe Spannung unterhalb des Drains ermöglicht werden, wenn der Drain-Anschluss 16a und das Substrat auf niedrigem Potenzial (VSS) liegen, während der Body-Anschluss 14a und der Source-Anschluss 15a auf hohem Potenzial (VDD) liegen.
  • Die 3 zeigt einen schematischen Querschnitt durch ein Ausführungsbeispiel des Hochvolttransistorbauelementes mit einem Substratkompensationsbereich 11 an der Grenze zwischen dem Halbleitersubstrat 1 und der Epitaxieschicht 2. Der Substratkompensationsbereich 11 wird mit der Implantation für p-Leitung hergestellt, mit der gleichzeitig ein p-leitender tiefer Body-Bereich eines NMOS-Transistors gemäß der 1 hergestellt werden kann. In der 3 ist erkennbar, dass der Substratkompensationsbereich 11 in einem für Ultrahochvolttransistoren vorgesehenen Bereich D unterbrochen sein kann. Über diesen Öffnungen 24 des Substratkompensationsbereiches 11 können Drain-Bereiche der Ultrahochvolt-NMOS-Transistoren angeordnet werden. Der Substratkompensationsbereich 11 hat für diese Transistoren die Funktion des oben anhand der 1 beschriebenen tiefen Body-Bereiches 11.
  • In einem für herkömmliche Transistoren vorgesehenen Bereich E ist der Substratkompensationsbereich 11 ganzflächig vorhanden und kompensiert den hohen Substratwiderstand. Auf diese Weise wird die Wirkung eines Substrates mit einem Widerstand von typisch 10 Ω cm bis 30 Ω cm erzielt, und die Eigenschaften der üblicherweise auf niederohmigen Substraten integrierten Transistoren können in diesem Bereich E reproduziert werden.
  • Die 4 zeigt einen Ausschnitt aus einer Aufsicht auf ein Ausführungsbeispiel des Hochvolttransistorbauelementes gemäß der 3 mit integrierten Ultrahochvolt-NMOS-Transistoren gemäß der 1 ohne das Dielektrikum 10. In diesem Ausführungsbeispiel sind die Gate-Elektroden 8 der NMOS-Transistoren, die Feldplatten 9, die Body-Anschlüsse 14, die Source-Anschlüsse 15 und die Drain-Anschlüsse 16 jeweils streifenförmig und parallel zueinander verlaufend ausgebildet. Die verdeckten Konturen des Substratkompensationsbereiches 11 sind mit gestrichelten Linien wiedergegeben. Es ist erkennbar, dass die Drains jeweils über einer der Öffnungen 24 des Substratkompensationsbereiches 11 angeordnet sind, so dass der hohe Widerstand des Halbleitersubstrates 1 dort zum Tragen kommt. Der Substratkompensationsbereich 11 ist in dem für herkömmliche Transistoren vorgesehenen Bereich E ganzflächig vorhanden.
  • Die 4 soll nur eine typische Anwendung des Substratkompensationsbereiches 11 veranschaulichen. Die Anordnung der Öffnungen 24 sowie der Transistorkomponenten kann nach Bedarf variiert werden. Der Substratkompensationsbereich 11 ermöglicht einerseits die Verwendung eines hochohmigen Substrates ohne Nachteil für ebenfalls integrierte Niedervolttransistoren und andererseits die Verbesserung der Eigenschaften der Ultrahochvolt-NMOS-Transistoren durch die höher dotierten tiefen Body-Bereiche unterhalb von Source und Kanal.
  • Die 5 zeigt ein Diagramm, in dem die Dotierstoffkonzentration („conc”, nach oben in Pfeilrichtung zunehmend), beispielsweise die Konzentration von Boratomen, über dem Abstand von der Oberseite 12'' der Epitaxieschicht 2 („distance”, nach rechts in Pfeilrichtung zunehmend) für ein Ausführungsbeispiel des Herstellungsverfahrens aufgetragen ist. Die Dotierstoffkonzentration c0 des Halbleitersubstrates 1 (zum Beispiel eine Grunddotierung) ist an der unteren Grenze 12 der Epitaxieschicht 2 durch die Implantation des Substratkompensationsbereiches 11 erhöht. Die Dotierstoffkonzentration in der Epitaxieschicht 2 kann zum Beispiel beim Aufwachsen („in situ”) eingestellt werden. Vor der Diffusion des Dotierstoffes ist die Dotierstoffkonzentration in der ersten Teilschicht 2' der Epitaxieschicht 2 zumindest näherungsweise konstant (erste Dotierstoffkonzentration 20'), zum Beispiel insbesondere entsprechend der Dotierstoffkonzentration c0 des Halbleitersubstrates 1, und niedriger als die Dotierstoffkonzentration des Substratkompensationsbereiches 11. Die Dotierstoffkonzentration in der zweiten Teilschicht 2'' der Epitaxieschicht 2 ist ebenfalls zumindest näherungsweise konstant (zweite Dotierstoffkonzentration 20'') und höher als die Dotierstoffkonzentration in der ersten Teilschicht 2' der Epitaxieschicht 2.
  • Die 6 zeigt ein Diagramm gemäß der 5 nach der Diffusion des Dotierstoffes. Außerdem ist nach der Diffusion des Dotierstoffes noch eine oberflächennahe Implantation für p-Leitung in die Epitaxieschicht 2 eingebracht worden, die dort die Dotierstoffkonzentration erhöht. Die gestrichelt eingezeichnete Kurve zeigt den Verlauf der Dotierstoffkonzentration für den Fall, dass weder die Implantation des Substratkompensationsbereiches 11 noch die oberflächennahe Implantation durchgeführt werden. An der unteren Grenze 12 der Epitaxieschicht 2 ist der Dotierstoff überwiegend in Richtung aus dem Substratkompensationsbereich 11 in die erste Teilschicht 2' diffundiert, so dass jetzt an der unteren Grenze 12 der Epitaxieschicht 2 eine maximale Dotierstoffkonzentration der ersten Teilschicht 2' vorhanden ist (maximale erste Dotierstoffkonzentration 20'). An der Grenze 12' zwischen den Teilschichten 2', 2'' ist der Dotierstoff überwiegend in Richtung aus der zweiten Teilschicht 2'' in die erste Teilschicht 2' diffundiert, und außerdem ist die oberflächennahe Implantation für p-Leitung in die Epitaxieschicht 2 eingebracht worden, so dass jetzt eine maximale Dotierstoffkonzentration der zweiten Teilschicht 2'' in der Nähe der Oberseite 12'' der Epitaxieschicht 2 vorhanden ist (maximale zweite Dotierstoffkonzentration 20'').
  • Aus den 5 und 6 ist zu entnehmen, auf welche Weise die Implantation des Substratkompensationsbereiches 11 und das Aufwachsen der unterschiedlich hoch dotierten Teilschichten 2', 2'' der Epitaxieschicht 2 ein bereichsweise verschiedenes Dotierstoffprofil erzeugen. Dieses Dotierstoffprofil ist über dem Substratkompensationsbereich 11 geeignet, oberflächennah herkömmliche Niedervolttransistoren in niederohmigem Halbleitermaterial zu integrieren. Außerhalb der von dem Substratkompensationsbereich 11 eingenommenen Fläche wird das Dotierstoffprofil im Wesentlichen durch die Teilschichten 2', 21 der Epitaxieschicht 2 bestimmt und ermöglicht dort innerhalb der ersten Teilschicht 2' die Bildung eines flachen pn-Überganges, über dem die Drain-Bereiche der Ultrahochvolt-NMOS-Transistoren angeordnet werden.
  • Das Hochvolttransistorbauelement ist zur Optimierung von Hochvolt-NMOS-Transistoren und Hochvolt-PMOS-Transistoren im Spannungsbereich von 200 V bis 700 V geeignet. Es ermöglicht besonders hohe typische Abbruchspannungen im Bereich von 600 V bis 700 V, ohne dass die Funktion integrierter herkömmlicher Transistorbauelemente beeinträchtigt wird, und eignet sich daher insbesondere für einen modularen Einsatz. Es kann mit einer Kombination aus einem oder mehreren Hochvolt-NMOS-Transistoren und einem oder mehreren Hochvolt-PMOS-Transistoren oder auch, ohne Hochvolt-PMOS-Transistor, nur mit einem oder mehreren Hochvolt-NMOS-Transistoren beziehungsweise, ohne Hochvolt-NMOS-Transistor, nur mit einem oder mehreren Hochvolt-PMOS-Transistoren realisiert werden. Falls nur Hochvolt-NNOS-Transistoren vorgesehen sind, kann auf die Implantationen der p-Wanne 3a, des Sinkerwannenbereiches 11a und der Body-Wanne 18a verzichtet werden.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Epitaxieschicht
    2'
    erste Teilschicht der Epitaxieschicht
    2''
    zweite Teilschicht der Epitaxieschicht
    3
    n-Wanne des NMOS-Transistors
    3a
    p-Wanne des PMOS-Transistors
    4
    p-leitender Body-Bereich des NMOS-Transistors
    4a
    n-leitender Body-Bereich des PMOS-Transistors
    5
    n-leitender Source-Bereich des NMOS-Transistors
    5a
    p-leitender Source-Bereich des PMOS-Transistors
    6
    n-leitender Drain-Bereich des NMOS-Transistors
    5a
    p-leitender Drain-Bereich des PMOS-Transistors
    7
    Kanalbereich des NMOS-Transistors
    7a
    Kanalbereich des PMOS-Transistors
    8
    Gate-Elektrode des NMOS-Transistors
    8a
    Gate-Elektrode des PMOS-Transistors
    9
    Feldplatte des NMOS-Transistors
    9a
    Feldplatte des PMOS-Transistors
    10
    Dielektrikum
    11
    Substratkompensationsbereich
    11a
    Sinkerwannenbereich des PMOS-Transistors
    12
    untere Grenze der Epitaxieschicht
    12'
    Grenze zwischen den Teilschichten
    12''
    Oberseite der Epitaxieschicht
    13
    untere Grenze der n-Wanne
    13a
    untere Grenze der p-Wanne
    14
    Body-Anschluss des NMOS-Transistors
    14a
    Body-Anschluss des PMOS-Transistors
    15
    Source-Anschluss des NMOS-Transistors
    15a
    Source-Anschluss des PMOS-Transistors
    16
    Drain-Anschluss des NMOS-Transistors
    16a
    Drain-Anschluss des PMOS-Transistors
    17
    Body-Kontaktbereich des NMOS-Transistors
    17a
    Body-Kontaktbereich des PMOS-Transistors
    18a
    Body-Wanne
    19a
    untere Grenze der Body-Wanne
    20'
    erste Dotierstoffkonzentration
    20''
    zweite Dotierstoffkonzentration
    21
    erste Leiterplatte des NMOS-Transistors
    21a
    erste Leiterplatte des PMOS-Transistors
    22
    zweite Leiterplatte des NMOS-Transistors
    22a
    zweite Leiterplatte des PMOS-Transistors
    23
    Durchkontaktierung des NMOS-Transistors
    23a
    Durchkontaktierung des PMOS-Transistors
    24
    Öffnung des Substratkompensationsbereiches
    A
    Bezugspunkt
    B
    Bezugspunkt
    C
    Bezugspunkt
    D
    für Ultrahochvolttransistoren vorgesehener Bereich
    E
    für herkömmliche Transistoren vorgesehener Bereich
    c0
    Dotierstoffkonzentration des Halbleitersubstrates
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Veröffentlichung ISPSD2010, Seite 93 ff [0002]

Claims (13)

  1. Hochvolttransistorbauelement mit – einem p-leitenden Halbleitersubstrat (1), das mit einer p-leitenden Epitaxieschicht (2) versehen ist, und mit – einem Hochvolttransistor, der gebildet ist mit – einer Wanne (3, 3a) eines ersten Leitungstyps in der Epitaxieschicht (2), – einem Body-Bereich (4, 4a) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps in der Epitaxieschicht (2), – einem Source-Bereich (5, 5a) des ersten Leitungstyps in dem Body-Bereich (4, 4a), – einem Drain-Bereich (6, 6a) des ersten Leitungstyps in der Wanne (3, 3a), – einem Kanalbereich (7, 7a), der in dem Body-Bereich (4, 4a) zwischen der Wanne (3, 3a) und dem Source-Bereich (5, 5a) angeordnet ist, und – einer Gate-Elektrode (8, 8a), die über dem Kanalbereich (7, 7a) angeordnet ist, dadurch gekennzeichnet, dass – ein tiefer Body-Bereich (11, 11a) des zweiten Leitungstyps unterhalb des Source-Bereiches (5, 5a) und des Kanalbereiches (7, 7a) in dem Halbleitersubstrat (1) und in der Epitaxieschicht (2) vorhanden ist, – Halbleitermaterial des zweiten Leitungstyps in dem Halbleitersubstrat (1) und der Epitaxieschicht (2) benachbart zu dem tiefen Body-Bereich (11, 11a) vorhanden ist und – der tiefe Body-Bereich (11, 11a) eine höhere Dotierstoffkonzentration aufweist als das benachbarte Halbleitermaterial des zweiten Leitungstyps.
  2. Hochvolttransistorbauelement nach Anspruch 1, bei dem der erste Leitungstyp n-Leitung und der zweite Leitungstyp p-Leitung ist.
  3. Hochvolttransistorbauelement nach Anspruch 2 mit – einem weiteren Hochvolttransistor, der gebildet ist mit – einer p-leitenden Wanne (3a) in der Epitaxieschicht (2) über einer n-leitenden Body-Wanne (18a), – einem n-leitenden Body-Bereich (4a) in der Epitaxieschicht (2), – einem p-leitenden Source-Bereich (5a) in dem Body-Bereich (4a), – einem p-leitenden Drain-Bereich (6a) in der p-leitenden Wanne (3a), – einem weiteren Kanalbereich (7a), der in dem n-leitenden Body-Bereich (4a) zwischen der p-leitenden Wanne (3a) und dem p-leitenden Source-Bereich (5a) angeordnet ist, – einer weiteren Gate-Elektrode (8a), die über dem weiteren Kanalbereich (7a) angeordnet ist, und – einem n-leitenden Sinkerwannenbereich (11a) unterhalb des p-leitenden Source-Bereiches (5a) und des weiteren Kanalbereiches (7a) in dem Halbleitersubstrat (1) und in der Epitaxieschicht (2), wobei – der n-leitende Sinkerwannenbereich (11a) eine höhere Dotierstoffkonzentration als die n-leitende Body-Wanne (18a) aufweist und – der Sinkerwannenbereich (11a) den n-leitenden Body-Bereich (4a) mit zunehmender Dotierstoffkonzentration nach unten zu dem Halbleitersubstrat (1) hin fortsetzt und mit der Body-Wanne (18a) elektrisch leitend verbindet.
  4. Hochvolttransistorbauelement nach Anspruch 1, bei dem der erste Leitungstyp p-Leitung und der zweite Leitungstyp n-Leitung ist, die Wanne (3a) über einer n-leitenden Body-Wanne (18a) angeordnet ist und der tiefe Body-Bereich ein n-leitender Sinkerwannenbereich (11a) ist, der den Body-Bereich (4a) mit zunehmender Dotierstoffkonzentration nach unten zu dem Halbleitersubstrat (1) hin fortsetzt und mit der Body-Wanne (18a) elektrisch leitend verbindet.
  5. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 4, bei dem das Halbleitersubstrat (1) bereichsweise eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 aufweist und der tiefe Body-Bereich (11, 11a) eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5 × 1014 cm–3 aufweist.
  6. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 5, bei dem die Epitaxieschicht (2) eine erste Teilschicht (2') mit einer maximalen ersten Dotierstoffkonzentration (20') und eine zweite Teilschicht (2'') mit einer maximalen zweiten Dotierstoffkonzentration (20'') aufweist und die erste Dotierstoffkonzentration (20') niedriger ist als die zweite Dotierstoffkonzentration (20'').
  7. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 6, bei dem die Gate-Elektrode (8, 8a) mit einer Feldplatte (9, 9a) elektrisch leitend verbunden ist und die Feldplatte (9, 9a) durch mindestens eine bereichsweise über der Wanne (3, 3a) angeordnete Leiterplatte (21, 22) erweitert ist.
  8. Herstellungsverfahren für ein Hochvolttransistorbauelement, bei dem – auf einem p-leitenden Halbleitersubstrat (1) eine p-leitende Epitaxieschicht (2) hergestellt wird und – in der Epitaxieschicht (2) ein Hochvolttransistor mit einem Source-Bereich (5, 5a), einem Drain-Bereich (6, 6a) und einem Kanalbereich (7, 7a) hergestellt wird, dadurch gekennzeichnet, dass – vor dem Herstellen der Epitaxieschicht (2) eine Implantation von Dotierstoff für n-Leitung oder für p-Leitung in das Halbleitersubstrat (1) vorgenommen wird, mit der ein unterhalb des Source-Bereiches (5, 5a) und des Kanalbereiches (7, 7a) vorgesehener tiefer Body-Bereich (11, 11a) hergestellt wird, und – die Epitaxieschicht (2) so hergestellt wird, dass sie in einem Abstand von dem Halbleitersubstrat (1) eine höhere Dotierstoffkonzentration aufweist als an dem Halbleitersubstrat (1).
  9. Herstellungsverfahren nach Anspruch 8, bei dem die Epitaxieschicht (2) hergestellt wird, indem auf das Halbleitersubstrat (1) eine p-leitend dotierte erste Teilschicht (2') aufgewachsen wird und auf die erste Teilschicht (2') eine höher p-leitend dotierte zweite Teilschicht (2'') aufgewachsen wird.
  10. Herstellungsverfahren nach Anspruch 8 oder 9, bei dem die Implantation des tiefen Body-Bereiches (11) für p-Leitung vorgenommen wird und mit dieser Implantation ein Substratkompensationsbereich (11) hergestellt wird, der unterhalb des Drain-Bereiches (6) ausgespart ist.
  11. Herstellungsverfahren nach Anspruch 10, bei dem das Halbleitersubstrat (1) eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 aufweist und die Implantation des tiefen Body-Bereiches (11) mit Bor mit einer Dosis im Bereich von 1 × 1012 cm–2 bis 5 × 1012 cm–2 vorgenommen wird.
  12. Herstellungsverfahren nach Anspruch 8 oder 9, bei dem die Implantation des tiefen Body-Bereiches (11a) für n-Leitung vorgenommen wird, mit dieser Implantation ein Sinkerwannenbereich (11a) hergestellt wird, der unterhalb des Source-Bereiches (5a) und des Kanalbereiches (7a) vorgesehen ist, vor dem Herstellen der Epitaxieschicht (2) eine weitere Implantation von Dotierstoff für n-Leitung zur Herstellung einer Body-Wanne (18a) unterhalb des Drain-Bereiches (5a) vorgenommen wird und mittels einer Diffusion des Dotierstoffes die Body-Wanne (18a) mit dem Kanalbereich (7a) elektrisch leitend verbunden wird.
  13. Herstellungsverfahren nach Anspruch 12, bei dem das Halbleitersubstrat (1) eine Dotierstoffkonzentration von weniger als 5 × 1013 cm–3 aufweist, die Implantation der Body-Wanne (18a) mit Phosphor oder Arsen mit einer Dosis im Bereich von 5 × 1011 cm–2 bis 5 × 1012 cm–2 vorgenommen wird und die Implantation des Sinkerwannenbereiches (11a) mit Phosphor oder Arsen mit einer Dosis im Bereich von 5 × 1013 cm–2 bis 5 × 1014 cm–2 vorgenommen wird.
DE102011108651.3A 2011-07-26 2011-07-26 Hochvolttransistorbauelement und Herstellungsverfahren Expired - Fee Related DE102011108651B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011108651.3A DE102011108651B4 (de) 2011-07-26 2011-07-26 Hochvolttransistorbauelement und Herstellungsverfahren
US14/234,364 US9685437B2 (en) 2011-07-26 2012-07-06 High-voltage transistor device and production method
PCT/EP2012/063282 WO2013013959A2 (de) 2011-07-26 2012-07-06 Hochvolttransistorbauelement und herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011108651.3A DE102011108651B4 (de) 2011-07-26 2011-07-26 Hochvolttransistorbauelement und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102011108651A1 true DE102011108651A1 (de) 2013-01-31
DE102011108651B4 DE102011108651B4 (de) 2019-10-17

Family

ID=46513744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011108651.3A Expired - Fee Related DE102011108651B4 (de) 2011-07-26 2011-07-26 Hochvolttransistorbauelement und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US9685437B2 (de)
DE (1) DE102011108651B4 (de)
WO (1) WO2013013959A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2876686A1 (de) * 2013-11-22 2015-05-27 ams AG Hochspannungs-Halbleitervorrichtung und Verfahren zu deren Herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899484B1 (en) * 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211778A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
EP0514060A2 (de) * 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS-Transistorstruktur und Verfahren
US5473180A (en) * 1993-07-12 1995-12-05 U.S. Philips Corporation Semiconductor device with an MOST provided with an extended drain region for high voltages
US20040173846A1 (en) * 2003-03-05 2004-09-09 Hergenrother John Michael Diffused MOS devices with strained silicon portions and methods for forming same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890146A (en) 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US6249025B1 (en) * 1997-12-29 2001-06-19 Intel Corporation Using epitaxially grown wells for reducing junction capacitances
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6784493B2 (en) * 2002-06-11 2004-08-31 Texas Instruments Incorporated Line self protecting multiple output power IC architecture
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
EP1852916A1 (de) 2006-05-05 2007-11-07 Austriamicrosystems AG Hochvolttransistor
US8304830B2 (en) * 2010-06-10 2012-11-06 Macronix International Co., Ltd. LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process
US8623732B2 (en) * 2010-06-17 2014-01-07 Freescale Semiconductor, Inc. Methods of making laterally double diffused metal oxide semiconductor transistors having a reduced surface field structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211778A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
EP0514060A2 (de) * 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS-Transistorstruktur und Verfahren
US5473180A (en) * 1993-07-12 1995-12-05 U.S. Philips Corporation Semiconductor device with an MOST provided with an extended drain region for high voltages
US20040173846A1 (en) * 2003-03-05 2004-09-09 Hergenrother John Michael Diffused MOS devices with strained silicon portions and methods for forming same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Veröffentlichung ISPSD2010, Seite 93 ff

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2876686A1 (de) * 2013-11-22 2015-05-27 ams AG Hochspannungs-Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2015074866A1 (en) * 2013-11-22 2015-05-28 Ams Ag High-voltage semiconductor device and method of producing the same
US9748408B2 (en) 2013-11-22 2017-08-29 Ams Ag High-voltage semiconductor device and method of producing the same
US9954118B2 (en) 2013-11-22 2018-04-24 Ams Ag Method of producing a high-voltage semiconductor drift device

Also Published As

Publication number Publication date
WO2013013959A2 (de) 2013-01-31
US9685437B2 (en) 2017-06-20
US20140361374A1 (en) 2014-12-11
WO2013013959A3 (de) 2013-05-30
DE102011108651B4 (de) 2019-10-17

Similar Documents

Publication Publication Date Title
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE2853736C2 (de) Feldeffektanordnung
DE112005003893B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017221950B4 (de) Halbleitervorrichtung
DE102016100019B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1719184A2 (de) Hochvolt-pmos-transistor
DE102005011348B4 (de) Halbleitervorrichtung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102004018153B4 (de) Hochvolt-Sperrschicht-Feldeffekttransistor mit retrograder Gatewanne und Verfahren zu dessen Herstellung
DE102011108651B4 (de) Hochvolttransistorbauelement und Herstellungsverfahren
DE102011009487B4 (de) Asymmetrischer Hochvolt-JFET und Herstellungsverfahren
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE102017212818B4 (de) Halbleiteranordnung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
DE102006031538A1 (de) Integrierte Halbleiteranordnung und Herstellverfahren dafür
DE102009053065A1 (de) Hochvolttransistor, ESD-Schutzschaltung und Verwendung eines Hochvolttransistors in einer ESD-Schutzschaltung
DE102005048000B4 (de) Verfahren zur Herstellung eines Transistors mit zuverlässiger Source-Dotierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee