DE102011081752A1

DE102011081752A1 - Flip-Chip-Anordnung aufweisend ein Array von Vertikalkavitäts-Oberflächen-emittierenden Lasern (VCSELs)

Info

Publication number: DE102011081752A1
Application number: DE102011081752A
Authority: DE
Inventors: Tak Kui Wang; Chung-Yi Su
Original assignee: Avago Technologies Fiber IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2010-08-31
Filing date: 2011-08-29
Publication date: 2012-03-01
Also published as: US20120051685A1; DE102011081752A8; US9620934B2

Abstract

Ein bekannter Flip-Chip-Baugruppen-Herstellungsprozess wird erweitert durch Prozessschritte der Erfindung zum Erzeugen einer VCSEL-Flip-Chip-Baugruppe enthaltend eine Mehrzahl von Halbleitervorrichtungen, welche entsprechende Arrays auf einer kleinen Anzahl von VCSELs darauf haben, welche auf einem Substrat montiert werden zum Bilden eines großen Arrays von VCSELs, die präzise optisch ausgerichtet sind mit ihren entsprechenden optischen Kopplungselementen.

Description

TECHNISCHES GEBIET DER ERFINDUNG
Die Erfindung betrifft Halbleiterlaser und genauer eine Flip-Chip-Baugruppe aufweisend ein Array von Vertikalkavitäts-Oberflächen-emittierenden Lasern (VCSELs).
HINTERGRUND DER ERFINDUNG
In optischen Kommunikationsnetzwerken werden optische Transceiver- und Sendermodule verwendet zum Senden von optischen Signalen über optische Fasern. Das optische Transceiver- oder Sendermodul enthält einen Laser, welcher amplitudenmodulierte Signale erzeugt, die Daten repräsentieren, welche dann über eine optische Faser übertragen werden, die an das Transceiver- oder Sendermodul gekoppelt ist. Verschiedene Typen von Halbleiterlasern werden typischerweise für diesen Zweck verwendet, einschließlich, zum Beispiel, VCSELs und Kanten-emittierende Laser, welche weiter unterteilt werden können in Subtypen, welche Fabry Pérot (FP) und verteilte Rückkopplungs(DFB)-Laser enthalten.
Einige optische Sender- oder Transceivermodule haben nur einen einzigen Sendekanal aufweisend einen einzigen Laser, welcher manchmal als ein Singlet bezeichnet wird. Andere optische Sender- oder Transceivermodule haben mehrere Übertragungskanäle, enthaltend mehrere Laser. Das optische Multikanalsender- oder Transceivermodul wird üblicherweise als ein paralleles optisches Sender- oder Transceivermodul bezeichnet.
Es gibt ein stets steigendes Bedürfnis für optische Sender- oder Transceivermodule, die steigend größere Anzahlen von Sendekanälen aufweisen. Natürlich erlaubt ein Erhöhen der Anzahl von Sendekanälen, die Bandbreitenkapazität eines optischen Kommunikationsnetzwerks zu erhöhen. Um diesem Bedürfnis gerecht zu werden, ist es bekannt, ein Array von Lasern auf einem einzigen Halbleitersubstrat der elektrischen Unterbaugruppe (electrical sub-assembly, ESA) des Moduls herzustellen. Zum Beispiel ist es bekannt, ein eindimensionales oder zweidimensionales Array von VCSELs auf einem einzigen Halbleitersubstrat herzustellen. Das Herstellen der VCSELs auf einem einzigen Halbleitersubstrat erlaubt, den Zwischenraum, oder Abstand, zwischen benachbarten VCSELs zu verringern, was wiederum erlaubt, die Anzahl von VCSELs, die auf einem einzigen Halbleitersubstrat integriert werden können, zu erhöhen. Jedoch ist die Produktionsausbeute für diesen Typ von Halbleitervorrichtungen relativ niedrig aufgrund der Tatsache, dass die Halbleitervorrichtung als fehlerbehaftet betrachtet wird und ausgemustert wird, wenn selbst einer der VCSELs in dem Array als fehlerbehaftet gefunden wird. Die relativ niedrige Produktionsausbeute dieses Typs von Halbleitervorrichtung erhöht die Gesamtkosten der Halbleitervorrichtungen.
Da die Halbleitervorrichtungen, die geringere Anzahlen von VCSELs auf sich haben, mit höherer Ausbeute und folglich bei reduzierten Kosten hergestellt werden können, ist es bekannt, ein Array von VCSELs aufzubauen durch Erzeugen eines Arrays von mehreren Halbleitervorrichtungen, die entweder nur einen Singlet VCSEL oder einige wenige VCSELs auf sich haben. Dieser Ansatz präsentiert andere Schwierigkeiten, von denen jedoch eine die Schwierigkeit ist, die verbunden ist mit dem präzisen Ausrichten der VCSELs mit deren entsprechenden optischen Kopplungselementen. Folglich ist bis jetzt die Verwendung von mehreren Halbleitervorrichtungen, welche entweder nur einen Singlet VCSEL oder eine sehr kleine Anzahl von VCSELs auf sich haben, zum Erzeugen eines größeren Arrays von VCSELs keine brauchbare Lösung.
Entsprechend existiert ein Bedürfnis für eine Baugruppe, die mehrere Halbleitervorrichtungen mit nur entweder ein Singlet oder eine sehr kleine Anzahl von VCSELs auf sich hat, die kombiniert werden können zum Erzeugen eines präzise ausgerichteten größeren Arrays von VCSELs.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung ist auf eine VCSEL-Flip-Chip-Baugruppe gerichtet. Gemäß einer anschaulichen Ausführungsform umfasst die Baugruppe ein Substrat, eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf einer oberen Oberfläche des Substrats angeordnet sind, und eine Mehrzahl von VCSEL-Flip-Chips, welche auf der oberen Oberfläche des Substrats montiert sind. Das Substrat ist transparent für eine bestimmte Wellenlänge von Licht, welches von den VCSELs erzeugt wird. Die elektrisch leitenden Kontaktfelder sind in Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet. Jeder VCSEL-Flip-Chip wird in einem der entsprechenden Montagegebiete auf der oberen Oberfläche des Substrats montiert. Jeder VCSEL-Flip-Chip umfasst eine Mehrzahl von elektrisch leitenden Kontaktfeldern, die mit entsprechenden Kontaktfeldern, die in den entsprechenden Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind, elektrisch gekoppelt. Jeder VCSEL-Flip-Chip hat mindestens einen VCSEL, welcher Licht der bestimmten Wellenlänge erzeugt, und eine Öffnung, durch welche das Licht, welches von dem VCSEL erzeugt wird, aus dem entsprechenden VCSEL-Chip austritt. Die VCSEL-Chips sind montiert mit den Öffnungen der entsprechenden VCSELs gegenüberliegend der oberen Oberfläche des Substrats, so dass das meiste, wenn nicht alles des Lichtes, welches aus den Öffnungen austritt, in das Substrat eintritt.
Gemäß einer anderen anschaulichen Ausführungsform umfasst die VCSEL-Flip-Chip-Baugruppe ein Substrat, eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf einer oberen Oberfläche des Substrats angeordnet sind, eine Mehrzahl von VCSEL-Flip-Chips, welche auf der oberen Oberfläche des Substrats montiert sind, und eine Mehrzahl von elektrisch nicht leitenden Verkapselungen, welche sich mindestens zwischen einer äußeren Peripherie von jedem entsprechenden VCSEL-Flip-Chip und dem entsprechenden Flip-Chip-Montagegebiet erstrecken. Das Substrat ist transparent für eine bestimmte Wellenlänge von Licht, welches von den VCSELs erzeugt wird. Die Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf der oberen Oberfläche des Substrats angeordnet sind, sind in Flip-Chip-Montagegebiete der oberen Oberfläche des Substrats angeordnet. Jeder VCSEL-Flip-Chip ist in einem der entsprechenden Montagegebiete der oberen Oberfläche des Substrats montiert. Jeder VCSEL-Flip-Chip weist eine Mehrzahl von elektrisch leitenden Kontaktfeldern auf, die elektrisch über Löthöcker oder -kugeln mit entsprechenden elektrisch leitenden Kontaktfeldern, welche in den entsprechenden Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind, elektrisch gekoppelt sind. Jeder VCSEL-Flip-Chip hat mindestens einen VCSEL, welcher Licht der bestimmten Wellenlänge erzeugt, und eine entsprechende Öffnung, durch welche das Licht, welches von dem VCSEL erzeugt wird, aus dem entsprechenden VCSEL-Flip-Chip austritt. Die VCSEL-Flip-Chips sind mit den Öffnungen der oberen Oberfläche des Substrats gegenüberliegend montiert, so dass das meiste, wenn nicht alles des Lichtes, welches aus den Öffnungen austritt, in das Substrat eintritt.
Gemäß einer anderen anschaulichen Ausführungsform umfasst die VCSEL-Flip-Chip-Baugruppe ein Substrat, eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf einer oberen Oberfläche des Substrats angeordnet sind, eine Mehrzahl von VCSEL-Flip-Chips, welche auf der oberen Oberfläche des Substrat montiert sind, und eine Struktur aus einer elektrisch nicht leitenden chemischen Dichtungsverbindung, welche auf der oberen Oberfläche des Substrats unter einer äußeren Peripherie von jedem der entsprechenden VCSEL-Flip-Chips angeordnet ist. Das Substrat ist für eine bestimmte Wellenlänge von Licht, welche von den VCSELs erzeugt wird, transparent. Die Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf der oberen Oberfläche des Substrats angeordnet sind, sind in Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet. Jeder VCSEL-Flip-Chip ist in einer der entsprechenden Flip-Chip-Montagegebiete der oberen Oberfläche des Substrats angeordnet. Jeder VCSEL-Flip-Chip weist eine Mehrzahl von elektrisch leitenden Kontaktfeldern auf, die mittels elektrisch leitendem Epoxid mit entsprechenden elektrisch leitenden Kontaktfeldern, die in dem entsprechenden Flip-Chip-Montagegebiet der oberen Oberfläche des Substrats angeordnet sind, elektrisch gekoppelt sind. Jeder VCSEL-Flip-Chip hat mindestens einen VCSEL, welcher Licht der bestimmten Wellenlänge erzeugt, und eine entsprechende Öffnung, durch welche das Licht, welches von dem entsprechenden VCSEL erzeugt wurde, aus dem entsprechenden VCSEL-Flip-Chip austritt. Die VCSEL-Flip-Chips sind montiert, so dass die Öffnungen der oberen Oberfläche des Substrats gegenüberliegen, so dass das meiste, wenn nicht alles des Lichts, welches aus den Öffnungen austritt, in das Substrat eintritt. Die Struktur aus einer elektrisch nicht leitenden chemischen Dichtungsverbindung (sealing compound), die auf der oberen Oberfläche des Substrats unter den äußeren Peripherien des entsprechenden VCSEL-Flip-Chips angeordnet ist, verhindert das Eindringen von Kontaminationen in die entsprechenden optischen Pfade.
Diese und andere Merkmale und Vorteile der Erfindung werden offenkundig von der folgenden Beschreibung, Zeichnungen und Patentansprüchen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe gemäß einer anschaulichen Ausführungsform, bevor VCSEL-Flip-Chips auf einer oberen Oberfläche eines Substrats der Baugruppe montiert wird.
2 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe, die in 1 dargestellt ist, nachdem eine Mehrzahl von VCSEL-Flip-Chips auf der oberen Oberfläche des Substrats der Baugruppe montiert worden sind.
3 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe gemäß 1, welche die VCSEL-Flip-Chips darauf montiert hat und entsprechende Verkapselungen aufweist, welche sich zwischen den äußeren Peripherien der VCSEL-Flip-Chips und der oberen Oberfläche des Substrats der Baugruppe sich erstreckt.
4 zeigt von unten eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe, die in 1 dargestellt ist, welche optische Kopplungselemente aufweist, die typischerweise beugende oder brechende Linsen sind, die auf einer unteren Oberfläche des Substrats der Baugruppe gebildet sind.
5 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe, die in 1 dargestellt ist, bevor die VCSEL-Flip-Chips und die Verkapselungen darauf montiert sind, so dass nur elektrische Kontaktfelder und elektrische Spuren, die auf der oberen Oberfläche des Substrats gebildet sind, gesehen werden können.
6 zeigt von oben eine vergrößerte perspektivische Ansicht eines Teils einer strukturierten Schicht von dielektrischem Material der VCSEL-Flip-Chip-Baugruppe, die in 1 dargestellt ist.
7 zeigt von unten eine perspektivische Ansicht eines VCSEL-Flip-Chips gemäß einer anschaulichen Ausführungsform, die nur zwei VCSELs aufweist, und die in der Baugruppe, die in 1 bis 5 dargestellt ist, verwendet werden kann.
8A bis 8C zeigen eine Ausführungsform zum Erzeugen der VCSEL-Flip-Chip-Baugruppe, die in 1 bis 5 dargestellt ist.
9A bis 9D zeigen eine andere Ausführungsform zum Erzeugen der VCSEL-Flip-Chip-Baugruppe, die in 1 bis 5 dargestellt ist.
DETAILLIERTE BESCHREIBUNG ANSCHAULICHER AUSFÜHRUNGSFORMEN
Die Erfindung zieht einen Vorteil aus der Tatsache, dass bekannte Flip-Chip-Baugruppen-Herstellungstechnologien es möglich machen, Flip-Chip-Baugruppen mit hoher Präzision, hoher Produktausbeute und hohem Durchsatz herzustellen. Der bekannte Flip-Chip-Baugruppen-Herstellungsprozess wird erweitert durch Prozessschritte der Erfindung zum Erzeugen einer VCSEL-Flip-Chip-Baugruppe enthaltend eine Mehrzahl von Halbleitervorrichtungen mit einem oder mehreren VCSELs darauf, welche auf einem Substrat montiert sind, um ein großes Array von VCSELs zu bilden, die präzise optisch ausgerichtet sind mit ihren entsprechenden optischen Kopplungselementen. Dieses Merkmal verhindert die vorstehenden Probleme, die verbunden sind mit der Herstellung einer Halbleitervorrichtung mit einer großen Anzahl von VCSELs darauf, oder Erzeugen eines Arrays von VCSELs durch Montieren einer Mehrzahl von Halbleitervorrichtungen, die entweder einen Singlet-VCSEL oder eine kleine Anzahl von VCSELs darauf haben. Folglich können die VCSEL-Flip-Chip-Baugruppen mit hoher Präzision, hoher Prozessausbeute, hohem Durchsatz und bei relativ niedrigen Kosten hergestellt werden. Ausführungsformen der Erfindung werden nun mit Bezug auf 1 bis 9D beschrieben.
1 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe 1 gemäß einer anschaulichen Ausführungsform, bevor VCSEL-Flip-Chips auf einer oberen Oberfläche 2a eines Substrats 2 der Baugruppe 1 montiert werden. 2 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe 1, die in 1 dargestellt ist, nachdem eine Mehrzahl von VCSEL-Flip-Chips 10 auf der oberen Oberfläche 2a des Substrats 2 der Baugruppe 1 montiert worden sind. 3 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe 1, die in 1 dargestellt ist, mit den VCSEL-Flip-Chips 10 darauf montiert und mit entsprechenden Verkapselungen 20, welche sich zwischen den äußeren Randgebieten der VCSEL-Flip-Chips 10 und der oberen Oberfläche 2a des Substrats 2 der Baugruppe 1 erstrecken. 4 zeigt von unten eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe 1, die in 1 dargestellt ist mit optischen Kopplungselementen 7, welche typischerweise diffraktive oder refraktive Linsen sind, die auf einer unteren Oberfläche 2b des Substrats 2 der Baugruppe 1 gebildet oder daran befestigt sind. 5 zeigt von oben eine perspektivische Ansicht der VCSEL-Flip-Chip-Baugruppe 1, die in 1 dargestellt ist, bevor die VCSEL-Flip-Chips 10 und Verkapselungen 20 darauf montiert sind, so dass nur elektrische Kontaktfelder 3a und 3b und elektrische Spuren 4, die auf der oberen Oberfläche 2a des Substrats 2 gebildet sind, gesehen werden können. Verschiedene Aspekte der Baugruppe 1 werden nun mit Bezug auf die 1 bis 5 beschrieben.
Mit Bezug auf 5 sind erste und zweite Sätze von elektrisch leitenden Kontaktfeldern 3a bzw. 3b und elektrisch leitende Spuren 4 auf der oberen Oberfläche 2a des Substrats 2 angeordnet. Der erste Satz von Kontaktfeldern 3a ist bereitgestellt zum Herstellen von elektrischen Verbindungen mit elektrischen Kontaktfeldern (nicht dargestellt aus Gründen der Klarheit), welche auf den unteren Oberflächen der VCSEL-Flip-Chips 10 (2 und 3) angeordnet sind. Das Substrat 2 ist transparent für die Wellenlänge von Licht, welches durch die VCSELs der VCSEL-Flip-Chips 10 (2 und 3) erzeugt wird, so dass optische Signale, die von den VCSELs erzeugt werden, durch das Substrat 2 hindurchgehen. Der erste Satz von Kontaktfeldern 3a ist aus einer Mehrzahl von Untermengen von Kontaktfeldern 3a hergestellt, die in entsprechenden Montagegebieten der oberen Oberfläche 2a des Substrats 2 positioniert sind. Jede Untermenge von Kontaktfeldern 3a ist angeordnet zum Herstellen von elektrischen Verbindungen mit den elektrischen Kontaktfeldern der entsprechenden VCSEL-Flip-Chips 10, die in den entsprechenden Montagegebieten montiert sind. Gemäß dieser anschaulichen Ausführungsform hat die VCSEL-Flip-Chip-Baugruppe 1 vier VCSEL-Flip-Chips 10 und folglich hat das Substrat 2 vier Montagegebiete auf seiner oberen Oberfläche 2a. Die Erfindung ist jedoch nicht beschränkt bezüglich der Anzahl von VCSEL-Flip-Chips 10, die auf dem Substrat 2 der Baugruppe 1 montiert sind.
Der zweite Satz von elektrisch leitenden Kontaktfeldern 3b, der auf der oberen Oberfläche 2a des Substrats 2 angeordnet ist, ist bereitgestellt für den Zweck des elektrischen Koppelns des VCSEL-Flip-Chips 10 an eine elektrische VCSEL-Treiberschaltung (aus Gründen der Klarheit nicht dargestellt). Die elektrisch leitenden Spuren 4, die auf der oberen Oberfläche 2a des Substrats 2 angeordnet sind, verbinden die Kontaktfelder 3a mit den Kontaktfeldern 3b elektrisch. Die Kontaktfelder 3a haben entsprechende Lötkugeln 3a' (1) darauf angeordnet zum elektrischen Verbinden der elektrischen Kontaktfelder 3a mit entsprechenden elektrischen Kontaktfeldern, die auf den unteren Oberflächen der VCSEL-Flip-Chips angeordnet sind, während eines Löt-Reflow-Prozesses, wie unten detaillierter beschrieben werden wird. Die elektrischen Kontaktfelder 3b (5) können oder können auch nicht Lötkugeln auf sich angeordnet haben zum elektrischen Verbinden der Spuren 4 mit der VCSEL-Treiberschaltung, abhängig davon, ob Drahtbonden oder Löten verwendet wird, um solche Verbindungen herzustellen.
In der anschaulichen Ausführungsform von 1 bis 5 umfasst jeder VCSEL-Flip-Chip 10 ein eins-auf-vier Array von VCSELs (aus Gründen der Klarheit nicht dargestellt), obwohl die VCSELs selbst in 1 bis 5 nicht gesehen werden können aufgrund der Tatsache, dass sie auf den unteren Oberflächen der Flip-Chips 10 angeordnet sind, welche in Angrenzung oder sehr naher Nähe zu der oberen Oberfläche 2a des Substrats 2 sind. In anderen Worten sind die VCSELs selbst von der Sicht in 1 blockiert. Es sollte angemerkt werden, dass jeder der VCSEL-Flip-Chips 10 jede Anzahl von VCSELs enthalten kann. Typischerweise wird jeder VCSEL-Flip-Chip 10 mindestens einen VCSEL enthalten. Ähnlich, während die Baugruppe 1 dargestellt ist als vier VCSEL-Flip-Chips 10 aufweisend (2 und 3), kann die Baugruppe 1 jede Anzahl von VCSEL-Flip-Chips 10 aufweisen.
Mit Bezug auf 1 ist eine strukturierte Schicht 6 von dielektrischem Material auf der oberen Oberfläche 2a des Substrats 2 angeordnet. In 5 ist das Substrat 2 der Baugruppe 1 dargestellt, nachdem die Kontaktfelder 3a und 3b und die Spuren 4 auf der oberen Oberfläche 2a gebildet worden sind und bevor die strukturierte Schicht 6 von dielektrischem Material auf der oberen Oberfläche 2a des Substrats 2 gebildet worden ist. Ein Vergleich von 1 mit 5 erlaubt leicht, die Form der strukturierten Schicht 6 von dielektrischem Material zu erkennen. Die strukturierte Schicht 6 hat erste und zweite Sätze von Öffnungen 6a bzw. 6b (1), die darin gebildet sind zum Freilegen der Kontaktfelder 3a bzw. 3b (5), die auf der oberen Oberfläche 2a des Substrats 2 gebildet sind. Die strukturierte Schicht 6 hat einen dritten Satz von Öffnungen 6c (1) darin gebildet, von denen jede ein entsprechendes Gebiet auf der oberen Oberfläche 2a des Substrats 2 freilegt, um Licht aus einer entsprechenden Öffnung eines entsprechenden VCSELs herauszuführen. Während des Betriebes treten optische Signale, die von den entsprechenden VCSELs erzeugt werden, durch die entsprechenden Öffnungen 6c und durch das Substrat 2 und werden durch entsprechende refraktive oder diffraktive optische Kopplungselemente 7 (4), welche auf der unteren Oberfläche 2a des Substrats 2 angeordnet sind, empfangen.
Die optischen Kopplungselemente 7 koppeln optisch die entsprechenden optischen Signale in entsprechende Enden von entsprechenden optischen Wellenleitern (nicht dargestellt aus Gründen der Klarheit), die mechanisch an die Baugruppe 1 gekoppelt sind. Die optischen Wellenleiter, die für diesen Zweck verwendet werden, sind typischerweise optische Fasern. Die optischen Kopplungselemente können in dem Substrat 2 gebildet sein, oder sie können in einer separaten Optik gebildet sein, die dann ausgerichtet und an dem Substrat befestigt wird. Zum Beispiel können die optischen Kopplungselemente 7 in einem einzigen Stück von Plastikmaterial geformt sein, das dann an dem Substrat 2 befestigt wird.
Das dielektrische Material, das für die strukturierte Schicht 6 verwendet wird, ist ein elektrisch isolierendes Material, das einen Schmelzpunkt aufweist, der höher ist als der Schmelzpunkt der Lötkugeln 3a'. Verschiedene dielektrische Materialien sind für diesen Zweck geeignet, beispielsweise, zum Beispiel Benzocyclobuten(BCB)-Polymermaterial und verschiedene Polyimidmaterialien. Für anschauliche Zwecke wird angenommen, dass das dielektrische Material der strukturierten Schicht 6 ein BCB-Polymermaterial ist. Da die Schmelztemperatur der strukturierten Schicht 6 über der der Lötkugeln 3a' liegt, wird die strukturierte Schicht nicht schmelzen oder auf andere Weise während des Löt-Reflow-Prozesses beschädigt werden. Die Lötkugeln 3a' sind typischerweise aus Goldzinn(AuSn)-Lot gefertigt, obwohl andere geeignete Lötmaterialien für diesen Zweck verwendet werden können.
Eine der potentiellen Schwierigkeiten, die mit dem Montieren der VCSEL-Flip-Chip-Baugruppe 1 verbunden ist, ist, dass wenn geeignete Vorsichtsmaßnahmen nicht ergriffen werden, Verunreinigungen und Schwebstoffteilchen in die Öffnungen 6c eindringen können und teilweise oder vollständig die Lichtwege zwischen den Öffnungen der VCSELs und den entsprechenden optischen Kopplungselementen 7 blockieren können. Nachdem die VCSEL-Flip-Chips 10 auf der oberen Oberfläche 2a des Substrats 2 montiert worden sind (2) und der Löt-Reflow-Prozess durchgeführt worden ist zum Herstellen der elektrischen Verbindungen zwischen den elektrischen Kontaktfeldern 3a und den elektrischen Kontaktfeldern der VCSELs, existieren Lücken zwischen den unteren Oberflächen der Flip-Chips 10 und der oberen Oberfläche 2a des Substrats 2. Wenn geeignete Schritte nicht unternommen werden, um diese Lücken zu versiegeln, können Schwebstoffteilchen und Verunreinigungen durch diese Lücken treten und in die Öffnungen 6c eintreten, wodurch sie potentiell die Lichtwege zwischen den VCSELs und ihren entsprechenden optischen Kopplungselementen 7 beeinträchtigen.
Gemäß der Erfindung wird ein zusätzlicher Schritt während des Montageprozesses durchgeführt, um diese Lücken abzudichten. Genauer wird, nachfolgend auf das Montieren der VCSEL-Flip-Chips 10 auf dem Substrat 2 und Durchführen des Löt-Reflow-Prozesses (2) ein Verkapselungsprozess durchgeführt, während welchem jeder VCSEL-Flip-Chip 10 mindestens teilweise verkapselt wird in Verkapselungen 20 (3), welche ein Dichtungsmaterial, wie beispielsweise Epoxy aufweisen. Die Verkapselungen 20 bilden Dichtungen, die sich zwischen dem äußeren Randbereich von jedem Flip-Chip 10 und der oberen Oberfläche 2a des Substrats 2 erstrecken, wie in 3 dargestellt. Diese Verkapselungen 20 dichten die vorstehend genannten Lücken ab und hindern dadurch Schwebstoffteilchen und Verunreinigungen an einem Eindringen in die Öffnungen 6c.
6 zeigt von oben eine vergrößerte perspektivische Ansicht eines Teils der strukturierten Schicht 6, die in 1 dargestellt ist. Der Teil der strukturierten Schicht 6, die in 6 dargestellt ist, ist der Teil, der über den Montagegebieten angeordnet ist, in welchen die VCSEL-Flip-Chips 10 montiert werden (2). Während die Verkapselungen 20 Schwebstoffteilchen und Verunreinigungen an einem Beeinträchtigen der optischen Pfade hindern, muss Acht gegeben werden, um sicherzustellen, dass das Material, das für die Verkapselungen 20 verwendet wird, nicht in die Öffnungen 6c, die in der strukturierten Schicht gebildet sind, fließt und die optischen Pfade beeinträchtigt. Die strukturierte Schicht 6 hilft zu verhindern, dass das Material, das für die Verkapselungen 20 verwendet wird, in die Öffnungen 6c fließt. Genauer enthalten die Öffnungen 6c Dammgebiete 6c' (6), die verhindern, dass überschüssiges Verkapselungsmaterial auf die obere Oberfläche 2a des Substrats 2 fließt und in die optischen Pfadgebiete der oberen Oberfläche 2a eintritt, die definiert sind durch die Öffnungen 6c. Im Wesentlichen enthalten die Dammgebiete 6c' Barrieren 6c'' und Reservoire 6c''', die verhindern, dass überschüssiges Verkapselungsmaterial in die optischen Pfade zwischen den VCSEL-Öffnungen und den optischen Kopplungselementen 7 (4) eintritt und diese potentiell blockiert.
Zusätzlich erleichtert die strukturierte Schicht 6 die Ausrichtung der VCSELs mit ihren entsprechenden optischen Kopplungselementen 7. Während des Löt-Reflow-Prozesses bewirkt eine Oberflächenspannung zwischen dem flüssigen Lot und den Öffnungen 6a, die in der strukturierten Schicht 6 gebildet sind, dass die Lötkugeln 3a' (1) sich mit ihren entsprechenden elektrischen Kontaktfeldern 3a (5) selbst ausrichten. Wenn die Lötkugeln 3a' beginnen abzukühlen und hart zu werden, bewirkt die Spannung zwischen den Lötkugeln 3a' und den entsprechenden Kontaktfeldern (aus Gründen der Klarheit nicht dargestellt), die auf den unteren Oberflächen der VCSEL-Flip-Chips 10 (2 und 3) angeordnet sind, dass die VCSEL-Flip-Chips sich mit ihren entsprechenden Montagegebieten auf der oberen Oberfläche 2a des Substrats 2 selbst ausrichten. Dieses Merkmal stellt sicher, dass die Öffnungen (nicht dargestellt aus Gründen der Klarheit) der entsprechenden VCSELs präzise mit den entsprechenden Öffnungen 6c, die in der strukturierten Schicht 6 gebildet sind, ausgerichtet sind.
In der anschaulichen Ausführungsform, die oben beschrieben wurde, hat jeder VCSEL-Chip 10 vier VCSELs. Wie oben angegeben, ist die Erfindung nicht limitiert bezüglich der Anzahl der VCSELs, die in jedem VCSEL-Flip-Chip 10 enthalten sind. 7 zeigt von unten eine perspektivische Ansicht eines VCSEL-Flip-Chips 30 gemäß einer anschaulichen Ausführungsform, der nur zwei VCSELs 30a und 30b aufweist. Der VCSEL-Flip-Chip 30 hat vier relativ kleine elektrisch leitende Kontaktfelder 31a–31d und zwei relativ große elektrisch leitende Kontaktfelder 32a und 32b, die auf seiner unteren Oberfläche 33 gebildet sind. Zwei verschiedene Größen von Kontaktfeldern 31a–31d und 32a–32b erlauben, dass der VCSEL-Flip-Chip 30 auf Substraten verwendet wird, die verschiedene Konfigurationen von Kontaktfeldern darauf haben. Zusätzlich hat, gemäß dieser anschaulichen Ausführungsform, der VCSEL-Flip-Chip 30 eine Wulst 35 und eine Nut 36, die auf seiner unteren Oberfläche 33 gebildet sind, und die helfen, das Material, aus welchem die Verkapselung 20 gemacht wird, an einem Fließen in die VCSELs 30a und 30b zu hindern. Dieses Merkmal stellt ferner sicher, dass die optischen Pfade unversperrt bleiben.
Eine anschauliche Ausführungsform des Montageprozesses, der verwendet wird zum Erzeugen der Baugruppe 1, wird nun mit Bezug auf die 8A bis 8C beschrieben. In dieser anschaulichen Ausführungsform wird angenommen, dass der VCSEL-Flip-Chip 30, der in 7 dargestellt ist, in der Baugruppe 1 implementiert ist, jedoch wird andernfalls angenommen, dass die Baugruppe 1 die Merkmale aufweist, die oben mit Bezug auf die 1 bis 6 beschrieben wurden. Mit Bezug auf 8A ist das Substrat der Baugruppe 1 typischerweise ein Teil eines Glaswafers, obwohl der Wafer jedes andere geeignete transparente Material aufweisen kann. Die Kontaktfelder 3a und 3b und die Spuren 4 (5) sind auf der oberen Oberfläche 2a des Substrats 2 unter Verwendung eines bekannten Metallisierungsprozesses platziert. Nachdem der Metallisierungsprozess durchgeführt worden ist, wird ein bekannter Dielektrikstrukturierprozess verwendet zum Bilden der strukturierten Schicht 6 von dielektrischem Material auf der oberen Oberfläche 2a des Wafers 2. Ein bekannter Lotplatzierungsprozess wird dann verwendet zum Positionieren der Lötkugeln 3a' (1) auf den entsprechenden Kontaktfeldern 3a (5). Ein bekannter Flip-Chip-Montage-Prozess wird dann verwendet zum Montieren der entsprechenden Flip-Chips 30 in den entsprechenden Montagegebieten auf der oberen Oberfläche 2a des Substrats 2, so dass die entsprechenden elektrischen Kontaktfelder (nicht dargestellt aus Gründen der Klarheit), die auf der unteren Oberfläche des Flip-Chips 30 angeordnet sind, in Kontakt mit den entsprechenden Lötkugeln 3a' sind. Wie oben angegeben, können Flip-Chip-Montage-Prozesse mit sehr hoher Präzision durchgeführt werden, was sicherstellt, dass die Öffnungen der entsprechenden VCSELs 30a und 30b (7) präzise ausgerichtet sein werden mit den entsprechenden optischen Kopplungselementen 7 (4).
Nachdem die Flip-Chips 30 auf dem Substrat 2 montiert worden sind, wird ein bekannter Löt-Reflow-Prozess verwendet, um zu bewirken, dass das Lot flüssig wird. Wenn das Lot flüssig wird, stellt die Oberflächenspannung zwischen den verflüssigten Lötkugeln 3a' und dem umgebenden dielektrischen Material der strukturierten Schicht 6 sicher, dass die Flip-Chips 30 sich mit ihren entsprechenden Montagegebieten selbst ausrichten, was sicherstellt, dass die Öffnungen der entsprechenden VCSELs 30a und 30b sich mit den entsprechenden Öffnungen 6c selbst ausrichten. Das Kühlen und Härten der Lötkugeln 3a' fixiert die Flip-Chips 30 in ihren entsprechenden Positionen.
Mit Bezug auf 8B, nachdem die Lötkugeln 3a' ausgehärtet sind, wird jeder von den Flip-Chips 30 mindestens teilweise in dem Verkapselungsmaterial 20 bedeckt (2 und 3). Da die Lücken zwischen den Wulsten 35 und der strukturierten Schicht 6 von dielektrischem Material sehr klein sind, bewirkt ein gut bekannter Effekt, welcher der Kapillareffekt genannt wird, dass die Lücken sehr schnell mit Verkapselungsmaterial gefüllt werden, wird jedoch verhindern, dass Verkapselungsmaterial über die Lücken hinausgeht. Dieses Merkmal stellt sicher, dass überschüssiges Verkapselungsmaterial nicht in die Öffnungen 6c (6), welche die Eintritte der optischen Pfade definieren, eintritt.
Mit Bezug auf 8C wird, nachdem der Verkapselungsprozess durchgeführt worden ist, ein Vereinzelungsprozess durchgeführt, während welchem der Wafer, welcher das Substrat 2 aufweist, in einzelne VCSEL-Flip-Chip-Baugruppen 1 des Typs, der in 3 dargestellt ist, vereinzelt wird. Jede VCSEL-Flip-Chip-Baugruppe 1 enthält mindestens zwei Flip-Chips, von denen jede mindestens einen VCSEL aufweist. Folglich enthält jede der resultierenden Flip-Chip-Baugruppen 1 ein Array von sehr präzise ausgerichteten VCSELs. In dem in 1 dargestellten Beispiel hat die Baugruppe 1 sechzehn VCSELs (vier pro Flip-Chip 10) und kann daher in einem parallelen optischen Sender- oder Transceivermodul, welches 16 Kanäle aufweist, implementiert werden. Wenn vier VCSEL-Flip-Chips 30 des Typs, der in 7 dargestellt ist, in der Baugruppe 1 verwendet werden, hat die Baugruppe 1 acht VCSELs (2 pro Flip-Chip 30) und kann daher in einem parallelen optischen Sender- oder Transceivermodul implementiert werden, das acht Kanäle aufweist. Es sollte angemerkt werden, dass obwohl die VCSEL-Flip-Chip-Baugruppe hierin nur beschrieben wurde als 1 × N-Arrays von VCSELs aufweisend, könnte die Baugruppe 1 ein M × N-Array von VCSELs aufweisen, wobei M und N positive Ganzzahlen sind, die größer als 1 sind. In anderen Worten kann die Baugruppe 1 ein multidimensionales anstelle eines eindimensionalen Arrays von VCSELs aufweisen.
Es können Hunderte oder Tausende von Baugruppen 1 auf einem einzigen Substratwafer gebildet sein. Folglich kann der Montageprozess, wie er oben beschrieben wurde, zum simultanen Erzeugen einer sehr großen Anzahl von Baugruppen 1 verwendet werden. Dieses Merkmal erhöht Prozessausbeute und -durchsatz und, reduziert folglich die Gesamtkosten. Zusätzlich, da die VCSEL-Flip-Chips getestet werden können, bevor sie auf dem Substrat 2 montiert werden, kann sichergestellt werden, dass jeder Flip-Chip, der einen defekten VCSEL aufweist, nicht in der Baugruppe 1 verwendet wird, was die Prozessausbeute verbessert.
Eine andere anschauliche Ausführungsform des Montageprozesses, der verwendet wird zum Erzeugen der VCSEL-Flip-Chip-Baugruppe 1 wird nun mit Bezug auf die 9A bis 9D beschrieben. Gemäß dieser anschaulichen Ausführungsform wird angenommen, dass der VCSEL-Flip-Chip 30, der in 7 dargestellt ist, in der Baugruppe 1 implementiert wird, jedoch wird andernfalls angenommen werden, dass die Baugruppe 1 die Merkmale aufweist, die oben mit Bezug auf die 1 bis 6 beschrieben wurden. Eine Struktur aus einer elektrisch leitenden, chemischen Dichtungsverbindung 40 (9A) wird auf die obere Oberfläche 2a des Substrats 2 benachbart des äußeren Randbereichs der Flip-Chip-Montagegebiete abgegeben, jedoch außerhalb der elektrischen Kontaktgebiete. Die chemische Strukturdichtungsverbindung 40 kann in einer sehr präzisen Struktur unter Verwendung eines Siebdruckprozesses abgegeben werden. Die Struktur aus der chemischen Dichtungsverbindung 40 verrichtet dieselbe Funktion wie die, die von der oben beschriebenen Verkapselung 20 verrichtet wird, d. h. Verhindern des Eintretens von Verunreinigungen in die optischen Pfade zwischen den VCSEL-Öffnungen und den entsprechenden optischen Kopplungselementen 7. Mit Bezug auf 9B wird anstelle der Verwendung von Lötkugeln 3a' (1) zum elektrischen Verbinden der Kontaktfelder 31a bis 31d (7) des VCSEL-Flip-Chips 30 mit den Kontaktfeldern 3a (5), die auf der oberen Oberfläche 2a des Substrats 2 angeordnet sind, ein elektrisch leitender Epoxy 50 auf die Kontaktfelder 31a bis 31d (7) abgegeben, wie in 9B dargestellt. Die VCSEL-Flip-Chips 30 werden dann mit ihren entsprechenden Montagegebieten ausgerichtet und montiert über einen Die-Befestigungsprozess auf der oberen Oberfläche 2a des Substrats 2 wie in 9C dargestellt. Der leitende Epoxy 50 und die Struktur aus der nichtleitenden chemischen Dichtungsverbindung 40 werden dann simultan gehärtet. Ein Vorteil hiervon ist, dass der Härtungsprozess bei einer viel niedrigeren Temperatur als Lötprozesse durchgeführt werden kann. Die Baugruppen 1 werden dann in einzelne Baugruppen 1 (2 und 3) vereinzelt, wie in 9D dargestellt.
Es sollte angemerkt werden, dass die Vorrichtungen und Verfahren beschrieben wurden mit Bezug auf einige wenige anschauliche Ausführungsformen für die Zwecke des Demonstrierens der Prinzipien und Konzepte der Erfindung und zum Liefern einiger weniger Beispiele der Art und Weise, in welcher diese implementiert werden können. Die Verfahren und Vorrichtungen sind nicht auf diese Ausführungsformen beschränkt, wie von den Fachleuten angesichts der hierin gegebenen Beschreibung verstanden werden wird.

Claims

Vertikalkavitäts-Oberflächen-emittierender Laser(VCSEL)-Flip-Chip-Baugruppe enthaltend: ein Substrat, das für eine bestimmte Wellenlänge von Licht transparent ist, das Substrat aufweisend eine obere Oberfläche und eine untere Oberfläche; eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf der oberen Oberfläche des Substrats in Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind; und eine Mehrzahl von VCSEL-Flip-Chips, wobei jeder VCSEL-Flip-Chip in einem der entsprechenden Flip-Chip-Montagegebiete montiert ist, wobei jeder VCSEL-Flip-Chip eine Mehrzahl von elektrisch leitenden Kontaktfeldern aufweist, wobei entsprechende elektrisch leitende Kontaktfelder von jedem VCSEL-Flip-Chip elektrisch gekoppelt sind mit entsprechenden elektrisch leitenden Kontaktfeldern, die in den entsprechenden Flip-Chip-Montagegebieten auf der oberen Oberfläche des Substrats angeordnet sind, wobei jeder VCSEL-Flip-Chip mindestens einen VCSEL aufweist, welcher die bestimmte Wellenlänge von Licht erzeugt, und eine Öffnung, welche in einer unteren Oberfläche des entsprechenden VCSEL-Flip-Chips gebildet ist, durch welche das von dem VCSEL erzeugte Licht aus dem entsprechenden VCSEL-Flip-Chip austritt, und wobei die VCSEL-Flip-Chips mit den Öffnungen der oberen Oberfläche des Substrats gegenüberliegend montiert sind, so dass das Meiste, wenn nicht Alles von dem Licht, welches aus den Öffnungen austritt, in das Substrat eintritt.
VCSEL-Flip-Chip-Baugruppe nach Anspruch 1, wobei jeder VCSEL-Flip-Chip mindestens zwei VCSELs aufweist; oder jeder VCSEL-Flip-Chip mindestens vier VCSELs aufweist.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, wobei mindestens vier VCSEL-Flip-Chips in den entsprechenden Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats montiert sind.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitenden Kontaktfelder der VCSEL-Flip-Chips und die elektrisch leitenden Kontaktfelder, welche in den entsprechenden Flip-Chip-Montagegebieten angeordnet sind, elektrisch miteinander gekoppelt sind über entsprechende Metalllötkugeln oder -höcker.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, ferner enthaltend: eine Mehrzahl von Verkapselungen, welche sich mindestens zwischen einem äußeren Randbereich von jedem entsprechenden VCSEL-Flip-Chip und dem entsprechenden Flip-Chip-Montagegebiet, welches auf der oberen Oberfläche des Substrats angeordnet ist, erstreckten, die Verkapselungen enthaltend ein elektrisch nicht leitendes Material, wobei die Verkapselungen einen Eintritt von Verunreinigungen in entsprechende optische Pfade zwischen den entsprechenden Öffnungen der entsprechenden VCSELs und der oberen Oberfläche des Substrats verhindern; wobei das elektrisch nichtleitende Material insbesondere Expoy ist; wobei insbesondere jeder VCSEL-Flip-Chip eine Wulst aufweist, welche sich um den Randbereich des entsprechenden VCSEL-Flip-Chips auf der unteren Oberfläche des VCSEL-Flip-Chips erstreckt, und wobei zwischen der Wulst und der oberen Oberfläche des Substrats eine Nut existiert, welche einen Kapillareffekt erzeugt, der hilft, das Verkapselungsmaterial an einem Blockieren der optischen Pfade zwischen den Öffnungen und dem Substrat zu hindern.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitenden Kontaktfelder der VCSEL-Flip-Chips und die elektrisch leitenden Kontaktfelder, welche in den entsprechenden Flip-Chip-Montagegebieten angeordnet sind, elektrisch miteinander gekoppelt sind über entsprechende elektrisch leitende Epoxy-Kugeln oder -Höcker; wobei die VCSEL-Flip-Chip-Baugruppe insbesondere ferner enthält: eine Struktur aus einer elektrisch nichtleitenden chemischen Dichtungsverbindung, welche auf der oberen Oberfläche des Substrats unter einem äußeren Randbereich von jedem entsprechenden VCSEL-Flip-Chip angeordnet ist, wobei die Dichtungsverbindung ein Eintreten von Verunreinigungen in die entsprechenden optischen Pfade verhindert.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, ferner enthaltend eine strukturierte Schicht von dielektrischem Material, welche auf der oberen Oberfläche des Substrats in mindestens den Flip-Chip-Montagegebieten angeordnet ist, wobei die strukturierte Schicht mindestens einen Satz von darin gebildeten Öffnungen aufweist, durch welche die elektrischen Kontaktfelder, die auf der oberen Oberfläche des Substrats angeordnet sind, freigelegt sind, und mindestens einen weiteren Satz von Öffnungen darin gebildet hat, welche Eingänge der optischen Pfade definieren; und/oder wobei die optischen Kopplungselemente refraktive optische Kopplungselemente sind oder die optischen Kopplungselemente diffraktive optische Kopplungselemente sind.
VCSEL-Flip-Chip-Baugruppe nach einem der vorhergehenden Ansprüche, ferner enthaltend: eine Mehrzahl von optischen Kopplungselementen, welche angeordnet sind auf der unteren Oberfläche des Substrats zum Empfangen von Licht, welches von einem entsprechenden VCSEL eines entsprechenden VCSEL-Flip-Chips erzeugt wurde, und welches sich entlang entsprechender optischer Pfade zwischen den entsprechenden VCSEL-Öffnungen und den entsprechenden optischen Kopplungselementen ausbreitet.
Vertikalkavitäts-Oberflächen-emittierender Laser(VCSEL)-Flip-Chip-Baugruppe enthaltend: ein Substrat, welches transparent für eine bestimmte Wellenlänge von Licht ist, wobei das Substrat eine obere Oberfläche und eine untere Oberfläche aufweist; eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf der oberen Oberfläche des Substrats in Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind; eine Mehrzahl von VCSEL-Flip-Chips, wobei jeder VCSEL-Flip-Chip in einem der entsprechenden Montagegebiete montiert ist, wobei jeder VCSEL-Flip-Chip eine Mehrzahl von elektrisch leitenden Kontaktfeldern aufweist, wobei die entsprechenden Kontaktfelder von jedem VCSEL-Flip-Chip elektrisch über Lötkugeln oder -höcker mit entsprechenden elektrisch leitenden Kontaktfeldern, die in den entsprechenden Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind, elektrisch gekoppelt sind, wobei jeder VCSEL-Flip-Chip mindestens einen VCSEL aufweist, welcher die bestimmte Wellenlänge von Licht erzeugt, und eine entsprechende Öffnung, durch welche das Licht, welches von dem entsprechenden VCSEL erzeugt wird, aus dem entsprechenden VCSEL-Flip-Chip austritt, und wobei die VCSEL-Flip-Chips mit den Öffnungen gegenüberliegend der oberen Oberfläche des Substrats montiert sind, so dass das Meiste, wenn nicht Alles von dem Licht, welches aus den Öffnungen austritt, in das Substrat eintritt; und eine Mehrzahl von elektrisch nichtleitenden Verkapselungen, welche sich mindestens zwischen einem äußeren Randbereich von jedem entsprechenden VCSEL-Flip-Chip und dem entsprechenden Flip-Chip-Montagegebiet, welches auf der oberen Oberfläche des Substrats angeordnet ist, erstreckt, wobei die entsprechenden Verkapselungen einen Eintritt von Verunreinigungen in entsprechende optische Pfade zwischen den entsprechenden VCSELs und der oberen Oberfläche des Substrats verhindern.
Vertikalkavitäts-Oberflächen-emittierender Laser(VCSEL)-Flip-Chip-Baugruppe enthaltend: ein Substrat, welches für eine bestimmte Wellenlänge von Licht transparent ist, wobei das Substrat eine obere Oberfläche und eine untere Oberfläche aufweist; eine Mehrzahl von elektrisch leitenden Kontaktfeldern, welche auf der oberen Oberfläche des Substrats in Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind; eine Mehrzahl von VCSEL-Flip-Chips, wobei jeder VCSEL-Flip-Chip in einem der entsprechenden Montagegebiete montiert ist, wobei jeder VCSEL-Flip-Chip eine Mehrzahl von elektrisch leitenden Kontaktfeldern aufweist, wobei entsprechende Kontaktfelder von jedem VCSEL-Flip-Chip über elektrisch leitenden Epoxy mit entsprechenden elektrisch leitenden Kontaktfeldern, die in den entsprechenden Flip-Chip-Montagegebieten der oberen Oberfläche des Substrats angeordnet sind, elektrisch gekoppelt sind, wobei jeder VCSEL-Flip-Chip mindestens zwei VCSELs aufweist, die die bestimmte Wellenlänge von Licht erzeugen, und entsprechende Öffnungen, durch welche das Licht, welches von den entsprechenden VCSELs erzeugt wird, aus den entsprechenden VCSEL-Flip-Chips austritt, und wobei die VCSEL-Flip-Chips mit den Öffnungen der oberen Oberfläche des Substrats gegenüberliegend montiert sind, so dass das Meiste, wenn nicht Alles von dem Licht, welches aus den Öffnungen austritt, in das Substrat eintritt; und eine Struktur aus einer elektrisch nicht leitenden chemischen Dichtungsverbindung, welche auf der oberen Oberfläche des Substrats unter einem äußeren Randbereich von jedem entsprechenden VCSEL-Flip-Chip angeordnet ist, wobei die Dichtungsverbindung einen Eintritt von Verunreinigungen in entsprechende optische Pfade zwischen den entsprechenden VCSELs und der oberen Oberfläche des Substrats verhindert.