DE102011055354B4

DE102011055354B4 - Integrierte Induktionsspule und Verfahren zum Herstellen einer integrierten Induktionsspule

Info

Publication number: DE102011055354B4
Application number: DE102011055354.1A
Authority: DE
Inventors: Friedrich Kröner
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2010-11-19
Filing date: 2011-11-15
Publication date: 2015-07-30
Anticipated expiration: 2031-11-16
Also published as: DE102011122982B3; DE102011055354A1; US8072042B1; CN102479685B; CN102479685A

Abstract

Verfahren zum Integrieren einer Induktionsspule in ein Halbleitersubstrat, wobei das Verfahren umfassst: Bereitstellen eines Halbleitersubstrats (10) mit einer ersten Oberfläche (11) und einer zweiten Oberfläche (12); Ausbilden mindestens eines ersten Grabens (21, 21a) und von mindestens zwei Öffnungen (23) in dem Halbleitersubstrat (10), wobei sich der erste Graben (21, 21a) und die mindestens zwei Öffnungen (23) von der ersten Oberfläche (11) in das Halbleitersubstrat (10) erstrecken, wobei der erste Graben (21, 21a) eine ringförmige Gestalt aufweist, wobei ein Abschnitt des ersten Grabens (21, 21a) zwischen den mindestens zwei Öffnungen (23) angeordnet ist; Abscheiden eines magnetisch weichen Materials in den ersten Graben (21, 21a), um eine ringförmige geschlossene magnetisierbare Kernstruktur (41) auszubilden; Abscheiden eines leitenden Materials in die mindestens zwei Öffnungen (23), um Vias (43) auszubilden; Bearbeiten der zweiten Oberfläche (12) der Halbleiterstruktur (10) um einen Abschnitt der magnetisierbaren Kernstruktur (41) und Endabschnitte der Vias (43) freizulegen; und Ausbilden einer elektrischen Verbindung (52) zwischen den Vias (43) an der bearbeiteten zweiten Oberfläche (12a).

Description

ERFINDUNGSGEBIET
Die hierin beschriebenen Ausführungsbeispiele betreffen integrierte Induktionsspulen und insbesondere integrierte Transformatoren mit einer magnetischen oder magnetisch weichen Kernstruktur, Halbleiterstrukturen mit einer integrierten Induktionsspule oder einem integrierten Transformator und Verfahren zum Integrieren einer Induktionsspule oder eines Transformators in eine Halbleiterstruktur.
ALLGEMEINER STAND DER TECHNIK
Induktionsspulen und Transformatoren werden für die Signalverarbeitung wie etwa für die Verarbeitung von Gatesignalen für Leistungsbauelemente verwendet. Es wird gewünscht, dass die Induktionsspulen oder Transformatoren in das Bauelement integriert werden.
Induktionsspulen und Transformatoren mit einer magnetisierbaren Kernstruktur werden üblicherweise über Dünnschichttechnologie hergestellt, die das Drucken und Pastieren beinhaltet, um solche induktive Bauelemente auf einem Substrat aufzubauen. Solche Prozesse verwenden hohe Temperaturen, was ihre Anwendung begrenzt.
Aus der JP 2009-135325 A ist ein Verfahren zur Herstellung einer Induktivität bekannt. Bei diesem Verfahren wird in einem oberflächennahen Bereich eines Substrats eine magnetische Struktur gebildet. Die Spulenwicklungen um diese magnetische Struktur werden mittels Duchkontaktierungen durch das Substrat und an der Oberfläche des Substrats verlaufende Querverbindungen ausgebildet. Die Induktivität der JP 2009-135325 A weist nur eine begrenzte Stromdichte auf.
Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
KURZFASSUNG DER ERFINDUNG
Hierin beschriebene spezifische Ausführungsbeispiele betreffen unter anderem Induktionsspulen mit mindestens einer Spule, die eine magnetisierbare Kernstruktur umgibt. Andere, hierin beschriebene Ausführungsformen betreffen unter anderem Transformatoren mit einer ersten und einer zweiten Spule, die jeweils eine magnetisierbare Kernstruktur umgeben. Weitere, hierin beschriebene spezifische Ausführungsformen betreffen Verfahren zum Integrieren einer Induktionsspule oder eines Transformators mit einer magnetisch weichen oder magnetisierbaren Kernstruktur.
Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zum Integrieren einer Induktionsspule in ein Halbleitersubstrat bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche und Ausbilden mindestens eines ersten Grabens und von mindestens zwei Öffnungen in dem Halbleitersubstrat. Der erste Graben und die Öffnungen erstrecken sich von der ersten Oberfläche in das Halbleitersubstrat, und der erste Graben weist eine ringförmige Gestalt auf. Ein Abschnitt des ersten Grabens ist zwischen den beiden Öffnungen angeordnet. Das Verfahren beinhaltet weiterhin das Abscheiden eines magnetisch weichen Materials in dem ersten Graben, um eine ringförmige geschlossene magnetisierbare Kernstruktur auszubilden, das Abscheiden eines leitenden Materials in den Öffnungen, um Vias auszubilden, das Bearbeiten der zweiten Oberfläche der Halbleiterstruktur, um einen Abschnitt der magnetisierbaren Kernstruktur und Endabschnitte der Vias freizulegen; und Ausbilden einer elektrischen Verbindung zwischen den Vias an der bearbeiteten zweiten Oberfläche.
Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zum Integrieren eines Transformators in ein Halbleitersubstrat bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche. Mindestens ein erster Graben für eine magnetisierbare Kernstruktur, erste Öffnungen für eine erste Spule, die einen ersten Abschnitt der magnetisierbaren Kernstruktur umgibt, und zweite Öffnungen für eine zweite Spule, die einen zweiten Abschnitt der magnetisierbaren Kernstruktur umgibt, werden in dem Halbleitersubstrat ausgebildet. Der erste Graben und die ersten und zweiten Öffnungen erstrecken sich von der ersten Oberfläche des Halbleitersubstrats in das Halbleitersubstrat, und der erste Graben weist einen ringförmigen Verlauf oder eine ringförmige Gestalt auf. Die ersten Öffnungen sind bei einem ersten Abschnitt des ersten Grabens angeordnet, und die zweiten Öffnungen sind bei einem zweiten Abschnitt des ersten Grabens angeordnet. Das Verfahren beinhaltet weiterhin das Abscheiden eines magnetisch weichen Materials in dem ersten Graben zum Ausbilden einer ringförmigen geschlossenen magnetisierbaren Kernstruktur und Abscheiden eines leitenden Materials in den ersten und zweiten Öffnungen zum Ausbilden von ersten und zweiten Vias. Die zweite Oberfläche des Halbleitersubstrats wird bearbeitet, um einen Abschnitt der magnetisierbaren Kernstruktur und Endabschnitte der ersten und zweiten Vias freizulegen. Eine Isolierschicht wird auf der bearbeiteten zweiten Oberfläche ausgebildet, und elektrische Querverbindungen werden auf der Isolierschicht ausgebildet, wobei jede der elektrischen Querverbindungen ein Paar jeweiliger Vias elektrisch verbindet.
Gemäß einer oder mehrerer Ausführungsformen bildet der erste Graben einen inneren ringförmigen Graben. Das Verfahren zum Integrieren eines Transformators in eine Halbleiterstruktur umfasst weiterhin das Ätzen des inneren ringförmigen Grabens und eines äußeren ringförmigen Grabens, der den inneren Graben umgibt, in die erste Oberfläche des Halbleitersubstrats bis zu einer gegebenen Tiefe, wobei der innere Graben von dem äußeren Graben beabstandet ist.
Gemäß einer oder mehrerer Ausführungsformen wird eine Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur weist ein Halbleitersubstrat mit einer ersten Oberfläche und einer zweiten Oberfläche auf. Die Halbleiterstruktur hat weiterhin eine magnetisierbare Kernstruktur mit mindestens einem ersten Graben, der sich von der ersten Oberfläche in das Halbleitersubstrat erstreckt, wobei der erste Graben mit einem magnetisch weichen Material gefüllt ist und eine erste geschlossene ringförmige Struktur bildet. Der erste Graben erstreckt sich bis zu der zweiten Oberfläche, und ein Abschnitt der magnetisierbaren Kernstruktur steht von der zweiten Oberfläche vor. Mindestens eine erste Spule umgibt einen ersten Abschnitt der magnetisierbaren Kernstruktur, wobei die erste Spule mindestens zwei leitende Vias aufweist, die sich von der ersten Oberfläche zu der zweiten Oberfläche des Halbleitersubstrats erstrecken. Eine elektrische Querverbindung ist zwischen den beiden Vias an der zweiten Oberfläche des Halbleitersubstrats ausgebildet, wobei die elektrische Querverbindung den ersten Abschnitt der magnetisierbaren Kerstruktur kreuzt. Der erste Abschnitt der magnetisierbaren Kernstruktur ist zwischen den Vias angeordnet. Der Fachmann erkennt bei der Durchsicht der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beiliegenden Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile der Ausführungsformen ergeben sich aus der folgenden ausführlichen Beschreibung. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1 zeigt eine Draufsicht auf einen integrierten Transformator gemäß einer Ausführungsform.
2A bis 2F zeigen Prozesse eines Verfahrens zum Herstellen eines integrierten Transformators gemäß einer Ausführungsform.
3A bis 3F zeigen Prozesse eines Verfahrens zum Herstellen eines integrierten Transformators gemäß einer Ausführungsform.
4 zeigt eine Halbleiterstruktur mit einem integrierten Transformator gemäß einer Ausführungsform.
5 zeigt integrierte Schaltungen gemäß mehrerer Ausführungsformen.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist insoweit nicht beschränkend.
Es versteht sich, dass Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale in Verbindung mit Merkmalen von anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die folgende Beschreibung solche Modifikationen und Variationen enthält. Der Ausdruck „seitlich“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung parallel zu der Hauptoberfläche eines Halbleitersubstrats beschreiben. Der Ausdruck „vertikal“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
In dieser Patentschrift wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche ausgebildet angesehen, während eine erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats ausgebildet angesehen wird. Die Ausdrücke „über“ und „unter“, wie sie in dieser Patentschrift verwendet werden, beschreiben deshalb einen relativen Ort eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
Die Ausdrücke „magnetisch weicher Kern“ und „magnetischer Kern“ und „magnetische Kernstruktur“ sollen Strukturen beschreiben, die durch ein „magnetisch weiches“ Material gebildet werden, das beim Anlegen eines externen Magnetfelds leicht magnetisiert und ummagnetisiert werden kann. Beispiele für magnetisch weiche Materialien sind unlegiertes Eisen, Nickel-Eisen-Legierungen und Kobalt-Eisen-Legierungen. Solche Materialien bleiben nicht magnetisiert oder nur schwach magnetisiert, wenn das Feld entfernt wird, im Gegensatz zu „magnetisch harten“ Materialien.
Bei Bezugnahme auf Halbleiterbauelemente werden Bauelemente mit mindestens zwei Anschlüssen verstanden, wobei ein Beispiel eine Diode ist. Halbleiterbauelemente können auch Drei-Anschluss-Bauelemente sein, wie etwa ein Feldeffekttransistor (FET), ein IGBT (Insulated Gate Bipolar Transistor), JFET (Junction Field Effect Transistors) und Thyristoren, um nur einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse enthalten. Gemäß einer Ausführungsform sind Halbleiterbauelemente Leistungsbauelemente. Integrierte Schaltungen enthalten mehrere integrierte Bauelemente.
1 zeigt eine erste Ausführungsform einer Halbleiterstruktur mit einem integrierten Transformator. Die Halbleiterstruktur 1 enthält ein Halbleitersubstrat 10, von dem ein Abschnitt in 1 dargestellt ist. 1 ist eine Draufsicht auf eine erste Seite oder Oberfläche des Halbleitersubstrats 10.
Die Halbleiterstruktur 1 enthält eine magnetische Kernstruktur 41, die bei dieser Ausführungsform vier magnetische Kernglieder 41a bis 41d aufweist. Jedes der magnetischen Kernglieder 41a bis 41d weist eine ringförmige Gestalt auf und bildet eine geschlossene magnetische Ringstruktur. Bei der vorliegenden Ausführungsform besitzen die magnetischen Kernglieder 41a bis 41d eine rechteckige Gestalt, doch sie können auch eine kreisförmige, elliptische, quadratische oder irgendeine andere ringförmige Gestalt aufweisen, wenn sie in Draufsicht von einer ersten Seite des Halbleitersubstrats 10 aus gesehen werden.
Die magnetische Kernstruktur 41 enthält mindestens ein inneres Kernglied oder Kernelement 41a und ein äußeres Kernglied oder Kernelement 41d, das das innere Kernglied 41a seitlich umgibt, bei Betrachtung in der Draufsicht von der ersten Seite des Halbleitersubstrats 10. Gemäß einer Ausführungsform enthält die magnetische Kernstruktur 41 zwei, drei, vier oder mehr magnetische Kernglieder, die jeweils ein „Laminat“ oder „Transformatorblech“ der magnetischen Kernstruktur 41 bilden. Die Kernglieder 41a bis 41d sind elektrisch voneinander isoliert, wie weiter unten beschrieben, um die Ausbildung von Wirbelströmen zu vermeiden.
Die Kernglieder 41a bis 41d sind in das Halbleitersubstrat 10 integriert, wobei jedes Kernglied 41a bis 41d in einem separaten, in dem Halbleitersubstrat 10 ausgebildeten Graben angeordnet ist. Jeder Graben ist teilweise oder vollständig mit einem zum Ausbilden eines Transformatorkerns geeigneten magnetisch weichen Material gefüllt.
Der Transformator enthält weiterhin eine erste Spule 54 und eine zweite Spule 55. Die erste Spule 54 umgibt einen ersten Abschnitt der magnetischen Kernstruktur 41. Die zweite Spule 55 umgibt einen zweiten Abschnitt der magnetischen Kernstruktur 41. Jede Spule enthält mehrere Vias 43. Eine erste Gruppe von Vias 43 ist bei dem ersten Abschnitt angeordnet, während eine zweite Gruppe von Vias bei dem zweiten Abschnitt der magnetischen Kernstruktur 41 angeordnet ist. Die Vias 43 einer jeweiligen Gruppe sind auf beiden Seiten des jeweiligen Abschnitts der magnetischen Kernstruktur 41 angeordnet. Die erste Spule 54 und die zweite Spule 55 sind bei dieser Ausführungsform spiralförmige Spulen, die um die jeweiligen Abschnitte der Kernstruktur 41 gewickelt sind.
Die Spulen 54, 55 enthalten auch elektrische Querverbindungen 51. Jede Querverbindung 51 verbindet zwei Vias 43 einer bei einem Abschnitt der magnetischen Kernstruktur 41 angeordneten Gruppe elektrisch, wobei eines der beiden Vias 43 auf einer Seite dieses Abschnitts angeordnet ist, während das andere der beiden Vias 43 auf der anderen Seite dieses Abschnitts angeordnet ist. 1 zeigt erste elektrische Querverbindungen 51, die auf der ersten Oberfläche oder Seite des Halbleitersubstrats 10 ausgebildet sind. Zweite elektrische Querverbindungen sind auf der zweiten Seite oder Oberfläche des Halbleitersubstrats 10 ausgebildet und deshalb in 1 nicht zu sehen. Die ersten elektrischen Querverbindungen 51 verlaufen in 1 auf schräge Weise, um zwei Vias 43 zu verbinden, die zueinander bezüglich einer seitlichen Richtung von 1 versetzt sind. Die zweiten elektrischen Querverbindungen erstrecken sich in einer Orientierung im Wesentlichen parallel zu einer Linie AA‘, um ein Via 43 eines Paars von Vias, das durch eine erste elektrische Querverbindung 51 verbunden ist, mit einem Via 43 eines anderen Paars von Vias zu verbinden, die durch eine weitere erste elektrische Querverbindung 51 verbunden sind. Somit enthält jede der ersten und zweiten Spule 54, 55 mindestens eine Wicklung, wobei jede Wicklung durch ein Paar von Vias und mindestens eine erste, auf der ersten Seite des Halbleitersubstrats 10 angeordnete elektrische Querverbindung 51 und eine zweite, auf der zweiten Seite des Halbleitersubstrats 10 angeordnete elektrische Querverbindung gebildet wird.
Der Fachmann versteht, dass die Anordnung der Vias und Querverbindungen gemäß spezifischer Erfordernisse gewählt werden kann und nicht auf die in 1 gezeigten Anordnungen begrenzt ist.
Bei der in 1 gezeigten Ausführungsform enthält die erste Spule 54 fünf Wicklungen, während die zweite Spule 55 drei Wicklungen enthält. Der Fachmann versteht, dass die Anzahl der jeweiligen Wicklungen nicht darauf beschränkt ist und gemäß spezifischer Erfordernisse gewählt werden kann, insbesondere angesichts eines gewünschten Transformatorverhältnisses.
Pads 54a und 54b werden bereitgestellt, um die erste Spule 54 elektrisch anzuschließen, während Pads 55a und 55b bereitgestellt werden, um die zweite Spule 55 elektrisch anzuschließen. Beim Integrieren des Transformators in eine Halbleiterstruktur können die erste und/oder zweite Spule 54, 55 auch elektrisch mit anderen integrierten Bauelementen verbunden werden, so dass die Pads 54a, 54b, 55a, 55b oder einige von ihnen nicht notwendigerweise bereitgestellt werden.
Die integrierte Struktur kann auch eine Induktionsspule enthalten. In diesem Fall entfällt eine der ersten und zweiten Spule 54, 55.
Der integrierte Transformator oder die integrierte Induktionsspule weist bezüglich des Substratbereichs im Vergleich beispielsweise zu Induktionsspulen oder Transformatoren, die durch Dünnschichttechnologie ausgebildet werden, eine erhöhte Stromdichte auf. Wie sich aus der Beschreibung weiter unten ergibt, können die Induktionsspulen und Transformatoren in eine Halbleiterstruktur integriert werden, wobei nur moderate Verarbeitungstemperaturen verwendet werden, so dass die eingesetzten Prozesse Halbleiterbauelemente oder -elemente, die bereits in das Halbleitersubstrat integriert worden sind, nicht signifikant beeinflussen. Die integrierten Transformatoren und Induktionsspulen weisen aufgrund der magnetischen Kernstruktur eine vergleichsweise hohe Qualität auf.
Die erhöhte Stromdichte bezüglich des Flächeninhalts lässt sich dadurch erhalten, dass die Kernglieder 41a bis 41d in tiefen Gräben bereitgestellt werden, die sich von der ersten Oberfläche zu der zweiten Oberfläche des Halbleitersubstrats 10 erstrecken. Einige Gräben können bei Betrachtung in einer Querschnittsansicht vergleichsweise dünn und tief ausgeführt werden. Dies reduziert den zum Ausbilden der magnetischen oder magnetisierbaren Kernstruktur 41 erforderlichen Platz.
Der Transformator oder die Induktionsspule mit einer derartigen magnetisch weichen Kernstruktur 41 eignet sich insbesondere zum Übertragen von Steuersignalen an die Gateelektroden von Leistungsbauelementen oder Leistungsmodulen. Deshalb kann die Halbleiterstruktur mindestens ein Leistungsbauelement und eine Induktionsspule und/oder einen Transformator enthalten, die jeweils in das gleiche Halbleitersubstrat 10 integriert sind. Die Halbleiterstruktur kann nur den Transformator oder die Induktionsspule enthalten, falls ein separates Bauelement gewünscht ist.
Unter Bezugnahme auf die 2A bis 2F wird eine erste Ausführungsform eines Verfahrens zum Integrieren eines Transformators beschrieben. 2A bis 2F zeigen eine Querschnittsansicht entlang der Linie AA‘ in 1.
Gemäß einer Ausführungsform werden mehrere tiefe Gräben in einem Halbleitersubstrat ausgebildet. Die tiefen Gräben sind bei Betrachtung von der Haupt- oder ersten Oberfläche des Halbleitersubstrats aus ringförmig geschlossen. Die Gräben verlaufen parallel zueinander, um eine Mehrgrabenstruktur auszubilden. Die Gräben werden mit einem magnetisch weichen Material gefüllt, zum Beispiel durch eine elektrolytische Abscheidung, um eine Mehrlaminatkernstruktur auszubilden. Vias werden bei der Kernstruktur ausgebildet, um Wicklungen von einer oder mehreren Spulen bereitzustellen, beispielsweise indem Öffnungen geätzt und sie mit einem leitenden Material wie etwa Kupfer gefüllt werden. Die Öffnungen und Gräben können zur gleichen Zeit ausgebildet werden. Die Vias werden durch Querverbindungen miteinander verbunden, die auf beiden Seiten des Halbleitersubstrats ausgebildet sind, um die Wicklungen zu vervollständigen.
Die tiefen Gräben bilden vertikal orientierte Kernlaminate oder Glieder der ringförmigen Kernstruktur. Die Laminate oder Kernglieder sind in der Regel durch Isolierschichten voneinander isoliert. Der Abstand zwischen benachbarten Kerngliedern oder Laminaten kann klein ausgeführt werden, um die Integrationsdichte und Qualität des Transformators bzw. der Induktionsspule zu erhöhen.
Genauer gesagt wird ein Halbleitersubstrat 10 mit einer ersten Oberfläche 11 und einer gegenüber der ersten Oberfläche 11 angeordneten zweiten Oberfläche 12 bereitgestellt. Das Halbleitersubstrat 10 kann aus einem beliebigen Halbleitermaterial hergestellt sein, das sich zum Herstellen von Halbleiterbauelementen eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si), Gruppe-IV-Verbundhalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminium-Galliumnitrid (AlGaN), Indium-Galliumphosphid (InGaPa) oder Indium-Gallium-Arsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilber-Cadmiumtellurid (HgCdTe), um nur einige zu nennen. Die obenerwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangshalbleitermaterial. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Silizium (SixC1-x) und SiGe-Heteroübergangshalbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaN-Materialien verwendet. Bei der vorliegenden Ausführungsform wird Silizium als Halbleitermaterial verwendet, ohne darauf beschränkt zu sein.
Das Halbleitersubstrat 10 kann einen ersten Dotierbereich 14 und einen zweiten Dotierbereich 13 enthalten. Der erste Dotierbereich 14 ist von einem ersten Leitfähigkeitstyp, der bei dieser Ausführungsform ein n-Typ ist. Der zweite Dotierbereich 13 ist von einem zweiten Leitfähigkeitstyp, der bei dieser Ausführungsform ein p-Typ ist. Der erste und zweite Dotierbereich 13, 14 bilden einen vergrabenen pn-Übergang 16. Der Fachmann versteht, dass die Dotierbeziehungen vertauscht sein können.
Eine Maskenschicht 30 wird auf der ersten Oberfläche 11 des Halbleitersubstrats 10 ausgebildet. Die Maskenschicht 30 kann beispielsweise Siliziumoxid umfassen. Es sind auch andere Materialien geeignet. Die Maskenschicht 30 ist in der Regel eine Hartmaske, die auf der ersten Oberfläche 11 verbleibt und einen Abschnitt einer isolierenden Struktur bilden wird. Die Maskenschicht 30 enthält Öffnungen zum Definieren der Größe und des Orts von Gräben und Öffnungen, die danach in dem Halbleitersubstrat 10 ausgebildet werden.
Durch Verwenden eines anisotropen Ätzprozesses, beispielsweise eines Plasmaätzprozesses, werden in dem Halbleitersubstrat 10 tiefe Gräben gebildet. Die Gräben erstrecken sich von der ersten Oberfläche 11 zu einer gegebenen Tiefe. Die Gräben können sich beispielsweise von der ersten Oberfläche 11 ganz durch den ersten Dotierbereich 14 und den vergrabenen pn-Übergang 16 und teilweise in den zweiten Dotierbereich 13 erstrecken.
In der Regel werden in einem Kerngebiet 21 angeordnete Gräben 21a bis 21d und bei dem Kerngebiet 21 angeordnete Öffnungen 23 unter Einsatz des gleichen Ätzprozesses ausgebildet. Es ist auch möglich, zum Ausbilden der Gräben 21a bis 21d und zum Ausbilden der Öffnungen 23 verschiedene Ätzprozesse zu verwenden. Das Ätzen kann ein einstufiger Prozess, ein zweistufiger Prozess oder ein mehrstufiger Prozess sein.
Bei der hier dargestellten Ausführungsform werden ein erster Graben 21a, ein zweiter Graben 21b, ein dritter Graben 21c und ein vierter 21d ausgebildet, wobei der erste Graben 21a ein innerer Graben ist und jeder der anderen Gräben 21b bis 21d bezüglich des ersten Grabens 21a ein äußerer Graben ist und den ersten Graben 21a seitlich umgibt. Der dritte Graben 21d umgibt den zweiten Graben 21b seitlich, während der vierte Graben 21d den dritten Graben 21c seitlich umgibt. Der seitliche „Durchmesser“ der Gräben nimmt von dem ersten Graben 21a zum vierten Graben 21d zu.
Jeder der Gräben 21a bis 21d definiert ein Kernglied, während jede der Öffnungen 23 ein in nachfolgenden Prozessen auszubildendes Via definiert. Jeder der Gräben 21a bis 21d besitzt bei Betrachtung in Draufsicht von der ersten Oberfläche 11 eine geschlossene ringförmige Gestalt, wie in Verbindung mit 1 gezeigt. Die Gräben 21a bis 21d verlaufen parallel zueinander und sind mit einem gegebenen Abstand voneinander beabstandet.
Die Tiefe der Gräben 21a bis 21d und der Öffnungen 23 kann gemäß spezifischer Erfordernisse gewählt werden. Beispielsweise können die Gräben 21a bis 21d und die Öffnungen 23 eine Tiefe aufweisen, die größer ist als die Enddicke des Halbleitersubstrats 10, wie weiter unten beschrieben. Außerdem kann die seitliche Breite der Gräben 21a bis 21d kleiner sein als die seitliche Breite der Öffnungen 23. Durch die reduzierte seitliche Dicke der Gräben 21a bis 21d werden Wirbelströme in den später ausgebildeten Kerngliedern vermieden. Die seitliche Dicke der Öffnungen 23 ist auf die Stromdichte der finalen Halbleiterstruktur ausgelegt. Die seitliche Dicke der Gräben 21a bis 21d kann vergleichsweise klein sein und kann beispielsweise zwischen etwa 0,2 µm und etwa 2 µm betragen.
Bei einem weiteren Prozess, wie in 2B gezeigt, wird eine Isolierschicht 31 auf Seitenwandabschnitten und Bodenabschnitten 22a bis 22d und 23a der Gräben 21a bis 21d bzw. Öffnungen 23 ausgebildet. Beispielsweise können die exponierten Seitenwandabschnitte und Bodenabschnitte 22a bis 22d bzw. 23 thermisch oxidiert werden, um eine Oxidschicht zu bilden, in der Regel eine Siliziumoxidschicht. Alternativ kann eine Oxidschicht konform über CVD abgeschieden werden.
Wie in 2B gezeigt, ist die Isolierschicht 31 bezüglich der Maskenschicht 30 relativ dünn. Die Ausbildung der Isolierschicht 31 vergrößert auch die Materialdicke der Maskenschicht 30 entweder durch Abscheiden von zusätzlichem Material oder durch Oxidation von Halbleitermaterial unter der Maskenschicht 30. Die anfängliche Dicke der Maskenschicht 30 wird derart gewählt, dass die Materialgesamtdicke der Maskenschicht 30 und der Isolierschicht 31 auf der ersten Oberfläche 11 des Halbleitersubstrats 10 signifikant größer ist als die Dicke der Isolierschicht 31 auf Bodenabschnitten 22a bis 22d bzw. 23a. Bei einem weiteren Prozess wird die Isolierschicht 31 anisotrop geätzt, um isolierende Abstandshalter 31 auszubilden, die an den Seitenwänden der Gräben 21a bis 21d und Öffnungen 23 angeordnet sind. Der anisotrope Ätzprozess entfernt die Isolierschicht von Bodenabschnitten 22a bis 22d und 23, so dass diese Abschnitte exponiert werden. Die resultierende Struktur ist in 2B gezeigt.
Bei weiteren Prozessen wird ein magnetisch weiches Material in den Gräben 21a bis 21d abgeschieden, während ein hochleitendes Material in den Öffnungen 23 abgeschieden wird, wie in 2C gezeigt. In der Regel ist das in den Gräben 21a bis 21d abgeschiedene Material von dem in den Öffnungen 23 abgeschiedenen Material verschieden. Geeignete leitende Materialien sind beispielsweise Kupfer und Aluminium. Ein magnetisch weiches Material ist beispielsweise Eisen, das elektrolytisch abgeschieden werden kann. Zu diesem Zweck wird die zweite Oberfläche 12 des Halbleitersubstrats 10 elektrisch mit einer Kathode verbunden, während eine Anode einer Elektrolytzelle in einem Elektrolyseplattierungsbad platziert wird, in dem ein geeignetes Eisensalz gelöst ist. Ein Beispiel für ein Plattierungsbad ist eine Eisenchlorid und Calciumchlorid enthaltende Lösung. Das Halbleitersubstrat 10 wird dann in das Plattierungsbad getaucht. Da die Bodenabschnitte 22a bis 22d der Gräben 21a bis 21d exponiert sind, wird Eisen auf den Bodenabschnitten 22a bis 22d abgeschieden und füllt die Gräben 21a bis 21d sukzessiv. Die Abscheidung kann angehalten werden, bevor das abgeschiedene Material die erste Oberfläche 11 erreicht, um das in den jeweiligen Gräben abgeschiedene Material voneinander isoliert zu halten. Da die anderen Abschnitte des Halbleitersubstrats 10 von der Maskenschicht 30, der Isolierschicht 31 bzw. isolierenden Abstandshaltern 31 bedeckt sind, erfolgt auf einem anderen Teil des Halbleitersubstrats 10 keine Abscheidung. Um eine Abscheidung von Eisen in den Öffnungen 23 zu vermeiden, kann ein Hilfsmaterial verwendet werden, um die Öffnungen 23 teilweise zu füllen, wobei das Hilfsmaterial nach dem Füllen der Gräben 21a bis 21d entfernt wird.
Jeder der gefüllten Gräben 21a bis 21d bildet ein jeweiliges magnetisch weiches Kernglied 41a bis 41d, die voneinander beabstandet sind. Für die Isolation zwischen benachbarten Kerngliedern 41a bis 41d sorgen die Maskenschicht 30, die Isolierschicht 31 bzw. die isolierenden Abstandshalter 31.
Dann kann ein Temperprozess bei moderaten Temperaturen, beispielsweise etwa 200°C oder weniger, zum Tempern des elektrochemisch abgeschiedenen Eisens durchgeführt werden.
Nach dem Entfernen des Hilfsmaterials von den Öffnungen 23 kann ein leitendes Material wie etwa Kupfer beispielsweise durch CVD oder durch elektrochemische Abscheidung abgeschieden werden. Um eine Abscheidung von Kupfer in den Gräben 21a bis 21d zu vermeiden, kann ein weiteres Hilfsmaterial abgeschieden werden, das die Gräben 21a bis 21d vorübergehend bedeckt. Vor dem Abscheiden von Kupfer kann eine Barrierenschicht wie etwa eine Nickelschicht in den Öffnungen 23 ausgebildet werden. Die Barrierenschicht verhindert die Ausdiffundierung von Kupfer. Die resultierende Struktur ist in 2C gezeigt, die die Öffnungen 23 zeigt, die mit Kupfer gefüllt sind, wodurch Vias 43 entstehen.
Bei einem weiteren Prozess, wie in 2D gezeigt, wird eine Isolationsschicht 32 auf der Maskenschicht 30, 31 abgeschieden. Öffnungen werden in der Isolationsschicht 32 ausgebildet, um Zugang zu den in den Öffnungen 23 angeordneten Vias 43 bereitzustellen. Bei einem weiteren Prozess wird eine erste oder vorderseitige Metallisierung 51 auf der Isolationsschicht 32 ausgebildet, die die Vias 43 elektrisch verbindet. Die erste Metallisierung 51 bildet erste elektrische Querverbindungen 51, wie bezüglich 1 beschrieben. Abschnitte der ersten Metallisierung können auch zum Ausbilden von Pads 54a, 54b, 55a, 55b verwendet werden, zum Beispiel wie in 1 gezeigt, und zum Ausbilden einer Verdrahtung für Bauelemente und Schaltungen, die bereits in das Halbleitersubstrat 10 integriert worden sind, und zum Ausbilden elektrischer Verbindungen zwischen dem Transformator und diesen Bauelementen oder Schaltungen.
Wie in 2E gezeigt, wird ein Trägerwafer 60 wie etwa ein Glaswafer vorübergehend oder permanent an der ersten Seite der hier durch die erste Metallisierung 51 und die Isolationsschicht 32 ausgebildeten Halbleiterstruktur angebracht. Die zweite Oberfläche 12 des Halbleitersubstrats 10 wird dann bearbeitet, um Endabschnitte 43a mindestens der Vias 43 zu exponieren. Endabschnitte 43a der Vias 43 und Endabschnitte 42a bis 42d der Kernglieder 41a bis 41d werden exponiert und stehen mit einem gegebenen Abstand von der bearbeiteten zweiten Oberfläche 12a ab.
Zu dem Bearbeiten der zweiten Oberfläche 12 kann Ätzen, beispielsweise elektrochemisches Ätzen, zählen, wie weiter in Verbindung mit 3A bis 3F beschrieben. Es sind auch andere Prozesse geeignet. Die Bearbeitung der zweiten Oberfläche 12 führt in der Regel zu dem Entfernen des zweiten Dotierbereichs 13. Der exponierte erste Dotierbereich 14 bildet die verarbeitete zweite Oberfläche 12a, wie in 2E gezeigt.
In 2F wird das Halbleitersubstrat 10 mit der Oberseite nach unten gedreht, so dass sich die erste Oberfläche 11 nun an dem unteren Abschnitt der Zeichnungen befindet. Der Trägerwafer 60 kann immer noch angebracht sein, ist aber hier nicht gezeigt. Bei weiteren Prozessen wird eine rückseitige Isolation 33 auf der bearbeiteten zweiten Oberfläche 12a ausgebildet, und eine rückseitige oder zweite Metallisierung 52 wird auf der rückseitigen Isolation 33 ausgebildet, um elektrische Querverbindungen 52 auszubilden, die ein auf einer Seite eines Abschnitts der magnetischen oder magnetisierbaren Kernstrukturen 41 angeordnetes erstes Via 43 elektrisch mit einem auf der gegenüberliegenden Seite dieses Abschnitts der magnetischen Kernstruktur 41 angeordneten zweiten Via 43 elektrisch verbindet, wie bezüglich 1 beschrieben. Querverbindungen 51 und 52 bilden zusammen mit Vias 43 Wicklungen von jeweiligen Spulen des Transformators. Beispielsweise kann ein fotostrukturierbares Epoxidharz verwendet werden, um die rückseitige Isolation 33 auszubilden und um darin Öffnungen auszubilden, um Zugang zu den Endabschnitten 43a der Vias 43 zu gestatten. 2F zeigt einen Abschnitt einer Wicklung der in 1 gezeigten ersten Spule 24.
Die zweite Metallisierung 52 kann in anderen Teilen der Halbleiterstruktur verwendet werden, um eine lokale Verdrahtung für andere integrierte Bauelemente wie etwa Leistungsbauelemente oder integrierte Schaltungen auszubilden und um eine elektrische Verbindung zwischen dem Transformator und den anderen integrierten Bauelementen auszubilden.
Bezüglich der 3A bis 3F wird eine weitere Ausführungsform beschrieben, die einen elektrochemischen Ätzprozess des Halbleitersubstrats 10 verwendet, um die Endabschnitte der Kernglieder 41a bis 41d und die Vias 43 zu exponieren. Für entsprechende Merkmale werden die gleichen Bezugszahlen verwendet. Zur Vermeidung einer Wiederholung entfällt eine Beschreibung von Merkmalen und Prozessen, die bereits oben beschrieben wurden, oder sie wird nur kurz zusammengefasst.
Das Halbleitersubstrat 10 enthält einen p-dotierten Halbleiterwafer 13, der den zweiten Dotierbereich bildet. Eine zweite Oberfläche des Halbleiterwafer 13 bildet die zweite Oberfläche 12 des Halbleitersubstrats 10. Eine stark n-dotierte vergrabene Schicht 15 wird an einer ersten Oberfläche des p-dotierten Halbleiterwafer 13 ausgebildet. Beispielsweise kann ein Gasphasendotierungsprozess wie etwa ein POCl₃-Ofenprozess zum Dotieren des Halbleiterwafer 13 verwendet werden. Alternativ können andere Dotierprozesse verwendet werden. Bei einem weiteren Prozess wird eine n-dotierte Epitaxialschicht 14 auf der vergrabenen Schicht 15 abgeschieden. Die Dicke und Dotierkonzentration der Epitaxialschicht 14 kann gemäß spezifischer Erfordernisse eingestellt werden, insbesondere angesichts der gewünschten Blockierspannung von Leistungsbauelementen.
Ein vergrabener pn-Übergang 16 wird zwischen den verbleibenden p-dotierten Gebieten des Halbleiterwafer 13 und der vergrabenen Schicht 15 ausgebildet. Ein nn⁺-Übergang 19 wird zwischen der vergrabenen Schicht 15 und der Epitaxialschicht 14 ausgebildet.
Bei weiteren Prozessen wird eine Maskenschicht 30 auf der ersten Oberfläche 11 des Halbleitersubstrats 10 ausgebildet. Die erste Oberfläche 11 wird hier durch die exponierte obere Oberfläche der Epitaxialschicht 14 ausgebildet, die den ersten Dotierbereich bildet, wie oben beschrieben.
Bei weiteren Prozessen, wie in 3B gezeigt, werden die Gräben 21a bis 21d (3B zeigt nur den ersten Graben 21a) und die Öffnungen 23 wie oben beschrieben zusammen mit Isolationsgräben 25 geätzt. Die ausgebildeten Gräben 21a, 25 und Öffnungen 23 erstrecken sich von der ersten Oberfläche 11 ganz durch die Epitaxialschicht 14, durch die vergrabene Schicht 15, durch den pn-Übergang 16 und über einen gegebenen Abstand, der beispielsweise durch zeitgesteuertes Ätzen gewählt werden kann, in den Halbleiterwafer 13.
Die Isolationsgräben 25 weisen eine geringere seitliche Dicke als der erste Graben 21a auf und werden später als Bauelementisolation 26 verwendet. Exponierte Seitenwand- und Bodenabschnitte der ausgebildeten Gräben 21a, 25 und Öffnungen 43 werden dotiert, um Dotiergebiete 17 vom ersten Leitfähigkeitstyp zu bilden, der bei der vorliegenden Ausführungsform der n-Typ ist. Beispielsweise kann ein weiterer Gasphasendotierprozess wie etwa POCl₃-Ofenprozess verwendet werden, um die exponierten Abschnitte des Halbleitersubstrats 10 zu dotieren. Die Dotiergebiete 17 bilden an den Bodenabschnitten 22a, 25a und 23a der Gräben 21a, 25 bzw. Öffnungen 23 pn-Übergänge 16 mit p-dotierten Gebieten des Wafer 13. Dotiergebiete 17 bilden in anderen Bereichen nn⁺-Übergänge mit der Epitaxialschicht 14. Der pn-Übergang 16 folgt der Kontur der Bodenabschnitte der Gräben 21a, 25 und Öffnungen 23 und ist mit einem gegebenen Abstand, der durch den Dotierprozess eingestellt werden kann, von den Gräben und Öffnungen beabstandet. Der Abstand kann beispielsweise 1 bis 2 µm betragen. Der pn-Übergang 16 wird auch durch die vergrabene Schicht 15 und das p-Gebiet des Halbleiterwafer 13 gebildet. Der pn-Übergang 16 dient als elektrochemischer Ätzstopp in einem nachfolgenden Ätzprozess und gestattet das Entfernen des Wafer 13, insbesondere der p-dotierten Gebiete, selektiv zu den n-dotierten Gebieten.
Weitere Gräben können für andere Zwecke ausgebildet werden. Beispielsweise können Öffnungen 23 in anderen Abschnitten des Halbleitersubstrats 10 geätzt werden, um beispielsweise Vias einer internen Verdrahtung auszubilden. Gräben 21a können beispielsweise auch für einen weiteren Transformator oder eine weitere Induktionsspule ausgebildet werden. Die Gräben 25 können beispielsweise für eine seitliche Isolation zwischen benachbarten Bauelementen ausgebildet werden, falls gewünscht.
Die Gräben 25 sind vergleichsweise dünn, um sicherzustellen, dass sie vollständig mit einem isolierenden Material gefüllt werden, das in einem nachfolgenden Prozess abgeschieden oder ausgebildet wird. Wenn die seitliche Dicke eines Grabens 25 für Isolierzwecke nicht ausreicht, können zwei oder mehr Gräben 25 beieinander ausgebildet werden, die zusammen, wenn sie mit einem isolierenden Material gefüllt sind, eine seitliche Bauelementisolation bilden. 3B zeigt die Ausbildung von zwei benachbarten Gräben 25, die zusammen eine seitliche Bauelementisolation 26 bilden. Es ist auch möglich, die Isolationsgräben 25 zwischen den Spulen des Transformators zu integrieren, um die Isolation der Spulen zu verbessern. Es ist auch möglich, die Isolationsgräben 25 zwischen den Wicklungen der gleichen Spule auszubilden, um, falls benötigt, die Isolation zu verbessern. Beispielsweise kann jede der Öffnungen 23, die zum Ausbilden von Vias für die Spulen verwendet werden, von einem Isolationsgraben 25 umgeben sein.
Die Dicke der jeweiligen Gräben 21a, 25 und Öffnungen 23 wird gemäß spezifischer Erfordernisse gewählt, wie oben beschrieben.
In weiteren Prozessen, wie in 3C gezeigt, wird die Isolierschicht 31 abgeschieden und zurückgeätzt, um isolierende Abstandshalter 31 auszubilden, wie oben beschrieben. Da die Gräben 25 vergleichsweise dünn sind, werden diese Gräben vollständig mit dem Material der Isolierschicht 31 gefüllt. Anisotropes Rückätzen der Isolierschicht 31 führt deshalb nicht zu der Ausbildung von Abstandshaltern und exponiert insbesondere nicht Bodenabschnitte der Gräben 25. Die Gräben 25 können mit dem Material der Isolierschicht 31 gefüllt bleiben und seitliche Bauelementisolationen 26 bilden. Dann werden Vias 43 und Kernglieder 41a wie oben beschrieben ausgebildet. Die seitliche Dicke der Isolationsgräben 25 kann bei einigen Ausführungsformen gleich oder kleiner als die zweifache Dicke der Isolierschicht 31 sein.
Bei weiteren Prozessen wird der Wafer 13, insbesondere das zurückbleibende p-dotierte Gebiet des Wafer 13, entfernt, wobei der pn-Übergang 16 als Ätzstopp verwendet wird. Der Halbleiterwafer 13 kann beispielsweise durch elektrochemisches Ätzen geätzt werden, wobei die n-dotierten Gebiete 15, 17 und 14 des Halbleitersubstrats 14 an die Anode einer elektrochemischen Ätzzelle angeschlossen sind. P-dotierte Gebiete des Halbleiterwafer 13 stehen in Kontakt mit dem alkalischen Elektrolyten der elektrochemischen Ätzzelle. Der Elektrolyt steht in Kontakt mit einer inerten Kathode. Das Halbleitersubstrat 10 wird in den Elektrolyten getaucht. Eine Spannung wird zwischen Anode und Kathode angelegt. Der alkalische Elektrolyt ätzt das p-dotierte Material, solange der Elektrolyt noch nicht den pn-Übergang erreicht hat. Vor dem Erreichen des pn-Übergangs fällt die zwischen Anode und Kathode angelegte Spannung hauptsächlich über dem pn-Übergang ab. Wenn das Ätzen so weit fortgeschritten ist, dass der Elektrolyt den pn-Übergang erreicht, fällt die Spannung an dem Elektrolyten ab und die elektrochemische Oxidation erfolgt, die verhindert, dass der Elektrolyt das Halbleitersubstrat weiter ätzt. Daher hält das Ätzen an. Die resultierende Struktur dieses selektiven Ätzprozesses, die an dem pn-Übergang anhält, und insbesondere an der Kante des Raumladungsgebiets des pn-Übergangs, ist in 3D gezeigt.
Danach wird ein zeitlich gesteuerter Ätzprozess durchgeführt, um das verbleibende Halbleitermaterial an der zweiten Oberfläche 12 zu entfernen und den Endabschnitt 42a des ersten Grabens 21a, den Endabschnitt 43a der Öffnung 43 und den Endabschnitt 26a der seitlichen Bauelementisolationen 26 zu exponieren. Die jeweiligen Endabschnitte stehen von der bearbeiteten zweiten Oberfläche 12a des Halbleitersubstrats 10 um einen gegebenen Abstand vor, der durch Wählen der Ätzzeit des zeitlich gesteuerten Ätzprozesses eingestellt werden kann. Dieser Ätzprozess entfernt die vergrabene Schicht 15 teilweise. Die resultierende Struktur ist in 3E gezeigt.
In 3F wird eine rückseitige Isolation 33 wie oben beschrieben ausgebildet. Weitere Prozesse können verwendet werden, um den Transformator wie oben beschrieben zu finalisieren.
4 zeigt eine Querschnittsansicht der Halbleiterstruktur 100 mit mehreren Bauelementen und Elementen, die in das gleiche Halbleitersubstrat 110 integriert sind. Eine Induktionsspule oder ein Transformator 124 mit ihrer/seiner magnetisierbaren Kernstruktur 141 ist in den linken Abschnitt des Halbleiterbauelements integriert. Das von der Induktionsspule oder dem Transformator belegte Gebiet ist mit „L“ bezeichnet. Der Transformator oder die Induktionsspule 124 besitzt aufgrund der magnetisch weichen Kernstruktur 141, die mehrere blechartige Kernglieder enthält, die jeweils in einen jeweiligen Graben des Halbleitersubstrats integriert sind, eine hohe Qualität. Die Induktionsspule 124 enthält Vias 161, die wie oben beschrieben in Verbindung mit den Vias 43 ausgebildet werden können.
Ein Kondensatorgebiet „C“ enthält einen Kondensator mit einer inneren Elektrode 164, die auf ähnliche Weise wie die oben beschriebenen Vias 43 ausgebildet wird. Die Elektrode 164 kann jedoch die Gestalt einer Platte aufweisen, um die Kapazität zu vergrößern. Die andere Elektrode wird durch das Halbleitersubstrat 110 gebildet, insbesondere durch stark n-dotierte Gebiete 162, die entlang der Seitenwände des geätzten Grabens, wie oben beschrieben, ausgebildet sind. Die innere Elektrode 164 kann zusammen mit Vias 161 ausgebildet werden. Die wie oben beschrieben ausgebildete Isolierschicht 31 kann als Kondensatordielektrikum verwendet werden. Alternativ können andere isolierende Materialien auf den Grabenseitenwänden abgeschieden werden, um das Kondensatordielektrikum zu bilden.
Ein Viagebiet „V“ kann ebenfalls integriert werden, das zum Bereitstellen einer elektrischen Durchverbindung von der ersten Seite 111 zu der zweiten Seite 112 des Halbleitersubstrats 100 verwendet werden kann. Das Viagebiet V kann ein oder mehrere Vias 163 enthalten, die Teil einer lokalen Verdrahtung sein können. Vias 163 können zusammen mit der inneren Elektrode 164 und Vias 161 der Induktionsspule 124 ausgebildet werden.
Weiterhin können auch Halbleiterbauelemente wie etwa Dioden oder Feldeffekttransistoren in die Halbleiterstruktur 100 integriert werden. „D“ bezeichnet ein Diodengebiet, während „FET“ ein Transistorgebiet bezeichnet. Allgemein kann jede Art von unipolarem oder bipolarem Bauelement oder Bauelementen integriert werden, um integrierte Schaltungen oder Module wie etwa Leistungsmodule auszubilden.
Eine seitliche Isolation zwischen benachbarten Bauelementen kann durch kleine Gräben „I“ bereitgestellt werden, die mit isolierendem Material wie oben in Verbindung mit der Ausbildung der seitlichen Bauelementisolation 26 beschrieben gefüllt sind. 4 zeigt stark n-dotierte Gebiete bei der inneren Elektrode 164. Solche dotierten Gebiete werden ebenfalls in der Regel entlang anderer Grabenstrukturen wie oben beschrieben ausgebildet. Weiterhin wird ein stark n-dotiertes Gebiet auf der zweiten Seite 112 des Halbleitersubstrats 110 ausgebildet und ist ein Abschnitt der anfänglichen vergrabenen Schicht 15.
Eine Isolationsschicht 135 wird auf der ersten Seite 111 der Halbleiterstruktur 100 ausgebildet und bettet eine lokale Metallisierung wie etwa die oben beschriebene erste Metallisierung 51 ein. Auf der zweiten Seite 112 der Halbleiterstruktur 100 kann eine weitere Isolationsschicht 138 ausgebildet werden, um eine lokale Metallisierung wie etwa die oben beschriebene zweite Metallisierung 52 einzubetten. Die Isolationsschicht 138 kann beispielsweise ein Epoxidharz sein, das aufgeschleudert werden kann. Auf der Isolationsschicht 138 kann eine Metallplatte oder ein Blech 155, beispielsweise eine Kupferplatte, platziert werden. Die Metallplatte 155 verbessert die Wärmeableitung der Halbleiterstruktur 100. Beispielsweise wird flüssiges Epoxidharz auf die zweite Seite des Halbleitersubstrats 110 aufgebracht, dann wird die Metallplatte 155 darauf platziert, und dann wird das Halbleitersubstrat 110 geschleudert, während die Metallplatte 155 in einer engen und wohldefinierten beabstandeten Relation dazu gehalten wird, um zu erzwingen, dass das Epoxidharz 138 den Raum zwischen der Metallplatte 155 und dem Halbleitersubstrat 110 füllt. Dadurch kann eine vergleichsweise dünne Isolationsschicht 138 ausgebildet werden, die die Wärmeableitung von dem Halbleitersubstrat 110 zu der Metallplatte 155 verbessert.
5 zeigt mehrere Ausführungsformen von integrierten Schaltungen mit einer integrierten Induktionsspule „L“. 5a zeigt einen Buck-Wandler, 5b zeigt einen Boost-Wandler, und 5c zeigt einen Buck-Boost-Wandler. Die Referenzzahl 200 bezeichnet eine Last, während die Referenzzahl 210 Steuerschaltungen der jeweiligen Wandler bezeichnet. Solche Schaltungen profitieren von den wie hierin beschriebenen integrierten qualitativ hochwertigen Induktionsspulen.
Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen werden zum Beschreiben verschiedener Elemente, Gebiete, Sektionen usw. verwendet und sollen insoweit nicht beschränkend sein. Gleiche Ausdrücke beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.
Die Ausdrücke „haben“, „enthalten“, „mit“, „umfassen“ und dergleichen, sind, wie sie hier verwendet werden, offene Ausdrücke, die die Anwesenheit von angegebenen Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „einer/eine“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes angibt.

Claims

Verfahren zum Integrieren einer Induktionsspule in ein Halbleitersubstrat, wobei das Verfahren umfassst: Bereitstellen eines Halbleitersubstrats (10) mit einer ersten Oberfläche (11) und einer zweiten Oberfläche (12); Ausbilden mindestens eines ersten Grabens (21, 21a) und von mindestens zwei Öffnungen (23) in dem Halbleitersubstrat (10), wobei sich der erste Graben (21, 21a) und die mindestens zwei Öffnungen (23) von der ersten Oberfläche (11) in das Halbleitersubstrat (10) erstrecken, wobei der erste Graben (21, 21a) eine ringförmige Gestalt aufweist, wobei ein Abschnitt des ersten Grabens (21, 21a) zwischen den mindestens zwei Öffnungen (23) angeordnet ist; Abscheiden eines magnetisch weichen Materials in den ersten Graben (21, 21a), um eine ringförmige geschlossene magnetisierbare Kernstruktur (41) auszubilden; Abscheiden eines leitenden Materials in die mindestens zwei Öffnungen (23), um Vias (43) auszubilden; Bearbeiten der zweiten Oberfläche (12) der Halbleiterstruktur (10) um einen Abschnitt der magnetisierbaren Kernstruktur (41) und Endabschnitte der Vias (43) freizulegen; und Ausbilden einer elektrischen Verbindung (52) zwischen den Vias (43) an der bearbeiteten zweiten Oberfläche (12a).
Verfahren nach Anspruch 1, weiterhin umfassend: Ausbilden von isolierenden Abstandshaltern (31) an Seitenwänden des ersten Grabens (21, 21a) und der mindestens zwei Öffnungen (23) vor dem Abscheiden der jeweiligen Materialien in den ersten Graben (21, 21a) und die mindestens zwei Öffnungen (23).
Verfahren nach Anspruch 2, weiterhin umfassend: Ausbilden einer Isolierschicht an Seitenwand- und Bodenabschnitten des ersten Grabens (21, 21a) und der mindestens zwei Öffnungen (23); anisotropes Ätzen der Isolierschicht zum Entfernen der Isolierschicht von den Bodenabschnitten zum Ausbilden der isolierenden Abstandshalter (31).
Verfahren nach einem der Ansprüche 1 bis 3, wobei das magnetisch weiche Material elektrolytisch abgeschieden wird, um die Kernstruktur (41) auszubilden.
Verfahren nach einem der Ansprüche 1 bis 4, wobei das leitende Material elektrolytisch abgeschieden wird, um die Vias (43) auszubilden.
Verfahren nach einem der Ansprüche 1 bis 5, weiterhin umfassend: Anbringen eines Trägerwafers (60) an der ersten Seite (11) des Halbleitersubstrats (10) vor dem Bearbeiten der zweiten Oberfläche (12) des Halbleitersubstrats (10).
Verfahren nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (10) einen ersten Dotierbereich (14) von einem ersten Leitfähigkeitstyp und einen zweiten Dotierbereich (13) von einem zweiten Leitfähigkeitstyp umfasst, wobei der erste und zweite Dotierbereich (14, 13) einen vergrabenen pn-Übergang (16) bilden, wobei sich der erste Dotierbereich (14) von der ersten Oberfläche (11) des Halbleitersubstrats (10) zu dem pn-Übergang (16) erstreckt, wobei sich der zweite Dotierbereich (13) von der zweiten Oberfläche (12) des Halbleitersubstrats (10) zu dem pn-Übergang (16) erstreckt, wobei das Verfahren umfasst: anisotropes Ätzen des ersten Grabens (21) und der mindestens zwei Öffnungen (23), sodass sie sich durch den ersten Dotierbereich (14) und teilweise in den zweiten Dotierbereich (13) erstrecken; Dotieren mindestens von Bodenabschnitten des ersten Grabens (21) und der mindestens zwei Öffnungen (23) zum Ausbilden von Dotiergebieten (17) vom ersten Leitfähigkeitstyp, wobei die Dotiergebiete (17) pn-Übergänge (16) mit dem zweiten Dotierbereich (13) bilden; und selektives Ätzen des zweiten Dotierbereichs (13) bezüglich der Dotiergebiete und – bereiche (14, 17) vom ersten Leitfähigkeitstyp.
Verfahren nach Anspruch 7, wobei der zweite Dotierbereich (13) unter Verwendung der pn-Übergänge (16) als Ätzstopp elektrochemisch geätzt wird.
Halbleiterstruktur, aufweisend: ein Halbleitersubstrat (10) mit einer ersten Oberfläche (11) und einer zweiten Oberfläche (12, 12a); eine magnetisierbare Kernstruktur (41), die mindestens einen ersten Graben (21a) aufweist, der sich von der ersten Oberfläche (11) in das Halbleitersubstrat (10) erstreckt, wobei der erste Graben (21a) mit einem magnetisch weichen Material gefüllt ist und eine erste geschlossene ringförmige Struktur (41a) bildet, wobei sich der erste Graben (21a) bis zu der zweiten Oberfläche (12, 12a) erstreckt und wobei ein Abschnitt der magnetisierbaren Kernstruktur (41) von der zweiten Oberfläche (12, 12a) vorsteht; und mindestens eine erste Spule (54), die einen ersten Abschnitt der magnetisierbaren Kernstruktur (41) umgibt, wobei die erste Spule (54) aufweist: mindestens zwei leitende Vias (43), die sich von der ersten Oberfläche (11) zu der zweiten Oberfläche (12, 12a) des Halbleitersubstrats (10) erstrecken, und mindestens eine elektrische Querverbindung (52) zwischen den mindestens zwei Vias (43) an der zweiten Oberfläche (12, 12a) des Halbleitersubstrats (10), wobei die elektrische Querverbindung (52) den ersten Abschnitt der magnetisierbaren Kernstruktur (41) kreuzt, wobei der erste Abschnitt der magnetisierbaren Kernstruktur (41) zwischen den mindestens zwei Vias (43) angeordnet ist.
Halbleiterstruktur nach Anspruch 9, wobei die magnetisierbare Kernstruktur (41) weiterhin einen zweiten Graben (21b) aufweist, der sich von der ersten Oberfläche (11) in das Halbleitersubstrat (10) erstreckt und eine zweite geschlossene ringförmige Struktur (41b) bildet, wobei der zweite Graben (21b) mit einem magnetisch weichen Material gefüllt ist und abschnittsweise parallel zu dem ersten Graben (21a) verläuft, wobei der erste Graben (21a) und der zweite Graben (21b) voneinander beabstandet sind und elektrisch voneinander isoliert sind.
Halbleiterstruktur nach Anspruch 9 oder 10, weiterhin aufweisend: eine zweite Spule (55), die einen zweiten Abschnitt der magnetisierbaren Kernstruktur (41) umgibt, wobei die zweite Spule (55) mindestens zwei leitende Vias (43), die sich von der ersten Oberfläche (11) zu der zweiten Oberfläche (12, 12a) des Halbleitersubstrats (10) erstrecken, und eine elektrische Querverbindung (52) zwischen den mindestens zwei Vias (43) aufweist, wobei die elektrische Querverbindung den zweiten Abschnitt der magnetisierbaren Kernstruktur (41) kreuzt (52) und wobei der zweite Abschnitt der magnetisierbaren Kernstruktur (41) zwischen den mindestens zwei Vias (43) angeordnet ist.
Halbleiterstruktur nach Anspruch 11, wobei die erste Spule (54) eine erste Anzahl von Wicklungen aufweist und die zweite Spule (55) eine von der ersten Anzahl von Wicklungen verschiedene zweite Anzahl von Wicklungen aufweist.
Halbleiterstruktur nach einem der Ansprüche 9 bis 12, wobei die erste Spule (54) mehrere Wicklungen aufweist, wobei jede Wicklung zwei Vias (43) und mindestens eine elektrische Querverbindung (51, 52) aufweist.
Halbleiterstruktur nach einem der Ansprüche 9 bis 13, weiterhin aufweisend: mindestens ein in das Halbleitersubstrat (10) integriertes Halbleiterbauelement (D, FET).
Halbleiterstruktur nach Anspruch 14, wobei das mindestens eine Halbleiterbauelement (D, FET) elektrisch mit der ersten Spule (54) verbunden ist.
Halbleiterstruktur nach Anspruch 15, wobei das Halbleitersubstrat (10) weiterhin einen Graben (I) zwischen dem Halbleiterbauelement (D, FET) und der ersten Spule (54) aufweist, der mit einem isolierenden Material gefüllt ist.
Halbleiterstruktur nach einem der Ansprüche 9 bis 16, wobei Endabschnitte der Vias (43) von der zweiten Oberfläche (12a) des Halbleitersubstrats (10) vorstehen.
Halbleiterstruktur nach einem der Ansprüche 9 bis 17 weiterhin aufweisend: eine Isolationsschicht (33, 138) auf der zweiten Oberfläche (12) des Halbleitersubstrats (10), und eine Metallplatte oder Blech (155) auf der Isolationsschicht (33, 138).
Verfahren zum Integrieren eines Transformators in ein Halbleitersubstrat, wobei das Verfahren umfasst: Bereitstellen eines Halbleitersubstrats (10) mit einer ersten Oberfläche (11) und einer zweiten Oberfläche (12); Ausbilden mindestens eines ersten Grabens (21, 21a) für eine magnetisierbare Kernstruktur (41), erster Öffnungen (23) für eine erste Spule (54), die einen ersten Abschnitt der magnetisierbaren Kernstruktur (41) umgibt, und zweiter Öffnungen (23) für eine zweite Spule (55), die einen zweiten Abschnitt der magnetisierbaren Kernstruktur (41) umgibt, in dem Halbleitersubstrat (10), wobei sich der erste Graben (21, 21a) und die ersten und zweiten Öffnungen (23) von der ersten Oberfläche (11) des Halbleitersubstrats (10) in das Halbleitersubstrat (10) erstrecken, wobei der erste Graben (21) eine ringförmige Gestalt aufweist, wobei die ersten Öffnungen (23) bei einem ersten Abschnitt des ersten Grabens (21, 21a) angeordnet sind, wobei die zweiten Öffnungen (23) bei einem zweiten Abschnitt des ersten Grabens (21, 21a) angeordnet sind; Abscheiden eines magnetisch weichen Materials in den ersten Graben (21, 21a) zum Ausbilden einer ringförmigen geschlossenen magnetisierbaren Kernstruktur (41); Abscheiden eines leitenden Materials in die ersten und zweiten Öffnungen (23) zum Ausbilden erster und zweiter Vias (43); Bearbeiten der zweiten Oberfläche (12) des Halbleitersubstrats (10), um einen Abschnitt der magnetisierbaren Kernstruktur (41) und Endabschnitte der ersten und zweiten Vias (43) freizulegen; Ausbilden einer Isolierschicht (33) auf der bearbeiteten zweiten Oberfläche (12a); und Ausbilden elektrischer Querverbindungen (52) auf der Isolierschicht (33), wobei jede der elektrischen Querverbindungen (52) ein Paar jeweiliger Vias (43) elektrisch verbindet.
Verfahren nach Anspruch 19, wobei das magnetisch weiche Material elektrolytisch abgeschieden wird.
Verfahren nach Anspruch 19 oder 20, wobei das Bereitstellen eines Halbleitersubstrats (10) umfasst: Bereitstellen eines Halbleiterwafer (13) von einem zweiten Dotiertyp, wobei der Halbleiterwafer eine erste Oberfläche und eine zweite Oberfläche aufweist; und Ausbilden einer epitaxialen Halbleiterschicht (14) von einem ersten Leitfähigkeitstyp auf der ersten Oberfläche des Halbleiterwafer (13), wobei die Epitaxialschicht (14) mit dem Halbleiterwafer (13) einen vergrabenen pn-Übergang (16) bildet; wobei das Verfahren umfasst: anisotropes Ätzen des ersten Grabens (21, 21a) und der ersten und zweiten Öffnungen (43) in die Epitaxialschicht (14), sodass sich der erste Graben (21, 21a) und die ersten und zweiten Öffnungen (23) durch den vergrabenen pn-Übergang (16) in den Halbleiterwafer (13) erstrecken; Dotieren freiliegender Seitenwand- und Bodenabschnitte des ersten Grabens (21, 21a) und der ersten und zweiten Öffnungen (43) zum Ausbilden von Dotiergebieten (17) vom ersten Leitfähigkeitstyp, wobei die Dotiergebiete (17) mit dem Halbleiterwafer (13) pn-Übergänge (16) bilden; und Ätzen von Gebieten des Halbleiterwafer (13) vom zweiten Dotiertyp unter Verwendung der pn-Übergänge (16) als Ätzstopp.
Verfahren nach einem der Ansprüche 19 bis 21, wobei der erste Graben einen inneren ringförmigen Graben (21a) bildet, und wobei das Verfahren umfasst: Ätzen des inneren und eines äußeren ringförmigen Grabens (21d), der den inneren Graben (21a) umgibt, in die erste Oberfläche (11) des Halbleitersubstrats (10) bis zu einer gegebenen Tiefe, wobei der innere Graben (21a) von dem äußeren Graben (21d) beabstandet ist; und Abscheiden eines magnetisch weichen Materials in den inneren Graben (21a) und den äußeren Graben (21d), um die ringförmige geschlossene magnetisierbare Kernstruktur (41, 41a, 41d) auszubilden, die mindestens zwei voneinander isolierte ringförmige Kernglieder (41a, 41d) umfasst.
Verfahren nach einem der Ansprüche 19 bis 22, weiterhin umfassend: Integrieren mindestens eines unipolaren Bauelements, eines bipolaren Bauelements und/oder eines Kondensators in das Halbleitersubstrat (10).
Verfahren nach einem der Ansprüche 19 bis 23, weiterhin umfassend: Ätzen mindestens eines Isolationsgrabens (25) in das Halbleitersubstrat (10) und Füllen des Isoliergrabens (25) mit einem isolierenden Material.