CN112864135B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN112864135B
CN112864135B CN202110049102.2A CN202110049102A CN112864135B CN 112864135 B CN112864135 B CN 112864135B CN 202110049102 A CN202110049102 A CN 202110049102A CN 112864135 B CN112864135 B CN 112864135B
Authority
CN
China
Prior art keywords
substrate
layer
magnetic core
metal layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110049102.2A
Other languages
English (en)
Other versions
CN112864135A (zh
Inventor
吴桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110049102.2A priority Critical patent/CN112864135B/zh
Publication of CN112864135A publication Critical patent/CN112864135A/zh
Priority to PCT/CN2021/109964 priority patent/WO2022151711A1/zh
Priority to US17/662,257 priority patent/US20220262556A1/en
Application granted granted Critical
Publication of CN112864135B publication Critical patent/CN112864135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F17/062—Toroidal core with turns of coil around it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底，基底具有相对的第一面和第二面；磁芯，磁芯位于基底中，磁芯在第一面上的正投影为封闭环状图形；介质层，介质层位于第二面；螺线管状的金属层，金属层位于基底以及介质层内且绕设于磁芯的周围，且金属层为一体结构，金属层与磁芯之间具有间隔第一面露出部分金属层，介质层远离基底的表面露出部分金属层。本发明实施例有利于提高半导体结构中螺线管电感器的电学性能有利于保证螺线管电感器良好的散热效果。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
电感器是电子产品的基本组成部分，微电感器广泛用于射频微机电系统和微致动器中。其中，微电感器可以作为开关模式电源(SMPS，Switch Mode Power Supply)的储能元件。SMPS的小型化已成为开发下一代电源的主要重点，即封装电源(PwrSiP,Power Supplyin Package)和片上电源(PwrSoC，Power Supply on Chip)。其中，PwrSoC的发展方向是将所有电力电子组件集成在一个芯片上以实现更高的集成度，低成本，高效率和功率密度。PwrSoC技术对电感器要求包括紧凑的物理尺寸，高电流容量以及高品质因素。
然而，随着半导体技术的不断发展，芯片的尺寸也在不断减小，对集成在芯片上的电感器的尺寸以及电学性能提出了更高的要求。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高半导体结构中螺线管电感器的电学性能和有利于保证螺线管电感器良好的散热效果。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底具有相对的第一面和第二面；磁芯，所述磁芯位于所述基底中，所述磁芯在所述第一面上的正投影为封闭环状图形；介质层，所述介质层位于所述第二面；螺线管状的金属层，所述金属层位于所述基底以及所述介质层内且绕设于所述磁芯的周围，所述金属层与所述磁芯之间具有间隔，所述第一面露出部分所述金属层，所述介质层远离所述基底的表面露出部分所述金属层。
另外，所述金属层包括：位于所述基底中的多个第一金属层，所述第一金属层位于所述磁芯朝向所述第一面的一侧，且所述第一金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；贯穿所述基底和所述介质层的多个第二金属层；以及位于所述介质层中的多个第三金属层，且所述第三金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；所述第三金属层的两端通过所述第二金属层分别与相邻两个所述第一金属层电连接。
另外，所述第二金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围相同，所述第三金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围也相同。
另外，在垂直于所述基底表面的方向上，所述第三金属层的厚度范围与所述第一金属层的厚度范围相同；所述第二金属层在沿垂直于所述第二金属层延伸方向的方向上厚度范围与所述第一金属层的厚度范围相同。
另外，半导体结构还包括：第一通孔，所述第一通孔贯穿所述基底和所述介质层，且所述第一通孔露出部分所述磁芯和部分所述金属层。
另外，所述第一通孔的中心轴线与所述磁芯的中心轴线重合。
另外，所述磁芯在所述基底表面的正投影为圆环，所述第一通孔在所述基底上的正投影由一个圆形和至少一个位于所述圆形边缘且凸出于所述圆形的凸起图形构成，且所述圆形的直径小于所述圆环的最大直径，所述凸起图形凸出于所述圆环的外边缘。
另外，所述第一通孔在所述基底上的正投影为轴对称图形。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底，所述基底具有相对的第一面和第二面，且所述基底内具有磁芯，所述磁芯在所述第一面上的正投影为封闭环状图形；在所述第二面形成介质层；刻蚀所述基底和所述介质层形成呈螺线管状的连续沟槽，且所述连续沟槽绕设于所述磁芯的周围，所述连续沟槽与所述磁芯之间具有间隔，所述第一面露出部分所述连续沟槽，所述介质层远离所述基底的表面露出部分所述连续沟槽；在所述连续沟槽中形成金属层。
另外，形成所述连续沟槽的工艺步骤包括：刻蚀所述基底和所述介质层以形成多个第一通孔，所述第一通孔贯穿所述基底和所述介质层，且所述第一通孔位于所述磁芯两侧；刻蚀所述第一面以形成多个第一凹槽；刻蚀所述介质层远离所述基底的一侧以形成多个第二凹槽，且所述第二凹槽通过所述第一通孔分别与相邻的两个所述第一凹槽相连通，多个所述第一凹槽、多个所述第一通孔和多个所述第二凹槽构成所述连续沟槽。
另外，先形成所述第一通孔，然后形成所述第一凹槽和所述第二凹槽；或者，先形成所述第一凹槽和所述第二凹槽中的至少一者，然后形成所述第一通孔。
另外，形成所述连续沟槽的步骤包括：刻蚀所述基底形成多个第二通孔，所述第二通孔贯穿所述基底；在所述第二通孔中形成第一填充层；在所述第二面形成所述介质层；刻蚀所述介质层形成多个第三通孔，所述第三通孔贯穿所述介质层且露出所述第一填充层；在所述第三通孔中形成第二填充层；刻蚀所述第一面以形成多个第一凹槽，所述第一凹槽的两端露出所述第一填充层；刻蚀所述介质层远离所述基底的一侧以形成多个第二凹槽，且所述第二凹槽的两端露出所述第二填充层；去除所述第一填充层和所述第二填充层，所述第二通孔、所述第三通孔、所述第一凹槽和所述第二凹槽共同构成所述连续沟槽。
另外，形成所述第一凹槽和所述第二凹槽的工艺步骤包括：在所述第一面形成具有第一掩膜图案的第一掩膜层；以所述第一掩膜层为掩膜刻蚀所述第一面形成多个所述第一凹槽；在所述介质层远离基底的一侧形成具有第二掩膜图案的第二掩膜层；以所述第二掩膜层为掩膜刻蚀所述介质层形成多个所述第二凹槽；去除所述第一掩膜层和所述第二掩膜层。
另外，半导体结构的制作方法还包括：对所述介质层和所述基底进行刻蚀以形成第四通孔，所述第四通孔贯穿所述基底和所述介质层，且所述第四通孔露出部分所述磁芯和部分所述金属层。
另外，形成所述磁芯的工艺步骤包括：对所述第二面进行刻蚀以形成沟槽，所述沟槽在所述第一面上的正投影为封闭环状图形；在所述沟槽中和所述第一面上沉积一层金属材料层；对所述金属材料层进行平坦化处理至露出所述基底表面，以形成所述磁芯。
另外，在所述连续沟槽中形成所述金属层的工艺步骤包括：将具有所述连续沟槽的所述半导体结构浸入反应溶液中进行电镀，以在所述连续沟槽中、所述介质层表面和所述基底表面形成基础金属层；对所述基础金属层进行平坦化处理以去除位于所述介质层表面和所述基底表面的所述基础金属层，形成所述金属层。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，基底中具有磁芯，且磁芯在基底的第一面上的正投影为封闭环状图形，以及位于基底的第二面上的介质层和基底中均具有金属层，且金属层绕设于磁芯周围，则金属层和磁芯共同构成半导体结构中立体的螺线管电感器，有利于降低螺线管电感器在基底表面上的正投影面积，因而有利于在实现螺线管电感器小型紧凑的同时，通过将金属层绕设在磁芯上提高螺线管电感器的品质因素，从而提高螺线管电感器的电学性能和工作效率。此外，当螺线管电感器在高频状态下工作时，金属层自身由于电流热效应会产生热量，由于基底的第一面露出部分金属层，介质层远离基底的表面露出部分金属层，则部分金属层暴露在空气中，有利于保证螺线管电感器良好的散热效果。
另外，本发明实施例还提供一种半导体结构的形成方法，在基底中形成磁芯，在基底和介质层中形成呈螺线管状的金属层，且金属层绕设于磁芯周围，在磁芯的作用下，提高螺线管电感器的磁导率，从而有利于提高螺线管电感器的电感量，从而提高螺线管电感器的电学性能。此外，本发明实施例提供的半导体结构的形成方法与半导体制作工艺的兼容性较高。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的半导体结构的俯视结构示意图；
图2为图1沿II1方向的阶梯剖面结构示意图；
图3为图1沿JJ1方向的阶梯剖面结构示意图；
图4为本发明第一实施例中第一通孔的俯视结构示意图；
图5至7为本发明第二实施例中磁芯的制作方法各步骤对应的结构示意图；
图8至图19为本发明第二实施例中连续沟槽的一种制作方法各步骤对应的结构示意图；
图20至图22为本发明第二实施例中连续沟槽的又一种制作方法各步骤对应的结构示意图；
图23至图25本发明第二实施例中金属层的制作方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术对集成在芯片上的电感器的尺寸以及电学性能提出了更高的要求。
经分析发现，电感器是一种基本的电力电子组件。在片上电源(PwrSoC)的制备工艺中，为将更多的电力电子组件集成在同一芯片上以实现更高的集成度，在保证电感器良好的工作性能的同时，需要将电感器的物理尺寸制作得更紧凑。目前半导体结构中采用的电感器通常为平面电感器，即金属层在衬底或者介质层表面绕制而成的电感器，为提高电感器的电学性能，通常需要采用材料成本较高的高导电性金属层或者增大金属层的厚度，以减小电感器中的电阻，不利于降低半导体结构的制作成本和不利于降低半导体结构中电感器的占位空间。
为解决上述问题，本发明实施提供一种半导体结构，基底中具有磁芯，且磁芯在基底的第一面上的正投影为封闭环状图形，以及位于基底的第二面上的介质层和基底中均具有金属层，且金属层绕设于磁芯周围，则金属层和磁芯共同构成半导体结构中立体的螺线管电感器，有利于降低螺线管电感器在基底表面上的正投影面积，因而有利于降低螺线管电感器在半导体结构中的占位空间的同时，通过将金属层绕设在磁芯上提高螺线管电感器的品质因素，从而提高螺线管电感器的电学性能和工作效率。此外，由于基底的第一面露出部分金属层，介质层远离基底的表面露出部分金属层，则部分金属层暴露在空气中，有利于保证螺线管电感器良好的散热效果。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明第一实施例提供的半导体结构的俯视结构示意图；图2为图1沿II1方向的阶梯剖面结构示意图；图3为图1沿JJ1方向的阶梯剖面结构示意图；图4为第一通孔的俯视结构示意图。
结合参考图1至图3，半导体结构包括：基底100，基底100具有相对的第一面a和第二面b；磁芯101，磁芯101位于基底100中，磁芯101在第一面a上的正投影为封闭环状图形；介质层102，介质层102位于第二面b；螺线管状的金属层103，金属层103位于基底100以及介质层102内且绕设于磁芯101的周围，金属层103与磁芯101之间具有间隔，第一面a露出部分金属层103，介质层102远离基底100的表面露出部分金属层103。具体地，金属层103与磁芯101之间具有基底100和介质层102。
本实施例中，金属层103为一体成型结构，避免金属层103自身结构中具有较大的接触电阻，从而有利于提高金属层103整体的导电性，从而有利于提高螺线管电感器的品质因数。此外，从制备工艺的角度而言，通过一次成型来制备金属层103，有利于简化金属层103的制备工艺步骤。
本实施例中，磁芯101位于基底100中，且磁芯101在基底100的第一面a上的正投影为封闭环状图形，金属层103绕设于磁芯101周围，则金属层103和磁芯101共同构成半导体结构中立体的螺线管电感器，有利于降低螺线管电感器在基底100上的正投影面积，因而有利于实现螺线管电感器物理尺寸的小型紧凑，且通过将金属层103绕设在磁芯101上，有利于提高螺线管电感器的品质因素，从而提高螺线管电感器的电学性能和工作效率。此外，第一面a露出部分金属层103，介质层102远离基底100的表面露出部分金属层103，有利于促进螺线管电感器散热。具体地，磁芯101在第一面a上的正投影为封闭圆环图形，在其他实施例中，磁芯在第一面上的正投影也可以为封闭椭圆环图形或者封闭方环图形。
磁芯101的材料可以为铁镍合金、铁镍锌合金或者铁镍钼合金等高磁导率材料，有利于进一步提高螺线管电感器的电感量，从而进一步提高螺线管电感器的品质因素。
基底100和介质层102的材料均可以为硅、锗硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅或者碳氧化硅等含硅材料中的至少一种。在一个例子中，基底100材料为硅，介质层102的材料为氧化硅，有利于提高螺线管电感器的形成工艺与常用的半导体制作工艺之间的兼容性。
金属层103的材料可以为铜、银、钨、钛、金、镍或者钯等金属材料中的至少一种。在一个例子中，金属层103的材料为铜，由于铜的成本低且导电性优良，则有利于在降低金属层103电阻的同时，避免金属层103的材料成本过高，因而有利于进一步提高螺线管电感器的电感量和避免螺线管电感器的制备成本过高。
继续参考图1至图3，金属层103包括：位于基底100中的多个第一金属层113，第一金属层113位于磁芯101朝向第一面a的一侧，且第一金属层113在第一面a的正投影与磁芯101在第一面a的正投影相交；贯穿基底100和介质层102的多个第二金属层123；以及位于介质层102中的多个第三金属层133，且第三金属层133在第一面a的正投影与磁芯101在第一面a的正投影相交；第三金属层133的两端通过第二金属层123分别与相邻两个第一金属层113电连接。
具体地，第一金属层113与磁芯101之间具有基底100；第二金属层123与磁芯101之间具有基底100和介质层102；第三金属层133与磁芯101之间具有介质层102。
进一步地，第一金属层113和第三金属层133均呈长条状，第一金属层113在沿垂直于第一金属层113延伸方向的方向上的宽度与第三金属层133在沿垂直于第三金属层133延伸方向的方向上的宽度相同，且第二金属层123在第一面a上的正投影为圆形，第二金属层123的直径与第三金属层133的宽度相同。在其他实施例中，第二金属层在第一面上的正投影也可以为方形或者椭圆形。
具体地，第一金属层113与101磁芯之间的间距不低于20nm。在一个例子中第一金属层113与磁芯101之间的间距为25nm，有利于降低第一金属层113与磁芯101之间的寄生电容，从而有利于提高螺线管电感器的滤波效果，提高螺线管电感器的工作效率。
本实施例中，第二金属层123与磁芯101之间的间距范围和第一金属层113与磁芯101之间的间距范围相同，第三金属层133与磁芯101之间的间距范围和第一金属层113与磁芯101之间的间距范围也相同。在一个例子中，第二金属层123与磁芯101之间的间距和第三金属层133与磁芯101之间的间距均与第一金属层113与磁芯101之间的间距相同，均为25nm，有利于降低第二金属层123与磁芯101之间的寄生电容和降低第三金属层133与磁芯101之间的寄生电容，从而有利于提高螺线管电感器的滤波效果，提高螺线管电感器的工作效率。
具体地，在垂直于第一面a的方向上，第一金属层113的厚度范围为50nm～400nm。在一个例子中，第一金属层113的厚度为100nm，则第一金属层113的电阻值较小，有利于在保证螺线管电感器具有较高的品质因数的同时，降低螺线管电感器在半导体结构中的占位空间，从而有利于提高半导体结构的空间利用率，有利于在同一芯片上集成更多尺寸紧凑的电力电子组件。
本实施例中，在垂直于第一面a的方向上，第三金属层133的厚度范围与第一金属层113的厚度范围相同；第二金属层123在沿垂直于第二金属层123延伸方向的方向上的厚度范围与第一金属层113的厚度范围相同。第二金属层123和第三金属层133的厚度均与第一金属层113的厚度相同，均为100nm，则第二金属层123和第三金属层133的电阻值均较小，同样有利于在保证螺线管电感器具有较高的品质因数的同时，降低螺线管电感器在半导体结构中的占位空间，从而有利于提高半导体结构的空间利用率。
具体地，相邻第一金属层113间的间距不低于10nm。在一个例子中，相邻第一金属层113之间的间距为15nm，有利于降低相邻第一金属层113之间的寄生电容，从而有利于提高螺线管电感器的滤波效果，提高螺线管电感器的工作效率。
进一步地，继续参考图1，半导体结构还包括：第一通孔104，第一通孔104贯穿基底100和介质层102，且第一通孔104露出部分磁芯101和部分金属层103，则部分磁芯101和部分金属层103与基底100和介质层102相接触，使得磁芯101和金属层103固定在半导体结构中，另外第一通孔104有利于增大螺线管电感器暴露在空气中的面积，即增大螺线管电感器的散热面积，有利于进一步提高螺线管电感器的散热效果。
进一步地，第一通孔104的中心轴线与磁芯101的中心轴线重合，使得磁芯101和金属层103被基底100和介质层102固定的区域均匀分布在各个方向上，有利于在增大螺线管电感器的散热面积的同时，保证磁芯101和金属层103受力均匀。具体地，参考图4，磁芯101在基底100表面的正投影为圆环，第一通孔104在基底100上的正投影由一个圆形114和至少一个位于圆形114边缘且凸出于圆形114的凸起图形124构成，且圆形114的直径小于圆环的最大直径，凸起图形124凸出于圆形114的外边缘。本实施例中，凸起图形124为8个，且8个凸起图形均匀分布在圆形114的四周，在保证磁芯101和金属层103固定于基底100和介质层102上时，有利于进一步增大螺线管电感器的散热面积，从而进一步提高螺线管电感器的散热效果。在其他实施例中，凸起图形的数量也可以为1个、2个、4个等。需要说明的是，在保证磁芯101和金属层103固定于基底100和介质层102上的情况下，对凸起图形124的数量不做限制。
进一步地，第一通孔104在基底100上的正投影为轴对称图形，使得磁芯101和金属层103被基底100和介质层102固定的区域对称分布，有利于在增大螺线管电感器的散热面积的同时，保证磁芯101和金属层103受到的来自基底100和介质层102的作用力对称分布在磁芯101和金属层103中。
在其他实施例中，磁芯在基底表面的正投影为圆环，第一通孔在基底上的正投影可以为圆形，且该圆形的直径小于圆环的最大直径。
本实施例中，半导体结构还可以包括：第一引线143和第二引线153，第一引线143与金属层103的一端电连接，第二引线153与金属层103的另一端电连接，且第一引线143和第二引线153与金属层103为一体成型结构，即可通过一次成型共同制备第一引线143、第二引线153以及金属层103，避免第一引线143和第二引线153与金属层103之间产生接触电阻，因而有利于提高第一引线143和第二引线153与金属层103之间的导电性。
具体地，参考图1至图3，第一引线143与一第三金属层133电连接，第二引线153与一第二金属层123电连接。在其他实施例中，第一引线和第二引线与金属层也可以不为一体成型结构，第一引线可以与第二金属层或者第一金属层电连接，第二引线可以与第三金属层或者第一金属层电连接。
综上所述，本发明第一实施例提供的半导体结构中，具有绕设于磁芯101周围的金属层103，金属层103和磁芯101共同构成半导体结构中立体的螺线管电感器，该螺线管电感器在基底100表面上的正投影面积较小，由于磁芯101有利于提高螺线管电感器的磁导率，则有利于在提高螺线管电感器的品质因素的同时，实现螺线管电感器物理尺寸的小型紧凑，以降低螺线管电感器在半导体结构中的占位空间。此外，由于基底100的第一面a露出部分金属层103，介质层102远离基底100的表面露出部分金属层103，且第一通孔104露出部分磁芯101和部分金属层103，则在保证磁芯101和金属层103固定于基底100和介质层102上时，有利于进一步增大螺线管电感器的散热面积，从而进一步提高螺线管电感器的散热效果。
相应地，本发明第二实施例还提供一种半导体结构的制作方法，用于制备上述半导体结构。图5至7为本发明第二实施例中磁芯的制作方法各步骤对应的结构示意图；图8至图19为本发明第二实施例中连续沟槽的一种制作方法各步骤对应的结构示意图；图20至图22为本发明第二实施例中连续沟槽的又一种制作方法各步骤对应的结构示意图；图23至图25本发明第二实施例中金属层的制作方法各步骤对应的结构示意图。
参考图5至图7，图7为图6沿AA1方向的阶梯剖面结构示意图，提供基底100，基底100具有相对的第一面a和第二面b，且基底100内具有磁芯101，磁芯101在第一面a上的正投影为封闭环状图形。
具体地，形成磁芯101的工艺步骤包括：
对第二面b进行刻蚀以形成沟槽，沟槽在第一面a上的正投影为封闭环状图形；在沟槽中和第一面a上沉积一层金属材料层111；对金属材料层111进行平坦化处理至露出基底100表面，以形成磁芯101。平坦化处理的方法包括化学机械研磨。
本实施例中，形成沟槽的方法包括图案-干法刻蚀。此外，沉积金属材料层111的方法包括物理气相沉积(包括PVD、溅射等)、化学气相沉积或者喷涂等，金属材料层111可以为铁镍合金、铁镍锌合金或者铁镍钼合金等高磁导率材料。
参考图18和图19，在基底100和介质层102形成呈螺线管状的连续沟槽105，且连续沟槽105绕设于磁芯101的周围，连续沟槽105与磁芯101之间具有间隔，第一面a露出部分连续沟槽105，介质层102远离基底100的表面露出部分连续沟槽105。
在一个例子中，在基底100中形成磁芯101之后，在基底100的第二面b上形成介质层102之前，在基底100中形成连续沟槽105的部分区域，然后在基底100的第二面b上形成介质层，在介质层102中形成连续沟槽105的剩余区域。具体地，形成连续沟槽105的工艺步骤如下：
参考图8和图9，图9为图8沿BB1方向的阶梯剖面结构示意图。刻蚀基底100形成多个第二通孔115，第二通孔115贯穿基底100，且第二通孔115位于磁芯101相对的两侧。具体地，磁芯10在第一面的正投影为封闭环状图形，部分第二通孔115在第一面a的正投影位于封闭环状图形围成的区域内，剩余第二通孔115在第一面a的正投影位于封闭环状图形围成的区域外。
本实施例中，形成第二通孔115的方法包括图案-干法刻蚀。具体地，在垂直于第一面a的方向上，当基底100的厚度较大时，可采用深反应离子刻蚀工艺刻蚀基底100以形成第二通孔115。在其他实施例中，也可采用其他干法刻蚀工艺对基底进行刻蚀以形成第二通孔。
参考图10和图11，图11为图10沿CC1方向的阶梯剖面结构示意图。在第二通孔115中形成第一填充层116，避免后续在基底100第二面上形成介质层时，介质层在第二通孔115中形成，不利于后续去除第二通孔115中的杂质。
参考图12至图14，图14为图13沿DD1方向的阶梯剖面结构示意图。参考图12，在第二面b形成介质层102；刻蚀介质层102形成多个第三通孔125，第三通孔125贯穿介质层102且露出第一填充层116。
参考图13和图14在第三通孔125中形成第二填充层126。
参考图15至图17，图16为图15沿EE1方向的阶梯剖面结构示意图，图17为图15沿FF1方向的阶梯剖面结构示意图。刻蚀第一面a以形成多个第一凹槽135，第一凹槽135的两端露出第一填充层116。刻蚀介质层102远离基底100的一侧以形成多个第二凹槽145，且第二凹槽145的两端露出第二填充层126。
本实施例中，形成第一凹槽135时，刻蚀第一面a的同时还对部分第一填充层116进行了刻蚀；形成第二凹槽145时，刻蚀质层102远离基底100的一侧的同时还对第二填充层126进行了刻蚀，则在后续去除第一填充层116和第二填充层126后，在一定的工艺误差范围内，均能保证第一凹槽135和第二凹槽145通过第二通孔115和第三通孔125相连通，从而有利于保证第二通孔115、第三通孔125、第一凹槽135和第二凹槽145共同构成的连续沟槽105良好的连通性，从而保证后续在来连续沟槽105中形成的金属层良好的导电性。
参考图18至图19，图19为图18沿GG1方向的阶梯剖面结构示意图。去除第一填充层116和第二填充层126，第二通孔115、第三通孔125、第一凹槽135和第二凹槽145共同构成的连续沟槽105。
本实施例中，第一填充层125和第二填充层126的材料相同，便于后续一同去除第一填充层125和第二填充层126。进一步地，第一填充层125和第二填充层126均为有机化合物，可采用灰化工艺同时去除第一填充层125和第二填充层126。具体地，往腔室中通入氧气，并控制腔室中的相关参数，使得第一填充层125和第二填充层126与氧气发生反应，生成气体，从而将第一填充层125和第二填充层126去除。
在又一个例子中，在基底100中形成磁芯101之后，先在基底100的第二面b上形成介质层102，然后刻蚀基底100和介质层102形成连续沟槽105。具体地，形成连续沟槽105的工艺步骤如下：
参考图20，刻蚀基底100和介质层102以形成多个第一通孔155，第一通孔155贯穿基底100和介质层102，且第一通孔155位于磁芯101两侧。
参考图21，在第一通孔155形成第三填充层136，则后续再次刻蚀基底100和介质层102的工艺步骤中，在基底100的第一面a和介质层102远离基底100的一侧涂敷光刻胶时，由于介质层102和第三填充层136共同构成一个较平坦的表面，有利于光刻胶涂敷均匀，避免后续光刻时的散焦现象。此外，第三填充层136的材料为有机化合物。
参考图22，刻蚀基底100的第一面a以形成多个第一凹槽135；刻蚀介质层102远离基底100的一侧以形成多个第二凹槽145；去除第三填充层136，且第二凹槽145通过第一通孔155(参考图20)分别与相邻的两个第一凹槽135相连通，多个第一凹槽135、多个第一通孔155和多个第二凹槽145构成连续沟槽105。
本实施例中，形成第一凹槽135时，刻蚀第一面a的同时还对部分第三填充层136进行了刻蚀；形成第二凹槽145时，刻蚀质层102远离基底100的一侧的同时还对第三填充层136进行了刻蚀，则在后续去除第三填充层136后，在一定的工艺误差范围内，均能保证第一凹槽135和第二凹槽145通过第一通孔155相连通，从而有利于保证第一通孔155、第一凹槽135和第二凹槽145共同构成的连续沟槽105良好的连通性，从而保证后续在来连续沟槽105中形成的金属层良好的导电性。
具体地，本实施例中，形成第一凹槽135和第二凹槽145的工艺步骤包括：
在第一面a形成具有第一掩膜图案的第一掩膜层，本实施例中，第一掩膜层为经过光照和显影液处理后的光刻胶。然后，以第一掩膜层为掩膜刻蚀第一面a形成多个第一凹槽135；在介质层102远离基底100的一侧形成具有第二掩膜图案的第二掩膜层，第二掩膜层的材料与第一掩膜层的材料相同；以第二掩膜层为掩膜刻蚀介质层102形成多个第二凹槽145；去除第一掩膜层和第二掩膜层。
本实施例中，可采用刻蚀工艺或者灰化工艺去除第一掩膜层、第二掩膜层和第三填充层136。在一个例子中，当第一掩膜层、第二掩膜层和第三填充层136的材料均为光刻胶时，可采用灰化工艺同时去除第一掩膜层、第二掩膜层和第三填充层136。具体地，往腔室中通入氧气，并控制腔室中的相关参数，使得第一掩膜层、第二掩膜层和第三填充层136与氧气发生反应，生成气体，从而将第一掩膜层、第二掩膜层和第三填充层136去除。
在其他实施例中，也可以先形成第一通孔，然后形成第一凹槽和第二凹槽；或者，先形成第一凹槽和第二凹槽中的至少一者，然后形成第一通孔。
此外，参考图18，本实施例中，以第二掩膜层为掩膜刻蚀介质层102形成多个第二凹槽145的工艺步骤中，还形成有第三凹槽165和第四凹槽175，第三凹槽165与一个第二凹槽145相连通，第四凹槽175与一个第一通孔155相连通。在一个例子中，第四凹槽15和与第三凹槽165相邻的一个第一通孔155相连通。后续在连续沟槽105中形成金属层的工艺步骤中，还在第三凹槽165中形成第一引线，在第四凹槽175中形成第二引线。由于第一引线、第二引线和金属层同时形成，则第一引线、第二引线和金属层为一体成型结构，可以避免第一引线和第二引线与金属层之间产生接触电阻，因而有利于提高第一引线和第二引线与金属层之间的导电性。在其他实施例中，在刻蚀基底形成第一凹槽的时候，也可形成第三凹槽和第四凹槽中的至少一者；或者在金属层形成之后，再形成第三凹槽和第四凹槽。
参考图23至图25，图25为图24沿HH1方向的阶梯剖面结构示意图。在连续沟槽105中形成金属层103。
具体地，参考图23，将具有连续沟槽105的半导体结构浸入反应溶液中进行电镀，以在连续沟槽105(参考图19)中、介质层102表面和基底100表面形成基础金属层143。具体地，在形成基础金属层143之前，在连续沟槽105中、介质层102表面和基底100表面均沉积有一层电镀种子层，促使后续对半导体结构进行电镀工艺时，在连续沟槽105中、介质层102表面和基底100表面均形成基础金属层143。本实施例中，沉积第一电镀种子层的方法包括物理气相沉积(包括PVD、溅射等)、化学气相沉积、喷墨打印、印刷、喷涂或者化学镀等，反应溶液可以为硫酸铜溶液或者硫酸银溶液。
参考图24和图25，对基础金属层143(参考图23)进行平坦化处理以去除位于介质层102表面和基底100表面的基础金属层143，形成金属层103。
本发明第二实施例提高的半导体结构的制作方法还包括：对介质层102和基底100进行刻蚀以形成第四通孔，第四通孔贯穿基底100和介质层102，且第四通孔露出部分磁芯101和部分金属层103，有利于增大螺线管电感器暴露在空气中的面积，即增大螺线管电感器的散热面积，有利于进一步提高螺线管电感器的散热效果。
本发明第二实施例通过常用的半导体制作工艺，在基底100和介质层102中形成呈螺线管状的金属层103，在基底100中形成磁芯101，且金属层103绕设于磁芯101周围，在磁芯101的作用下，提高螺线管电感器的磁导率，从而有利于提高螺线管电感器的电感量，以提高螺线管电感器的电学性能。此外，对介质层102和基底100进行刻蚀以形成第四通孔，使得部分磁芯101和部分金属层103均暴露在空气中，有利于保证螺线管电感器良好的散热效果。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：
基底，所述基底具有相对的第一面和第二面；
磁芯，所述磁芯位于所述基底中，所述磁芯在所述第一面上的正投影为封闭环状图形；
介质层，所述介质层位于所述第二面；
螺线管状的金属层，所述金属层位于所述基底以及所述介质层内且绕设于所述磁芯的周围，所述金属层与所述磁芯之间具有间隔，所述第一面露出部分所述金属层，所述介质层远离所述基底的表面露出部分所述金属层，其中，所述金属层包括：位于所述基底中的多个第一金属层，所述第一金属层位于所述磁芯朝向所述第一面的一侧，且所述第一金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；贯穿所述基底和所述介质层的多个第二金属层；以及位于所述介质层中的多个第三金属层，且所述第三金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；所述第三金属层的两端通过所述第二金属层分别与相邻两个所述第一金属层电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述第二金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围相同，所述第三金属层与所述磁芯之间的间距范围和所述第一金属层与所述磁芯之间的间距范围也相同。
3.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述第三金属层的厚度范围与所述第一金属层的厚度范围相同；所述第二金属层在沿垂直于所述第二金属层延伸方向的方向上厚度范围与所述第一金属层的厚度范围相同。
4.根据权利要求1所述的半导体结构，其特征在于，还包括：第一通孔，所述第一通孔贯穿所述基底和所述介质层，且所述第一通孔露出部分所述磁芯和部分所述金属层。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一通孔的中心轴线与所述磁芯的中心轴线重合。
6.根据权利要求5所述的半导体结构，其特征在于，所述磁芯在所述基底表面的正投影为圆环，所述第一通孔在所述基底上的正投影由一个圆形和至少一个位于所述圆形边缘且凸出于所述圆形的凸起图形构成，且所述圆形的直径小于所述圆环的最大直径，所述凸起图形凸出于所述圆环的外边缘。
7.根据权利要求6所述的半导体结构，其特征在于，所述第一通孔在所述基底上的正投影为轴对称图形。
8.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底具有相对的第一面和第二面，且所述基底内具有磁芯，所述磁芯在所述第一面上的正投影为封闭环状图形，所述基底的第二面上具有介质层；
在所述基底和所述介质层中形成呈螺线管状的连续沟槽，且所述连续沟槽绕设于所述磁芯的周围，所述连续沟槽与所述磁芯之间具有间隔，所述第一面露出部分所述连续沟槽，所述介质层远离所述基底的表面露出部分所述连续沟槽；
在所述连续沟槽中形成金属层，其中，所述金属层包括：位于所述基底中的多个第一金属层，所述第一金属层位于所述磁芯朝向所述第一面的一侧，且所述第一金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；贯穿所述基底和所述介质层的多个第二金属层；以及位于所述介质层中的多个第三金属层，且所述第三金属层在所述第一面的正投影与所述磁芯在所述第一面的正投影相交；所述第三金属层的两端通过所述第二金属层分别与相邻两个所述第一金属层电连接。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，形成所述连续沟槽的工艺步骤包括：
刻蚀所述基底和所述介质层以形成多个第一通孔，所述第一通孔贯穿所述基底和所述介质层，且所述第一通孔位于所述磁芯两侧；
刻蚀所述第一面以形成多个第一凹槽；
刻蚀所述介质层远离所述基底的一侧以形成多个第二凹槽，且所述第二凹槽通过所述第一通孔分别与相邻的两个所述第一凹槽相连通，多个所述第一凹槽、多个所述第一通孔和多个所述第二凹槽构成所述连续沟槽。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，先形成所述第一通孔，然后形成所述第一凹槽和所述第二凹槽；或者，先形成所述第一凹槽和所述第二凹槽中的至少一者，然后形成所述第一通孔。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，形成所述连续沟槽的步骤包括：
刻蚀所述基底形成多个第二通孔，所述第二通孔贯穿所述基底；
在所述第二通孔中形成第一填充层；
在所述第二面形成所述介质层；
刻蚀所述介质层形成多个第三通孔，所述第三通孔贯穿所述介质层且露出所述第一填充层；
在所述第三通孔中形成第二填充层；
刻蚀所述第一面以形成多个第一凹槽，所述第一凹槽的两端露出所述第一填充层；
刻蚀所述介质层远离所述基底的一侧以形成多个第二凹槽，且所述第二凹槽的两端露出所述第二填充层；
去除所述第一填充层和所述第二填充层，所述第二通孔、所述第三通孔、所述第一凹槽和所述第二凹槽共同构成所述连续沟槽。
12.根据权利要求9或11所述的半导体结构的制作方法，其特征在于，形成所述第一凹槽和所述第二凹槽的工艺步骤包括：
在所述第一面形成具有第一掩膜图案的第一掩膜层；
以所述第一掩膜层为掩膜刻蚀所述第一面形成多个所述第一凹槽；
在所述介质层远离基底的一侧形成具有第二掩膜图案的第二掩膜层；
以所述第二掩膜层为掩膜刻蚀所述介质层形成多个所述第二凹槽；
去除所述第一掩膜层和所述第二掩膜层。
13.根据权利要求8所述的半导体结构的制作方法，其特征在于，还包括：对所述介质层和所述基底进行刻蚀以形成第四通孔，所述第四通孔贯穿所述基底和所述介质层，且所述第四通孔露出部分所述磁芯和部分所述金属层。
14.根据权利要求8所述的半导体结构的制作方法，其特征在于，形成所述磁芯的工艺步骤包括：
对所述第二面进行刻蚀以形成沟槽，所述沟槽在所述第一面上的正投影为封闭环状图形；
在所述沟槽中和所述第一面上沉积一层金属材料层；
对所述金属材料层进行平坦化处理至露出所述基底表面，以形成所述磁芯。
15.根据权利要求8所述的半导体结构的制作方法，其特征在于，在所述连续沟槽中形成所述金属层的工艺步骤包括：
将具有所述连续沟槽的所述半导体结构浸入反应溶液中进行电镀，以在所述连续沟槽中、所述介质层表面和所述基底表面形成基础金属层；
对所述基础金属层进行平坦化处理以去除位于所述介质层表面和所述基底表面的所述基础金属层，形成所述金属层。
CN202110049102.2A 2021-01-14 2021-01-14 半导体结构及其制作方法 Active CN112864135B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110049102.2A CN112864135B (zh) 2021-01-14 2021-01-14 半导体结构及其制作方法
PCT/CN2021/109964 WO2022151711A1 (zh) 2021-01-14 2021-08-02 半导体结构及其制作方法
US17/662,257 US20220262556A1 (en) 2021-01-14 2022-05-06 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110049102.2A CN112864135B (zh) 2021-01-14 2021-01-14 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112864135A CN112864135A (zh) 2021-05-28
CN112864135B true CN112864135B (zh) 2022-06-24

Family

ID=76005923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110049102.2A Active CN112864135B (zh) 2021-01-14 2021-01-14 半导体结构及其制作方法

Country Status (3)

Country Link
US (1) US20220262556A1 (zh)
CN (1) CN112864135B (zh)
WO (1) WO2022151711A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984411B2 (en) 2021-01-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN112864135B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW465079B (en) * 2000-12-04 2001-11-21 United Microelectronics Corp Manufacturing method of inductor
US8072042B1 (en) * 2010-11-19 2011-12-06 Infineon Technologies Austria Ag Integrated inductor and method for manufacturing an integrated inductor
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US20190272936A1 (en) * 2018-03-05 2019-09-05 Intel Corporation Fully embedded magnetic-core in core layer for custom inductor in ic substrate
CN112864135B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US20220262556A1 (en) 2022-08-18
WO2022151711A1 (zh) 2022-07-21
CN112864135A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
CN112864136B (zh) 半导体结构及其制作方法
CN111863403B (zh) 电感器及制造电感器的方法
US6249039B1 (en) Integrated inductive components and method of fabricating such components
CN112864135B (zh) 半导体结构及其制作方法
CN108615598B (zh) 电感器
US11551850B2 (en) Coil component and method for fabricating the same
CN110544574B (zh) 线圈电子组件
US8621744B2 (en) Method of manufacturing an inductor for a microelectronic device
KR101514499B1 (ko) 공통모드필터 제조방법 및 공통모드필터
CN111883433B (zh) 一种半导体晶片封装及其形成方法
CN109903967B (zh) 线圈组件
US20180174736A1 (en) Inductor and manufacturing method of inductor
KR20190106243A (ko) 코일 부품
US11984411B2 (en) Semiconductor structure and manufacturing method thereof
AU2020101712A4 (en) A MEMS miniaturized solenoid transformer and its manufacturing method
KR102656751B1 (ko) 중공 mems 구조체의 제조 방법
Wurz et al. Concept for using MID Technology for Advanced Packaging
AU2020101768A4 (en) A MEMS miniaturized solenoid inductor and manufacturing method thereof
CN111864063A (zh) 三维电容制备方法
CN111864064A (zh) 三维电容
CN111129305B (zh) 一种增加电感量的电感制程方法及电感结构
US12136509B2 (en) MEMS solenoid inductor and manufacturing method thereof
US20240153871A1 (en) Substrate integrated with passive devices and manufacturing method thereof
US20240312693A1 (en) Inductor and manufacturing method thereof, filter and electronic device
US20220013275A1 (en) Mems solenoid inductor and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant