DE102011001304A1 - Bauelement und Verfahren zur Herstellung eines Bauelements - Google Patents

Bauelement und Verfahren zur Herstellung eines Bauelements Download PDF

Info

Publication number
DE102011001304A1
DE102011001304A1 DE102011001304A DE102011001304A DE102011001304A1 DE 102011001304 A1 DE102011001304 A1 DE 102011001304A1 DE 102011001304 A DE102011001304 A DE 102011001304A DE 102011001304 A DE102011001304 A DE 102011001304A DE 102011001304 A1 DE102011001304 A1 DE 102011001304A1
Authority
DE
Germany
Prior art keywords
electrical
component
encapsulant
semiconductor chip
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011001304A
Other languages
English (en)
Other versions
DE102011001304B4 (de
Inventor
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011001304A1 publication Critical patent/DE102011001304A1/de
Application granted granted Critical
Publication of DE102011001304B4 publication Critical patent/DE102011001304B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

Ein Bauelement umfasst einen ersten Halbleiterchip und ein erstes Einkapselungsmittel, das den ersten Halbleiterchip einkapselt und das einen Hohlraum umfasst. Auf einem Träger ist eine elektrische Komponente montiert. Der Trager wird so angeordnet, dass die elektrische Komponente durch den Hohlraum eingeschlossen wird.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft ein Bauelement und ein Verfahren zur Herstellung eines Bauelements.
  • HINTERGRUND
  • Elektrische Bauelemente konnen elektrische Komponenten wie integrierte Schaltungen und Halbleiterchips enthalten. Bestimmte dieser elektrischen Komponenten erfordern einen Hohlraum, um ordnungsgemaß zu funktionieren, wahrend andere durch ein Einkapselungsmittel bedeckt werden konnen.
  • Elektrische Bauelemente werden oft als Kapselungen (Packages) bezeichnet, wenn sie elektrische Komponenten enthalten, die in ein vergossenes Gehause eingebettet sind. Die PoP(Package an Package)-Technik (Kapselung auf Kapselung) ist eine Technik zur Kapselung integrierter Schaltungen, wobei mehrere Kapselungen ubereinander angeordnet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefugten Zeichnungen sind vorgesehen, um ein weiteres Verstandnis von Ausfuhrungsformen zu gewahrleisten und sind in die vorliegende Beschreibung integriert und bilden einen Teil derselben. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausfuhrungsformen. Andere Ausfuhrungsformen und viele der beabsichtigten Vorteile von Ausfuhrungsformen werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausfuhrliche Beschreibung besser verstandlich werden.
  • 1 zeigt schematisch einen Querschnitt eines Bauelements 100 als beispielhafte Ausfuhrungsform;
  • 2 zeigt schematisch einen Querschnitt eines Bauelements 200 als weitere beispielhafte Ausfuhrungsform;
  • 3 zeigt schematisch einen Querschnitt eines Bauelements 300 als weitere beispielhafte Ausfuhrungsform;
  • 4A bis 4C zeigen schematisch ein beispielhaftes Verfahren zur Herstellung eines Bauelements 400, das in einer Querschnittsansicht gezeigt ist;
  • 5A bis 5C zeigen schematisch ein weiteres beispielhaftes Verfahren zum Herstellen eines Bauelements 500, das in einer Querschnittsansicht gezeigt ist;
  • 6 zeigt schematisch einen Querschnitt eines Bauelements 600 als weitere beispielhafte Ausfuhrungsform;
  • 7 zeigt schematisch einen Querschnitt eines Bauelements 700 als weitere beispielhafte Ausführungsform;
  • 8 zeigt schematisch einen Querschnitt eines Bauelements 800 als weitere beispielhafte Ausfuhrungsform;
  • 9 zeigt schematisch einen Querschnitt eines Bauelements 900 als weitere beispielhafte Ausfuhrungsform;
  • 10 zeigt schematisch einen Querschnitt eines Bauelements 1000 als weitere beispielhafte Ausfuhrungsform;
  • 11A bis 11G zeigen schematisch ein weiteres beispielhaftes Verfahren zur Herstellung eines Bauelements 1100, das in einer Querschnittsansicht gezeigt ist; und
  • 12 zeigt schematisch einen Querschnitt eines Bauelements 1200 als weitere beispielhafte Ausfuhrungsform.
  • AUSFUHRLICHE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Es werden Aspekte und Ausfuhrungsformen mit Bezug auf die Zeichnungen beschrieben, in denen im Allgemeinen durchweg gleiche Bezugszeichen benutzt werden, um gleiche Elemente zu bezeichnen. In der folgenden Beschreibung werden zur Erlauterung zahlreiche spezifische Einzelheiten dargelegt, um ein umfassendes Verstandnis eines oder mehrerer Aspekte der Ausfuhrungsformen zu gewahrleisten. Fur den Fachmann ist jedoch erkennbar, dass ein oder mehrere Aspekte der Ausfuhrungsformen mit einem geringeren Grad der spezifischen Einzelheiten ausgeubt werden konnen. In anderen Fallen werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Die folgende Beschreibung ist deshalb nicht im einschrankenden Sinne aufzufassen, und der Schutzumfang wird durch die angefugten Ansprüche definiert. Es versteht sich außerdem, dass die Darstellungen der verschiedenen Elemente in den Figuren nicht unbedingt maßstabsgetreu sind.
  • In der folgenden ausfuhrlichen Beschreibung wird auf die beigefugten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifischer Ausführungsformen gezeigt sind, in denen die Erfindung ausgeubt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie z. B. „oben”, „unten”, „oberes”, „unteres”, „linksseitiges”, „rechtsseitiges”, „vorderseitiges”, „hinterseitiges” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausfuhrungsformen in einer Anzahl von verschiedenen Orientierungen positioniert werden konnen, wird die Richtungsterminologie zur Veranschaulichung verwendet und ist auf keinerlei Weise beschrankend. Es versteht sich, dass andere Ausfuhrungsformen benutzt und strukturelle oder logische Anderungen vorgenommen werden konnen, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Naturlich konnen die Merkmale der verschiedenen beispielhaften Ausfuhrungsformen, die hier beschrieben werden, miteinander kombiniert werden, sofern es nicht spezifisch anders erwahnt wird.
  • Die Ausdrücke „gekoppelt”, „elektrisch gekoppelt”, „verbunden” oder „elektrisch verbunden” sollen, so wie sie in der vorliegenden Beschreibung verwendet werden, nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen. Es konnen dazwischenliegende Elemente zwischen den „gekoppelten”, „elektrisch gekoppelten”, „verbundenen” oder „elektrisch verbundenen” Elementen vorgesehen sein.
  • Die nachfolgend beschriebenen Bauelemente konnen Sensorchips umfassen. Die spezifische Ausfuhrungsform dieser Sensorchips ist in diesem Fall nicht wichtig. Die Sensorchips können elektromechanische oder elektrooptische funktionale Elemente enthalten. Ein Beispiel fur einen elektromechanischen Sensor ist ein Mikrofon oder ein Gassensor. Beispiele fur den elektrooptischen Fall sind Fotodioden oder Diodenlaser. Der Sensor kann auch wollig elektrisch funktionieren, zum Beispiel als Halleffekt-Sensoren. Die Sensorchips konnen als sogenannte mikroelektromechanische Systeme (MEMS) realisiert sein, wobei mikromechanische bewegliche Strukturen wie zum Beispiel Brucken, Membranen oder Zungen(Reed)-Strukturen vorgesehen sein konnen. Solche Sensorchips konnen Bewegungssensoren sein, die als Beschleunigungssensoren (die Beschleunigungen in verschiedenen raumlichen Richtungen detektieren) oder Rotationssensoren sein können. Sensoren dieser Art werden auch als Kreiselsensoren, Uberrollsensoren, Stoßsensoren, Tragheitssensoren usw. bezeichnet. Sie werden zum Beispiel in der Automotive-Industrie zur Signaldetektion in Systemen mit ESP (Electronic Stability Program), ABS (Anti-lock Braking Systems), Airbags und dergleichen verwendet. Abhängig von ihrer Funktionalität müssen bestimmten der Sensorchips, wie Stoßsensoren, zu messende Signale zugeführt werden, und sie mussen somit mit der Umwelt interagieren. Im Gegensatz dazu müssen andere Sensorchips, wie Tragheitssensoren, nicht unbedingt mit Signalen interagieren und konnen somit von der Umwelt getrennt werden. Gewohnlich werden Sensorchips aus einem Halbleitermaterial hergestellt. Die Herstellung der Sensorchips ist jedoch nicht auf ein spezfisches Halbleitermaterial beschrankt. Sie konnen zusatzlich nicht leitfahige anorganische und/oder organische Materialien enthalten.
  • Außer den erwahnten Sensorchips konnen die nachfolgend beschriebenen Bauelemente weitere Halbleiterchips verschiedener Arten umfassen. Diese Halbleiterchips konnen unter Verwendung verschiedener Technologien hergestellt werden und konnen zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Bauelemente umfassen. Die Halbleiterchips konnen z. B. als Leistungshalbleiterchips ausgelegt sein, wie etwa Leistungs-MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschicht-Feldeffekttransistoren), Leistungs-Bipolartransistoren oder Leistungsdioden. Ferner konnen die Halbleiterchips Steuerschaltungen umfassen, d. h. logische integrierte Schaltungen zum Steuern der integrierten Schaltungen des Vertikal-Halbleiterchips, Mikroprozessoren oder Mikroelektromechanische Komponenten. Zum Beispiel kann ein Halbleiterchip als eine anwendungsspezifische integrierte Schaltung (ASIC) realisiert werden, die von einem Sensorchip empfangene Signale verarbeitet und auch dafur ausgelegt sein, den Sensorchip zu steuern. Die Halbleiterchips mussen nicht aus spezifischem Halbleitermaterial, z. B. Si, SiC, SiGe, GaAs, hergestellt werden und können ferner anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle.
  • Die nachfolgend beschriebenen Bauelemente konnen eine Stromversorgung umfassen, zum Beispiel eine oder mehrere Batterien, welche durch beliebige Mikrofabrikationsprozesse hergestellt werden konnen. Vorzugsweise sind diese Prozesse mit Prozessen kompatibel, die zur Herstellung von integrierten Schaltungen und Halbleiterchips verwendet werden. Auf diese Weise kann die Stromversorgung oder Batterie integraler Teil der integrierten Schaltung sein, d. h. mit dem Rest des Bauelements integriert sein. Vorteilhafterweise können somit dieselben (kostengunstigen) Prozesse, die zur Herstellung anderer integrierter Schaltungen verwendet werden, angewandt werden, um Bauelemente herzustellen, die eine Stromversorgung umfassen. Die Stromversorgung kann in einer beliebigen Form oder Große gebildet werden, die von der gewunschten Funktionalität des individuellen Bauelements benotigt wird. Zum Beispiel kann die Stromversorgung eine Knopfzellenbatterie (coin cell battery) sein. Die Bauelemente konnen eine einzige Batteriezelle oder eine Anordnung (Array) von Batteriezellen enthalten, die in variierenden Reihen-/Parallelkombinationen geschaltet werden können, um verschiedene Betriebsspannungen oder Kapazitaten zu erzielen. Zum Beispiel konnen die Batterien auf den Chemien der Lithiumionen (3,5–4 V) oder Nikkel/Zink (1,5–1,65 V) basieren. Die Stromversorgung kann wiederaufladbar sein oder auch nicht. Ferner kann die Stromversorgung mit einer Steuerschaltung kombiniert werden, um die Stromversorgung vor Uberladung zu schützen oder den Benutzer über den Zustand der Stromversorgung zu informieren.
  • Die nachfolgend beschriebenen Bauelemente konnen ein oder mehrere Einkapselungsmittel umfassen. Das Einkapselungsmaterial kann elektrisch isolierend sein oder kann ein beliebiges duroplastisches, thermoplastisches oder warmeaushärtendes Material oder Laminat (Prepeg) sein und kann Fullmaterialien enthalten. Insbesondere kann das Einkapselungsmittel verwendet werden, um einen oder mehrere Halbleiterchips zu bedecken oder einzukapseln. Nach seiner Abscheidung kann das Einkapselungsmittel nur teilweise gehartet werden und kann nach der Anwendung von Energie (z. B. Warme, UV-Licht usw.) vollstandig gehartet werden, um ein Gehäuse oder eine Kapselung zu bilden. Es können verschiedene Techniken verwendet werden, um Halbleiterchips mit elektrisch isolierendem Material zu bedecken, zum Beispiel Formpressen, Spritzguss, Pulverschmelzverfahren (powder molding), Gießen oder Lamination. Zum Beispiel kann ein Einkapselungsmittel unter Verwendung eines Formgießwerkzeugs hergestellt werden. Das Gießwerkzeug kann eine obere Gusshalfte und eine untere Gusshälfte umfassen, wodurch ein Gusshohlraum definiert wird. Das Einkapselungsmittel kann dann in dem geschlossenen Gusswerkzeug aus einer Gussmasse gebildet werden, die unter Druck in einem heißen, plastischen Zustand aus einem zentralen Reservoir in den Gusshohlraum eingebracht wird. Die Gussmasse kann ein beliebiges duroplastisches, thermoplastisches oder warmeaushartendes Material, z. B. ein Harzmaterial wie z. B. Epoxidharz umfassen.
  • Die nachfolgend beschriebenen Bauelemente konnen eine oder mehrere Umverdrahtungsschichten (redistribution layers) umfassen. Eine Umverdrahtungsschicht enthält typischerweise eine oder mehrere strukturierte leitfahige Schichten, die durch dielektrische oder elektrisch isolierende Schichten getrennt und durch leitfahige Durchgangsverbindungen (Vias, Durchkontaktierungen) verbunden werden.
  • Die leitfahigen Schichten können als Verdrahtungsschichten verwendet werden, um elektrischen Kontakt mit Halbleiterchips von außerhalb des Bauelements aus herzustellen und/oder elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in dem Bauelement enthalten sind, herzustellen.
  • Die leitfahigen Schichten konnen Kontaktstellen von Halbleiterchips mit externen Kontaktstellen koppeln. Die leitfahigen Schichten können auch andere Funktionen aufweisen, z. B. konnen sie als Masse- oder elektrische Abschirmschichten verwendet werden. Die leitfahigen Schichten konnen mit einer beliebigen gewunschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Zum Beispiel konnen die leitfähigen Schichten strukturiert werden und die Form von Leiterbahnen (oder Leiterlinien) aufweisen, können aber auch in Form einer einen Bereich bedeckenden Schicht vorliegen. Es kann jedes gewunschte Metall, z. B. Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold oder Kupfer oder Metalllegierungen als das Material verwendet werden. Die leitfahigen Schichten mussen nicht homogen oder aus nur einem Material hergestellt sein, d. h. es sind verschiedene Zusammensetzungen und Konzentrationen der in den leitfahigen Schichten enthaltenen Materialien möglich. Ferner konnen die leitfahigen Schichten über oder unter oder zwischen dielektrischen oder elektrisch isolierenden Schichten angeordnet sein. Die leitfahigen Schichten konnen verschiedene Dicken aufweisen.
  • Die dielektrischen Schichten konnen auf verschiedene Weisen hergestellt werden. Zum Beispiel kann eine dielektrische Schicht aus einer Gasphase oder aus einer Losung abgeschieden oder auf eine Oberflache, zum Beispiel die Oberflache eines Halbleiterchips oder einer leitfahigen Schicht, auflaminiert werden. Ferner konnen Dunnfilmtechnologieverfahren verwendet werden, um eine dielektrische Schicht aufzubringen. Die dielektrische Schicht kann aus einem Polymer, zum Beispiel Parylen, Fotolackmaterial, Imid, Epoxidharz, Duroplast, Silikon, Siliziumnitrid oder einem anorganischen, keramikartigen Material, wie etwa Silikonkohlenstoffverbindungen, hergestellt werden.
  • Die nachfolgend beschriebenen Bauelemente können weitere elektrische Durchgangsverbindungen (Vias, Durchkontaktierungen) umfassen, die nicht notwendigerweise in einer Umverdrahtungsschicht enthalten sind. Zum Beispiel kann sich eine Durchgangsverbindung auch von einer oberen Seite zu einer unteren Seite eines Einkapselungsmittels erstrecken. Die Durchgangsverbindungen konnen auf eine beliebige geeignete Weise hergestellt werden. Zum Beispiel konnen sich von einer oberen Seite zu einer unteren Seite eines Einkapselungsmittels erstreckende Durchgangslocher unter Verwendung eines Laserstrahls, eines Ätzverfahrens oder eines anderen geeigneten Verfahrens gebohrt werden. Danach kann ein Metallmaterial in den Durchgangslöchern abgeschieden werden, um die elektrisch leitfähigen Durchgangsverbindungen in dem Einkapselungsmittel zu bilden. Zum Beispiel kann das Metallmaterial galvanisch abgeschieden werden und kann Kupfer oder andere Metalle oder Metalllegierungen umfassen.
  • Die nachfolgend beschriebenen Verfahren konnen auf der Technologie der Wafer-Ebenen-Kapselung eingebetteter Bauelemente (eWLP, embedded device Wafer level packaging) basieren, die aus der standardmaßigen Technologie der Kapselung auf Wafer-Ebene (WLP) entwickelt wird. Standard-WLP-Technologie ist so definiert, dass praktisch alle Technologieschritte auf der Wafer-Ebene ausgeführt werden. Genauer gesagt werden bei Standard-WLP dielektrische und Metallschichten auf der aktiven Oberflache des Wafers abgeschieden und verarbeitet, bevor der Wafer zu einzelnen Chips zerschnitten wird. Im Gegensatz zur WLP-Technologie wird bei eWLP-Technologie der Frontendverarbeitete und untersuchte Wafer zuerst vereinzelt, um einzelne Chips zu erhalten. Die Chips werden dann in einer beabstandeten Beziehung auf eine Halterung platziert. In einem nachsten Schritt werden die beabstandeten Chips auf der Halterung vergossen, z. B. durch Verwendung einer flussigen Gussmasse, die uber den Chips auf der Halterung dispensiert wird.
  • Dadurch werden die Lucken zwischen den platzierten Chips mit flussiger Gussmasse gefüllt. Nach dem Ausharten der Gussmasse wird die Halterung entfernt, um den sogenannten rekonfigurierten Wafer zu erhalten, in welchem die Chips in der Gussmasse auf regelmäßige arrayartige Weise verteilt sind. Dieser umkonfigurierte Wafer wird dann gemäß Standard-WLP-Technologie verarbeitet, d. h. die dielektrischen Schichten und die Metallumverdrahutngsschichten werden typischerweise durch Verwendung von Dunnfilmprozessen aufgebracht. Daruber hinaus konnen gegebenenfalls geeignete Verbindungselemente auf Wafer-Ebene aufgebracht werden, wie z. B. Lotkugeln, Lothugel oder Metallelemente. Nach dem Beenden eines Verbindungsschritts wird der vergossene rekonfigurierte Wafer zu einzelnen Kapslungen vereinzelt.
  • Die folgenden Figuren zeigen schematisch Bauelemente und Verfahren zur Herstellung von Bauelementen als beispielhafte Ausführungsformen. Die Darstellung der Bauelemente und Verfahren ist von qualitativer Beschaffenheit und stellt nicht unbedingt die explizite innere Zusammensetzung der Bauelemente, zum Beispiel ihre vollstandige innere elektronische Konfiguration, dar. Dementsprechend zeigen die Figuren nicht unbedingt alle Komponenten, die fur einen tatsachlichen Betrieb der dargestellten Bauelemente erforderlich sind.
  • 1 zeigt schematisch ein Bauelement 100 als beispielhafte Ausfuhrungsform. Das Bauelement 100 umfasst einen Halbleiterchip 1, der durch ein Einkapselungsmittel 2 eingekapselt wird. Das Einkapselungsmittel 2 umfasst einen Hohlraum 3. Das Bauelement 100 umfasst ferner einen Trager 4, auf den eine elektrische Komponente 5 montiert ist. Der Trager 4 ist so angeordnet, dass die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen wird.
  • Die elektrische Komponente 5 kann den Hohlraum 3 benotigen, um ordnungsgemaß zu funktionieren. Die elektrische Komponente 5 kann eine beliebige Art von Komponente sein, wie in den obigen Abschnitten beschrieben, zum Beispiel eine Stromversorgung, ein Halbleiterchip oder ein (Sub-)System mit mehreren Komponenten, die miteinander in Wechselwirkung treten. Insbesondere kann es sich bei der elektrischen Komponente 5 um ein MEMS handeln, das bewegliche Teile wie Zungenstrukturen oder Membranen aufweist.
  • Falls die elektrische Komponente 5 dafür ausgelegt ist, externe Signale zu verarbeiten, kann das Bauelement 100 gegebenenfalls eine Apertur als Einlass für zu messende Signale umfassen. Obwohl sie durch den Hohlraum 3 eingeschlossen wird, ist die elektrische Komponente 5 somit nicht unbedingt von der Umwelt isoliert und kann mit ihr in Wechselwirkung treten. Bei anderen Ausfuhrungsformen kann der Hohlraum 3 auch aus Funktions- oder Zuverlassigkeitsgrunden versiegelt werden, so dass die elektrische Komponente 5 von Umwelteinflüssen isoliert ist. Eine Versiegelung kann zum Beispiel durch Kleber oder einen geschlossenen Metallring gewahrleistet werden.
  • Bei anderen Ausfuhrungsformen kann die elektrische Komponente 5 eine Umgebung erfordern, die eine kleine Dielektrizitatskonstante aufweist, um ordnungsgemaß zu funktionieren. Diese Anforderung ist fur den Fall erfullt, dass der Hohlraum 3 Luft enthalt. Der Hohlraum 3 kann jedoch abhangig von der gewunschten Funktionalitat des Bauelements 100 auch mit einem beliebigen geeigneten Material gefullt werden.
  • Während der Herstellung des Einkapselungsmittels 2 kann seine Große und Form so justiert werden, dass der Hohlraum 3 die elektrische Komponente 5 einschließen kann. Durch Anordnen des Einkapselungsmittels 2 und des Trager 4 auf angemessene Weise relativ zueinander wird die elektrische Komponente 5 dann durch den Hohlraum 3 eingeschlossen. Das heißt, aufgrund des Kombinierens einer geeigneten Form des Einkapselungsmittels 2 und einer geeigneten Anordnung des Tragers 4 und des Einkapselungsmittels 3 relativ zueinander sind keine weiteren Schritte erforderlich, um den Einschluss der elektrischen Komponente 5 zu realisieren. Zum Beispiel ist kein zusätzlicher Deckel notwendig, um den Hohlraum 3 zu schließen, da dies bereits durch das Einkapselungsmittel 2 geschieht. Im Vergleich zu ähnlichen Bauelementen umfasst das Bauelement 100 somit eine kleinere Anzahl von Komponenten und kann durch Prozesse hergestellt werden, die eine kleinere Anzahl von Prozessschritten umfassen. Deshalb gewahrleistet das Bauelement 100 vorteilhafterweise eine Verringerung von Material und Herstellungskosten.
  • Es versteht sich, dass der Halbleiterchip 1 und das Einkapselungsmittel 2 Teil einer ersten Kapselung sein können, wahrend der Trager 4 und die elektrische Komponente 5 Teil einer zweiten Kapselung sein konnen. Die Kombination der ersten und der zweiten Kapselung kann dann eine Pop-Anordnung repräsentieren.
  • 2 zeigt schematisch ein Bauelement 200 als weitere beispielhafte Ausführungsform. Das Bauelement 200 umfasst ein Einkapselungsmittel 2 mit einem Hohlraum 3 und einem elektrischen Kontakt 6. Das Bauelement 200 umfasst ferner einen Trager 4 und einen auf dem Trager 4 montierte elektrische Komponente 5. Der Trager 4 ist so angeordnet, dass die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen wird und eine elektrische Verbindung zwischen der elektrischen Komponente 5 und dem elektrischen Kontakt 6 hergestellt wird.
  • In Verbindung mit dem Bauelement 100 erfolgende Aussagen konnen auch für das Bauelement aus 2 gelten. Zum Beispiel kann die elektrische Komponente 5 ein MEMS, eine Batterie oder eine elektrische Komponente, die eine kleine Dielektrizitatskonstante erfordert, sein. Die Komponenten des Bauelements 200 können einzelne oder mehrere Merkmale aufweisen, die in den obigen Abschnitten beschrieben wurden.
  • Man beachte, dass 2 nicht explizit eine innere Zusammensetzung des Bauelements 200 zeigt. Insbesondere zeigt 2 nicht explizit eine elektrische Verbindung zwischen der elektrischen Komponente 5 und dem elektrischen Kontakt 6. Es versteht sich jedoch, dass ein solche elektrische Verbindung auf verschiedene Weisen hergestellt werden kann. Zum Beispiel kann eine Umverdrahtungsschicht in oder an einer Seite des Trägers 4 vorgesehen sein, wodurch eine solche Verbindung bereitgestellt wird. Ferner versteht sich, dass der elektrische Kontakt 6 auch mit (nicht gezeigten) weiteren Komponente verbunden sein kann. Zum Beispiel kann der elektrische Kontakt 6 auch eine Verbindung sein, die sich durch das Einkapselungsmittel 2 erstreckt, die sich dafür eignet, durch (nicht gezeigte) andere Komponenten elektrisch an der unteren Seite des Einkapselungsmittels 2 kontaktiert zu werden.
  • Wieder fuhrt eine Kombination einer geeigneten Form des Einkapselungsmittels 2 und einer geeigneten Anordnung des Tragers 4 und des Einkapselungsmittels 2 zu Vorteilen, die bereits in Verbindung mit dem Bauelement 100 beschrieben wurden. Zusatzlich wird der Schritt des Anordnens des Tragers 4 auch benutzt, um die elektrische Verbindung zwischen der elektrischen Komponente 5 und dem elektrischen Kontakt 6 bereitzustellen.
  • 3 zeigt schematisch ein Bauelement 300 als eine weitere beispielhafte Ausführungsform. Das Bauelement 300 umfasst ein Einkapselungsmittel 2 mit einem Hohlraum 3 und einem elektrischen Kontakt 6 in Form einer elektrischen Durchgangsverbindung. Das Bauelement 300 umfasst ferner einen Halbleiterchip 1, der durch das Einkapselungsmittel 2 eingekapselt wird, und eine elektrische Komponente 5. Die elektrische Komponente 5 umfasst einen elektrischen Kontakt 7 und ist in dem Hohlraum 3 angeordnet. Eine elektrische Verbindung zwischen dem elektrischen Kontakt 7 und der elektrischen Durchgangsverbindung 6 wird hergestellt. Man beachte, dass der elektrische Kontakt 7 der elektrischen Komponente 5 nicht unbedingt auf einer unteren Seite der elektrischen Komponente 5 angeordnet ist, sondern auch auf einer oberen Seite der elektrischen Komponente 5 platziert sein kann. Die Komponenten des Bauelements 300 können einzelne oder mehrere Merkmale zeigen, die in den obigen Abschnitten nicht beschrieben wurden.
  • 3 zeigt nicht explizit eine innere Zusammensetzung des Bauelements 300. Insbesondere zeigt 3 nicht explizit eine elektrische Verbindung zwischen der elektrischen Durchgangsverbindung 6 und dem elektrischen Kontakt 7. Es versteht sich jedoch, dass eine solche elektrische Verbindung auf verschiedene Weisen hergestellt werden kann. Zum Beispiel kann die elektrische Verbindung durch Leiterbahnen hergestellt werden, die entlang einer Oberflache des Einkapselungsmittels 2 verlaufen. Bei einer Ausführungsform kann mittels eines Bonddrahts eine elektrische Verbindung zwischen einem elektrischen Kontakt auf der oberen Seite der elektrischen Komponente 5 und einer Leiterbahn auf der Oberflache des Einkapselungsmittels 2 hergestellt werden.
  • Die Komponenten des Bauelements 300 konnen Teil einer ersten Kapselung sein. Durch Montieren einer (nicht gezeigten) zweiten Kapselung uber der ersten Kapselung kann die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen werden. Der Hohlraum 3 des Bauelements 300 kann wahrend des Herstellungsprozesses des Einkapselungsmittels 2 hergestellt werden. Das heißt, es sind keine zusatzlichen Schritte notwendig, die einen Hohlraum bereitstellen, wie zum Beispiel Bereitstellen eines zusatzlichen Kastens, in den die elektrische Komponente 5 montiert werden kann. Vorteilhafterweise fuhrt dies zu einer Verringerung von Material- und Herstellungskosten.
  • 4A bis 4C zeigen schematisch ein beispielhaftes Verfahren zur Herstellung eines dem Bauelement 100 ähnlichen Bauelements 400. Oben angegebene Bemerkungen bezüglich Komponenten des Bauelements 100 konnen deshalb auch für Komponenten des Bauelements 400 gelten.
  • In einem ersten (nicht gezeigten) Verfahrensschritt wird ein Halbleiterchip 1 bereitgestellt. In einem zweiten Verfahrensschritt (siehe 4A) wird der Halbleiterchip 1 mit einem Einkapselungsmittel 2 eingekapselt, das einen Hohlraum 3 umfasst. Zum Beispiel kann das Einkapselungsmittel 2 unter Verwendung eines Gießwerkzeugs aus einer Gussmasse hergestellt werden. Die Form des Gießwerkzeugs kann an die gewunschte Form und Große des Hohlraums 3 angepasst werden. In einem (nicht gezeigten) dritten Verfahrensschritt wird eine elektrische Komponente 5 zum Beispiel durch Verwendung eines Klebers oder Lotmaterials auf einem Trager 4 montiert. 4B zeigt einen vierten Verfahrensschritt, wobei der Träger 4 so angeordnet wird, dass die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen wird. Falls der Trager 4 und die elektrische Komponente 5 Teil einer ersten Kapselung sind und der Halbleiterchip 1 und das Einkapselungsmittel 2 Teil einer zweiten Kapselung sind, wurde der in 4B gezeigte Schritt einer Stapelung von Kapselungen entsprechen, die zu einer PoP-Anordnung führt. 4C zeigt ein Bauelement 400 als Produkt des beschriebenen Herstellungsverfahrens.
  • 5A bis 5C zeigen schematisch ein beispielhaftes Verfahren zur Herstellung eines dem Bauelement 200 ahnlichen Bauelements 500. Oben gegebene Anmerkungen bezüglich Komponenten des Bauelements 200 konnen deshalb auch für gleiche Komponenten des Bauelements 500 gelten.
  • 5A zeigt einen ersten Verfahrensschritt, bei dem eine erste elektrische Komponente 5 auf einem Trager 4 montiert wird. In einem (nicht gezeigten) zweiten Verfahrensschritt wird ein Einkapselungsmittel 2 bereitgestellt, das einen Hohlraum 3 und einen elektrischen Kontakt 6 umfasst. 5B zeigt einen dritten Verfahrensschritt, wobei der Trager 4 so angeordnet wird, dass die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen wird und eine elektrische Verbindung zwischen der elektrischen Komponente 5 und dem elektrischen Kontakt 6 hergestellt wird. Falls der Trager 4 und die elektrische Komponente 5 Teil einer ersten Kapselung sind und das Einkapselungsmittel 2 Teil einer zweiten Kapselung ist, würde der Schritt von 5B einer Stapelung von Kapselungen entsprechen, die zu einer PoP-Anordnung fuhrt. 5C zeigt ein Bauelement 500 als Produkt des beschriebenen Herstellungsverfahrens.
  • 6 zeigt schematisch ein Bauelement 600 als weitere beispielhafte Ausführungsform. Das Bauelement 600 umfasst einen ersten Halbleiterchip 1, der durch ein erstes Einkapselungsmittel 2 eingekapselt wird, das einen Hohlraum 3 umfasst. Elektrische Durchgangsverbindungen 6 erstrecken sich von einer unteren Seite des Einkapselungsmittels 2 zu einer oberen Seite des Einkapselungsmittels 2, um eine elektrische Verbindung durch das Einkapselungsmittel 2 bereitzustellen. Auf einer Unterseite des Einkapselungsmittels 2 ist eine erste Umverdrahtungsschicht 8 angeordnet. Die erste Umverdrahtungsschicht 8 kann dielektrische Schichten 9 und leitfahige Schichten 10 umfassen. Die leitfähigen Schichten 10 sind elektrisch mittels Durchkontaktierungen 11 miteinander verbunden. In 6 gewahrleistet die erste Umverdrahtungsschicht 8 eine elektrische Verbindung zwischen moglichen externen Anwendungen (nicht gezeigt) und dem ersten Halbleiterchip 1, sowie eine elektrische Verbindung zwischen moglichen externen Anwendungen und den Durchgangsverbindungen 6. Externe Anwendungen konnen zum Beispiel Leiterplatten (printed circuit board, PCB) oder weitere elektrische Komponenten sein.
  • Das Bauelement von 6 umfasst ferner einen zweiten Halbleiterchip 12, der durch ein zweites Einkapselungsmittel 13 eingekapselt wird. Auf einer Unterseite des zweiten Einkapselungsmittels 13 ist eine zweite Umverdrahtungsschicht 14 angeordnet. Die Struktur der zweiten Umverdrahtungsschicht 14 kann der Struktur der ersten Umverdrahtungsschicht 8 ahnlich sein. Auf der zweiten Umverdrahtungsschicht 14 ist eine elektrische Komponente 5 montiert, d. h. die zweite Umverdrahtungsschicht 14 dient als Trager fur die elektrische Komponente 5. Das zweite Einkapselungsmittel 13 ist so angeordnet, dass die elektrische Komponente 5 durch den Hohlraum 3 eingeschlossen wird. Die elektrische Komponente 5 ist durch Bonddrahte 15 elektrisch mit der zweiten Umverdrahtungsschicht 14 gekoppelt.
  • Die zweite Umverdrahtungsschicht 14 gewahrleistet verschiedene elektrische Verbindungen zwischen verschiedenen Komponenten des Bauelements 600. Auf diese Weise konnen Komponenten des Bauelements 600 miteinander in Wechselwirkung treten und kommunizieren. Die zweite Umverdrahtungsschicht 14 gewahrleistet eine elektrische Verbindung zwischen der elektrischen Komponente 5 und dem zweiten Halbleiterchip 12. Bei einer Ausfuhrungsform, wobei die elektrische Komponente 5 ein MEMS und der zweite Halbleiterchip 12 ein ASIC ist, gewahrleistet die zweite Umverdrahtungsschicht 14 eine Moglichkeit für den ASIC zur Steuerung des MEMS. Ferner gewahrleisten die Umverdrahtungsschichten 8 und 14 und die Durchgangsverbindungen 6 eine elektrische Verbindung zwischen einer moglichen externen Anwendung und dem zweiten Halbleiterchip 12. Auf diese Weise ist es möglich, den zweiten Halbleiterchip 12 und die elektrische Komponente 5 von außen aus zu steuern. Es versteht sich, dass das Bauelement 600 abhangig von der gewünschten Funktionalitat des Bauelements 600 weitere elektrische Verbindungen umfassen kann. Naturlich werden fur einen Fachmann aus 6 weitere elektrische Verbindungen ersichtlich.
  • 7 zeigt schematisch ein Bauelement 700 als weitere beispielhafte Ausfuhrungsform. Das Bauelement 700 umfasst ahnliche Komponenten wie in 6 gezeigt. Oben gegebene Anmerkungen bezuglich Komponenten des Bauelements 600 konnen deshalb auch fur gleiche Komponenten des Bauelements 700 gelten.
  • Im Gegensatz zu 6 ist die elektrische Komponente 5 des Bauelements 700 eine Stromversorgung, zum Beispiel eine Batterie. Die Batterie 5 ist uber die zweite Umverdrahtungsschicht 14 elektrisch mit dem zweiten Halbleiterchip 12 verbunden. Auf diese Weise kann die Batterie 5 den zweiten Halbleiterchip 12 mit Strom versorgen. Die Batterie 5 kann wiederaufladbar sein oder nicht und kann auch auswechselbar sein. Ferner umfasst das Bauelement 700 eine elektrische Verbindung 16, die die Batterie 5 elektrisch mit der Durchgangsverbindung 6 und der zweiten Umverdrahtungsschicht 14 koppelt. Es versteht sich, dass das Bauelement 700 abhangig von der gewunschten Funktionalitat des Bauelements 700 weitere elektrische Verbindungen umfassen kann. Naturlich sind für einen Fachmann aus 7 weitere elektrische Verbindungen ersichtlich.
  • In 7 ist der Hohlraum 3 aus funktionalen oder Zuverlassigkeitsgrunden versiegelt, so dass die Batterie 5 von der Umwelt isoliert ist. Zum Beispiel kann durch Kleber oder einen geloteten Metallring eine Versiegelung 17 hergestellt werden.
  • 8 zeigt schematisch ein Bauelement 800 als weitere beispielhafte Ausfuhrungsform. Das Bauelement 800 umfasst ähnliche Komponenten wie das Bauelement 600. Im Gegensatz zu 6 werden der erste Halbleiterchip 1 und der zweite Halbleiterchip 12 jeweils durch Bonddrahte 18 mit der ersten Umverdrahtungsschicht 8 und der zweiten Umverdrahtungsschicht 14 verbunden. Der untere Teil des Bauelements 800 kann in Form eines Ball Grid Array (BGA) oder eines Land Grid Array (LGA) realisiert sein.
  • 9 zeigt schematisch ein Bauelement 900 als weitere beispielhafte Ausführungsform. Das Bauelement 900 umfasst eine erste Komponente A mit einem ersten Hohlraum 3a und eine zweite Komponente B mit einem zweiten Hohlraum 3b. Das Bauelement 900 kann als Kombination der Bauelemente 600 und 700 betrachtet werden, die aneinander angrenzen und funktional gekoppelt sind. Hierbei entspricht die Komponente A dem Bauelement 600 und die Komponente B dem Bauelement 700. Im Gegensatz zu dem Bauelement 700 umfasst die Komponente B eine weitere elektrische Komponente 19, deren Ausfuhrungsform von der gewunschten Funktionalitat des Bauelements 900 abhangt. Man beachte, dass die Komponenten A und B nicht voneinander getrennt sind, sondern durch eine erste Umverdrahtungsschicht 8 und eine zweite Umverdrahtungsschicht 14 verbunden sind. Es versteht sich somit, dass Komponenten des Bauelements 900 auf beliebige gewunschte Weise miteinander in Wechselwirkung treten und kommunizieren konnen. Zum Beispiel kann eine Batterie 5b alle elektrischen Komponenten und Halbleiterchips des Bauelements 900 mit Strom versorgen.
  • Das Bauelement von 9 kann eine Sensorknoten(sensor node)anwendung realisieren, die dank der Batterie 5b keine externe Stromversorgung erfordert. Der erste Hohlraum 3a schließt einen Sensorchip 5a ein, wahrend der zweite Hohlraum 3b die Batterie 5b einschließt. Zum Beispiel kann das Bauelement 900 eine Hochfrequenz(RF, radio frequency)-Sender/-Empfangerschaltung umfassen. Durch den Sensorchip 5a gemessene Daten konnen zu einer (nicht gezeigten) externen Empfangerstation gesendet werden.
  • 10 zeigt schematisch ein Bauelement 1000 als weitere beispielhafte Ausfuhrungsform. Das Bauelement 1000 umfasst ahnliche Komponenten wie in 6 gezeigt. Im Gegensatz zu dem Bauelement 600 umfasst das Bauelement 1000 keine Umverdrahtungsschicht auf der unteren Seite des Einkapselungsmittels 2. Ferner entspricht die elektrische Komponente 5 des Bauelements 1000 einem Mikrofon, zum Beispiel einem Si-Mikrofon. Das Mikrofon 5 umfasst einen Mikrofonchip 20 mit einem Hohlraum 21, der durch einen Ätzprozess hergestellt werden kann, und eine Membran 22. Das Bauelement 1000 umfasst ferner eine Apertur 23 in dem Einkapselungsmittel 2, um einen Einlass eines durch das Mikrofon 5 zu messenden Signals bereitzustellen. Es versteht sich, dass in anderen Figuren dargestellte Bauelemente abhangig von der gewünschten Funktionalitat des jeweiligen Bauelements auch eine Apertur umfassen können.
  • 11A bis 11G zeigen ein beispielhaftes Verfahren zum Herstellen eines Bauelements 1100. Das Verfahren kann wie in den obigen Abschnitten beschrieben auf der eWLP-Technologie basieren. Das Bauelement 1100 ist dem Bauelement 600 ahnlich. Oben gegebene Anmerkungen bezuglich Komponenten des Bauelements 600 konnen deshalb fur gleiche Komponenten des Bauelements 1100 gelten.
  • 11A zeigt einen ersten Verfahrensschritt, bei dem erste Halbleiterchips 1a, 1b, 1c auf beabstandete Weise auf einem Hilfstrager 24 montiert werden. In einem zweiten Verfahrensschritt (siehe 11B) werden die beabstandeten Halbleiterchips 1a, 1b, 1c auf dem Hilfstrager 24 zum Beispiel durch Verwendung einer flussigen Gussmasse 2, die uber den Halbleiterchips 1a, 1b, 1c auf dem Hilfstrager 24 dispensiert wird, eingekapselt. Dadurch werden die Lücken zwischen den platzierten Chips 1a, 1b, 1c mit flussiger Gussmasse 2 gefullt. Zum Beispiel kann ein Gießwerkzeug wahrend des Gießprozesses verwendet werden. Man beachte, dass nach dem Ausharten der Gussmasse 2 das sich aus der Gussmasse 2 ergebende Einkapselungsmittel mehrere Hohlraume 3a, 3b und 3c umfasst, die verwendet werden können, um elektrische Komponenten einzuschließen. Die ersten Halbleiterchips 1a, 1b, 1c werden auf regelmaßige, arrayartige Weise in dem Einkapselungsmittel 2 verteilt.
  • Nach der Einkapselung der Halbleiterchips 1a, 1b, 1c und dadurch der Bildung der Hohlraume 3a, 3b und 3c wird der Hilfstrager 24 entfernt, um den rekonfigurierten Wafer (siehe 11C) zu erhalten. In einem in 11D dargestellten nachsten Verfahrensschritt wird eine Umverdrahtungsschicht 8 auf einer unteren Seite des Einkapselungsmittels 2 durch Aufbringen von dielektrischen Schichten und einer Metallumverdrahtungsschicht typischerweise durch Verwendung von Dünnfilmprozessen hergestellt. Gegebenfalls konnen geeignete Verbindungselemente auch auf Wafer-Ebene aufgebracht werden, wie zum Beispiel Lotkugeln, Lothugel oder Metallelemente.
  • 11E zeigt einen nachsten Verfahrensschritt, bei dem Durchgangsverbindungen 6 realisiert werden, um eine elektrische Verbindung zwischen einer oberen Seite des Einkapselungsmittels 2 und der ersten Umverdrahtungsschicht 8 bereitzustellen. Verfahren zum Bereitstellen der Durchgangsverbindungen 6 wurden in den obigen Abschnitten beschrieben. Man beachte, dass die Herstellung der Durchgangsverbindungen 6 auch fruher in dem dargestellten Verfahren realisiert werden kann, zum Beispiel vor dem Aufbringen der ersten Umverdrahtungsschicht 8.
  • In einem nachsten Schritt (siehe 11F) werden Komponenten, die die elektrischen Komponenten 5a, 5b, 5c, die zweiten Halbleiterchips 12a, 12b, 12c, die zweiten Einkapselungsmittel 13a, 13b, 13c und die zweiten Umverdrahtungsschichten 14a, 14b, 14c umfassen, so angeordnet, dass die Holräume 3a, 3b und 3c jeweils eine der elektrischen Komponenten 5a, 5b, 5c einschließen. Bei der Ausführungsform von 11F werden die Komponenten einzeln angebracht. Man beachte jedoch, dass auch die Moglichkeit besteht, dass die Komponenten wahrend der Anbringung noch nicht voneinander getrennt sind, d. h. die Komponenten konnen auch in Form eines ungesägten Wafers angebracht werden.
  • 11G zeigt einen weiteren Schritt, wobei die Anordnung von 11F vereinzelt wird, um einzelne Bauelemente 1100 zu erhalten. Die vereinzelten Bauelemente von 11G sind dem Bauelement von 6 ähnlich. Es versteht sich, dass durch Anwendung von dem Verfahren von 11A bis 11G ahnlichen Verfahren in anderen Figuren dargestellte Bauelemente erhalten werden konnen.
  • 12 zeigt schematisch ein Bauelement 1200 als weitere beispielhafte Ausfuhrungsform. Das Bauelement 1200 umfasst einen Halbleiterchip 1, der durch ein Einkapselungsmittel 2 eingekapselt wird. Das Einkapselungsmittel 2 umfasst einen Hohlraum 3, in den eine elektrische Komponente 5 montiert wird. Das Bauelement 1200 umfasst ferner elektrische Durchgangsverbindungen 6, die sich von einer unteren Seite des Einkapselungsmittels 2 zu einer oberen Seite des Einkapselungsmittels 2 erstrecken. Eine Umverdrahtungsschicht 8, die dielektrische und leitfahige Schichten umfasst, wird auf der unteren Seite des Einkapselungsmittels 2 so aufgebracht, dass elektrische Verbindungen zwischen moglichen externen Anwendungen und den Durchgangsverbindungen 6 sowie zwischen moglichen externen Anwendungen und dem Halbleiterchip 1 bereitgestellt werden.
  • Die elektrischen Verbindungen 24 sind zum Beispiel in Form von Leiterbahnen auf der oberen Seite des Einkapselungsmittels 2 angeordnet. Die elektrischen Verbindungen 24 erstrecken sich von den Durchgangsverbindungen 6 in den Hohlraum 3. Die elektrische Komponente 5 umfasst elektrische Kontakte 7 auf ihrer Oberseite, die durch Bonddrähte 25 elektrisch mit den elektrischen Verbindungen 24 gekoppelt sind. Auf diese Weise kann die elektrische Komponente 5 elektrisch mit externen Anwendungen gekoppelt werden. Der Hohlraum 3 wird zum Beispiel mit einem die elektrische Komponente 5 bedeckenden weichen Material 26 gefüllt, um mechanischen Halt zu gewährleisten oder Verunreinigungen auszuschließen.
  • Obwohl hier spezifische Ausfuhrungsformen dargestellt und beschrieben wurden, ist fur Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausfuhrungsformen ersetzen konnen, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausfuhrungsformen abdecken. Deshalb ist es beabsichtigt, dass die vorliegende Erfindung nur durch die Anspruche und ihre Äquivalente beschrankt wird.

Claims (25)

  1. Bauelement, umfassend: einen ersten Halbleiterchip; ein erstes Einkapselungsmittel, das den ersten Halbleiterchip einkapselt und einen Hohlraum umfasst; einen Trager; und eine auf dem Träger montierte elektrische Komponente, wobei der Trager so angeordnet ist, dass die elektrische Komponente durch den Hohlraum eingeschlossen ist.
  2. Bauelement nach Anspruch 1, wobei die elektrische Komponente einen Halbleiterchip umfasst.
  3. Bauelement nach Anspruch 1 oder 2, wobei die elektrische Komponente ein mikroelektromechanisches System (MEMS) umfasst.
  4. Bauelement nach einem der vorhergehenden Ansprüche, wobei die elektrische Komponente eine Stromversorgung umfasst.
  5. Bauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: einen zweiten Halbleiterchip, der dafur ausgelegt ist, mit dem ersten Halbleiterchip und/oder der elektrischen Komponente zusammenzuwirken; und ein zweites Einkapselungsmittel, dass den zweiten Halbleiterchip einkapselt.
  6. Bauelement nach Anspruch 5, wobei das erste Einkapselungsmittel eine elektrische Durchgangsverbindung umfasst, um eine elektrische Verbindung zwischen einer externen Anwendung und der elektrischen Komponente und/oder dem zweiten Halbleiterchip bereitzustellen.
  7. Bauelement nach Anspruch 6, ferner umfassend: eine erste Umverdrahtungsschicht, die eine elektrische Verbindung zwischen einer externen Anwendung und der elektrischen Durchgangsverbindung und/oder dem ersten Halbleiterchip bereitstellt.
  8. Bauelement nach Anspruch 6 oder 7, ferner umfassend: eine zweite Umverdrahtungsschicht, die eine elektrische Verbindung zwischen der elektrischen Durchgangsverbindung und der elektrischen Komponente und/oder dem zweiten Halbleiterchip bereitstellt.
  9. Bauelement nach einem der vorhergehenden Anspruche, wobei das erste Einkapselungsmittel eine Apertur umfasst.
  10. Bauelement nach einem der vorhergehenden Anspruche, wobei der Hohlraum versiegelt ist.
  11. Verfahren zur Herstellung eines Bauelements, umfassend: Einkapseln eines ersten Halbleiterchips mit einem ersten Einkapselungsmittel, wobei das erste Einkapselungsmittel einen Hohlraum umfasst; Montieren einer elektrischen Komponente auf einem Trager; und Anordnen des Tragers, so dass die elektrische Komponente durch den Hohlraum eingeschlossen wird.
  12. Verfahren nach Anspruch 11, wobei das erste Einkapselungsmittel eine Gussmasse umfasst und der Hohlraum durch ein Gießwerkzeug gebildet wird.
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: Bereitstellen einer elektrischen Durchgangsverbindung, um eine elektrische Verbindung durch das erste Einkapselungsmittel bereitzustellen.
  14. Verfahren nach einem der Anspruche 11 bis 13, ferner umfassend: Einkapseln eines zweiten Halbleiterchips mit einem zweiten Einkapselungsmittel.
  15. Verfahren nach Anspruch 13, ferner umfassend: Bereitstellen einer ersten Umverdrahtungsschicht, um eine elektrische Verbindung zwischen einer externen Anwendung und der elektrischen Durchgangsverbindung und/oder dem ersten Halbleiterchip bereitzustellen.
  16. Verfahren nach Anspruch 14, ferner umfassend: Bereitstellen einer zweiten Umverdrahtungsschicht, um eine elektrische Verbindung zwischen der elektrischen Durchgangsverbindung und der elektrischen Komponente und/oder dem zweiten Halbleiterchip bereitzustellen.
  17. Verfahren nach einem der Ansprüche 11 bis 16, ferner umfassend: Montieren des ersten Halbleiterchips auf einem Hilfstrager vor dem Einkapseln des ersten Halbleiterchips; und Entfernen des Hilfstragers nach dem Einkapseln des ersten Halbleiterchips.
  18. Verfahren nach einem der Anspruche 11 bis 17, ferner umfassend: Bereitstellen einer Apertur in dem ersten Einkapselungsmittel.
  19. Bauelement, umfassend: einen Trager; eine auf dem Trager montierte elektrische Komponente; ein erstes Einkapselungsmittel, das einen Hohlraum und einen elektrischen Kontakt umfasst, wobei der Trager so angeordnet ist, dass die elektrische Komponente durch den Hohlraum eingeschlossen ist und eine elektrische Verbindung zwischen der elektrischen Komponente und dem elektrischen Kontakt hergestellt ist.
  20. Bauelement nach Anspruch 19, ferner umfassend: einen durch das erste Einkapselungsmittel eingekapselten ersten Halbleiterchip.
  21. Bauelement nach Anspruch 19 oder 20, wobei der elektrische Kontakt eine elektrische Durchgangsverbindung umfasst, um eine elektrische Verbindung durch das erste Einkapselungsmittel bereitzustellen.
  22. Bauelement nach einem der Anspruche 19 bis 21, wobei die elektrische Komponente eine Stromversorgung oder einen Halbleiterchip umfasst.
  23. Verfahren zur Herstellung eines Bauelements, umfassend: Montieren einer elektrischen Komponente auf einem Trager; Bereitstellen eines Einkapselungsmittels, das einen Hohlraum und einen elektrischen Kontakt umfasst; und Anordnen des Tragers, so dass die elektrische Komponente durch den Hohlraum eingeschlossen wird und eine elektrische Verbindung zwischen der elektrischen Komponente und dem elektrischen Kontakt hergestellt wird.
  24. Verfahren nach Anspruch 23, ferner umfassend: Einkapseln eines Halbleiterchips mit dem Einkapselungsmittel und dabei Bilden des Hohlraums mittels eines Gießwerkzeugs.
  25. Bauelement, umfassend: ein Einkapselungsmittel, das einen Hohlraum und eine elektrische Durchgangsverbindung umfasst; einen durch das Einkapselungsmittel eingekapselten Halbleiterchip eine elektrische Komponente, die einen elektrischen Kontakt aufweist und in dem Hohlraum angeordnet ist, wobei eine elektrische Verbindung zwischen dem elektrischen Kontakt und der elektrischen Durchgangsverbindung hergestellt ist.
DE102011001304.0A 2010-04-01 2011-03-16 Bauelement und Verfahren zur Herstellung eines Bauelements Active DE102011001304B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/752,851 2010-04-01
US12/752,851 US8350381B2 (en) 2010-04-01 2010-04-01 Device and method for manufacturing a device

Publications (2)

Publication Number Publication Date
DE102011001304A1 true DE102011001304A1 (de) 2011-12-29
DE102011001304B4 DE102011001304B4 (de) 2021-04-08

Family

ID=44708681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011001304.0A Active DE102011001304B4 (de) 2010-04-01 2011-03-16 Bauelement und Verfahren zur Herstellung eines Bauelements

Country Status (2)

Country Link
US (2) US8350381B2 (de)
DE (1) DE102011001304B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224607B4 (de) 2013-11-29 2024-06-06 Robert Bosch Gmbh Mikro-elektromechanische Anordnung und Verfahren zum Aufbau einer mikro-elektromechanischen Anordnung

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183095B2 (en) * 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
TWI397157B (zh) * 2009-12-28 2013-05-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI407537B (zh) * 2010-09-07 2013-09-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8642382B2 (en) * 2011-06-20 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US8597985B1 (en) * 2012-02-01 2013-12-03 Sandia Corporation MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads
US9485560B2 (en) 2012-02-01 2016-11-01 Knowles Electronics, Llc Embedded circuit in a MEMS device
WO2014020388A1 (en) * 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
KR20150058467A (ko) * 2012-09-27 2015-05-28 노우레스 일렉트로닉스, 엘엘시 Ｍｅｍｓ 기기에 임베드된 회로
US8729714B1 (en) * 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US10097918B2 (en) * 2013-01-23 2018-10-09 Infineon Technologies Ag Chip arrangement and a method for manufacturing the same
JP6176869B2 (ja) 2013-03-08 2017-08-09 ノースロップ グルマン システムズ コーポレーションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ 導波路および半導体パッケージング
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US20140312439A1 (en) * 2013-04-19 2014-10-23 Infineon Technologies Ag Microphone Module and Method of Manufacturing Thereof
US9153706B2 (en) * 2013-05-23 2015-10-06 Infineon Technologies Ag Film-covered open-cavity sensor package
US9446943B2 (en) * 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
JP2015056928A (ja) * 2013-09-10 2015-03-23 株式会社東芝 過充電保護装置
KR102157551B1 (ko) * 2013-11-08 2020-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9576917B1 (en) * 2013-11-18 2017-02-21 Amkor Technology, Inc. Embedded die in panel method and structure
US10224260B2 (en) 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
TWI553809B (zh) * 2014-06-24 2016-10-11 思鷺科技股份有限公司 封裝基板結構
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US9978729B2 (en) * 2015-03-06 2018-05-22 Mediatek Inc. Semiconductor package assembly
US9985010B2 (en) 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
TWI579984B (zh) * 2016-02-05 2017-04-21 Siliconware Precision Industries Co Ltd 電子封裝件及其製法
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
US10163860B2 (en) * 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10446533B2 (en) * 2017-09-29 2019-10-15 Intel Corporation Package on package with integrated passive electronics method and apparatus
US11171098B2 (en) * 2018-09-27 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
DE102019201228B4 (de) * 2019-01-31 2023-10-05 Robert Bosch Gmbh Verfahren zum Herstellen einer Mehrzahl von Sensoreinrichtungen und Sensoreinrichtung
US10964616B2 (en) * 2019-06-17 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
WO2022051743A1 (en) * 2020-09-02 2022-03-10 Nevada Nanotech Systems Inc. Arrays of gas sensor device packages, and related methods
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
US5929138A (en) * 1996-11-05 1999-07-27 Raychem Corporation Highly thermally conductive yet highly comformable alumina filled composition and method of making the same
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
TW454287B (en) * 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6420201B1 (en) * 2001-01-03 2002-07-16 Amkor Technology, Inc. Method for forming a bond wire pressure sensor die package
US20020089066A1 (en) * 2001-01-11 2002-07-11 Mohammad Massoodi Method and system for decapsulating a multi-chip package
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
EP1487019A1 (de) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Halbleitervorrichtung und deren Herstellungsverfahren
US6927482B1 (en) 2003-10-01 2005-08-09 General Electric Company Surface mount package and method for forming multi-chip microsensor device
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
DE102004027094A1 (de) * 2004-06-02 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7282786B2 (en) 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
US7468556B2 (en) * 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
DE102007005630B4 (de) * 2007-02-05 2019-08-08 Infineon Technologies Ag Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls
US7982297B1 (en) * 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7836764B2 (en) * 2007-04-02 2010-11-23 Infineon Technologies Ag Electrical device with covering
TWI338941B (en) * 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224607B4 (de) 2013-11-29 2024-06-06 Robert Bosch Gmbh Mikro-elektromechanische Anordnung und Verfahren zum Aufbau einer mikro-elektromechanischen Anordnung

Also Published As

Publication number Publication date
US20130095609A1 (en) 2013-04-18
US20110241197A1 (en) 2011-10-06
US8350381B2 (en) 2013-01-08
US8669143B2 (en) 2014-03-11
DE102011001304B4 (de) 2021-04-08

Similar Documents

Publication Publication Date Title
DE102011001304B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102012108305B4 (de) Sensorbauelement und Verfahren
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102010006132B4 (de) Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014105335A1 (de) Mikrofonmodul und Verfahren zu dessen Herstellung
DE102009038706A1 (de) Sensorbauelement
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102011001556A1 (de) Gekapselter Halbleiterchip mit externen Kontaktpads und Herstellungsverfahren
DE102010000269A1 (de) Halbleiter-Bauelement
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102015116053A1 (de) Gehäuseanordnung, gehäuse und verfahren zum herstellen einer gehäuseanordnung
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102017212748A1 (de) Sensorvorrichtung und Verfahren zum Herstellen von diesen
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative