DE102010040965A1

DE102010040965A1 - Zum Betrieb mit niedriger Zwischenfrequenz oder einer Nullzwischenfrequenz geeigneter Signalprozessor

Info

Publication number: DE102010040965A1
Application number: DE102010040965A
Authority: DE
Inventors: Abdulkerim L. Tex. Coban; Alessandro Tex. Piovaccari; Ramin Tex. Khoini-Poorfard; James T. Tex. Koa
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2009-09-30
Filing date: 2010-09-17
Publication date: 2011-07-07
Anticipated expiration: 2030-09-18
Also published as: CN102035560A; DE102010040965B8; US20170201282A1; US20110076977A1; DE102010040965B4; US9647623B2; US9800281B2; CN102035560B

Abstract

Ein Signalprozessor für einen Radiofrequenz(RF)-Empfänger umfasst eine Vielzahl von verteilten Signalverarbeitungselementen, von denen ein erstes ein Eingangssignal empfängt und ein letztes ein Ausgangssignal ausgibt, und eine Vielzahl von Verstärkungselementen, die zwischen Paare besagter Vielzahl von verteilten Signalverarbeitungselementen eingestreut sind. Der Signalprozessor umfasst auch eine gleiche Anzahl von Spitzendetektoren, die mit den Ausgängen der jeweiligen Verstärkungselemente der Vielzahl von Verstärkungselementen verbunden sind, und eine automatische Verstärkungsregelung mit Eingängen, die mit den Eingängen von jedem Spitzendetektor verbunden sind, und Ausgängen, die mit jedem der Vielzahl von Verstärkungselementen verbunden sind. Die automatische Verstärkungsregelung steuert jedes der Vielzahl von Verstärkungselementen individuell, um eine gleiche Anzahl von unabhängigen automatischen Verstärkungsrelgeungs(AGC)-Schaltkreisen zu formen.

Description

Gebiet der Offenbarung
Die vorliegende Offenbarung betrifft im Allgemeinen Radiofrequenz(RF)-Empfänger, insbesondere Signalprozessoren für RF-Empfänger.
Hintergrund
Radiofrequenz(RF)-Empfänger werden in einer großen Vielzahl von Anwendungen, wie zum Beispiel Fernsehempfänger, Mobiltelefone, Pager, Empfänger für das Global Positioning System (GPS), Kabelmodems, schnurlose Telefone, Satellitenradioempfängern und Ähnlichem verwendet. Ein gemeinsamer Typ von RF-Empfängern ist der sogenannte Überlagerungsempfänger. Ein Überlagerungsempfänger mischt das gewünschte Datenübertragungssignal mit dem Ausgang eines einstellbaren Oszillators, um einen Ausgang mit einer im Allgemeinen feststehenden Zwischenfrequenz (ZF) herzustellen. Das feste ZF-Signal kann dann einfach gefiltert und in das Baseband herunterkonvertiert zur weiteren Signalverarbeitung werden. Ein Überlagerungsempfänger macht also zwei Mischschritte erforderlich.
Traditionellerweise wurden für bestimmte RF-Empfänger Standard-Zwischenfrequenzen eingeführt. Zum Beispiel wandelt ein Fernsehempfänger einen gewählten Kanal im Band zwischen 48 und 870 MHz in eine Standard-ZF von 44 MHz um. In den Vereinigten Staaten wandeln FM-Radios typischerweise FM-Audiosignale, die über 200 KHz-Kanäle im Frequenzband zwischen 88,1 und 107,9 MHz ausgestrahlt werden, in eine Standard-ZF von 10,7 MHz um. In letzter Zeit haben RF-Empfänger niedrige Zwischenfrequenz-(LIF, low intermediate frequency) und Nullzwischenfrequenz(ZIF, zero intermediate frequency)-Bauweisen eingeführt, um einen Vorteil aus den Signalverarbeitungsfähigkeiten moderner digitaler Signalprozessoren zu ziehen.
Darüber hinaus benutzen hochqualitative RF-Empfänger automatische Verstärkungs-Regelungs-Schaltkreise (AGC-Schaltkreise, automatic gain control), um die Verstärkung oder die Dämpfung verschiedener Elemente des Empfängers einzustellen, damit der Leistungspegel reguliert wird. Zum Beispiel kann ein Fernsehsignal mit einer niedrigen Eingangsleistung verstärkt werden, um die Signalstärke für spätere Signalverarbeitung zu erhöhen. In einem anderen Beispiel kann ein gefiltertes Signal eine zu hohe Leistung haben für eine nachfolgende Komponente. Das gefilterte Signal wird dann gedämpft, um den Leistungspegel zu senken. Ohne solche AGC-Schaltkreise würde die Qualität des empfangenen gewünschten Signals reduziert. Beispielsweise würde das angezeigte Bild eines Fernsehsignals dunkler werden, wenn der Leistungspegel fällt und eventuell würde ein ansteigender Anteil des Hintergrundrauschens angezeigt. Umgekehrt würde das angezeigte Bild heller, wenn der Leistungspegel steigt und es würden Bildartefakte angezeigt aufgrund von Nichtlinearitäten des Systems, wie zum Beispiel Schwebungsfrequenzwellen oder Bilder im Hintergrund des gewünschten Bildes.
Terrestrische und Kabelfernseh-Übertragungsumgebungen machen eine automatische Verstärkungsregelung schwierig wegen der Anwesenheit von Blockern. Ein Blocker ist ein ungewollter Kanal mit einer nicht vernachlässigbaren Signalenergie, deren Frequenz nah an der Frequenz des gewünschten Kanals ist und daher schwierig auszufiltern ist. Da der Blocker nicht einfach gefiltert werden kann, kann er die Signalqualität des gewünschten Kanals verschlechtern. Ein Herausfiltern der ungewünschten Energie des Blockers ist besonders dann schwierig, wenn der Empfänger eine Bauweise mit niedriger Zwischenfrequenz oder einer Null-Zwischenfrequenz benutzt, weil Fernsehübertragungssysteme viele nah beieinander liegende Kanäle benutzen.
Außerdem wird der stärkste Blocker manchmal benachbart zu der Frequenz des gewünschten Kanals liegen und zu anderen Zeitpunkten weiter von der Frequenz beabstandet. Der Blocker kann auch eine viel größere Signalstärke als der gewünschte Kanal haben und die Signalstärke kann über die Zeit gesehen variieren, zum Beispiel wenn ein sich bewegender Empfänger in einen Tunnel oder hinter ein Gebäude geführt wird, oder ein Hindernis, wie zum Beispiel ein Flugzeug, sich zwischen dem Sender und dem Empfänger bewegt. Diese Faktoren machen eine automatische Verstärkungsregelung (AGC) in Signalprozessoren für eine niedrige Zwischenfrequenz oder eine Null-Zwischenfrequenz besonders schwierig.
Es werden also neue analoge Baseband-Prozessor-Bauweisen für Anwendungen wie Fernsehempfänger mit einer für den Gebrauch in Gegenwart eines starken Blockers geeigneten automatischen Verstärkungsregelungen benötigt, die auch für Niedrig-Zwischenfrequenz- und Null-Zwischenfrequenz-Bauweisen geeignet sind.
Kurze Beschreibung der Figuren
Die vorliegende Offenbarung kann durch Bezugnahme auf die beigefügten Figuren besser verstanden und ihre vielzähligen Merkmale und Vorteile dargestellt werden, wobei:
1 in Blockdiagrammform einen integrierten Fernsehempfänger-Schaltkreis nach einer Ausführungsform der vorliegenden Erfindung zeigt.
2 in Blockdiagrammform einen analogen Baseband-Prozessor, der sich für den Gebrauch als einer der analogen Prozessoren von 1 eignet, zeigt.
3 in grafischer Form einen Satz von Graphen zeigt, die nützlich für das Verständnis der Funktionsweise des analogen Baseband-Prozessors von 2 bei Anwesenheit eines starken benachbarten Kanalblockers sind.
4 in grafischer Form einen Satz von Graphen zeigt, die nützlich für das Verständnis der Funktionsweise eines analogen Baseband-Prozessors von 2 bei Anwesenheit eines starken, weit entfernt liegenden Kanalblockers ist.
5 in Blockdiagrammform einen programmierbaren Verstärker mit einer analogen Gleichstrom(DC)-Offsetkorrektur zeigt, wie er aus dem Stand der Technik bekannt ist.
6 in Biockdiagrammform einen Signalprozessor mit einer Offsetkorrektur zeigt, die für den Gebrauch als einer der analogen Baseband-Prozessoren aus 1 nach einem anderen Aspekt der vorliegenden Erfindung geeignet ist.
7 ein Schaltkreismodell eines Teils des analogen Baseband-Prozessors aus 6 zeigt, das nützlich für das Verständnis des Kalibrierungsbetriebs ist.
8 ein Schaltkreismodell eines Teils eines analogen Baseband-Prozessors nach einer anderen Ausführungsform der vorliegenden Erfindung zeigt.
Der Gebrauch der gleichen Bezugszeichen in verschiedenen Zeichnungen bedeutet gleiche oder identische Bauteile.
Ausführliche Beschreibung
1 zeigt in Blockdiagrammform einen integrierten Fernsehempfänger-Schaltkreis 100 nach einer Ausführungsform der vorliegenden Erfindung. Der Empfänger 100 umfasst im Allgemeinen einen rauscharmen Verstärker (LNA) 110, einen Bandpassfilter 120, einen Dämpfer 130, einen Tiefpassfilter 140, einen Mischschaltkreis 150, einen analogen Baseband-Prozessor 160 für den richtigphasigen (I) Pfad, einen analogen Baseband-Prozessor 170 für den phasenverschobenen (Q) Pfad, einen Demodulator 180 und einen Controller 190. LNA 110 hat einen Eingang für den Empfang eines Radiofrequenz(RF)-Eingangssignals mit der Bezeichnung RF_in, einen Regelungseingang für den Empfang eines Verstärkungs-Regelungssignals, und einen Ausgang. Während 1 einen Fernsehempfänger darstellt, ist er auch für andere RF-Systeme einsetzbar. Im Allgemeinen bedeutet ein Radiofrequenzsignal ein elektrisches Signal, das nützliche Informationen überträgt und eine Frequenz von ungefähr 3 KHz bis hunderte von Gigahertz hat. Dabei ist es egal, durch was für ein Medium ein solches Signal übertragen wird. Ein RF-Signal kann also durch luftfreien Raum, ein Koaxialkabel, ein Glasfaserkabel usw. übertragen werden. Nachlauf-Bandpassfilter 120 hat einen ersten Eingang, der mit dem Ausgang von LNA 110 verbunden ist, einen zweiten Eingang zum Empfang eines Einstellungssignals, und einen Ausgang. Dämpfer 130 hat einen ersten Eingang, der mit dem Ausgang des Nachlauf-Bandpassfilters 120 verbunden ist, einen zweiten Eingang zum Empfang eines Dämpfungs-Regelungssignals, und einen Ausgang. Der Filter 140 hat einen ersten Eingang, der mit dem Ausgang des Dämpfers 130 verbunden ist, einen zweiten Eingang für den Empfang eines Einstellungssignals für eine kritische Frequenz und einen Ausgang.
Mischschaltkreis 150 umfasst einen Überlagerungs-Oszillator 152 und einen Mischer 154. Überlagerungs-Oszillator 152 hat einen Eingang zum Empfang eines Überlagerungs-Oszillator-Einstellungssignals und einen Ausgang für die Ausgabe von zwei Signalen, die ein richtigphasiges Mischsignal und ein phasenverschobenes Mischsignal umfassen. Mischer 154 hat einen ersten Eingang, der mit dem Ausgang von Filter 140 verbunden ist, einen zweiten Eingang, der mit dem Ausgang von Überlagerungs-Oszillator 152 verbunden ist, einen ersten Ausgang für die Ausgabe eines richtigphasigen Zwischenfrequenz(ZF)-Signals mit der Bezeichnung I und einen zweiten Ausgang zur Ausgabe eines phasenverschobenen ZF-Signals mit der Bezeichnung Q.
Der analoge Baseband-Prozessor 160 hat einen Signaleingang, der mit dem Ausgang von Mischer 152 verbunden ist, für den Empfang von Signal I, einen Regelungseingangs-/-ausgangsterminal und einen Ausgang. Der analoge Baseband-Prozessor 170 hat einen Signaleingang, der mit dem Ausgang von Mischer 152 verbunden ist für den Empfang des Signals Q, einen Regelungseingangs-/-ausgangsterminal und einen Ausgang. Demodulator 180 hat einen ersten Eingang, der mit dem Ausgang des analogen Baseband-Prozessors 160 verbunden ist, einen zweiten Eingang, der mit dem Ausgang des analogen Baseband-Prozessors 170 verbunden ist, und einen Ausgang für die Ausgabe eines demodulierten Baseband-Fernsehsignals mit der Bezeichnung TV_out.
Controller 190 umfasst einen Microcontroller (MCU) 192 und eine Firmware 194. MCU 192 hat einen ersten Eingabe-/Ausgabeterminal, der mit dem Regelungseingabe-/ausgabeterminal des analogen Baseband-Prozessors 160 verbunden ist, einen zweiten Eingabe-/Ausgabeterminal, der mit dem Regelungseingabe-/ausgabeterminal des analogen Prozessors 170 verbunden ist, und einen bidirektionalen Speicher-Schnittstellenterminal zwischen sich und der Firmware 194. MCU 192 hat Ausgänge zur Steuerung des LNAs 110, Filters 120, Dämpfers 130, Filters 140 und Überlagerungs-Oszillators 152. MCU 192 hat auch andere Ein- und Ausgänge, die nicht wichtig für das Verständnis der relevanten Funktionsweise von Empfänger 100 sind und nicht in 1 dargestellt sind.
Im Allgemeinen funktioniert Empfänger 100 als ein Fernsehempfänger, der für den Empfang und die Demodulation von Fernsehkanälen von Quellen wie Rundfunk und Kabelfernsehen geeignet ist. MCU 192 ist für die Steuerung verschiedener Elemente in Empfänger 100 nach dem durch den Benutzer gewählten Kanal ausgebildet und wird durch die Steuerung eines Programms, das in der Firmware 194 gespeichert ist, gesteuert. Empfänger 100 benutzt eine Dualfilterbauweise für den Vormischtuner. Das Signal RF_in wird empfangen und im LNA 110 unter der Steuerung von MCU 192 wie benötigt verstärkt. Empfänger 100 ist also in der Lage, ein Signal an den Eingang des Nachlauf-Bandpassfilters 120 mit einer passenden Leistung auszugeben. Nachlauf-Bandpassfilter 120 ist ein LC-Filter zweiter Ordnung, der zur Zurückweisung starker Störer (oder Blocker) durch das Ausfiltern benachbarter Kanäle beiträgt. Die Mittenfrequenz des Durchlassbandes von Nachlauf-Bandpassfilter 120 wird von MCU 192 auf den gewählten Kanal eingestellt.
Dämpfer 130 funktioniert als getrennt steuerbares Verstärkungselement unter der Steuerung von MCU 192, sodass MCU 192 in geeigneter Weise die Verstärkung oder Dämpfung zwischen verschiedenen Teilen des Signalverarbeitungspfades erteilen kann. Filter 140 bietet zusätzliche Dämpfung oberhalb der dritten harmonischen Schwingung des Mischsignals unter der Steuerung von MCU 192, um ein Mischen der ungewollten Energie eines benachbarten Kanals in das Durchlassband zu unterbinden. Diese dritte harmonische Frequenz ist wichtig, weil der Überlagerungs-Oszillator 154 ein digitales Mischsignal benutzt, das eine Rechteckschwingung ist. Daher hat dieses Signal eine nicht vernachlässigbare Energie bei ihrer dritten harmonischen Frequenz.
Mischer 154 ist ein phasenverschobener Mischer, der das gefilterte und gedämpfte RF-Eingangssignal mit dem Signal von Überlagerungs-Oszillator 152 mischt, um einen ausgewählten Kanal auf eine gewünschte Zwischenfrequenz zu mischen. In Empfänger 100 ist die gewünschte Zwischenfrequenz einstellbar im Bereich zwischen 3 und 5 MHz. Daher ist der Empfänger 100 als Niedrig-Zwischenfrequenz-Empfänger einstellbar. Zusätzlich ist Empfänger 100 auch als ein sogenannter Direct-Down-Conversion-Empfänger oder Null-Zwischenfrequenz-Empfänger konfigurierbar. Überlagerungs-Oszillator 152 wird auf eine Frequenz eingestellt, die den gewünschten Kanal auf die gewünschte Zwischenfrequenz mischt. Dies geschieht unter der Steuerung von MCU 192. Empfänger 100 ist auch so konfigurierbar, dass er kompatibel mit verschiedenen Fernsehstandards auf der Welt ist. Die Standards haben unterschiedliche Kanal- und Spektralcharakteristiken.
Jeder der analogen Baseband-Prozessoren 160 und 170 ist ein Signalprozessor, der Signalverarbeitung durchführt. Dies beinhaltet Tiefpassfilterung, damit Signale unterhalb einer kritischen Frequenz zwischen 6 und 9 MHz für Null-Zwischenfrequenz-Konfigurationen durchgelassen werden, und wertere Verstärkungsstufen unter der Steuerung von MCU 192. Es ist zu beachten, dass die Bezeichnung Baseband hier für die Signalprozessoren 160 und 170 bedeutet, dass sie entweder eine niedrige Zwischenfrequenz oder eine Null-Zwischenfrequenz unterstützen. Die analogen Baseband-Prozessoren 160 und 170 konvertieren die so verarbeiteten analogen Signale in den digitalen Bereich, sodass Demodulator 180 sie digital demodulieren kann, um das Signal TV_out auszugeben.
2 zeigt in Blockdiagrammform einen analogen Baseband-Prozessor 200, der sich entweder für den Einsatz als analoger Baseband-Prozessor 160 oder analoger Baseband-Prozessor 170 aus 1 eignet. Analoger Baseband-Prozessor 200 umfasst im Allgemeinen einen Tiefpassfilter 210, einen ersten automatischen Verstärkungs-Regelungs-Schaltkreis 220, einen Tiefpassfilter 230, einen zweiten automatischen Verstärkungs-Regelungs-Schaltkreis 240, einen Tiefpassfilter 250 und einen Analog-Digital-Wandler (ADC) 260. Tiefpassfilter 210 hat einen Eingang zum Empfang eines Eingangssignals mit der Bezeichnung ZF_in und einen Ausgang. Der automatische Verstärkungs-Regelungs-Stromkreis 220 hat einen Eingang, der mit dem Ausgang von Tiefpassfilter 210 verbunden ist, und einen Ausgang. Tiefpassfilter 230 hat einen Eingang, der mit dem Ausgang von dem automatischen Verstärkungs-Regelungs-Stromkreis 220 verbunden ist, und einen Ausgang. Der automatische Verstärkungs-Regelungs-Schaltkreis 240 hat einen Eingang, der mit dem Ausgang von Tiefpassfilter 230 verbunden ist, und einen Ausgang. Tiefpassfilter 250 hat einen Eingang, der mit dem Ausgang von dem automatischen Verstärkungs-Regelungs-Schaltkreis 240 verbunden ist, und einen Ausgang. ADC 260 hat einen Eingang, der mit dem Ausgang von Tiefpassfilter 250 verbunden ist, und einen Ausgang zur Ausgabe eines digitalen Ausgangssignals mit der Bezeichnung Digital Output.
Der automatische Verstärkungs-Regelungs-Stromkreis 220 umfasst einen programmierbarer Verstärker (PGA) 222, einen Spitzendetektor 224, und eine Steuerungseinheit 226. PGA 222 hat einen Eingang, der mit dem Ausgang von Tiefpassfilter 210 verbunden ist, einen Steuerungseingang und einen Ausgang, der mit dem Eingang des Tiefpassfilters 230 verbunden ist. Spitzendetektor 224 hat einen Eingang, der mit dem Ausgang von PGA 222 verbunden ist, und einen Ausgang. Steuereinheit 226 hat einen Eingang, der mit dem Ausgang von Spitzendetektor 224 verbunden ist, und einen Ausgang, der mit dem Steuerungseingang von PGA 222 verbunden ist. Der automatische Verstärkungs-Regelungs-Schaltkreis 240 umfasst einen PGA 242, einen Spitzendetektor 242 und eine Steuerungseinheit 246. PGA 242 hat einen Eingang, der mit dem Ausgang des Tiefpassfilters 230 verbunden ist, einen Steuerungseingang und einen Ausgang, der mit dem Eingang von Tiefpassfilter 250 verbunden ist. Spitzendetektor 244 hat einen Eingang, der mit dem Ausgang von PGA 242 verbunden ist, und einen Ausgang. Steuerungseinheit 246 hat einen Eingang, der mit Ausgang von Spitzendetektor 244 verbunden ist, und einen Ausgang, der mit dem Steuerungseingang von PGA 242 verbunden ist. Die Steuerungseinheit 226 und 246 sind durch MCU 192 unter der Steuerung von Firmware 194 implementiert, wie es in 1 dargestellt wurde.
Im Allgemeinen dient der analoge Baseband-Prozessor 200 für die Filterung, um wesentliche Kanalblocker zu dämpfen, während er effektiv die zur Verfügung stehende dynamische Bandbreite von ADC 260 nutzt. Der analoge Baseband-Prozessor 200 implementiert eine verteilte unabhängige Verstärkungssteuerung und verteilte Filterung. Dies erlaubt ihm, sich an sich verändernde Fernsehempfangsumgebungen anzupassen, während vermieden wird, dass extrem aggressive Filterung verbunden mit konventionellen Bauweisen benötigt wird. In der dargestellten Ausführungsform implementiert der analoge Baseband-Prozessor 200 einen verteilten Tiefpassfilter fünfter Ordnung. Zwei der Pole benutzen einfache passive Widerstandskondensator-(RC)-Filter und nur drei der Pole benutzen aktive Elemente. Genauer gesagt kombiniert der Tiefpassfilter 210 eine passive RC-Stufe erster Ordnung mit einem darauffolgenden aktiven Tiefpassfilter erster Ordnung. Der aktive Filterteil stellt einen festen Verstärkungsbetrag bereit. Dies sind ungefähr 8 dB in der hier betrachteten Ausführungsform. Tiefpassfilter 230 benutzt einen aktiven biquadratischen Filter (Biquad), um zwei zusätzliche Pole zur Verfügung zu stellen. Schließlich benutzt Tiefpassfilter 250 einen weiteren passiven RC-Filter erster Ordnung.
In dieser Ausführungsform kann die Eckfrequenz des verteilten Tiefpassfilters zwischen 3 und 9 MHz in 250 KHz-Schritten verändert werden, um sowohl die Niedrig-Zwischenfrequenz- und die Null-Zwischenfrequenz-Bauweise zu ermöglichen. Die Eckfrequenz wird durch Einstellen digital einstellbarer Kondensatorbänke, die die Filterkondensatoren implementieren, eingestellt. In der Niedrig-Zwischenfrequenz-Version kann die Zwischenfrequenz irgendwo zwischen 3 und 5 MHz eingestellt werden. In der betrachteten Ausführungsform umfassen die analogen Baseband-Prozessoren 160 und 170 auch sogenannte on-chip-Kalibrierungs-Schaltkreise für eine Kalibrierung der RC-Zeitkonstanten, die den Filterpolen zugeordnet sind.
Außerdem hat jeder PGA in dieser Ausführungsform einen Verstärkungsbereich von 18 dB mit 0,5 dB-Schritten, wobei jeder Schritt eine relative Verstärkungsgenauigkeit von 0,025 dB hat.
Der Vorteil von einer verteilten Filterung und einer Verstärkungsregelung mit unabhängigen AGC-Schaltkreisen kann besser in Bezugnahme auf die 3 und 4 verstanden werden. 3 zeigt in grafischer Form einen Satz von Graphen 300. Diese sind nützlich für das Verständnis der Funktionsweise des analogen Baseband-Prozessors 200 aus 2 bei Anwesenheit eines starken benachbarten Kanalblockers. Zum besseren Verständnis ist der analoge Baseband-Prozessor 200 aus 2 unterhalb der Graphen noch einmal dargestellt. Die Graphen 300 umfassen sechs Graphen 310–360. Bei jedem Graph repräsentiert die horizontale Achse die Frequenz in Hertz und die vertikale Achse die Amplitude in Volt. Jeder Graph stellt jeweils den Signallevel des gewünschten Signals 312–362 und des jeweiligen Blockers 314–364 an verschiedenen Knotenpunkten im analogen Baseband-Prozessor 200 wie in 3 dargestellt dar. Wie Graph 310 zeigt, umfasst das Signal am Eingang von Tiefpassfilter 210 das gewünschte Signal 312 und Blocker 314, wobei beide eine Amplitude haben, die weniger als ein Zielsignallevel ist. Der Zielsignallevel ist ein analoger Level, der dem dynamischen Bereich von ADC 260 entspricht. Tiefpassfilter 210 dämpft den Blocker wie in Graph 320 dargestellt, um den Signallevel des gewünschten Signals 322 näher an den des Blockers 324 zu rücken. AGC-Schaltkreis 220 erhöht die Signallevel sowohl des gewünschten Signals als auch des Blockers, bis die Verstärkung ausreicht, um das stärkere Signal der beiden, in diesem Fall den Blocker 334, auf den Zielsignallevel zu erhöhen. Danach vermindert Tiefpassfilter 330 den Signallevel des Blockers und, wie in 3 dargestellt, die Amplitude des gewünschten Signals 342 wird höher als die des Blockers 344. AGC-Schaltkreis 240 erhöht den Signallevel sowohl des gewünschten Signals als auch des Blockers. Aber es wird dabei der Signallevel des gewünschten Signals 342 benutzt, um die Verstärkung zu bestimmen. Schließlich verringert der Tiefpassfilter 250 den Signallevel des Blockers, während der Level des gewünschten Signals 262 beibehalten wird, sodass das gewünschte Signal am Eingang von ADC 260 auf dem Ziellevel bleibt. Also veranlasst die Funktionsweise vom analogen Baseband-Prozessor 200 in Anwesenheit eines starken benachbarten Blockers PGA 222 dazu, eine geringe Verstärkung zu haben und PGA 242 dazu, eine hohe Verstärkung zu haben.
4 stellt in grafischer Form einen Satz von Graphen 400 dar, die nützlich für das Verständnis der Funktionsweise des analogen Baseband-Prozessors 200 aus 2 in Anwesenheit eines starken, entfernten Kanalblockers ist. Wie in 3 ist der analoge Baseband-Prozessor 200 aus 2 auch hier reproduziert. Die Graphen 400 umfassen sechs Graphen 410–460. Bei jedem Graph stellt die horizontale Achse die Frequenz in Hertz und die vertikale Achse die Amplitude in Volt dar. Jeder Graph stellt jeweils das Signal des gewünschten Signals 412–462 und des jeweiligen Blockers 414–464 dar. Wie in Graph 410 gezeigt, umfasst das Signal am Eingang des Tiefpassfilters 210 das gewünschte Signal 412 und Blocker 414. Beide haben Amplituden, die geringer als der Zielsignallevel sind. Tiefpassfilter 210 dämpft den Blocker wie in Graph 420 gezeigt, um den Signallevel des gewünschten Signals 424 näher an den des Blockers 424 zu bringen. Es ist zu beachten, dass die Dämpfung des Blockers 424 relativ gesehen größer ist, da sich der Blocker in der Frequenz weiter weg befindet. AGC-Schaltkreis 220 erhöht die Signallevel sowohl des gewünschten Signals als auch des Blockers, bis die Verstärkung ausreicht, um das stärkere Signal der beiden, in diesem Fall das gewünschte Signal 432, auf den Ziellevel zu erhöhen. Im Beispiel von 4 hat das gewünschte Signal eine viel kleinere Amplitude als der Ziellevel. Folglich setzt AGC-Schaltkreis 222 die Verstärkung von PGA 222 auf einen hohen Verstärkungsfaktor. Danach verringert Tiefpassfilter 230 den Signallevel des Blockers. AGC-Schaltkreis 240 ist so konfiguriert, dass die Signallevel sowohl des gewünschten Signals als auch des Blockers erhöht werden. Dies ist in 4 dargestellt. Das gewünschte Signal hat schon eine Amplitude des gewünschten Levels, sodass AGC-Schaltkreis 240 die Verstärkung von PGA 242 auf 1 setzt. Schließlich verringert Tiefpassfilter 250 den Signallevel des Blockers weiter, während der Level des gewünschten Signals 462 beibehalten wird. Dieser bleibt also auf dem Ziellevel am Eingang von ADC 260. Die Funktionsweise des analogen Baseband-Prozessors in Anwesenheit eines starken, weit entfernten Blockers veranlasst PGA 222 also dazu, einen hohen Verstärkungsfaktor und PGA 242 dazu, keinen Verstärkungsfaktor zu haben.
Der analoge Baseband-Prozessor 200 benutzt also den vollen dynamischen Bereich von ADC 260 durch die Verwendung von verteilter Filterung mit unabhängigen AGC-Schaltkreisen. Dabei werden starke Blocker außerhalb des Bandes gedämpft, die entweder benachbarte Kanäle oder weiter entfernte Kanäle sein können. Konventionelle Fernsehempfänger umfassen keine Baseband-AGCs und tendieren dazu, aggressive Baseband-Filter zu haben, die bis zur achten Ordnung ausgebildet sein können. Durch die Verteilung der AGC-Schaltkreise unter den Filtern und dadurch, dass zusätzliche Filterung und Downkonversion digital durchgeführt werden, ist der analoge Baseband-Prozessor 200 einfacher und günstiger als konventionelle Designs.
Wie der in den 3 und 4 dargestellten Ausführungsform entnommen werden kann, können zwei AGC-Schaltkreise koordiniert sein, um geeignete Verstärkungseinstellungen für verschiedene Arten von Blocker zu erreichen, obwohl sie unabhängig voneinander funktionieren. Bei einer anderen Ausführungsform können die Schaltkreise eine sogenannte Takeover-Option bereitstellen. Mit dieser Option arbeiten die AGC-Schaltkreise unabhängig voneinander, wenn nicht einer der AGC-Schaltkreise seinen Verstärkungsbereich ausschöpft. Dies kann entweder durch Erreichen der minimalen oder der maximalen Verstärkung geschehen. Wenn einmal ein AGC-Schaltkreis seinen Verstärkungsbereich ausgeschöpft hat, signalisiert er es dem anderen AGC-Schaltkreis, der dann seinen Verstärkungsfaktor basierend auf den Levels an anderen Punkten der analogen Baseband-Kette einstellt.
Während das Design des analogen Baseband-Prozessors 200 robust ist, korrigiert es auch einfach und effizient Offset-Spannungen, die durch nicht ideale Charakteristika der verwendeten Schaltelemente entstehen können. 5 stellt in Blockdiagrammform einen programmierbaren Verstärker (PGA) mit einer analogen Gleichstrom(DC)-Offsetkorrektur 500 aus dem Stand der Technik dar. PGA 500 umfasst einen Verstärker 510, einen DC-Offsetkorrektur-Schaltkreis (DCOC) 520 und einen Addierer 530. Verstärker 510 hat einen Eingang und einen Ausgang zur Ausgabe eines Signals mit der Bezeichnung V_out. DCOC 520 umfasst einen Operationsverstärker 522, einen Widerstand 524, einen Kondensator 526 und einen Verstärker 528. Der Operationsverstärker 522 hat einen invertierenden Eingang, einen nichtinvertierenden Eingang, der mit dem Massepotenzial verbunden ist, und einen Ausgang. Widerstand 524 hat einen ersten Terminal, der mit dem Ausgangsterminal des PGAs 510 verbunden ist, und einen zweiten Terminal, der mit dem invertierenden Eingang des Operationsverstärkers 522 verbunden ist. Kondensator 526 hat einen ersten Terminal, der mit dem invertierenden Eingang des Operationsverstärkers 522 verbunden ist, und einen zweiten Terminal, der mit dem Ausgangsterminal des Operationsverstärkers 522 verbunden ist. Verstärker 528 hat einen Eingang, der mit dem Ausgangsterminal des Operationsverstärkers 522 verbunden ist, und einen Ausgangsterminal. Addierer 530 hat einen ersten Eingangsterminal zum Empfang einer Eingangsspannung mit der Bezeichnung V_in, einen zweiten Eingang, der mit dem Ausgang des Verstärkers 528 verbunden ist, und einen Ausgang, der mit dem Eingang von PGA 510 verbunden ist.
PGA 500 implementiert eine DC-Offsetkorrektur dadurch, dass aktive Tiefpassfilter 520, die durch Operationsverstärker 522, Widerstand 524 und Kondensator 526 gebildet wird, in einem geschlossenen Schaltkreis um PGA 510 platziert ist. Die Platzierung des Tiefpassfilters 520 in einem Feedbackpfad erzeugt ein allgemeines Hochpass-Ansprechverhalten, das DC-Offsetspannungen dämpft. Bei Benutzung in Baseband-Bauweisen, besonders bei einer Null-Zwischenfrequenz, weist PGA 500 einigen Tieffrequenzinhalt zurück und verzerrt so das gewünschte Signal. Um die Eckfrequenz des Hochpassfilters so tief wie möglich zu setzen, benötigt diese Art von DCOC-Topologie große Filterkondensatoren. Abgesehen davon, dass dadurch eine große Fläche für den integrierten Schaltkreis benötigt wird, vergrößern die großen Kondensatoren auch die Einschwingzeit nach Verstärkungsänderungen. Es ist also eine neue Technik für die Offsetkorrektur, die diese Probleme löst, wünschenswert.
6 stellt in Blockdiagrammform einen analogen Baseband-Prozessor 600 mit Offsetkorrektur dar, der für den Einsatz entweder als analoger Baseband-Prozessor 160 oder analoger Baseband-Prozessor 170 aus 1 nach einem anderen Aspekt der vorliegenden Erfindung geeignet ist. Der analoge Baseband-Prozessor 600 umfasst im Allgemeinen einen Tiefpassfilter 610, einen ersten AGC-Schaltkreis 620, einen Tiefpassfilter 630, einen zweiten AGC-Schaltkreis 640, einen Tiefpassfilter 650, und einen AGC 660. Tiefpassfilter 610 hat einen Eingang zum Empfang eines Eingangssignals ZF_in und einen Ausgang. AGC-Schaltkreis 620 hat einen Eingang und einen Ausgang. Tiefpassfilter 630 hat einen Eingang, der mit dem Ausgang des AGC-Schaltkreises 620 verbunden ist, und einen Ausgang. AGC-Schaltkreis 640 hat einen Eingang und einen Ausgang. Tiefpassfilter 650 hat einen Eingang, der mit dem Ausgang des AGC-Schaltkreises 640 verbunden ist, und einen Ausgang. AGC 660 hat einen Eingang, der mit dem Ausgang des Tiefpassfilters 650 verbunden ist, und einen Ausgang zur Ausgabe des Signals DIGITAL OUTPUT.
AGC-Schaltkreis 620 umfasst einen PGA 622, einen Spitzendetektor 624 und einen Controller, der durch die Benutzung des Controllers 190 implementiert ist. PGA 622 hat einen Eingang, einen Steuerungseingang, der von MCU 192 empfangen wird, und einen Ausgang, der mit dem Eingang des Tiefpassfilters 630 verbunden ist. Spitzendetektor 624 hat einen Eingang, der mit dem Ausgang von PGA 622 verbunden ist, und einen Ausgang für MCU 192. AGC-Schaltkreis 640 umfasst einen PGA 642, einen Spitzendetektor 644 und einen Controller, der durch die Verwendung des Controllers 190 implementiert ist. PGA 642 hat einen Eingang, einen Steuerungseingang, der von MCU 192 empfangen wurde, und einen Ausgang, der mit dem Eingang des Tiefpassfilters 640 verbunden ist. Spitzendetektor 644 hat einen Eingang, der mit dem Ausgang von PGA 642 verbunden ist, und einen Ausgang für MCU 192.
Der analoge Baseband-Prozessor 600 umfasst auch DC/OC-Schaltkreise 670 und 680. DCOC-Schaltkreis 670 umfasst einen Digital/Analog-Wandler (DAC) 672 und einen Addierer 674. DAC 672 hat einen Eingang zum Empfang eines 5-Bit-Offsetkorrekturwortes von MCU 192 und einen Ausgang. Addierer 674 hat einen ersten Eingang, der mit dem Ausgang des Tiefpassfilters 610 verbunden ist, einen zweiten Eingang, der mit dem Ausgang von DAC 672 verbunden ist, und einen Ausgang, der mit dem Eingang von PGA 622 verbunden ist. DCOC-Schaltkreis 680 umfasst einen DAC 682 und einen Addierer 684. DAC 682 hat einen Eingang zum Empfang eines 5-Bit-Offsetkorrekturwortes von MCU 192 und einen Ausgang. Addierer 684 hat einen ersten Eingang, der mit dem Ausgang von Tiefpassfilter 630 verbunden ist, einen zweiten Eingang, der mit dem Ausgang von DAC 682 verbunden ist, und einen Ausgang, der mit dem Eingang von PGA 642 verbunden ist.
DCOC-Schaltkreise 670 und 680 beseitigen die Nachteile von DCOC Schaltkreis 500 aus 5. Sie benutzen DACs mit einer niedrigen Auflösung (5 Bit im dargestellten Beispiel), die von der Fläche her gesehen, verglichen mit den Feedback DCOC-Filtern aus 5, klein sind. Außerdem dämpfen sie keinen Niedrigfrequenz-Inhalt des gewünschten Signals. Zusätzlich bringen sie sich, verglichen mit den DCOC-Schaltkreis 500 aus 5, schneller ein. Die dedizierte Offsetkorrektur für jeden PGA erlaubt eine bessere Verwendung der zur Verfügung stehenden dynamischen Bandbreite von AGC 660.
Die 1 und 6 werden nun in der Zusammenschau betrachtet. Controller 190 bestimmt die Offsetkorrekturwörter beim Einschalten durch die Nutzung vorhandener Schaltkreise. Firmware 194 steuert AGC 660, um die Spannung am Eingang des Tiefpassfilters 650 zu messen. Dies wird weiter unten detaillierter beschrieben. Firmware 194 veranlasst MCU 192 dazu, die Offsets bei verschiedenen Verstärkungseinstellungen zu messen und zu speichern. Wenn dann während des Betriebes eine Verstärkungsänderung durchgeführt wird, können passende Verstärkungswerte aus dem Speicher ausgelesen und für eine Bestimmung genauer Offsetwerte verwendet werden.
Die Kalibrierung geschieht im Allgemeinen wie folgt: Controller 190 setzt ZF_in auf Massenpotenzial und ändert die Einstellungen der PGA 622 und 642 auf drei verschiedene Kombinationen. Der Controller 190 definiert drei Gleichungen mit drei Variablen, die durch Verwendung konventioneller algebraischer Substitution gelöst werden können, dadurch dass Messungen am Ausgang des Tiefpassfilters 650 bei drei verschiedenen Verstärkungskombinationen durchgeführt werden. Außerdem können die Berechnungen dadurch erheblich vereinfacht werden, dass die Verstärkungswerte sorgfältig so ausgewählt werden, dass sie binär miteinander in Beziehung stehen. Diese Vorgehensweise ist unten detaillierter ausgeführt.
Der Offset am Eingang des PGAs 622, mit der Bezeichnung V_os1, umfasst die Überlagerungs-Oszillator-Ableitung des Mischers 150, den Ausgangsoffset des zweiten aktiven Tiefpassfilters im Tiefpassfilter 610 und die eingangsbezogene Offsetspannung des PGAs 622 selbst. Der Offset am Eingang des PGAs 642, mit der Bezeichnung V_os2, umfasst den Ausgangsoffset des aktiven Biquadfilters, der Tiefpassfilter 630 darstellt, und die eingangsbezogene Offsetspannung des PGAs 642 selbst. Der Offset am Ausgang des Filters 650, mit der Bezeichnung V_os3, umfasst lediglich die eingangsbezogene Offsetspannung des AGCs 660.
Die drei Offsets können durch die Anzahl der Verstärkungsstufen, die sie passieren, verstanden werden. V_os1 wird sowohl durch PGA 622 und PGA 642 verstärkt; V_os2 wird nur durch PGA 642 verstärkt; und V_os3 wird nicht verstärkt. Also ergibt sich die auf den analogen Baseband-Ketten-Ausgang bezogene Offsetspannung mit der Bezeichnung V_osout aus V_osout = G_PGA1G_PGA2V_OS1 + G_PGA2V_OS2 + V_OS3 [1] wobei G_PGA1 die Verstärkung des PGAs 622 und G_PGA2 die Verstärkung des PGAs 642 darstellt.
Gleichung [1] umfasst drei Unbekannte, nämlich die entsprechenden Offsetspannungen. Controller 190 steuert die verschiedenen Elemente der analogen Baseband-Kette 600, um die Verstärkungseinstellungen zu ändern und dann die drei benötigten Messungen durchzuführen. TABELLE 1 stellt den allgemeinen Fall für die Messungen dar: TABELLE 1

Messung Nr. Verstärkung PGA 622 Verstärkung PGA 642 Offset Ausgang

1 G_{PGA1_1} G_{PGA2_1} V_{OSout_1}

2 G_{PGA1_2} G_{PGA2_2} V_{OSout_2}

3 G_{PGA1_3} G_{PGA2_3} V_{OSout_3}
Mit drei Messungen am Ausgang des AGCs 660 werden die folgenden drei verschiedenen digitalisierten Ausgangsspannungen gemessen: V_{OSout_1} = G_{PGA1_1}G_{PGA2_1}V_OS1 + G_{PGA2_1}V_OS2 + V_OS3 [2] V_{OSout_2} = G_{PGA1_2}G_{PGA2_2}V_OS1 + G_{PGA2_2}V_OS2 + V_OS3 [3] V_{OSout_3} = G_{PGA1_3}G_{PGA2_3}V_OS1 + G_{PGA2_3}V_OS2 + V_OS3 [4]
Da diese Messungen drei Gleichungen mit drei Unbekannten ergeben, kann man sie für V_os3, V_os3 und V_os3 durch die Verwendung algebraischer Substitution lösen.
Es gibt Möglichkeiten, die Berechnungen zu vereinfachen, um sie einfacher durch die Verwendung von MCU 192 durchzuführen. Die Mathematik kann vereinfacht werden, wenn man zwei verschiedene Verstärkungseinstellungen (anstatt von dreien) für jeden PGA mit den folgenden Kombinationen verwendet und außerdem die Beziehung verwendet, die in Gleichung 8 unten angegeben wird: V_{OSout_1} = G_{PGA1_1}G_{PGA2_1}V_OS1 + G_{PGA2_1}V_OS2 + V_OS3 [5] V_{OSout_2} = G_{PGA1_2}G_{PGA2_1}V_OS1 + G_{PGA2_1}V_OS2 + V_OS3 [6] V_{OSout_3} = G_{PGA1_1}G_{PGA2_2}V_OS1 + G_{PGA2_2}V_OS2 + V_OS3 [7] G_{PGA1_2} × G_{PGA2_1} = G_{PGA1_1} × G_{PGA2_2} [8] wodurch die Offsetgleichungen wie folgt vereinfacht werden können:
Weitere Vereinfachungen können durch Wahl der Werte G_{PGA1_1}, G_{PGA1_2}, G_{PGA2_1} und G_{PGA2_2} erreicht werden, sodass die Entwicklung der Gleichungen [9]–[11] trivial wird und somit leicht mit einem konventionellen MCU erreicht werden kann. Die Erfinder haben die Werte aus TABELLE 2 verwendet: TABELLE 2

Messung Nr. Verstärkung PGA 622 Verstärkung PGA 642 Offset Ausgang

1 2× 2× V_{OSout_1}

2 4× 2× V_{OSout_2}

3 2× 4× V_{OSout_3}
Unter diesen Umständen vereinfachen sich die Gleichungen [9]–[11] wie folgt:
Die Entwicklung dieser Gleichungen macht keine Multiplikation oder Division nötig und diese Gleichungen können mit einfacher binärer Arithmetik unter Verwendung von Verschiebungs- und Addierungsoperationen entwickelt werden. Wenn einmal V_os1–V_os3 bestimmt sind, gibt MCU 192 die Offsetkorrekturwörter, die so bestimmt wurden, an die DACs 672 und 682 aus.
Die Offsetkorrekturwerte werden anders berechnet, nämlich basierend auf den Einstellungen des PGAs. 7 stellt in teilweiser Blockdiagramm- und teilweiser schematischer Form einen PGA 700 dar, der nützlich für das Verständnis der Offsetkorrekturoperation ist. PGA 700 umfasst DAC 672, Addierer 674 und PGA 622, der im Wesentlichen wie in 6 dargestellt konfiguriert ist. Zusätzlich ist die Offsetspannung moduliert als Spannungsquelle 710, die in Serie zwischen Ausgangsterminal und Addierer 674 und dem Eingang des PGAs 622 verbunden ist. Der positive Terminal ist mit dem Ausgangsterminal des Addierers 674 verbunden. Der negative Terminal ist mit dem Eingangsterminal des PGAs 622 verbunden. Wenn PGA 700 so konfiguriert ist wie in 7 dargestellt, wird eine Veränderung der Offsetkorrekturwörter nicht nötig, wenn die Verstärkung des PGAs 622 während der normalen Betriebsweise sich ändert. Diese Beziehung gilt für PGA 642 genauso.
Bei einer anderen Ausführungsform können die PGAs 622 und 642 auch so konfiguriert sein, dass eine Modifizierung der Offsetkorrekturwörter basierend auf den Verstärkungseinstellungen nötig ist. Diese Konfiguration kann besser in Bezug auf 8 verstanden werden, die in teilweiser Blockdiagramm- und teilweiser schematischer Form eine andere Ausführungsform des PGAs 800 nach der vorliegenden Erfindung darstellt. PGA 800 umfasst einen Operationsverstärker 810, variable Widerstände 820 und 830, eine Offsetspannungsquelle 840, einen Addierer 850 und einen DAC 860. Operationsverstärker 810 hat einen invertierenden Eingangsterminal, einen nicht-invertierenden Eingangsterminal, der mit dem Massenpotenzial verbunden ist, und einen Ausgangsterminal zur Ausgabe einer Ausgabespannung V_out. Widerstand 820 hat einen ersten Terminal, einen zweiten Terminal und einen Steuerungsterminal zum Empfang eines Steuerungssignals von MCU 192. Widerstand 830 hat einen ersten Terminal, der mit dem zweiten Terminal des Widerstands 820 verbunden ist, einen zweiten Terminal, der mit dem Ausgang des Operationsverstärkers 810 verbunden ist, und einen Steuerungsterminal zum Empfang eines Steuerungssignals von MCU 192. Addierer 850 hat einen ersten Eingang, der mit dem zweiten Terminal des Widerstands 820 verbunden ist, einen zweiten Eingang und einen Ausgang, der mit dem invertierenden Eingangsterminal des Operationsverstärkers 810 verbunden ist. DAC 860 hat einen Eingangsterminal zum Empfang des Offsetkorrekturwortes von MCU 192 und einen Ausgangsterminal, der mit dem zweiten Eingang des Addierers 850 verbunden ist. Die Offsetspannungsquelle 840 ist in Serie zwischen dem Eingang des PGAs und dem ersten Terminal des Widerstands 820 verbunden. Der positive Terminal empfängt die Eingangsspannung V_in und der negative Terminal ist mit dem ersten Terminal des Widerstands 820 verbunden.
MCU 192 stellt die Verstärkung des PGAs 800 durch Veränderung der Werte der Widerstände 820 und 830 ein. Da DAC 860 einen Eingang in PGA 800 bereitstellt, kann der digitalisierte Offset nicht direkt an den Eingang des DACs 860 angelegt werden, sondern muss anstatt dessen wie folgt verändert werden:
Die Offsetkorrekturwörter sind also verstärkungsabhängig. Während der normalen Betriebsweise sollten die entsprechenden aktuellen Offsetkorrekturwörter zum gleichen Zeitpunkt angewendet werden, wenn immer eine Verstärkungsänderung für irgendeinen PGA angewendet wird. Es ist zu beachten, dass die Einschwingzeit nach solch einer Verstärkungsveränderung viel schneller ist als die Einstellzeit eines analogen DCOC-Schaltkreises wie zum Beispiel DCOC-Schaltkreis 520 aus 5.
Ein solcher Signalprozessor wie er oben beschrieben wurde, ist also dadurch für Empfänger mit einer Niedrigfrequenz- oder Null-Zwischenfrequenz-Bauweise geeignet, dass verteilte Filterung und Verstärkungsstufen verwendet werden. Der Signalprozessor ist in der Lage, geeignete Verstärkungs- und Filtereinstellungen zu finden, damit der zur Verfügung stehende dynamische Bereich genutzt werden kann, auch wenn die Charakteristiken der Kanalblocker sich ändern. Außerdem werden Offsetspannungen in aktiven Elementen wie PGAs und aktiven Fittern mit Digital/Analog-Wandlern (DACs) korrigiert, die gespeicherte digitale Korrekturwörter in analoge Offsetkorrekturen umwandeln. Diese Art von Offsetkorrektur verhindert konventionelle Hochpass-DCOC-Schaltkreise, die den Inhalt des gewünschten Signals dämpfen würden, wenn sie in Empfängern mit Niedrigfrequenz- oder Null-Zwischenfrequenz-Bauweisen verwendet würden. Diese Werte werden während der Kalibrierungsprozedur beim Einschalten durch mehrere Messungen unter Verwendung eines existierenden ADCs bestimmt. Mehrere Offsets können durch Verwendung einfacher algebraischer Substitution dadurch bestimmt werden, dass bestimmte miteinander in Beziehung stehende Verstärkungseinstellungen und anschließende Messungen der digitalen Ausgabewerte gemacht werden.
Verschiedene Modifizierungen werden durch die obige Beschreibung offensichtlich. Zum Beispiel wurde in der dargestellten Ausführungsform der Controller 190 durch einen MCU und Firmware implementiert. Insbesondere führte MCU 192 gespeicherte Programminstruktionen von der Firmware 194 aus, um den AGC-Schaltkreis und die Offsetkalibrierungsfunktionen zu steuern. in anderen Ausführungsformen können diese Funktionen mit verschiedenen Arten von Controllern, die Hardware, Software oder andere Kombinationen der beiden verwenden, durchgeführt werden. Während die Signalverarbeitung verschiedene Signale benutzt, können in anderen Ausführungsformen einpolig geerdete Signale anstelle dessen verwendet werden. Außerdem wurde der hier beschriebene Signalprozessor für einen Multistandard-Femsehempfänger designed, während in anderen Ausführungsformen der Signalprozessor in anderen Arten von RF-Systemen verwendet wird. Die hier betrachteten ADCs sind 3-Bit-Delta-Sigma-ADCs. Sie können aber auch durch andere bekannte ADC-Bauweisen implementiert werden. Der Signalprozessor wurde auch in dem Kontext eines analogen Baseband-Prozessors beschrieben. Die prinzipielle Funktionsweise könnte aber auch für digitale Prozessoren und Prozessoren mit höheren Zwischenfrequenzen verwendet werden.
Der oben beschriebene Gegenstand soll illustrativ verstanden werden und nicht restriktiv. Die angehängten Ansprüche sollen alle solche Modifikationen, Erweiterungen und andere Ausführungsformen, die in den wahren Bereich der Ansprüche fallen, abdecken. Der Bereich der vorliegenden Erfindung soll also so breit wie vom Gesetz erlaubt durch die breiteste erlaubbare Interpretation der folgenden Ansprüche und ihrer Entsprechungen bestimmt werden. Dies soll nicht durch die vorgehende detaillierte Beschreibung beschränkt werden.

Claims

Ein Signalprozessor (160; 170; 200) für einen Radiofrequenz(RF)-Empfänger (100) mit: einem ersten Signalverarbeitungselement (210) mit einem Eingang zum Empfang eines Eingangssignals und einem Ausgang; einem ersten automatischen Verstärkungs-Regelungs(AGC)-Schaltkreis (220) mit einem Eingang, der mit dem besagten Ausgang des besagten ersten Signalverarbeitungselements verbunden ist, und einem Ausgang; einem zweiten Signalverarbeitungselement (230) mit einem Eingang, der mit besagtem Ausgang von besagtem ersten AGC-Schaltkreis verbunden ist, und einem Ausgang; und einem zweiten AGC-Schaltkreis (240) mit einem Eingang, der mit besagtem Ausgang von besagtem zweitem Signalverarbeitungselement verbunden ist, und einem Ausgang; wobei besagter erster AGC-Schaltkreis und besagter zweiter AGC-Schaltkreis unabhängig voneinander sind.
Signalprozessor nach Anspruch 1, wobei jeder der besagten ersten und zweiten AGC-Schaltkreise Folgendes umfasst: einen programmierbaren Verstärker (222; 242) mit einem Eingang, der einen Eingang des jeweiligen AGC-Schaltkreises darstellt, einen Steuerungseingang und einen Ausgang; einen Spitzendetektor (224; 244) mit einem Eingang, der mit besagtem Ausgang von besagtem programmierbaren Verstärker verbunden ist, und einem Ausgang; und einen Controller (226; 246) mit einem Eingang, der mit besagtem Ausgang vom besagten Spitzendetektor verbunden ist, und einem Ausgang, der mit besagtem Steuerungseingang von besagtem programmierbarem Verstärker verbunden ist.
Signalprozessor nach Anspruch 2, ferner umfassend: einen Microcontroller (192) mit einem Eingang, der mit besagtem Ausgang von besagtem Spitzendetektor verbunden ist, und einem Ausgang, der mit besagtem Steuerungseingang von besagtem programmierbarem Verstärker verbunden ist; und Firmware (194), die mit besagten Microcontroller verbunden ist und die ausführbar ist, um besagten Microcontroller zur Implementierung des besagten Controllers für jeden der besagten ersten und zweiten AGC-Schaltkreise zu veranlassen.
Signalprozessor nach Anspruch 1, wobei jeder der besagten ersten und zweiten Signalverarbeitungselemente einen Tiefpassfilter umfasst.
Signalprozessor nach Anspruch 4, ferner umfassend einen zusätzlichen Tiefpassfilter (250), der mit besagtem Ausgang von besagtem zweitem AGC-Schaltkreis verbunden ist.
Signalprozessor nach Anspruch 5, ferner umfassend einen Analog-Digitalwandler (ADC) (260) mit einem Eingang, der mit einem Ausgang von besagtem zusätzlichem Tiefpassfilter verbunden ist, und einem Ausgang zur Ausgabe eines digitalen Ausgangssignals.
Signalprozessor nach Anspruch 1, wobei besagtes Eingangssignal dadurch gekennzeichnet ist, dass es ein Spektrum hat, das um eine Niedrig-Zwischenfrequenz (NIF) oder Null-Zwischenfrequenz (ZIF) zentriert ist.
Ein Signalprozessor (160; 170; 200) für einen Radiofrequenzempfänger (100) mit: einer Vielzahl von verteilten Signalverarbeitungselementen (210; 230; 250), wobei ein erstes der besagten Vielzahl von verteilten Signalverarbeitungselementen ein Eingangssignal empfängt, und ein letztes von besagter Vielzahl von verteilten Signalverarbeitungselementen ein Ausgangssignal ausgibt; einer Vielzahl von Verstärkungselementen (222; 242) gestreut zwischen Paaren besagter Vielzahl von verteilten Signalverarbeitungselementen und einer gleichen Anzahl von Spitzendetektoren (224; 244), die mit den Ausgängen von entsprechenden Elementen besagter Vielzahl von Verstärkungselementen verbunden sind; und einer automatischen Verstärkungsregelung (226; 246) mit Eingängen, die mit Ausgängen von jedem der besagten gleichen Anzahl von Spitzendetektoren verbunden sind, und Ausgängen, die mit jedem der besagten Vielzahl von Verstärkungselementen verbunden sind, wobei besagte automatische Verstärkungsregelung jedes der besagten Vielzahl von Verstärkungselementen steuert, um eine gleiche Anzahl von unabhängigen automatischen Verstärkungsregelungs(AGC)-Schaltkreisen (220; 240) zu formen.
Signalprozessor nach Anspruch 8, wobei besagte automatische Verstärkungsregelung folgendes umfasst: einen Microcontroller (192) mit einem Eingang, der mit besagten Ausgängen der besagten gleichen Vielzahl von Spitzendetektoren verbunden ist, und Ausgängen, die mit Steuerungseingängen der besagten Vielzahl von Verstärkungselementen verbunden sind; und Firmware (194), die mit besagtem Microcontroller verbunden ist und ausführbar ist, um besagtem Microcontroller zur Implementierung der besagten gleichen Vielzahl von unabhängigen AGC-Schaltkreisen zu veranlassen.
Signalprozessor nach Anspruch 8, wobei besagte automatische Verstärkungsregelung einen zweiten der besagten gleichen Vielzahl von unabhängigen AGC-Schaltkreisen schneller als einen der besagten gleichen Vielzahl von unabhängigen AGC-Schaltkreisen betreibt.
Signalprozessor nach Anspruch 10, wobei besagter zweiter der besagten gleichen Vielzahl von unabhängigen AGC-Schaltkreisen an einem späteren Punkt in einer analogen Signalverarbeitungskette als besagter erster der besagten gleichen Vielzahl von unabhängigen AGC-Schaltkreisen ist.
Ein Signalprozessor (160; 170; 600) für einen Radiofrequenz(RF)-Empfänger (100) mit: einem ersten Digital-Analog-Wandler (672) mit einem Eingang zum Empfang eines ersten Offsetkorrekturwortes und einem Ausgang; einem ersten Addierer (674) mit einem ersten Eingang zum Empfang eines Eingangssignals, einem zweiten Eingang, der mit besagten Ausgang des besagten Analog/Digital-Wandlers verbunden ist, und einem Ausgang; einem ersten programmierbaren Verstärker (622) mit einem Eingang, der mit besagten Ausgang des besagten Addierers verbunden ist, einem Steuerungseingang und einem Ausgang; und einem Controller (190) mit einem ersten Ausgang, der mit besagtem Eingang des besagten ersten Digital-Analog-Wandlers verbunden ist zur Ausgabe des besagten ersten Offsetkorrekturwortes für die Korrektur eines ersten Offsets, der durch besagten ersten programmierbaren Verstärker eingeführt wurde.
Signalprozessor nach Anspruch 12 ferner umfassend: einen zweiten Digital-Analaog-Wandler (682) mit einem Eingang zum Empfang eines zweiten Offsetkorrekturwortes, und einen Ausgang; einen zweiten Addierer (684) mit einem ersten Eingang, der durch zumindest ein Signalverarbeitungselement (630) mit besagtem Ausgang des besagten programmierbaren Verstärkers verbunden ist, einem zweiten Eingang, der mit besagten Ausgang des besagten zweiten Digital-Analog-Wandlers verbunden ist, und einem Ausgang; und einen zweiten programmierbaren Verstärker (642) mit einem Eingang, der mit besagten Ausgang des besagten zweiten Addierers verbunden ist, einem Steuerungseingang, und einem Ausgang, wobei besagter Controller einen zweiten Ausgang hat, der mit besagtem Eingang von besagtem zweitem Digital-Analog-Wandler verbunden ist zur Ausgabe des besagten zweiten Offsetkorrekturwortes für die Korrektur eines zweiten Offsets, der durch den besagten zweiten programmierbaren Verstärker eingeführt wurde.
Signalprozessor nach Anspruch 13, wobei besagter Eingang des besagten zweiten Addierers durch zumindest ein aktives Signalverarbeitungselement (630) mit besagten Ausgang des besagten programmierbaren Verstärkers verbunden ist, und wobei der besagte Controller das besagte zweite Offsetkorrekturwort ausgibt, um den besagten zweiten Offset und einen dritten Offset zu korrigieren, der durch das besagte zumindest eine aktive Signalverarbeitungselement eingeführt wurde.
Signalprozessor nach Anspruch 13, außerdem mit einem Analog-Digital-Wandler (660) mit einem Eingang, der mit besagtem Ausgang des besagten zweiten programmierbaren Verstärkers verbunden ist, und einem Ausgang zur Ausgabe eines digitalen Ausgangssignals.
Signalprozessor nach Anspruch 15, wobei: der besagte Controller besagten ersten und zweiten Offset und einen letzten Offset durch Messung besagter Ausgänge des besagten ersten und zweiten Addierers und besagten Eingangs des besagten Analog/Digital-Wandlers für drei verschiedene Verstärkungskombinationen des besagten ersten und zweiten programmierbaren Verstärkers misst.
Signalprozessor nach Anspruch 16, wobei der besagte Controller besagten ersten und zweiten Offset und besagten letzten Offset dadurch bestimmt, dass drei Gleichungen in drei Variablen unter Gebrauch algebraischer Substitution entwickelt werden.
Signalprozessor nach Anspruch 17, wobei der besagte Controller besagte drei verschiedene Verstärkungskombinationen durch Verwendung binär miteinander in Beziehung stehender Verstärkungsbeträge ausgibt.
Signalprozessor nach Anspruch 12, wobei der besagte Controller das besagte erste Offsetkorrekturwort proportional zu einer Offsetspannung von besagtem erstem programmierbarem Verstärker variiert.
Signalprozessor nach Anspruch 12, wobei der Controller eine Verstärkung des ersten programmierbaren Verstärkungselements dadurch einstellt, dass erste und zweite variable Widerstände (820; 830) verwendet werden, und wobei der Controller das besagte erste Offsetkorrekturwort in Abhängigkeit von sowohl einer Offsetspannung des besagten ersten programmierbaren Verstärkers als auch von Werten besagten ersten und zweiten variablen Verstärkers variiert.