DE102010039325A1 - Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102010039325A1
DE102010039325A1 DE102010039325A DE102010039325A DE102010039325A1 DE 102010039325 A1 DE102010039325 A1 DE 102010039325A1 DE 102010039325 A DE102010039325 A DE 102010039325A DE 102010039325 A DE102010039325 A DE 102010039325A DE 102010039325 A1 DE102010039325 A1 DE 102010039325A1
Authority
DE
Germany
Prior art keywords
transistor
contact
electrodes
contact electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010039325A
Other languages
English (en)
Other versions
DE102010039325B4 (de
Inventor
Christoph Kadow
Markus Leicht
Stefan Wöhlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010039325A1 publication Critical patent/DE102010039325A1/de
Application granted granted Critical
Publication of DE102010039325B4 publication Critical patent/DE102010039325B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Beschrieben werden eine Halbleiteranordnung und ein Verfahren zum Herstellen einer Halbleiteranordnung. Die Halbleiteranordnung umfasst:
einen Halbleiterkörper (100);
eine Anzahl von Transistorzellen (30), die in dem Halbleiterkörper (100) integriert sind, wobei jede Transistorzelle ein erstes aktives Transistorgebiet (31) aufweist;
eine Anzahl von ersten Kontaktelektroden (41), wobei jede Kontaktelektrode das aktive Transistorgebiet (31) wenigstens einer Transistorzelle über einen Kontaktstöpsel (42) kontaktiert;
eine zweite Kontaktelektrode (43), die eine erste Gruppe der ersten Kontaktelektroden (41), aber nicht eine zweite Gruppe der ersten Kontaktelektroden (41) kontaktiert, wobei die erste Gruppe von ersten Kontaktelektroden (41) wenigstens zwei erste Kontaktelektroden aufweist;
wobei die Transistorzellen, die durch die ersten Kontaktelektroden (41) der ersten Gruppe kontaktiert sind, einen Lasttransistor bilden, wobei die zweite Elektrode (43) einen Lastanschluss des Lasttransistors (10) bildet; und
wobei die Transistorzellen, die durch die ersten Kontaktelektroden der zweiten Gruppe kontaktiert sind, einen Messtransistor (20) bilden.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und ein Verfahren zum Herstellen einer solchen Halbleiteranordnung.
  • Transistoren, insbesondere MOS-Transistoren, wie MOSFET oder IGBT, können als elektronische Schalter verwendet werden. In derartigen Anwendungen ist eine Laststrecke des Transistors in Reihe zu einer Last geschaltet, wobei die Reihenschaltung mit dem Transistor und der Last zwischen Spannungsversorgungsanschlüsse geschaltet ist. Der Transistor kann durch Anlegen eines geeigneten Steuersignals an seinen Steuereingang ein- und ausgeschaltet werden.
  • Bei vielen Anwendungen ist es erwünscht, den Strom durch die Last zu messen. Zum Messen des Stromes durch die Last kann ein so genannter Messtransistor (Sense-Transistor) verwendet werden. Der Messtransistor ist an den Lasttransistor gekoppelt und kann im selben Arbeitspunkt wie der Lasttransistor betrieben werden. Wenn der Lasttransistor und der Messtransistor im selben Arbeitspunkt betrieben werden, ist ein den Messtransistor durchfließender Messstrom proportional zu einem den Lasttransistor durchfließenden Laststrom. Ein Proportionalitätsfaktor zwischen dem Laststrom und dem Messstrom ist abhängig von dem Verhältnis der aktiven Transistorflächen (Kanalflächen) des Messtransistors und des Lasttransistors.
  • Der Proportionalitätsfaktor entspricht dem Verhältnis zwischen den aktiven Bauelementbereichen, wenn der Lasttransistor und der Messtransistor identische Bauelementeigenschaften besitzen. Tatsächlich können sich die Bauelementeigenschaften des Lasttransistors und des Messtransistors allerdings unterscheiden. Insbesondere die Schwellenspannungen (engl.: thres-hold voltages) der zwei Transistoren können unterschiedlich sein. Diese Unterschiede der Bauelementeigenschaften können aus systematischen Abweichungen der Prozesse resultieren, die zum Herstellen des Lasttransistors und des Messtransistors verwendet werden.
  • Üblicherweise sind der Lasttransistor und der Messtransistor in einem gemeinsamen Halbleiterkörper (engl.: die, chip) integriert, wobei der Lasstransistor und der Messtransistor jeweils eine Anzahl sogenannter Transistorzellen aufweisen kann, die unter Verwendung identischer Verfahrensschritte hergestellt werden können. Hierbei ist eine erste Anzahl von Transistorzellen parallel geschaltet, wodurch der Lasttransistor gebildet ist, und eine zweite Anzahl von Transistorzellen ist parallel geschaltet, wodurch der Messtransistor gebildet ist. Die Transistorzellen des Last- und des Messtransistors können einen gemeinsamen Steuereingang und einen gemeinsamen ersten Lastanschluss, jedoch zwei unterschiedliche zweite Lastanschlüsse besitzen. Wenn die Transistoren MOSFET sind, ist der Steueranschluss ein Gateanschluss, der erste Lastanschluss kann ein Drainanschluss sein, und die zweiten Lastanschlüsse können Sourceanschlüsse sein. Das Herstellen von zwei unterschiedlichen zweiten Lastanschlüssen (Sourceanschlüssen) kann zu Prozessvariationen führen, die die Schwellenspannung der Lasttransistorzellen und der Messtransistorzellen unterschiedlich beeinflussen.
  • Aufgabe der vorliegenden Erfindung ist es daher, eine Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor zur Verfügung zu stellen, die identische oder wenigstens annähernd identische Bauelementeigenschaften besitzen, und ein Verfahren zum Herstellen einer solchen Halbleiteranordnung zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Halbleiteranordnung gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 20 gelöst.
  • Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Ein erster Aspekt der vorliegenden Erfindung betrifft eine Halbleiteranordnung, die aufweist: einen Halbleiterkörper; eine Anzahl von Transistorzellen, die in dem Halbleiterkörper integriert sind, wobei jede Transistorzelle ein erstes aktives Transistorgebiet aufweist; eine Anzahl von ersten Kontaktelektroden, wobei jede der ersten Kontaktelektroden das erste aktive Transistorgebiet wenigstens einer Transistorzelle über einen Kontaktstöpsel kontaktiert; eine zweite Kontaktelektrode die eine erste Gruppe der ersten Kontaktelektroden kontaktiert, die jedoch nicht eine zweite Gruppe der ersten Kontaktelektroden kontaktiert. Die Transistorzellen, die durch erste Kontaktelektroden der ersten Gruppe kontaktiert sind, bilden einen Lasttransistor, wobei die zweite Elektrode einen Lastanschluss des Lasttransistors bildet. Die Transistorzellen, die durch erste Kontaktelektroden der zweiten Gruppe kontaktiert sind, bilden einen Messtransistor.
  • Ein zweiter Aspekt der Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung. Das Verfahren umfasst: Das Bereitstellen eines Halbleiterkörpers mit einer Anzahl von Transistorzellen die in dem Halbleiterkörper integriert sind, wobei jede Transistorzelle ein erstes aktives Transistorgebiet aufweist; das Herstellen einer Anzahl von Kontaktstöpseln, wobei jeder Kontaktstöpsel das erste aktive Transistorgebiet einer Transistorzelle kontaktiert; das Herstellen einer Anzahl von ersten Kontaktelektroden, wobei jede der ersten Kontaktelektroden das erste aktive Transistorgebiet wenigstens einer Transistorzelle über einen Kontaktstöpsel kontaktiert; und das Herstellen einer zweiten Kontaktelektrode oberhalb der ersten Kontaktelektroden, wobei die zweite Kontaktelektrode die ersten Kontaktelektroden einer ersten Gruppe, jedoch nicht die ersten Kontaktelektroden einer zweiten Gruppe kontaktiert, wobei die erste Gruppe der ersten Kontaktelektroden wenigstens zwei erste Kontaktelektroden umfasst.
  • Beispiele werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen und die nachstehende Beschreiben erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips. Daher sind nur solche Merkmale, die zur Veranschaulichung dieses Grundprinzips erforderlich sind, dargestellt. Soweit nichts anderes angegeben ist, bezeichnen in den Zeichnungen gleiche Bezugszeichen gleiche Merkmale mit gleicher Bedeutung.
  • 1 veranschaulicht das Schaltbild einer Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor.
  • 2 zeigt einen vertikalen Querschnitt eines Beispiels einer Halbleiteranordnung mit einer Anzahl von Trenchtransistorzellen, die einen Lasttransistor und einen Messtransistor bilden.
  • 3 zeigt einen vertikalen Querschnitt eines Beispiels einer Halbleiteranordnung mit einer Anzahl von planaren Transistorzellen, die einen Lasttransistor und einen Messtransistor bilden.
  • 4 zeigt einen horizontalen Querschnitt einer Halbleiteranordnung mit Trenchtransistorzellen, die eine streifenförmige Geometrie besitzen.
  • 5 zeigt einen Querschnitt in einer ersten Schnittebene einer Halbleiteranordnung mit planaren Transistorzellen, die eine streifenförmige Geometrie besitzen.
  • 6 zeigt einen horizontalen Querschnitt in einer ersten Schnittebene einer Halbleiteranordnung mit Transistorzellen, die eine rechteckförmige Geometrie besitzen.
  • 7 zeigt einen horizontalen Querschnitt in einer ersten Schnittebene einer Halbleiteranordnung mit planeren Transistorzellen, die eine rechteckförmige Geometrie besitzen.
  • 8 zeigt einen horizontalen Querschnitt in einer zweiten Schnittebene einer Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor.
  • 9 zeigt eine Draufsicht auf erste Kontaktelektroden einer Halbleiteranordnung gemäß einem ersten Beispiel.
  • 10 zeigt eine Draufsicht auf erste Kontaktelektroden einer Halbleiteranordnung gemäß einem zweiten Beispiel.
  • 11 veranschaulicht die Halbleiteranordnung gemäß 10 im Detail.
  • 12 veranschaulicht ein erstes Beispiel zum Kontaktieren von Gateelektroden der Transistorzelle.
  • 13 veranschaulicht einen vertikalen Querschnitt einer Halbleiteranordnung gemäß einem weiteren Beispiel.
  • 14 veranschaulicht ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor.
  • 1 zeigt ein Schaltbild einer Halbleiteranordnung bzw. Transistoranordnung, die einen Lasttransistor 10 und einen Messtransistor 20 aufweist. Jeder dieser Transistoren 10, 20 weist einen ersten Lastanschluss 12, 22, einen zweiten Lastanschluss 13, 23 und einen Steueranschluss 11, 21 auf. Die Transistoren 10, 20 sind beispielsweise MOSFET. In diesem Fall sind die ersten Lastanschlüsse 12, 22 Drainanschlüsse, die zweiten Lastanschlüsse 13, 23 sind Sourceanschlüsse, und die Steueranschlüsse 11, 21 sind Gateanschlüsse. Selbstverständlich können auch beliebige andere Arten von Transistoren, wie beispielsweise IGBTs oder Bipolartransistoren, für den Lasttransistor 10 oder den Messtransistor 20 verwendet werden.
  • Die Steueranschlüsse 11, 21 des Lasttransistors 10 und des Messtransistors 20 sind miteinander verbunden, wodurch ein Steueranschluss 1 der Transistoranordnung gebildet ist. Außerdem sind die ersten Lastanschlüsse 12, 22 des Lasttransistors 10 und des Messtransistors 20 miteinander verbunden, wodurch ein erster Lastanschluss der Transistoranordnung gebildet ist. Die Transistoranordnung kann zum Schalten eines eine Last durchfließenden Stromes und gleichzeitig zum Messen des die Last durchfließenden Stromes verwendet werden. Wie gestrichelt dargestellt ist, kann eine Laststrecke des Lasttransistors 10 zu diesem Zweck in Reihe zu einer Last Z zwischen Anschlüsse für ein erstes Versorgungspotential V+ und ein zweites Versorgungspotential GND geschaltet werden, wobei das erste Versorgungspotential V+ ein positives Versorgungspotential und das zweite Versorgungspotential GND ein negatives Versorgungspotential oder ein Bezugspotential, wie Masse, sein kann. Der Lasttransistor 10 kann in herkömmlicher Weise durch Anlegen eines geeigneten Steuersignals an den Steueranschluss 1 ein- und ausgeschaltet werden. Ein den Lasttransistor 10 in dieser Transistoranordnung durchfließender Laststrom I10 wird durch Auswerten eines Messstromes I20 ermittelt, der durch den Messtransistor 20 fließt. Der Messstrom I20 ist proportional zu dem Laststrom I10, wenn die zwei Transistoren 11, 21 identische Bauelementeigenschaften besitzen und wenn diese zwei Transistoren im selben Arbeitspunkt betrieben werden. Um die zwei Transistoren 11, 21 im selben Arbeitspunkt zu betreiben und um einen den Messtransistor 20 durchfließenden Messstrom zu messen, kann eine Steuer- und Messschaltung M verwendet werden, die an die zweiten Lastanschlüsse 13, 23 der zwei Transistoren 10, 20 angeschlossen ist und die ein Strommesssignal S20 erzeugt, das proportional zu dem Messstrom I20 ist. Steuer- und Messschaltungen, wie die Steuer- und Messschaltung M gemäß 1, sind allgemein bekannt, so dass diesbezüglich keine weiteren Ausführungen erforderlich sind.
  • Die Genauigkeit der für eine Transistoranordnung mit einem Lasttransistor und einem Messtransistor erhaltenen Strommessung kann mit Schwankungen der Bauelementeigenschaften des Lasttransistors 10 und des Messtransistors 20 variieren. Diese zwei Transistoren haben idealerweise identische Bauelementeigenschaften. In diesem Fall ist der Messstrom I20 proportional zu dem Laststrom I10, wobei ein Proportionalitätsfaktor zwischen dem Messstrom I20 und dem Laststrom I10 einem Verhältnis zwischen den aktiven Transistorgebieten des Messtransistors I20 und des Lasttransistors 10 entspricht. Aufgrund von Unterschieden in den Prozessen zur Herstellung der zwei Transistoren 10, 20 können sich die Bauelementeigenschaften der zwei Transistoren 10, 20 jedoch unterscheiden. Unterschiede in den Herstellungsprozessen können sich insbesondere aufgrund der Notwendigkeit ergeben, den Lasttransistor 10 und den Messtransistor 20 mit getrennten zweiten Lastanschlüssen 13, 23 zu erzeugen, wobei der zweite Lastanschluss des Lasttransistors 10 zum Anschließen an eine Last Z und der zweite Lastanschluss 22 des Messtransistors 20 zum Messen des Messstromes I20 dient.
  • Ein Beispiel einer Transistoranordnung mit einem Lasttransistor 10 und einem Messtransistor 20, die aus einem Herstellungsprozess resultiert, der Unterschiede bei der Prozessierung des Lasttransistors 10 und des Messtransistors 20 weitgehend vermeidet, ist in den 2 und 3 dargestellt.
  • Die 2 und 3 veranschaulichen einen vertikalen Querschnitt durch einen Ausschnitt einer integrierten Halbleiteranordnung mit einem Lasttransistor 10 und einem Messtransistor 20. Die Halbleiteranordnung weist einen Halbleiterkörper 100 auf, in dem eine Anzahl von Transistorzellen 30 integriert sind. In dem Halbleiterkörper 100 sind beispielsweise bis zu einige 10.000 (zehntausend), oder mehr, Transistorzellen integriert. In den Beispielen gemäß der 2 und 3 sind die Transistorzellen 30 MOSFET-Zellen. Jede dieser Transistorzellen umfasst eine Sourcezone 31, eine Driftzone 35 und eine Bodyzone 32, wobei letztere zwischen der Sourcezone 31 und der Driftzone 35 angeordnet ist. Eine Gateelektrode 33 ist benachbart zu der Bodyzone 32 angeordnet und ist mittels einer Gatedielektrikumsschicht 34 dielektrisch gegenüber der Bodyzone 32 isoliert. Die Gateelektrode 33 dient zum Steuern eines leitenden Kanals in der Bodyzone 32 zwischen der Sourcezone 31 und der Drainzone 35 entlang des Gatedielektrikums 34. Die Transistorzelle 30 umfasst außerdem eine Drainzone 36, die sich an die Driftzone 35 anschließt. Optional kann eine Feldstoppzone (nicht dargestellt) zwischen der Drainzone 36 und der Driftzone 35 angeordnet sein.
  • Die Bodyzone 32 ist komplementär zu der Sourcezone 31 und der Driftzone 35 dotiert. In einem n-Kanal-MOSFET ist die Bodyzone 32 p-dotiert, während die Source- und die Driftzone 31, 35 n-dotiert sind. In einem p-Kanal-MOSFET ist die Bodyzone 32 n-dotiert, während die Sourcezone und die Driftzone 31, 35 p-dotiert sind. In einem MOSFET hat die Drainzone 36 den gleichen Dotierungstyp wie die Driftzone 35, während in einem IGBT die Drainzone 36 einen Dotierungstyp aufweist, der komplementär zu dem Dotierungstyp der Driftzone 35 ist. Die Sourcezone 31 und die Drainzone 36 werden in einem IGBT auch als Emitterzone bzw. Kollektorzone bezeichnet. Die Sourcezone 31 ist ein erstes aktives Transistorgebiet der Transistorzelle, die Drainzone 36 ist ein zweites aktives Transistorgebiet, und die Gateelektrode 33 ist eine Steuerelektrode.
  • In dem Beispiel gemäß 3 sind die Transistorzellen sogenannte Trenchzellen. Bei solchen Zellen ist die Gateelektrode 33 in einem Graben angeordnet, der sich ausgehend von einer ersten Seite 101 in einer vertikalen Richtung des Halbleiterkörpers 100 erstreckt. Die erste Seite 101 wird nachfolgend auch als Vorderseite des Halbleiterkörpers 100 bezeichnet. In Trenchzellen schließen sich die Sourcezone 31 und die Bodyzone 32 in einer lateralen Richtung des Halbleiterkörpers 100 an das Gatedielektrikum 34 an. Wenn ein geeignetes Steuerpotential an die Gateelektrode 33 angelegt wird, erstreckt sich ein leitender Kanal in einer vertikalen Richtung des Halbleiterkörpers 100 entlang des Gatedielektrikums 34 zwischen der Sourcezone 31 und der Driftzone 35.
  • Die Verwendung von Trenchtransistorzellen ist lediglich als Beispiel zu verstehen. Selbstverständlich kann auch jede beliebige andere Transistorzellengeometrie verwendet werden, wie beispielsweise planare Transistorzellen. Ein Beispiel einer Transistoranordnung mit planaren Transistorzellen ist in 3 dargestellt. Bei planaren Transistorzellen ist die Gateelektrode 33 oberhalb der Vorderseite 101 des Halbleiterkörpers 100 angeordnet.
  • Bezugnehmend auf die 2 und 3 haben die Transistorzellen die Driftzone 35 und die Drainzone 36 gemeinsam. Die Drainzone 36 oder eine optionale Elektrode 61 (gestrichelt dargestellt), die die Drainzone 36 kontaktiert, bildet den ersten Lastanschluss 2 der Transistoranordnung.
  • Zu Zwecken der Erläuterung sei angenommen, dass jede Transistorzelle 30 (genau) eine Bodyzone 32 aufweist, wobei die Bodyzonen 32 der einzelnen Transistorzellen bei Trenchtransistorzellen durch die Gateelektrode 33 und bei planaren Transistorzellen durch Abschnitte der Driftzone 35 voneinander getrennt sind.
  • In einer horizontalen Ebene des Halbleiterkörpers 100 können die Transistorzellen 30 eine beliebige bekannte Zellengeometrie, wie beispielsweise eine lineare (streifenförmige) Geometrie, eine rechteckförmige oder quadratische Geometrie, eine hexagonale Geometrie oder eine kreisförmige Geometrie besitzen. Die Zellengeometrie wird üblicherweise durch die Geometrie der Bodyzone 32 definiert. Bei linearen (streifenförmigen) Zellen besitzt die Bodyzone 32 eine streifenförmige Geometrie, bei rechteckförmigen Zellen eine rechteckförmige Geometrie, bei hexagonalen Zellen eine hexagonale Geometrie und bei kreisförmigen Zellen eine kreisförmige Geometrie. Beispiele von Trenchtransistorzellen und planaren Transistorzellen mit einer streifenförmigen Geometrie sind in den 4 und 5 anhand horizontaler Querschnitte in einer ersten Schnittebene A-A des Halbleiterkörpers 100 dargestellt. Bei Trenchtransistorzellen besitzen die Gateelektroden 33 ebenfalls eine streifenförmige Geometrie, wobei die Bodyzonen 32 der einzelnen Zellen jeweils zwischen zwei Gateelektroden 33 angeordnet sind.
  • Bei rechteckförmigen, hexagonalen oder kreisförmigen Transistorzellen besitzt die Bodyzone 32 eine rechteckförmige, hexagonale oder kreisförmige Geometrie. Beispiele von Transistorzellen mit einer rechteckförmigen Geometrie sind in 6 für Trenchtransistorzellen und in 7 für planare Transistorzellen dargestellt.
  • Die Gateelektroden 33 der einzelnen Transistorzellen 30 sind elektrisch miteinander verbunden, wodurch die Steuerelektrode 1 der Transistoranordnung gebildet ist. Bei einer Halbleiteranordnung mit einer planaren Zellengeometrie ist nur eine Gateelektrode, die oberhalb des Halbleiterkörpers 100 angeordnet ist, für alle Transistorzellen vorhanden, wobei diese Gateelektrode 33 Kontaktlöcher zum Kontaktieren der Sourcezonen 31 der einzelnen Transistorzellen aufweist.
  • Bezugnehmend auf die 2 und 3 weist die Transistoranordnung eine Anzahl von ersten Kontaktelektroden 41 auf, wobei jede dieser ersten Kontaktelektroden 41 die Sourcezonen 31 einer vorgegebenen Anzahl von Transistorzellen 30 kontaktiert. Gemäß einem Beispiel kontaktiert jede der ersten Kontaktelektroden 41 dieselbe Anzahl von Transistorzellen. Bei den Beispielen gemäß der 2 und 3 kontaktiert jede erste Kontaktelektrode 41 zwei Transistorzellen 30. Dies ist allerdings lediglich ein Beispiel. Allgemein kontaktiert jede erste Kontaktelektrode 41 wenigstens eine Transistorzelle 30, eine erste Kontaktelektrode 41 kann jedoch auch eine beliebige Anzahl von mehr als einer Transistorzelle 30 kontaktieren. Gemäß einem Beispiel ist die Anzahl von Transistorzellen, die durch eine erste Kontaktelektrode 41 kontaktiert werden, geringer als 100, oder sogar geringer als 10. Jede Transistorzelle 30 wird nur durch eine der ersten Kontaktelektroden 41 kontaktiert. Die Anzahl der Transistorzellen, die durch eine erste Kontaktelektrode 41 kontaktiert werden, kann für alle ersten Kontaktelektroden 41 gleich sein.
  • Die ersten Kontaktelektroden 41 sind in einer horizontalen Ebene oberhalb des Halbleiterkörpers 100 angeordnet. Diese horizontale Ebene wird nachfolgend auch als erste Kontaktebene bezeichnet. Die einzelnen ersten Kontaktelektroden 41 sind durch Isolationsgebiete elektrisch voneinander und von der Gateelektrode 33 isoliert. Diese Isolationsgebiete können aus einem beliebigen elektrisch isolierenden Material, wie beispielsweise einem Oxid oder einem Nitrid, bestehen, das dazu geeignet ist, in einem Halbleiterbauelementherstellungsverfahren verwendet zu werden. Die ersten Kontaktelektroden 41 sind planare Elektroden. ”Planar” bedeutet in diesem Zusammenhang, dass eine Dicke (die Abmessungen in der vertikalen Richtung) der Elektroden 41 geringer ist als wenigstens die Breite oder die Länge der Elektroden. Die Dicke der ersten Elektroden 41 liegt beispielsweise im Bereich zwischen 0,5 μm und 1 μm. Die Breite und/oder Länge der ersten Elektroden 41 ist beispielsweise kleiner als 10 μm.
  • Die ersten Kontaktelektroden 41 kontaktieren die Transistorzellen 30 über Kontaktstöpsel (engl.: contact plugs) 42. Diese Kontaktstöpsel 42 kontaktieren die Sourcezonen 31 und die Bodyzonen 32 elektrisch, wodurch die Sourcezonen 31 und die Bodyzonen 32 kurzgeschlossen sind. Letzteres ist für MOSFET und IGBT üblich. Eine Transistorzelle 30, d. h. das erste aktive Transistorgebiet 31 einer Transistorzelle 30, wird durch die zugehörige erste Kontaktelektrode 41 über wenigstens einen Kontaktstöpsel 42 kontaktiert, wobei mehr als ein Kontaktstöpsel 42 zwischen einer Transistorzelle 30 und einer ersten Kontaktelektrode 41 angeordnet sein kann. Insbesondere bei linearen Transistorzellen (die nachfolgend noch erläutert werden) kann mehr als ein Kontaktstöpsel 42 zwischen einer Transistorzelle 30 und der ersten Kontaktelektrode 41 angeordnet sein. Die Kontaktstöpsel 42 können in einer horizontalen Ebene einen beliebigen Querschnitt, wie beispielsweise einen rechteckförmigen Querschnitt, einen kreisförmigen Querschnitt, oder einen streifenförmigen Querschnitt besitzen.
  • Die Transistoranordnung weist außerdem eine zweite Kontaktelektrode 43 auf, die erste Kontaktelektroden 41 einer ersten Gruppe von ersten Kontaktelektroden 41 kontaktiert, die jedoch nicht erste Kontaktelektroden 41 einer zweiten Gruppe von ersten Kontaktelektroden 41 kontaktiert. In dem Teil der Halbleiteranordnung, der in den 2 und 3 dargestellt ist, wird eine der ersten Kontaktelektroden 41 nicht durch die zweite Kontaktelektrode 43 kontaktiert. Die erste Gruppe von Kontaktelektroden 41 umfasst wenigstens zwei erste Kontaktelektroden und kann bis zu 100 oder mehr erste Kontaktelektroden 41 aufweisen.
  • Die zweite Kontaktelektrode 43 ist bei den dargestellten Beispielen eine planare Elektrode, die in einer zweiten Elektrodenebene oberhalb der ersten Elektrodenebene angeordnet ist. Die Dicke der zweiten Elektrode 42 liegt beispielsweise im Bereich zwischen 0,5 μm und 1 μm. Bei den Beispielen gemäß der 2 und 3 ist eine Isolationsschicht 52 zwischen der ersten und zweiten Kontaktebene angeordnet. Die zweite Kontaktelektrode 42 kontaktiert die ersten Kontaktelektroden 41 der ersten Gruppte über Kontaktstöpsel 44, wobei diese Kontaktstöpsel 44 in Durchgangslöchern (engl.: vias) angeordnet sind, die sich von der zweiten Kontaktelektrode 43 durch die Isolationsschicht 52 zu den ersten Kontaktelektroden 41 der ersten Gruppe erstrecken. Die Transistorzellen 30, die durch erste Kontaktelektroden 41 der ersten Gruppe kontaktiert sind, bilden den Lasttransistor 10, wobei die zweite Kontaktelektrode 43 den zweiten Lastanschluss 13 dieses Lasttransistors 10 bildet. Die Transistorzellen 30 die durch die ersten Kontaktelektroden 41 der zweiten Gruppe kontaktiert sind, bilden den Messtransistor 20. Die ersten Kontaktelektroden 41 der zweiten Gruppe sind elektrisch leitend miteinander verbunden (nicht dargestellt) und bilden den zweiten Lastanschluss 23 des Messtransistors 20.
  • Bezugnehmend auf 8, die einen horizontalen Querschnitt in einer zweiten Schnittebene B-B (vgl. 1 und 2) zeigt, können die Kontaktstöpsel 44 – oder die Durchgangslöcher in denen die Kontaktstöpsel 44 angeordnet sind – eine rechteckförmige Geometrie, eine kreisförmige Geometrie oder – im Fall von streifenförmigen ersten Kontaktelektroden 41 – eine streifenförmige Geometrie besitzen.
  • Das Verhältnis zwischen der Anzahl der Transistorzellen des Messtransistors 20 und der Anzahl der Transistorzellen des Lasttransistors 10 entspricht dem Proportionalitätsfaktor zwischen dem Messstrom I20 und dem Laststrom I10. Dieses Verhältnis liegt beispielsweise in einem Bereich zwischen 1:104 (1:E4) bis 1:106 (1:E6).
  • In dem dargestellten Beispiel sind die zweiten Lastanschlüsse 13, 23 der zwei Transistoren 10, 20 dadurch gebildet, dass erste und zweite Elektroden 41, 43 in zwei Elektrodenschichten verwendet werden. Grundsätzlich ist es auch möglich, die zwei Lastanschlüsse 13, 23 unter Verwendung nur einer Elektrodenschicht zu erzeugen, die in zwei Elektroden unterteilt ist: Eine erste Elektrode, die die Transistorzellen des Lasttransistors kontaktiert; und einer zweiten Elektrode, die die Transistorzellen des Messtransistors kontaktiert. Allerdings kann das Unterteilen der Elektrodenschicht die Verwendung von chemischen Substanzen umfassen, die in den Halbleiterkörper 100 eindiffundieren und die die Schwellenspannung der Transistorzellen beeinflussen. Insbesondere Transistorzellen, die unterhalb der Kanten dieser Elektroden angeordnet sind, können durch diesen Prozess beeinflusst werden. Da die Anzahl von Transistorzellen des Lasttransistors üblicherweise wesentlich höher ist als die Anzahl von Transistorzellen des Messtransistors ist der Anteil der Transistorzellen die durch das Unterteilen der Elektrodenschicht negativ beeinflusst werden können, für den Messtransistor wesentlich höher als für den Lasttransistor. Insgesamt führt dies zu unterschiedlichen Schwellenspannungen des Messtransistors und des Lasttransistors.
  • Bei Herstellen einer Transistoranordnung entsprechend der 2 und 3, werden die Gruppen von Transistorzellen, die durch die ersten Kontaktelektroden 41 kontaktiert werden, durch den Prozess des Herstellens der ersten Elektroden 41 in identischer Weise beeinflusst. In diesem Zusammenhang sind ”eine Gruppe von Transistorzellen die durch die ersten Kontaktelektroden kontaktiert sind”, die Transistorzellen, die durch eine erste Kontaktelektrode 41 kontaktiert bzw. miteinander verbunden sind. Solche Gruppen umfassen bei den Beispielen gemäß der 2 und 3 jeweils zwei Transistoren. Die Gruppen von Transistoren, die durch die einzelnen ersten Kontaktelektroden 41 kontaktiert sind, besitzen identische elektrische Eigenschaften. Sofern es einen weiteren Einfluss auf die Bauelementeigenschaften dieser Transistorzellen durch Herstellen der zweiten Isolationsschicht 52 gibt, dann werden diese Transistorzellen durch Herstellen dieser Isolationsschicht 52 in gleicher Weise beeinflusst. Das Herstellen von Durchgangslöchern, die sich durch die zweite Isolationsschicht 52 zu den ersten Elektroden 41 der ersten Gruppe erstrecken, beeinflusst nicht oder beeinflusst nur in geringem Umfang die Transistorzellen unterhalb dieser ersten Elektroden 41 der ersten Gruppe. Auch das Herstellen der zweiten Kontaktelektrode 43 oberhalb der zweiten Isolationsschicht 52 und in den Durchgangslöchern beeinflusst nicht oder beeinflusst nur in geringem Maße die Bauelementeigenschaften Transistorzellen.
  • Sofern jede der ersten Kontaktelektroden 41 dieselbe Anzahl von Transistorzellen kontaktiert und die einzelnen Transistorzellen 30 die gleiche Größe besitzen, dann ist das Verhältnis zwischen der Anzahl der ersten Kontaktelektroden 41 der ersten Gruppe und der ersten Kontaktelektroden 41 der zweiten Gruppe gleich dem Proportionalitätsfaktor zwischen dem Last- und den Messstrom I10, I20. Bei der Transistoranordnung gemäß dem vorliegenden Beispiel besitzen Gruppen von Transistorzellen, die durch einzelne erste Elektroden 41 kontaktiert sind, identische Bauelementeigenschaften. Eine erste Anordnung von Transistorzellen, die durch die ersten Elektroden 41 der ersten Gruppe kontaktiert sind, und eine zweite Anordnung von Transistorzellen, die durch die ersten Elektroden 41 der zweiten Gruppe kontaktiert sind, besitzen daher identische Bauelementeigenschaften. Die Transistorzellen der ersten Anordnung bilden den Lasttransistor 10, und die Transistorzellen der zweiten Anordnung bilden den Messtransistor 20, so dass der Lasttransistor 10 und der Messtransistor 20 identische Bauelementeigenschaften besitzen.
  • Die Geometrie der ersten Kontaktelektroden 41 ist an die Geometrie der Transistorzellen angepasst. Bei streifenförmigen Transistorzellen besitzen die ersten Kontaktelektroden 41 eine streifenförmige Geometrie.
  • 9 veranschaulicht ein Beispiel einer Transistoranordnung mit streifenförmigen Kontaktelektroden anhand eines Querschnitts durch die Transistoranordnung in einer horizontalen Schnittebene B-B. Zu Zwecken der Veranschaulichung ist in 9 lediglich eine kleine Anzahl von ersten Kontaktelektroden 41 dargestellt. Tatsächlich kann abhängig von der Anzahl der Transistorzellen 30 die Anordnung bis zu einigen zehntausend oder sogar bis zu einigen hunderttausend erste Kontaktelektroden 41 aufweisen. Die zweite Kontaktelektrode 43 ist in 9 in strichpunktierten Linien dargestellt. Die ersten Kontaktelektroden 41 der zweiten Gruppe, die nicht durch die zweite Elektrode 43 kontaktiert sind, sind in 9 schraffiert dargestellt. Die zweite Kontaktelektrode 43 überdeckt das komplette Transistorzellengebiet. Zum Kontaktieren der ersten Elektroden 41 der zweiten Gruppe und zum elektrischen Verbinden dieser ersten Elektroden miteinander, können sich diese ersten Elektroden in einer lateralen Richtung über die zweite Elektrode 43 hinaus erstrecken, wie dies in 9 dargestellt ist. Diese ersten Elektroden der zweiten Gruppe bilden zusammen den zweiten Lastanschluss 23 des Messtransistors 20 bzw. können in nicht näher dargestellter Weise durch eine gemeinsame Elektrode kontaktiert sein, die den zweiten Lastanschluss 23 bildet.
  • In dem Beispiel gemäß 9 erstrecken sich die Transistorzellen, von denen einige durch die ersten Elektroden 41 der ersten Gruppe und einige durch die ersten Elektroden 41 der zweiten Gruppe kontaktiert sind, jeweils von Rand zu Rand des Transistorzellengebiets. Bezugnehmend auf die 10 und 11 können die streifenförmigen Transistorzellen jedoch auch in zwei Unter-Zellen unterteilt sein, wobei eine erste Unter-Zelle durch eine erste Kontaktelektrode 41 der ersten Gruppe kontaktiert ist, während eine zweite Unter-Zelle durch eine erste Kontaktelektrode 41 der zweiten Gruppe kontaktiert. 10 veranschaulicht einen horizontalen Querschnitt in einer Schnittebene B-B der Gesamtanordnung. 11 veranschaulicht einen Querschnitt in einer Schnittebene A-A durch einen Bereich, in dem zwei Unter-Zellen nebeneinander angeordnet sind.
  • Bei einer Transistoranordnung mit Trenchtransistorzellen, die eine streifenförmige Geometrie aufweisen, können sich die Gräben mit den Gateelektroden in einer lateralen Richtung über die ersten Kontaktelektroden 41 hinaus erstrecken, wobei die Gateelektroden 33 in solchen Bereichen kontaktiert werden können, die nicht durch die ersten Kontaktelektroden 41 überlappt sind. 12 veranschaulicht einen Querschnitt einer solchen Anordnung in einer Schnittebene A-A, wobei in 12 lediglich die Gateelektroden 33 dargestellt sind. In gestrichelten Linien sind die ersten Kontaktelektroden 41 dargestellt, die in diesem Beispiel die Gateelektroden 33 nicht vollständig überlappen. Die Gateelektroden 33 sind in einem Bereich, der nicht durch die ersten Kontaktelektroden 41 überlappt ist, elektrisch miteinander und mit der zweiten Elektrode 43 (in 12 nicht dargestellt) verbunden. Diese Gateelektroden 33 können unter Verwendung eines Grabens miteinander verbunden sein, der sich senkrecht zu den Gräben mit der Gateelektrode 33 erstreckt und der eine Kontaktelektrode aufweist, die die Gateelektroden 33 in den einzelnen Gräben kontaktiert. Die Gateelektroden 33 die auf diese Weise miteinander verbunden sind, bilden die Steuerelektrode 1 der Transistoranordnung.
  • Weitere Elektrodenschichten können oberhalb der Halbleiteranordnung angeordnet sein, um beispielsweise den Gateanschluss zu kontaktieren oder um Logikschaltungen zu integrieren. Bezugnehmend auf 13, die einen vertikalen Querschnitt durch eine Halbleiteranordnung gemäß einem weiteren Beispiel zeigt, kann beispielsweise eine dritte Elektrodenschicht 71 oberhalb der zweiten Elektrode 43 vorgesehen, und von der zweiten Elektrode 43 durch eine weitere Isolationsschicht 53 isoliert sein. Die dritte Elektrode 71 bildet die Steuerelektrode 1 und kontaktiert die einzelnen Gateelektroden 31 über Kontaktstöpsel 46, die sich in einer vertikalen Richtung bis an die Gateelektrode 33 erstrecken und die von der zweiten Elektrode 43 und den ersten Elektroden 41 durch Isolationsschichten 54 isoliert sind, die die Kontaktstöpsel 46 umgeben.
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß 2 wird nun unter Bezugnahme auf die 14A bis 14G erläutert. Diese Figuren zeigen Querschnitte durch die Halbleiteranordnung während verschiedener Verfahrensschritte zum Herstellen der Halbleiteranordnung.
  • Bezugnehmend auf 14A wird ein Halbleiterkörper 100 zur Verfügung gestellt, in dem eine Anzahl von Transistorzellen 30 integriert ist. Diese Transistorzellen können eine beliebige Transistorzellengeometrie aufweisen, wie dies zuvor erörtert wurde.
  • In nächsten Verfahrensschritten, die in den 14B und 14C dargestellt sind, werden Kontaktstöpsel 42 hergestellt, die die Sourcezone 31 und die Bodyzonen 32 der Transistorzellen kontaktieren. Diese Verfahrensschritte umfassen beispielsweise das Abscheiden einer ersten Isolationsschicht 51' auf die erste Seite 101 des Halbleiterkörpers 100 (vgl. 14B). Die Isolationsschicht 51' kann eine Oxid- oder eine Nitridschicht sein. Dann werden Durchgangslöcher in der Isolationsschicht 51' oberhalb der Source- und Bodyzonen 31, 32 der Transistorzellen 30 hergestellt, wobei diese Durchgangslöcher mit einem Elektrodenmaterial gefüllt werden, um die Kontaktstöpsel 42 herzustellen. Das Herstellen der Kontaktstöpsel 42 kann das Abscheiden eines Elektrodenmaterials und das Ätzen oder Polieren des Elektrodenmaterials bis hinunter zu der Isolationsschicht 51' umfassen. Die Kontaktstöpsel können aus einem Metall, wie z. B. Aluminium, Kupfer oder Wolfram, hergestellt werden. Bezugnehmend auf 14D wird eine erste Elektrodenschicht 41' auf den Kontaktstöpseln 42 und den verbleibenden Abschnitten der ersten Isolationsschicht hergestellt. Das Material der ersten Elektrodenschicht 41' kann dem Material der Kontaktstöpsel entsprechen, es kann jedoch auch ein beliebiges anderes elektrisch leitendes Material verwendet werden. Die Kontaktstöpsel 42 und die erste Elektrodenschicht 41' können in einem Verfahrensschritt hergestellt werden, bei dem eine Elektrodenschicht in den Durchgangslöchern der Isolationsschicht 51' und auf der Isolationsschicht 51' hergestellt wird.
  • Bezugnehmend auf 14E wird die erste Elektrodenschicht 41' in einzelne Teile unterteilt, wobei jeder dieser Teile eine der ersten Elektroden 41 bildet. Das Unterteilen der ersten Elektroden 41' in die einzelnen Teile kann das Ätzen von Gräben in die Elektrodenschicht 41' und das Auffüllen dieser Gräben mit einem elektrisch isolierenden Material umfassen. Das Auffüllen dieser Gräben mit dem isolierenden Material kann das Abscheiden einer zweiten Isolationsschicht 51'' und das Ätzen oder Polieren des abgeschiedenen Materials bis hinunter zu den ersten Elektroden 41 umfassen. Die zweite Isolationsschicht 51 kann aus demselben Material wie die erste Isolationsschicht 51' bestehen. Die verbleibenden Abschnitte der ersten und zweiten Isolationsschichten 51', 51'' bilden die Isolationsgebiete 51 gemäß der 2 und 3, die die ersten Elektroden 41 gegeneinander und gegenüber der Gateelektrode 33 isolieren.
  • Bezugnehmend auf 14F wird eine weitere Isolationsschicht 52 auf den ersten Elektroden 41 abgeschieden. Diese Schicht kann aus demselben Material wie die ersten und zweiten Isolationsschichten 51', 51'' bestehen.
  • Bezugnehmend auf 14G werden in der weiteren Isolationsschicht 52 Durchgangslöcher oberhalb der ersten Kontaktelektroden 41 der ersten Gruppe hergestellt.
  • Nach Herstellen der Durchgangslöcher in der zweiten Isolationsschicht 52 wird eine weitere Elektrodenschicht abgeschieden, wobei diese weitere Elektrodenschicht die zweite Kontaktelektrode 43 (in 2 dargestellt) bildet.
  • Abschließend sei darauf hingewiesen, dass Merkmale die im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden können, selbst wenn das zuvor nicht explizit erwähnt wurde.

Claims (25)

  1. Halbleiteranordnung, die aufweist: einen Halbleiterkörper (100); eine Anzahl von Transistorzellen (30), die in dem Halbleiterkörper (100) integriert sind, wobei jede Transistorzelle ein erstes aktives Transistorgebiet (31) aufweist; eine Anzahl von ersten Kontaktelektroden (41), wobei jede Kontaktelektrode das aktive Transistorgebiet (31) wenigstens einer Transistorzelle über wenigstens einen Kontaktstöpsel (42) kontaktiert; eine zweite Kontaktelektrode (43), die eine erste Gruppe der ersten Kontaktelektroden (41), aber nicht eine zweite Gruppe der ersten Kontaktelektroden (41) kontaktiert, wobei die erste Gruppe von ersten Kontaktelektroden (41) wenigstens zwei erste Kontaktelektroden aufweist; wobei die Transistorzellen (30), die durch die ersten Kontaktelektroden (41) der ersten Gruppe kontaktiert sind, einen Lasttransistor bilden, wobei die zweite Elektrode (43) einen Lastanschluss des Lasttransistors (10) bildet; und wobei die Transistorzellen (30), die durch die ersten Kontaktelektroden (41) der zweiten Gruppe kontaktiert sind, einen Messtransistor (20) bilden.
  2. Halbleiteranordnung nach Anspruch 1, bei der die erste Gruppe von ersten Kontaktelektroden (41) wenigstens 100 erste Kontaktelektroden (41) aufweist.
  3. Halbleiteranordnung nach Anspruch 1 oder 2, bei der jede der ersten Kontaktelektroden (41) die ersten aktiven Transistorgebiete (31) von zwei oder mehr Transistorzellen (30) kontaktiert.
  4. Halbleiteranordnung nach Anspruch 3, bei der jede der ersten Kontaktelektroden (41) die ersten aktiven Transistorgebiete von weniger als 100 Transistorzellen oder weniger als 10 Transistorzellen kontaktiert.
  5. Halbleiteranordnung nach einem der vorangehendem Ansprüche, bei dem die ersten Kontaktelektroden (41) planare Elektroden sind.
  6. Halbleiteranordnung nach Anspruch 5, bei dem die ersten Kontaktelektroden (41) eine Dicke, eine Breite und eine Länge aufweisen, wobei die Dicke geringer ist als wenigstens die Breite oder wenigstens die Länge.
  7. Halbleiteranordnung nach Anspruch 6, bei der wenigstens die Breite oder wenigstens die Länge geringer ist als 10 μm.
  8. Halbleiteranordnung nach Anspruch 6, bei dem die Dicke geringer ist als 2 μm oder geringer ist als 1 μm.
  9. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei dem die Transistorzellen zusätzlich aufweisen: ein zweites aktives Transistorgebiet (36); eine Gateelektrode (33).
  10. Halbleiteranordnung nach Anspruch 9, bei dem die Transistorzellen (30) ein gemeinsames zweites aktives Transistorgebiet (36) aufweisen.
  11. Halbleiteranordnung nach Anspruch 9 oder 10, bei dem die Gateelektroden (33) an einen gemeinsamen Gateanschluss (1) angeschlossen sind.
  12. Halbleiteranordnung nach einem der Ansprüche 9 bis 11, bei dem die Transistorzellen MOSFET-Zellen sind, wobei die ersten aktiven Transistorgebiete (31) Sourcegebiete sind.
  13. Halbleiteranordnung nach Anspruch 12, bei der die MOSFET-Zellen Trench-MOSFET-Zellen sind, bei denen eine Gateelektrode (33) in einen Graben des Halbleiterkörpers (100) angeordnet ist.
  14. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die ersten Kontaktelektroden (41) jeweils eine gleiche Anzahl von Transistorzellen (30) kontaktieren.
  15. Halbleiteranordnung nach Anspruch 14, bei der die ersten Kontaktelektroden (41) jeweils zwei Transistorzellen (30) kontaktieren.
  16. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die ersten Kontaktelektroden (41) oberhalb des Halbleiterkörpers (100) angeordnet und durch Isolationsgebiete (51) voneinander isoliert sind.
  17. Halbleiteranordnung nach Anspruch 16, bei der die zweite Kontaktelektrode (43) oberhalb der ersten Kontaktelektroden (41) angeordnet ist.
  18. Halbleiteranordnung nach Anspruch 17, die weiterhin aufweist: eine Isolationsschicht die zwischen den ersten Kontaktelektroden (41) und der zweiten Kontaktelektrode (43) angeordnet ist; Kontaktstöpsel (44), die sich durch die Isolationsschicht von der zweiten Kontaktelektrode (43) zu den ersten Kontaktelektroden (41) der ersten Gruppe erstrecken.
  19. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei denen die Transistorzellen eine hexagonale Geometrie, eine rechteckförmige Geometrie, eine streifenförmige Geometrie oder eine kreisförmige Geometrie aufweisen.
  20. Verfahren zum Herstellen einer Halbleiteranordnung, das aufweist: Bereitstellen eines Halbleiterkörpers (100) mit einer Anzahl von Transistorzellen (30) die in dem Halbleiterkörper (100) integriert sind, wobei jede Transistorzelle ein erstes aktives Transistorgebiet (31) aufweist; Herstellen einer Anzahl von Kontaktstöpseln (42), wobei jeder Kontaktstöpsel (42) das erste aktive Transistorgebiet (31) einer Transistorzelle (30) kontaktiert; Herstellen einer Anzahl von ersten Kontaktelektroden (41), wobei jede der ersten Kontaktelektroden (41) das erste aktive Transistorgebiet wenigstens einer Transistorzelle (30) über wenigstens einen Kontaktstöpsel (42) kontaktiert; Herstellen einer zweiten Kontaktelektrode (43) oberhalb der ersten Kontaktelektroden (41), wobei die zweite Kontaktelektrode (43) die ersten Kontaktelektroden (41) einer ersten Gruppe, jedoch nicht die ersten Kontaktelektroden (41) einer zweiten Gruppe kontaktiert, wobei die erste Gruppe der ersten Kontaktelektroden (41) wenigstens zwei erste Kontaktelektroden (41) umfasst.
  21. Verfahren nach Anspruch 20, bei dem das Herstellen der ersten Kontaktelektroden (41) aufweist: Herstellen einer ersten Elektrodenschicht (41') oberhalb der Kontaktstöpsel (42); Unterteilen der ersten Elektrodenschicht (41') in die ersten Kontaktelektroden (41).
  22. Verfahren nach Anspruch 20 oder 21, bei dem die Kontaktstöpsel (42) in Durchgangslöchern einer Isolationsschicht (51) hergestellt werden.
  23. Verfahren nach Anspruch 22, bei dem die Kontaktstöpsel und die erste Elektrodenschicht (41') durch einen Schritt hergestellt werden, bei dem ein Elektrodenmaterial in die Durchgangslöcher und auf die Isolationsschicht abgeschieden wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, bei dem das Herstellen der zweiten Kontaktelektrode (43) aufweist: Herstellen einer Isolationsschicht auf den ersten Kontaktelektroden (41); Herstellen von Kontaktlöchern in der Isolationsschicht, wobei sich die Kontaktlöcher durch die Isolationsschicht zu den ersten Kontaktelektroden (41) der ersten Gruppe erstrecken; Herstellen von Kontaktstöpseln (44) in den Kontaktlöchern; und Herstellen der zweiten Kontaktelektrode (43) auf der Isolationsschicht.
  25. Verfahren nach Anspruch 24, bei dem die Kontaktstöpsel (42) und die zweite Kontaktelektrode (43) gemeinsam durch Abscheiden eines Elektrodenmaterials auf der Isolationsschicht hergestellt werden.
DE102010039325.8A 2009-08-14 2010-08-13 Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung Active DE102010039325B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/541,635 US8097918B2 (en) 2009-08-14 2009-08-14 Semiconductor arrangement including a load transistor and sense transistor
US12/541,635 2009-08-14

Publications (2)

Publication Number Publication Date
DE102010039325A1 true DE102010039325A1 (de) 2011-03-10
DE102010039325B4 DE102010039325B4 (de) 2019-11-28

Family

ID=43536351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010039325.8A Active DE102010039325B4 (de) 2009-08-14 2010-08-13 Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US8097918B2 (de)
DE (1) DE102010039325B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854065B2 (en) 2012-01-13 2014-10-07 Infineon Technologies Austria Ag Current measurement in a power transistor
DE102012102533B3 (de) * 2012-03-23 2013-08-22 Infineon Technologies Austria Ag Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
US9829387B2 (en) 2014-10-28 2017-11-28 Infineon Technologies Austria Ag System and method for temperature sensing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338817B1 (de) * 1988-04-22 1999-09-08 Fujitsu Limited Integrierte Halbleiterschaltungsanordnung vom "Masterslice"-Typ
JP3400237B2 (ja) * 1996-04-30 2003-04-28 株式会社東芝 半導体装置
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
DE10042585C1 (de) 2000-08-30 2002-11-14 Infineon Technologies Ag Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor
DE10120524B4 (de) 2001-04-26 2015-08-20 Infineon Technologies Ag Vorrichtung zur Ermittlung des Stromes durch ein Leistungs-Halbleiterbauelement
US6815276B2 (en) * 2002-10-03 2004-11-09 Texas Instruments Incorporated Segmented power MOSFET of safe operation
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102004041886B4 (de) 2004-08-30 2006-06-08 Infineon Technologies Ag Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements
DE102005009544B4 (de) 2005-03-02 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem Lasttransistor und einem Messtransistor
JP5147203B2 (ja) * 2006-06-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
DE112009000253B8 (de) * 2008-01-29 2020-06-10 Denso Corporation Halbleitervorrichtung
US7868643B2 (en) 2008-10-29 2011-01-11 Infineon Technologies Ag Proportional regulation for optimized current sensor performance
DE102008059853B4 (de) 2008-12-01 2013-09-19 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
US8643068B2 (en) 2009-03-12 2014-02-04 Infineon Technologies Ag Integrated circuit having field effect transistors and manufacturing method

Also Published As

Publication number Publication date
US20110037126A1 (en) 2011-02-17
US8097918B2 (en) 2012-01-17
DE102010039325B4 (de) 2019-11-28

Similar Documents

Publication Publication Date Title
EP1540748B1 (de) Magnetfeldsensor mit einem hallelement
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102004022376A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Auswerten des Herstellungsprozesses für eine Halbleitervorrichtung
DE112017007068T5 (de) Halbleitervorrichtung
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102010042691A1 (de) Halbleitervorrichtung
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102018118440A1 (de) Einmalig programmierbarer Speicher unter Verwendung einer Ruptur der Gate-Isolierung
DE102006013721B4 (de) Halbleiterschaltungsanordnung und zugehöriges Verfahren zur Temperaturerfassung
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102004059627A1 (de) Halbleitervorrichtung
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102004026233B4 (de) Trenchtransistor
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102016109642A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative