DE102010001436A1 - Halbleiterspeichersystem, Computersystem und Speicherlement - Google Patents

Halbleiterspeichersystem, Computersystem und Speicherlement Download PDF

Info

Publication number
DE102010001436A1
DE102010001436A1 DE102010001436A DE102010001436A DE102010001436A1 DE 102010001436 A1 DE102010001436 A1 DE 102010001436A1 DE 102010001436 A DE102010001436 A DE 102010001436A DE 102010001436 A DE102010001436 A DE 102010001436A DE 102010001436 A1 DE102010001436 A1 DE 102010001436A1
Authority
DE
Germany
Prior art keywords
signal
control signal
memory
unit
convert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010001436A
Other languages
English (en)
Inventor
Sung-Dong Suh
Seong-Gu Kim
Kyoung-Ho Ha
Soo-haeng Suwon Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102010001436A1 publication Critical patent/DE102010001436A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D35/00Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/30Filter housing constructions
    • B01D35/34Filter housing constructions open-topped
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D2201/00Details relating to filtering apparatus
    • B01D2201/29Filter cartridge constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dram (AREA)
  • Optical Communication System (AREA)
  • Memory System (AREA)

Abstract

Ein Halbleiterspeichersystem (100) umfasst eine Spi die Speichersteuereinheit umfasst: eine Steuersignalumwandlungseinheit (126), die dazu ausgebildet ist, ein Steuersignal in ein umgewandeltes Steuersignal mit n sequentiellen Taktpulsen und in einen Zieltaktpuls umzuwandeln, der aktiviert wird, nachdem eine Zeitdauer nach einem Startpunkt der n sequentiellen Taktpulse abgelaufen ist, und das umgewandelte Steuersignal auszugeben, und eine Steuereinheitübertragungseinheit (124), die dazu ausgebildet ist, das umgewandelte Steuersignal in ein optisches Signal umzuwandeln und das optische Signal zu dem Speicher zu übertragen, wobei der Speicher umfasst: eine Speicherempfangseinheit (144), die dazu ausgebildet ist, das optische Signal in ein elektrisches Signal umzuwandeln, und eine Steuersignalrückumwandlungseinheit (146), die dazu ausgebildet ist, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterspeichersystem, das ein optisches Signal als Steuersignal für einen Speicher bereitstellt, ein Computersystem und ein Speicherelement.
  • Ein Speichersystem kann ein Halbleiterspeicherelement und eine Speichersteuereinheit umfassen. Das Halbleiterspeicherelement speichert Daten oder gibt die gespeicherten Daten in Abhängigkeit von einem Steuersignal aus, das von der Speichersteuereinheit angelegt wird. Das Speichersystem kann während einer Testoperation einen Test für alle Speicherzellen des Halbleiterspeicherelements durchführen, um eine Adresse einer normalen Speicherzelle und eine Adresse einer defekten Speicherzelle zu identifizieren.
  • Es können jedoch bei der Kommunikation der Steuersignale von der Speichersteuereinheit zum Halbleiterspeicherelement Fehler auftreten. Zum Beispiel kann die Speichersteuereinheit ein ungeeignetes Steuersignal geben oder Rauschen kann die Steuersignale bei der Übertragung beeinträchtigen. Solche Fehler können eine abnormale Funktionsweise des Halbleiterspeicherelements bewirken, was zu einer schlechten Leistung des Speichersystems führt.
  • Die der Erfindung zugrunde liegende technische Aufgabe besteht darin, ein Halbleiterspeichersystem, ein Computersystem und ein Speicherelement zur Verfügung zu stellen, die ein Steuersignal korrekt zu einem Speicher übertragen können.
  • Die Erfindung löst diese Aufgabe dadurch, dass ein Halbleiterspeichersystem mit den Merkmalen des Anspruch 1, ein Computersystem mit den Merkmalen des Anspruch 11 und ein Speicherelement mit den Merkmalen des Anspruch 13 zur Verfügung gestellt wird.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angeführt, deren Wortlaut hiermit durch Bezugnahme zum Inhalt der Beschreibung genacht wird, um unnötige Textwiederholungen zu vermeiden.
  • Ein Halbleiterspeichersystem gemäß einer beispielhaften Ausführungsform der Erfindung umfasst eine Speichersteuereinheit und einen Speicher. Die Speichersteuereinheit umfasst eine Steuersignalumwandlungseinheit, die ein Steuersignal in ein umgewandeltes Steuersignal mit n sequentiellen Taktpulsen und in einen Zieltaktpuls umwandelt, der aktiviert wird, nachdem eine Zeitdauer nach einem Startpunkt der n sequentiellen Taktpulse abgelaufen ist, und das umgewandelte Steuersignal ausgibt, und eine Steuereinheitübertragungseinheit, die das umgewandelte Steuersignal in ein optisches Signal umwandelt und das optische Signal zu dem Speicher überträgt. Der Speicher umfasst eine Speicherempfangseinheit, die das optische Signal in ein elektrisches Signal umwandelt, und eine Steuersignalrückumwandlungseinheit, die die Zeitdauer aus dem elektrischen Signal detektiert und das elektrische Signal in ein Steuersignal umwandelt, das mit der Zeitdauer korrespondiert.
  • Das Steuersignal kann ein Spaltenadresssignal (CAS) zum Adressieren von Spalten des Speichers oder ein Zeilenadresssignal (RAS) zum Adressieren von Zeilen des Speichers sein. Die Speichersteuereinheit kann weiter eine Speichersteuereinheit (MCU) oder ein feldprogrammierbares Gatearray (FPGA) umfassen, die das Steuersignal erzeugt. Die Speichersteuereinheit kann das Steuersignal zum Speicher übertragen, um den Speicher zu testen. Die Speicherempfangseinheit kann einen Spannungspegelübersetzer umfassen, der einen Spannungspegel des elektrischen Signals in einen Betriebsspannungspegel des Speichers umwandelt. Die Zeitdauer kann ein erster Wert sein, wenn das Steuersignal ein CAS-Signal ist, und ein zweiter, unterschiedlicher Wert, wenn das Steuersignal ein RAS-Signal ist. Die Steuersignalrückumwandlungseinheit kann eine Steuersignalumwandlungstabelle umfassen, die zugehörige Einträge für das CAS-Signal und das RAS-Signal sowie ihre zugehörigen Zeitdauern beinhaltet. Die Anzahl an sequentiellen Taktpulsen kann für das RAS-Signal und das CAS-Signal identisch sein. Die Speichersteuereinheit und der Speicher können über einen Wellenleiter miteinander verbunden sein. Die Steuersignalumwandlungseinheit und die Steuersignalrückumwandlungseinheit können FPGAs sein.
  • Ein Computersystem gemäß einer beispielhaften Ausführungsform der Erfindung umfasst ein Speichersystem mit einer Steuersignalumwandlungseinheit, einer Steuereinheitübertragungseinheit, einer Speicherempfangseinheit und einer Steuersignalrückumwandlungseinheit. Die Steuersignalumwandlungseinheit ist dazu ausgebildet, ein Steuersignal in ein umgewandeltes Steuersignal mit n sequentiellen Taktpulsen und in einen Zieltaktpuls umzuwandeln, der aktiviert wird, nachdem die n sequentiellen Taktpulse abgelaufen sind, und das umgewandelte Steuersignal auszugeben. Die Steuereinheitübertragungseinheit ist dazu ausgebildet, das umgewandelte Steuersignal in ein optisches Signal umzuwandeln und das optische Signal zu dem Speicher zu übertragen. Die Speicherempfangseinheit ist dazu ausgebildet, das optische Signal in ein elektrisches Signal umzuwandeln. Die Steuersignalrückumwandlungseinheit ist dazu ausgebildet, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.
  • Das Computersystem kann weiter eine Zentralverarbeitungseinheit (CPU), eine Benutzerschnittstelle, eine Energieversorgung und einen Bus umfassen, wobei das Speichersystem, die CPU, die Benutzerschnittstelle und die Energieversorgung mit dem Bus verbunden sind.
  • Ein Speicherelement gemäß einer beispielhaften Ausführungsform der Erfindung umfasst eine Speicherempfangseinheit, die dazu ausgebildet ist, ein optisches Signal mit einem sinusförmigen Teil in ein elektrisches Signal umzuwandeln, wobei das optische Signal n Startbits, die als n sequentielle Takte abgebildet werden, und einen Zieltakt umfasst, der aktiviert wird, nachdem eine Zeitdauer nach einem Startpunkt der Startbits abgelaufen ist, und eine Steuersignalrückumwandlungseinheit, die dazu ausgebildet ist, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.
  • Vorteilhafte Ausführungsformen der Erfindung, die nachfolgend ausführlich beschrieben werden, sind in den Zeichnungen dargestellt, in denen:
  • 1 ein Blockdiagramm eines Halbleiterspeichersystems gemäß einer Ausführungsform der Erfindung darstellt,
  • 2A, 2B, 2C und 2D beispielhafte Schaubilder sind, die jeweils Signalmuster von Signalen darstellen, die von einer Speichersteuereinheit von 1 erzeugt werden können,
  • 3A, 3B und 3C Simulationsergebnisse eines Vergleichs zwischen einem von einer Speichersteuereinheit von 1 übertragenen Signal und einem vom Speicher von 1 empfangenen Signal darstellen,
  • 4A, 4B und 4C Signalwellenformen des vom Speicher von 1 empfangenen Signals darstellen, die jeweils mit den Simulationsergebnissen von 3A, 3B und 3C korrespondieren,
  • 5 ein Schaubild ist, das ein von einer Steuersignalumwandlungseinheit und einer Steuersignalrückumwandlungseinheit von 1 umgewandeltes Steuersignal beschreibt,
  • 6 ein Schaubild ist, das Signallinien von einem Taktsignal bzw. einem Steuersignal von 1 darstellt,
  • 7 ein Schaubild ist, das eine beispielhafte Ausführungsform einer Steuersignalumwandlungstabelle von 1 zeigt, und
  • 8 ein Blockdiagramm eines Computersystems ist, das das Halbleiterspeichersystem von 1 gemäß einer beispielhaften Ausführungsform der Erfindung darstellt.
  • 1 ist ein Blockdiagramm eines Halbleiterspeichersystems 100 gemäß einer beispielhaften Ausführungsform der Erfindung. Mit Bezug zu 1 umfasst das Halbleiterspeichersystem 100 eine Speichersteuereinheit 120 und einen Speicher 140. Die Speichersteuereinheit 120 umfasst eine Speichersteuereinrichtung 122, eine Steuereinheitübertragungseinheit 124, eine Steuersignalumwandlungseinheit 126 und eine Steuereinheitempfangseinheit 128. Die Speichersteuereinheit 120 kann Signale zum Speicher 140 übertragen, um den Speicher 140 anzusteuern. Die Signale, die von der Speichersteuereinheit 120 zum Speicher 140 übertragen werden, können ein Taktsignal CLK und ein Steuersignal XCON sein. Das Steuersignal XCON kann mehrere verschiedene Zustände aufweisen, wie einen aktiven Hochpegelzustand, einen aktiven Tiefpegelzustand, einen Hochpegelzustand und einen Tiefpegelzustand. Das Taktsignal CLK und das Steuersignal XCON können von der Speichersteuereinheit 120 zum Speicher 140 übertragen werden, um den Speicher 140 zu testen.
  • Die Speichersteuereinrichtung 122 der Speichersteuereinheit 120 kann die Signale erzeugen. Die Speichersteuereinrichtung 122 kann eine Speichersteuereinrichtung (MCU) oder ein feldprogrammierbares Gatearray (FPGA) sein.
  • Die Steuereinheitübertragungseinheit 124 der Speichersteuereinheit 120 kann die von der Speichersteuereinrichtung 122 erzeugten Signale zum Speicher 140 übertragen. Die Steuereinheitübertragungseinheit 124 kann dazu ausgebildet sein, das Taktsignal CLK und das Steuersignal XCON in optische Signale umzuwandeln und die optischen Signale zum Speicher 140 zu übertragen.
  • Die Steuereinheitempfangseinheit 128 der Speichersteuereinheit 120 kann dazu ausgebildet sein, ein Antwortsignal RESP zu empfangen, das vom Speicher 140 in Abhängigkeit vom Steuersignal XCON übertragen ist, und kann das Antwortsignal RESP, das ein optisches Signal ist, in ein oder mehrere elektrische Signale umwandeln (z. B. ein Taktsignal CLK und ein Steuersignal XCON), die geeignet sind, die Speichersteuereinrichtung 122 zu betreiben. Die Steuereinheitempfangseinheit 128 kann einen Spannungspegelübersetzer (VLT) umfassen, der einen Spannungspegel des Taktsignals CLK und des Steuersignals XCON, die in elektrische Signale umgewandelt sind, in einen Betriebsspannungspegel der Speichersteuereinheit 120 umwandelt.
  • Auf diese Weise können die Speichersteuereinheit 120 und der Speicher 140 über eine optische Kommunikation Signale zwischen sich übertragen. Ein Bus 160 (z. B. in einem Wellenleiter verkörpert) kann zwischen der Speichersteuereinheit 120 und dem Speicher 140 eingeschleift sein, um den Austausch von optischen Signalen zwischen ihnen zu ermöglichen. Zum Beispiel kann der Wellenleiter ein optisches Verbindungselement, eine optische Faser, ein Polymerwellenleiter usw. sein. Der Bus 160 kann als Teil einer optischen gedruckten Leiterplatte (PCB) ausgeführt sein, die Licht ohne Streuung übertragen kann.
  • Die 2A2D stellen beispielhafte Signalmuster des Taktsignals CLK und des Steuersignals XCON im aktiven Hochpegelzustand, dem aktiven Tiefpegelzustand, dem Hochpegelzustand und dem Tiefpegelzustand von 2 dar.
  • Mit Bezug zu 2A weist das Taktsignal CLK eine Sinusform auf. Mit Bezug zu den 2B–D weist das Steuersignal XCON, das sich im aktiven Hochpegelzustand, dem aktiven Tiefpegelzustand, dem Hochpegelzustand und dem Tiefpegelzustand befindet, keine Sinusform auf.
  • Das Steuersignal XCON muss jedoch eine Sinusform aufweisen, damit es von der Speichersteuereinheit 120 zum Speicher 140 unter Verwendung eines optischen Verbindungselements, wie dem Bus 160 von 1, übertragen werden kann. Zum Beispiel werden bei einer optischen Kommunikation Informationen unter Verwendung von Licht, das in einen Strahl mit einer Sinusform umgewandelt ist, übermittelt.
  • Wenn das Steuersignal XCON unter Anwendung optischer Kommunikation nicht in Sinusform übertragen wird, kann ein Signalverzerrungsphänomen aufgrund von Rauschen usw. auftreten. Da das Steuersignal XCON außerdem im Vergleich zum Taktsignal CLK eine lange Zeitdauer aufweist, kann ein solches Signalverzerrungsphänomen ein ernstes Problem werden.
  • Im Steuersignal XCON, das von der Speichersteuereinheit 120 zum Speicher 140 übertragen wird, enthaltenes Rauschen nimmt zu, wenn die Pulsrate abnimmt, wie es in den 3A–C dargestellt ist, die ein Simulationsergebnis darstellen, das durch Vergleich eines Signals Tx_SIG, das von der Speichersteuereinheit 120 übertragen ist, mit einem Signal Rx_SIG, das vom Speicher 140 empfangen ist, erhalten ist. Das Rauschen ist als dicke Linie in 3C angegeben.
  • Wie in 4A, 4B und 4C dargestellt ist, die eine Signalwellenform des vom Speicher 140 empfangenen Steuersignals XCON zeigen, die mit den Simulationsergebnissen der 3A–C korrespondieren, kann, wenn das Rauschen so erzeugt ist, dass es eine höhere Amplitude aufweist als ein Referenzwert (siehe die unterbrochenen Kreise in 4B und 4C), das Rauschen irrtümlich als Daten oder ein Signal erkannt werden.
  • Nochmals mit Bezug zu 1 ist die Steuersignalumwandlungseinheit 126 der Speichersteuereinheit 120 dazu ausgebildet, das Steuersignal XCON in ein Signal in Form des Taktsignals CLK (nachfolgend als ”taktsignaiförmiges Signal” bezeichnet) umzuwandeln, was verhindern kann, dass das Signalverzerrungsphänomen aufgrund einer optischen Umwandlung des Steuersignals XCON auftritt. Zum Beispiel kann die Steuersignalumwandlungseinheit 126 als FPGA verkörpert sein.
  • Die Steuersignalumwandlungseinheit 126 kann das Steuersignal XCON derart umwandeln, dass es ein oder mehrere Startbits und einen Zieltakt umfasst. Die Startbits können n (z. B. 0 oder mehr) sequentiellen Taktpulsen zugeordnet sein. Der Zieltakt wird aktiviert, nachdem eine erste Zeit nach einem Startpunkt der Startbits abgelaufen ist. Die erste Zeit kann mit der Zeitdauer der n sequentiellen Taktpulse oder der Zeitdauer der n sequentiellen Taktpulse plus einer zusätzlichen Zeitdauer korresondieren.
  • Zum Beispiel kann das Steuersignal XCON in einer Weise umgewandelt werden, wie es in 5 gezeigt ist. Mit Bezug zu den 1 und 5 kann die Steuersignalumwandlungseinheit 126 ein Zeilenadresssignal (RAS), das eine Art des Steuersignals XCON ist, das zum Adressieren von Zeilen der Speichereinheit 142 verwendet ist, in Startbits und einen Zieltakt CLK_RAS umwandeln, das aktiviert wird, nachdem eine erste Zeit t1 nach einem Startpunkt der Startbits abgelaufen ist.
  • Die Steuersignalumwandlungseinheit 126 kann die erste Zeit t1 gemäß umzuwandelnder Steuersignale variieren, und kann dadurch die erste Zeit t1 festlegen. Zum Beispiel kann die erste Zeit t1 bezüglich des RAS-Signals 1 betragen und die erste Zeit t1 bezüglich eines Spaltenadresssignals (CAS) (z. B. eine andere Art von Steuersignal XCON, das zum Adressieren von Spalten in der Speichereinheit 142 verwendet ist) kann 2 betragen. Die Anzahl an Taktpulsen n der Startbits für jedes der verschiedenen Steuersignale kann auf den gleichen Wert gesetzt sein.
  • Das Steuersignal XCON, das in das in 5 dargestellte taktsignalförmige Signal umgewandelt ist, wird von der Steuereinheitübertragungseinheit 124 in ein optisches Signal umgewandelt und dann zum Speicher 140 übertragen. Mit Bezug zu 1 verwenden, zur leichteren Darstellung, das Taktsignal CLK und das Steuersignal XCON die gleiche Signalleitung. Wie in 6 dargestellt können das Taktsignal CLK und das Steuersignal XCON jedoch jeweils über getrennte Signalleitungen übertragen und empfangen werden.
  • Das Halbleiterspeichersystem 100 gemäß der Ausführungsform von 1 kann das Steuersignal XCON in das taktsignalförmige Signal mit einer Sinuswellenform umwandeln, das zur optischen Kommunikation geeignet ist, kann das taktsignalförmige Signal zum Speicher 140 übertragen und kann auf diese Weise das in den 3A–C und 4A–C dargestellte Signalverzerrungsphänomen vermeiden.
  • Nochmals mit Bezug zu 1 umfasst der Speicher 140 zum Empfangen des Taktsignals CLK und des Steuersignals XCON von der Speichersteuereinheit 120 eine Speicherempfangseinheit 144, eine Steuersignalrückumwandlungseinheit 146, eine Speichereinheit 142 und eine Speicherübertragungseinheit 148.
  • Die Speicherempfangseinheit 144 empfängt das Taktsignal CLK und das Steuersignal XCON. Die Speicherempfangseinheit 144 kann das Taktsignal CLK und das Steuersignal XCON, die in Form optischer Signale empfangen werden, in elektrische Signale umwandeln, die vom Speicher 140 erkannt werden können. Die Speicherempfangseinheit 144 kann einen VLT umfassen, der Spannungspegel des Taktsignals CLK und des Steuersignals XCON, die in elektrische Signale umgewandelt sind, in einen Betriebsspannungspegel des Speichers 140 umwandelt.
  • Die Speicherempfangseinheit 144 führt eine optisch-elektrische Umwandlung am Taktsignal CLK aus und überträgt das Taktsignal CLK dann an die Speichereinheit 142. Die Speicherempfangseinheit 144 führt eine optisch-elektrische Umwandlung am Steuersignal XCON aus und überträgt das Steuersignal XCON dann an die Speichereinheit 142. Die Steuersignalrückumwandlungseinheit 146 kann das Steuersignal XCON in ein Steuersignal umwandeln, das mit der ersten Zeit t1 des taktsignalförmigen Signals korrespondiert, das von der Speicherempfangseinheit 144 in das elektrische Signal umgewandelt wird, wie es in 5 dargestellt ist. Die Steuersignalrückumwandlungseinheit 146 kann ein Steuersignal XCON, das n Taktpulse umfasst, sequentiell empfangen, kann die n Taktpulse als Startbits erkennen und kann auf diese Weise die erste Zeit t1 detektieren, die mit einer Zeitdauer von einem Startpunkt der Startbits bis zu einem Punkt, an dem ein Zieltakt CLK_RAS aktiviert ist, korrespondiert.
  • Die Steuersignalrückumwandlungseinheit 146 kann eine Steuersignalumwandlungstabelle XCONT für ein Steuersignal XCON, das mit der detektierten ersten Zeit t1 korrespondiert, umfassen. Wie in 7 dargestellt ist, kann die Steuersignalrückumwandlungseinheit 146 die Steuersignalumwandlungstabelle XCONT umfassen, die Einträge für jeden Signaltyp und die korrespondierende erste Zeit t1 speichert. Zum Beispiel kann ein 0-ter Indexeintrag der Tabelle XCONT einen Eintrag enthalten, der einen RAS-Signaltyp und eine erste Zeit t1 von 1 (z. B. Sekunde, ms, usw.) spezifiziert und ein 1-ter Indexeintrag der Tabelle XCONT kann einen Eintrag enthalten, der einen CAS-Signaltyp und eine erste Zeit t1 von 2 (z. B. Sekunde, ms, usw.) spezifiziert. Die Steuersignalrückumwandlungseinheit 146 kann ein FPGA sein.
  • Das Halbleiterspeichersystem 100 gemäß der Ausführungsform von 1 kann das Steuersignal XCON in ein Taktsignal mit einer Sinusform umwandeln, kann das umgewandelte Steuersignal XCON über optische Kommunikation austauschen und kann auf diese Weise verhindern, dass das Signalverzerrungsphänomen aufgrund von Rauschen auftritt. Ebenso kann, da das Steuersignal XCON mit einer im Vergleich zum Taktsignal CLK längeren Zeitdauer in ein Steuersignal mit einer Taktwellenform umgewandelt und dann übertragen wird, eine gewünschte Bandbreite erreicht werden.
  • Nochmals mit Bezug zu 1 kann die Speichereinheit 142 ein Speicherzellenfeld (nicht gezeigt), einen Schreib-/Lesetreiber (nicht gezeigt) und einen Abtastverstärker (nicht gezeigt) umfassen. Die Speichereinheit 142 kann das Taktsignal CLK und das Steuersignal XCON empfangen, das Steuersignal XCON mit dem Taktsignal CLK synchronisieren und eine Operation ausführen, die dem Steuersignal XCON zugeordnet ist.
  • Das Antwortsignal RESP von der Speichereinheit 142, das mit dem Steuersignal XCON korrespondiert, wird über die Speicherübertragungseinheit 148 in ein optisches Signal umgewandelt und dann zur Speichersteuereinheit 120 übertragen.
  • 8 ist ein Blockdiagramm eines Computersystems 800, das ein Halbleiterspeichersystem 810 wie das Halbleiterspeichersystem 100 von 1 gemäß einer beispielhaften Ausführungsform der Erfindung umfasst. Mit Bezug zu 8 umfasst das Computersystem 800 einen Mikroprozessor 830, der mit einem Bus 860, einer Benutzerschnittstelle 840 und einer Energieversorgungseinheit 820 elektrisch verbunden ist.

Claims (14)

  1. Halbleiterspeichersystem (100) mit einer Speichersteuereinheit (120) und einem Speicher, wobei die Speichersteuereinheit umfasst: – eine Steuersignalumwandlungseinheit (126), die dazu ausgebildet ist, ein Steuersignal in ein umgewandeltes Steuersignal mit n sequentiellen Taktpulsen und in einen Zieltaktpuls umzuwandeln, der aktiviert wird, nachdem eine Zeitdauer nach einem Startpunkt der n sequentiellen Taktpulse abgelaufen ist, und das umgewandelte Steuersignal auszugeben, und – eine Steuereinheitübertragungseinheit (124), die dazu ausgebildet ist, das umgewandelte Steuersignal in ein optisches Signal umzuwandeln und das optische Signal zu dem Speicher zu übertragen, wobei der Speicher umfasst: – eine Speicherempfangseinheit (144), die dazu ausgebildet ist, das optische Signal in ein elektrisches Signal umzuwandeln, und – eine Steuersignalrückumwandlungseinheit (146), die dazu ausgebildet ist, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.
  2. Halbleiterspeichersystem nach Anspruch 1, wobei das Steuersignal ein Spaltenadresssignal zum Adressieren von Spalten des Speichers oder ein Zeilenadresssignal zum Adressieren von Zeilen des Speichers ist.
  3. Halbleiterspeichersystem nach Anspruch 1 oder 2, wobei die Speichersteuereinheit weiter eine Speichersteuereinheit (MCU) oder ein feldprogrammierbares Gatearray (FPGA) umfasst, die bzw. das das Steuersignal erzeugt.
  4. Halbleiterspeichersystem nach einem der Ansprüche 1 bis 3, wobei die Speichersteuereinheit das Steuersignal zu dem Speicher überträgt, um den Speicher zu testen.
  5. Halbleiterspeichersystem nach einem der Ansprüche 1 bis 4, wobei die Speicherempfangseinheit einen Spannungspegelübersetzer umfasst, der dazu ausgebildet ist, einen Spannungspegel des elektrischen Signals in einen Betriebsspannungspegel des Speichers umzuwandeln.
  6. Halbleiterspeichersystem nach einem der Ansprüche 2 bis 5, wobei die Zeitdauer einen ersten Wert aufweist, wenn das Steuersignal ein CAS-Signal ist, und einen zweiten, unterschiedlichen Wert aufweist, wenn das Steuersignal ein RAS-Signal ist.
  7. Halbleiterspeichersystem nach einem der Ansprüche 2 bis 6, wobei die Steuersignalrückumwandlungseinheit eine Steuersignalumwandlungstabelle umfasst, die zugehörige Einträge für das CAS-Signal und das RAS-Signal sowie zugehörige Zeitdauern umfasst.
  8. Halbleiterspeichersystem nach einem der Ansprüche 2 bis 7, wobei n identisch für das CAS-Signal und das RAS-Signal ist.
  9. Halbleiterspeichersystem nach einem der Ansprüche 1 bis 8, wobei die Speichersteuereinheit und der Speicher miteinander über einen Wellenleiter verbunden sind.
  10. Halbleiterspeichersystem nach einem der Ansprüche 1 bis 9, wobei die Steuersignalumwandlungseinheit und die Steuersignalrückumwandlungseinheit FPGAs sind.
  11. Computersystem, umfassend: – ein Speichersystem (800), insbesondere ein Halbleiterspeichersystem nach einem der Ansprüche 1 bis 10, umfassend: – eine Steuersignalumwandlungseinheit (126), die dazu ausgebildet ist, ein Steuersignal in ein umgewandeltes Steuersignal mit n sequentiellen Taktpulsen und in einen Zieltaktpuls umzuwandeln, der aktiviert wird, nachdem die n sequentiellen Taktpulse abgelaufen sind, und das umgewandelte Steuersignal auszugeben, – eine Steuereinheitübertragungseinheit (124), die dazu ausgebildet ist, das umgewandelte Steuersignal in ein optisches Signal umzuwandeln und das optische Signal an den Speicher zu übertragen, – eine Speicherempfangseinheit (144), die dazu ausgebildet ist, das optische Signal in ein elektrisches Signal umzuwandeln, und – eine Steuersignalrückumwandlungseinheit (146), die dazu ausgebildet ist, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.
  12. Computersystem nach Anspruch 11, weiter umfassend: eine Zentralverarbeitungseinheit (CPU), eine Benutzerschnittstelle, eine Energieversorgung und einen Bus, der mit dem Speichersystem, der CPU, der Benutzerschnittstelle und der Energieversorgung verbunden ist.
  13. Speicherelement (140), umfassend: – eine Speicherempfangseinheit (144), die dazu ausgebildet ist, ein optisches Signal mit einem sinusförmigen Teil in ein elektrisches Signal umzuwandeln, wobei das optische Signal n Start bits umfasst, die als n sequentielle Takte abgebildet werden, und einen Zieltakt umfasst, der aktiviert wird, nachdem eine Zeitdauer nach einem Startpunkt der Startbits abgelaufen ist, und – eine Steuersignalrückumwandlungseinheit (146), die dazu ausgebildet ist, die Zeitdauer aus dem elektrischen Signal zu detektieren und das elektrische Signal in ein Steuersignal umzuwandeln, das mit der Zeitdauer korrespondiert.
  14. Speicherelement nach Anspruch 13, wobei die Speicherempfanseinheit einen Spannungspegelübersetzer umfasst, der dazu ausgebildet ist, einen Spannungspegel des elektrischen Signals in einen Betriebsspannungspegel des Speichers umzuwandeln.
DE102010001436A 2009-02-03 2010-02-01 Halbleiterspeichersystem, Computersystem und Speicherlement Withdrawn DE102010001436A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090008384A KR20100089227A (ko) 2009-02-03 2009-02-03 반도체 메모리 시스템
KR10-2009-0008384 2009-02-03

Publications (1)

Publication Number Publication Date
DE102010001436A1 true DE102010001436A1 (de) 2010-09-02

Family

ID=42371863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010001436A Withdrawn DE102010001436A1 (de) 2009-02-03 2010-02-01 Halbleiterspeichersystem, Computersystem und Speicherlement

Country Status (5)

Country Link
US (1) US20100195420A1 (de)
KR (1) KR20100089227A (de)
CN (1) CN101819810A (de)
DE (1) DE102010001436A1 (de)
TW (1) TW201030763A (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
US20060155843A1 (en) * 2004-12-30 2006-07-13 Glass Richard J Information transportation scheme from high functionality probe to logic analyzer
JP2007052714A (ja) * 2005-08-19 2007-03-01 Fuji Xerox Co Ltd 情報処理システム
US7970990B2 (en) * 2006-09-22 2011-06-28 Oracle America, Inc. Memory module with optical interconnect that enables scalable high-bandwidth memory access
KR100851549B1 (ko) * 2007-02-01 2008-08-11 삼성전자주식회사 메모리 모듈
JP2009187185A (ja) * 2008-02-05 2009-08-20 Fuji Xerox Co Ltd 記憶装置、記憶装置アレイ及びデータ処理システム

Also Published As

Publication number Publication date
TW201030763A (en) 2010-08-16
KR20100089227A (ko) 2010-08-12
US20100195420A1 (en) 2010-08-05
CN101819810A (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
DE102012204991B4 (de) Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE10302128B3 (de) Pufferverstärkeranordnung
DE2439577C2 (de) Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens
DE102019108205B4 (de) Unentspannte 433-kodierung zur verringerung der kopplung und des leistungsrauschens auf pam-4-datenbussen
DE102017118657A1 (de) Anzeigefeld, Schieberegisterschaltung und Ansteuerverfahren dafür
DE2947100C2 (de) Speichervorrichtung
DE102012218454A1 (de) Selbstsynchronisierendes datenkommunikationsverfahren und selbstsynchronisierende datenkommunikationsvorrichtung
DE2023741A1 (de) Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen
DE102019107849A1 (de) 424-Kodierungsschemata zur Reduzierung von Kopplung und Leistungsrauschen auf PAM-4-Datenbussen
DE102006053281A1 (de) Halbleiterbauelement, Testsystem und ODT-Testverfahren
DE112006002097T5 (de) Vorsehen genauer Zeitsteuerung zwischen mehreren standardisierten Prüfinstrumentenchassis
DE102019107670B4 (de) Entspannte 433-kodierung zur verringerung der kopplung und des leistungsrauschens auf pam-4-datenbussen
DE102005036135A1 (de) Betriebsverfahren und nichtflüchtiges Speicherbauelement
DE102011053359A1 (de) Latch-basierte Speichervorrichtung
DE2256135B2 (de) Verfahren und Anordnung zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE60128323T2 (de) Datenverarbeitungsgerät und eine Speicherkarte mit dem Gerät
DE60216125T2 (de) Eingebaute selbstprüfung von mehrpegelsignalschnittstellen
DE10121309B4 (de) Testschaltung zum Testen einer zu testenden Schaltung
DE602004007349T2 (de) Vorrichtung zur Bestimmung der Zugriffszeit und/oder der minimalen Zykluszeit eines Speichers
DE10136852C2 (de) Verfahren und Schaltungsanordnung zur Erzeugung eines Datenstrobesignals für sehr schnelle Halbleiterspeichersysteme
DE10135966B4 (de) Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente
DE102010001436A1 (de) Halbleiterspeichersystem, Computersystem und Speicherlement

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee