DE102009047308B4 - Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung - Google Patents

Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung Download PDF

Info

Publication number
DE102009047308B4
DE102009047308B4 DE200910047308 DE102009047308A DE102009047308B4 DE 102009047308 B4 DE102009047308 B4 DE 102009047308B4 DE 200910047308 DE200910047308 DE 200910047308 DE 102009047308 A DE102009047308 A DE 102009047308A DE 102009047308 B4 DE102009047308 B4 DE 102009047308B4
Authority
DE
Germany
Prior art keywords
semiconductor material
silicon
forming
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200910047308
Other languages
English (en)
Other versions
DE102009047308A1 (de
Inventor
Thilo Scheiper
Sven Beyer
Jan Hoentschel
Uwe Griebenow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE200910047308 priority Critical patent/DE102009047308B4/de
Publication of DE102009047308A1 publication Critical patent/DE102009047308A1/de
Application granted granted Critical
Publication of DE102009047308B4 publication Critical patent/DE102009047308B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren mit: Bilden von Drain- und Sourceerweiterungsgebieten in einem Halbleitergebiet durch Verwenden einer Gateelektrodenstruktur als eine Implantationsmaske; Bilden eines siliziumenthaltenden Halbleitermaterials über den Drain- und Sourceerweiterungsgebieten auf dem Halbleitergebiet lateral benachbart zu der Gateelektrodenstruktur; Bilden von Drain- und Sourcegebieten zumindest in einem Teil des siliziumenthaltenden Halbleitermaterials; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitermaterial.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung modernster Feldeffekttransistoren, etwa von MOS-Transistorstrukturen, die stark dotierte flache pn-Übergänge und einen geringen Reihenwiderstand erfordern.
  • Beschreibung des Stands der Technik
  • Der Herstellungsvorgang für integrierte Schaltungen wird auf zahlreiche Weisen verbessert, wobei dies die anhaltenden Bestrebungen veranlasst ist, die Strukturgrößen der einzelnen Schaltungselemente zu verringern. Gegenwärtig und in der näheren Zukunft wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Siliziumbauelementen hergestellt, auf Grund der guten Verfügbarkeit von Siliziumsubstraten und auf Grund der gut verstandenen Prozesstechnologie, die über die letzten Jahrzehnte entwickelt wurde. Ein wesentliches Problem bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und besserem Leistungsverhalten ist die Größenreduzierung der Transistorelemente, etwa der MOS-Transistorelemente, um die enorme Anzahl an Transistorelementen bereitzustellen, die zum Herstellen komplexer integrierter Schaltungen, etwa CPU's, Speicherbauelementen, Mischsignalbauelementen und dergleichen erforderlich ist. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren mit geringen Abmessungen ist die Reduzierung der Länge der Gateelektrode, die den Aufbau eines leitenden Kanals steuert, der die Source- und Draingebiete des Transistors trennt. Die Source- und Draingebiete des Transistors sind leitende Halbleitergebiete mit Dotiermitteln mit inverser Leitfähigkeitsart im Vergleich zu den Dotiermitteln dem umgebenden kristallinen aktiven Gebiet, beispielsweise einem Substratgebiet oder Wannengebiet.
  • Obwohl die Verringerung der Gatelänge zu kleineren und schnelleren Transistoren führt, erweist es sich, dass eine Vielzahl an Problemen zusätzlich auftritt, wenn die korrekte Transistorfunktion bei einer reduzierten Gatelänge aufrecht erhalten werden soll. Eine herausfordernde Aufgabe in dieser Hinsicht ist das Vorsehen flacher Übergangsgebiete, d. h. von Source- und Drainerweiterungsgebieten und Drain- und Sourcegebieten, die damit verbunden sind, die aber dennoch eine hohe Leitfähigkeit besitzen sollen, um damit den Widerstand bei der Leitung von Ladungsträgern von dem Source über dem Kanal zum Draingebiet zu minimieren.
  • Folglich werden komplexe Implantationstechniken typischerweise angewendet, um sehr flache aber moderat bis stark dotierte Drain- und Sourceerweiterungsgebiete mit einem gewünschten minimalen lateralen Abstand zu dem Kanalgebiet zu erzeugen, was typischerweise auf der Grundlage geeigneter Versatzabstandshalterelemente erreicht wird, die an der Gateelektrodenstruktur ausgebildet sind. Um die Transistoreigenschaften einzustellen, werden typischerweise gegendotierte Gebiete oder Halo-Gebiete benachbart zu den Drain- und Sourceerweiterungsgebieten und benachbart zu dem Kanalgebiet vorgesehen, wozu ebenfalls geneigte Implantationsprozesse erforderlich sind. Daraufhin werden Drain- und Sourcegebiete auf der Grundlage eines größeren lateralen Abstands hergestellt, der durch eine entsprechende Seitenwandabstandshalterstruktur erreicht, wobei typischerweise eine hohe Konzentration der Drain- und Sourcedotierstoffsorten eingebaut wird, um in geeigneter Weise die Verbindung zu den Drain- und Sourceerweiterungsgebieten herzustellen. Abhängig von der Komplexität der lateralen und vertikalen Dotierstoffprofile sind zusätzliche Implantationsprozesse ggf. erforderlich, um den gewünschten Übergang in der Dotierstoffkonzentration von den extrem flachen Source- und Drainerweiterungsgebieten zu den eigentlichen Drain- und Sourcegebieten zu schaffen.
  • In dem Bestreben, den Gesamtreihenwiderstand des Stromweges in den Transistorbauelementen zu verringern, wird zusätzlich zur Verringerung der Kanallänge auch der Widerstand der Bereiche der Drain- und Sourcegebiete herabgesetzt, indem ein Metallsilizid eingebaut wird, das typischerweise einen geringeren Schichtwiderstand im Vergleich zu Silizium aufweist, selbst wenn dieses stark dotiert ist. In komplexen Anwendungen wird Nickel als hochschmelzendes Metall häufig zum lokalen Erhöhen der Leitfähigkeit von dotierten Siliziumbereichen eingesetzt auf Grund des moderat geringen Widerstands des Nickelsilizids im Vergleich zu anderen Metallsilizidmaterialien. Daher wird Nickelsilizid in Bereichen der Drain- und Sourcegebiete und möglicherweise in Gateelektrodenstrukturen hergestellt, um eine höhere Leitfähigkeit dieser Bereiche zu erreichen. Bei einer weiteren Verringerung der gesamten Transistorabmessungen, das typischerweise mit einer Verringerung der Tiefe der Drain- und Sourcegebiete verknüpft ist, muss der Vorgang des Herstellens eines Nickelsilizids präzise gesteuert werden, um Unregelmäßigkeiten oder eine Zunahme des Reihenwiderstands in komplexen Transistoren zu vermeiden, wie dies detaillierter mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Transistor 150a, der in dem gezeigten Beispiel einen n-Kanaltransistor darstellt. Der Transistor 150a ist in und über einem aktiven Gebiet 102a ausgebildet, das wiederum einen Teil einer siliziumbasierten Halbleiterschicht 102 repräsentiert. Des weiteren ist die Halbleiterschicht 102 über einem Substrat 101, etwa einem Siliziumsubstrat und dergleichen, hergestellt. Der Transistor 150a umfasst ferner ein Dotierstoffprofil im aktiven Gebiet 102a, um damit Drain- und Sourceerweiterungsgebiete 156d, 156s bereitzustellen, die lateral ein Kanalgebiet 155 einschließen. Die Drain- und Sourceerweiterungsgebiete 156d, 156s repräsentieren n-dotierte Bereiche, während das Kanalgebiet 155 einen p-dotierten Teil des aktiven Gebiets 102a darstellt. Des weiteren sind Drain- und Sourcegebiete 157d, 157s mit einer gewünschten hohen Dotierstoffkonzentration vorgesehen und stellen eine Verbindung zu den jeweiligen Erweiterungsgebieten 156d bzw. 156s her. Der Transistor 150a umfasst ferner eine Gateelektrode 151, die von dem Kanalgebiet 155 durch ein Gatedielektrikumsmaterial 152 getrennt ist. Die Gateelektrode 151 ist aus einem beliebigen geeigneten Material, etwa Metalle und dergleichen, aufgebaut. In ähnlicher Weise ist das Gatedielektrikumsmaterial 152 auf einem geeigneten dielektrischen Material, etwa Siliziumoxinitrid, möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε und dergleichen aufgebaut. Ferner ist ein Versatzabstandshalterelement 153, etwa ein Siliziumdioxidabstandshalter, ein Siliziumnitridabstandshalter und dergleichen oder eine Kombination davon an Seitenwänden der Gateelektrode 151 vorgesehen. Zusätzlich ist eine Abstandshalterstruktur 154 an dem Versatzabstandshalter 153 ausgebildet, und wie zuvor erläutert ist, sind Nickelsilizidbereiche 158 in den Drain- und Sourcegebieten 157d, 157s vorgesehen, um die Leitfähigkeit des Transistors 150a zu verbessern. Der Transistor 150a ist ferner in einem dielektrischen Zwischenschichtmaterial 110 eingebettet, das zwei oder mehr unterschiedliche Materialarten aufweisen kann, etwa eine Schicht 111, etwa eine Siliziumnitridschicht, und eine Siliziumdioxidschicht 112. Ein Kontaktelement 113 ist in dem dielektrischen Zwischenschichtmaterial 110 vorgesehen und ist so dargestellt, dass es eine Verbindung zu dem Nickelsilizidgebiet 158 in dem Sourcegebiet 157s herstellt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise wird das aktive Gebiet 102a hergestellt, indem geeignete Isolationsstrukturen (nicht gezeigt) in der Halbleiterschicht 102 vorgesehen werden, um damit lateral das aktive Gebiet 102a zu begrenzen, das vor oder nach der Herstellung der Isolationsstrukturen eine geeignete Dotierstoffkonzentration erhält, um die grundlegenden Transistoreigenschaften einzustellen. Daraufhin werden das Gatedielektrikumsmaterial 152 und die Gateelektrode 151 auf der Grundlage aufwendiger Abscheide- und Strukturierungstechniken hergestellt, wobei dies wesentlich von der Art der Materialien, die in dem Gatedielektrikumsmaterial 152 und in der Elektrode 151 verwendet sind, abhängt. Als nächstes wird der Versatzabstandshalter 153 hergestellt durch Oxidation und/oder Abscheidung in Verbindung mit Ätztechniken, woran sich komplexe Implantationsprozesse anschließen, um die Drain- und Sourceerweiterungsgebiete 156d, 156s zu erzeugen. Wie zuvor erläutert ist, kann eine zusätzliche Dotierstoffsorte in das aktive Gebiet 102a auf der Grundlage einer Dotierstoffsorte eingeführt werden, die für die inverse Leitfähigkeitsart im Vergleich zu den Drain- und Sourcedotierstoffen sorgt. Daraufhin wird die Seitenwandabstandshalterstruktur 154 hergestellt, indem eine oder mehrere geeignete Materialschichten, etwa Siliziumdioxid in Verbindung mit Siliziumnitrid, abgeschieden wird und indem der Schichtstapel strukturiert wird, um die Struktur 154 zu erhalten. Die Abstandshalterstruktur 154 ist so ausgebildet, dass diese als Implantationsmaske und auch zum Einstellen eines Abstandes der Metallsilizidgebiete 158 von den pn-Übergängen der Drain- und Sourcegebiete 157d, 157s dient. Nach der Herstellung der Abstandshalterstruktur 154 werden somit Implantationsprozesse ausgeführt, um eine hohe Konzentration der Drain- und Sourcedotierstoffe einzubauen und um in geeigneter Weise eine Verbindung zu den zuvor hergestellten Drain- und Sourceerweiterungsgebieten 156d, 156s herzustellen. Nach dem Ausheizen der Transistors 150a zum Erzeugen des endgültigen Dotierstoffprofils durch Aktivieren der Dotierstoffe, durch Rekristallisieren von durch Implantation hervorgerufenen Schäden und durch Ingangsetzen einer gewissen Grad an Dotierstoffdiffusion, falls diese erforderlich ist, werden die Nickelsilizidgebiete 158 hergestellt, indem eine Nickelschicht aufgebracht und eine chemische Reaktion in Gang gesetzt wird, wobei das Diffusionsverhalten von Nickel und Silizium stark von den gesamten Prozessparametern, etwa der Temperatur, dem kristallinen Zustand des Siliziummaterials, der Dotierstoffkonzentration und dergleichen abhängt. Als nächstes wird das dielektrische Zwischenschichtmaterial 110 hergestellt, indem das Material 111 und das Material 112 abgeschieden werden und indem diese Materialien strukturiert werden, um eine Kontaktöffnung zu erzeugen, die nachfolgend mit einem geeigneten leitenden Material, etwa Wolfram und dergleichen, gefüllt wird, so dass das Kontaktelement 113 hergestellt wird.
  • Während des Betriebs des Transistors 150a erhält die Gateelektrode 151 eine geeignete Steuerspannung, um damit einen Elektronenkanal 155e in dem Kanalgebiet 155 zu erzeugen, wodurch ein Stromfluss, d. h. ein Elektronenstrom, von dem Kontaktelement 113 in das Nickelsilizidgebiet 158 und das Sourcegebiet 157s erzeugt wird. Folglich erreichen Elektroden das Erweiterungsgebiet 156s und das Sourcegebiet 157s des Kanalgebiet 155 und bauen den Elektronenkanal 155i auf, wobei der entsprechend Widerstand von Widerstand der diversen Bereiche des gesamten leitenden Pfades von Kontaktelement 113 in das Kanalgebiet 155 abhängt.
  • Es ist gut bekannt, dass Nickelsilizid eine Schottky-Barriere mit einem dotierten Siliziummaterial bildet, was zu einem hohen Widerstand und ein Übergang von Elektronen von dem Nickelsilizid in das umgebende dotierte Siliziummaterial führt. Durch starkes Dotieren des Siliziummaterials kann die Barriere deutlich verringert werden, wodurch eine entsprechende Verarmungszone reduziert wird, wodurch schließlich ein ohmsches Verhalten mit einem sehr geringen Widerstand erreicht wird. Folglich wird in der idealen Situation, wie sie in 1a gezeigt ist, ein geringer Reihenwiderstand erreicht, da das Nickelsilizidgebiet 158 vollständig von einem stark dotierten Siliziummaterial umgeben ist, wodurch für einen geringen ohmschen Widerstand gesorgt wird, was sich direkt in einem besseren Leistungsverhalten des Transistors 150a ausdrückt.
  • Wie zuvor angegeben ist, müssen bei einer weiteren Verringerung der gesamten Bauteilabmessungen, beispielsweise durch Verringern der Gatelänge auf 50 nm und weniger, auch andere Abmessungen, etwa die Breite der Abstandshalterelemente und dergleichen an die gewünschten kritischen Abmessungen angepasst werden, wodurch jedoch zu einer höheren Wahrscheinlichkeit für die Erzeugung von Ausfällen in den Nickelsilizidgebieten beigetragen wird.
  • 1b zeigt schematisch das Halbleiterbauelement 100, in welchem das Metallsilizidgebiet 158 in dem Sourcegebiet 157s sich in das Kanalgebiet 155 erstreckt, wodurch der pn-Übergang „kurzgeschlossen” wird. Bei der Herstellung der Nickelsilizidgebiete 158 führt beispielsweise eine gewünschte Verringerung der Abstandshalterbreite der Abstandshalterstruktur 153 in unerwünschten Nickeldiffusion in das Kanalgebiet 155, wodurch ein Bereich 158r aus Nickelsilizid erzeugt wird, der innerhalb des Kanalgebiets 155 angeordnet ist. Beispilsweise ist eine Verringerung der Abstandshalterbreite vorteilhaft im Hinblick auf das geeignete Anbinden der Drain- und Sourcegebiete 157d, 157s an die jeweiligen Erweiterungsgebiete, während in anderen Fällen weitere leistungssteigernde Mechanismen vorgesehen werden, etwa das Bereitstellen einer oder mehrerer Materialien des dielektrischen Zwischenschichtmaterials 110 mit einem hohen inneren Verspannungspegel, wobei ein geringerer Abstand der stark verspannten dielektrischen Materialien von dem Kanalgebiet vorteilhaft ist.
  • Da der Bereich 158r, wie dies zuvor erläutert ist, von Siliziummaterial mit einem deutlich geringeren Grad an Dotierung umgeben ist, kann eine Schottky-Barriere an der Grenzfläche zum Kanalgebiet 155 auftreten, wodurch der Widerstand des Bereichs 158r deutlich erhöht wird. Beim Betrieb des Bauelements 150a im eingeschalteten Zustand kann somit der Bereich 158r nicht wesentlich zum gesamten Elektronenstrom beitragen, wodurch der resultierende gesamte Reihenwiderstand deutlich erhöht wird, wodurch somit das Gleichstromverhalten des Transistors 150a wesentlich beeinträchtigt wird. In komplexen konventionellen Strategien müssen folglich geeignete Prozessgrenzen eingerichtet werden, um die Wahrscheinlichkeit des Erzeugens von Unregelmäßigkeiten der Metallsilizidgebiete zu verringern, etwa eine Erweiterung dieser Gebiete in die Kanalgebiete hinein, beispielsweise indem Abstandshalterelemente mit größerer Breite und dergleichen vorgesehen werden, was jedoch wiederum das Gesamtleistungsverhalten des Transistors 150a, etwa im Hinblick auf die Schaltgeschwindigkeit und dergleichen, negativ beeinflusst.
  • Aus der US 2008/0067557 A1 ist ein Halbleiterbauelement und ein verfahren zu seiner Herstellung bekannt, in welchem die Leckströme zwischen den Drain- und Sourcegebieten verringert werden sollen, die nach Aussage dieser Druckschrift durch den geringen Abstand zwischen einem verformungsinduzierenden Material in den jeweiligen Drain- und Sourcegebieten hervorgerufen werden. Um diese Problematik zu lösen, werden speziell ausgestaltete Aussparungen in dem aktiven Gebiet erzeugt, so dass einerseits Drain- und Sourceerweiterungsgebiete und andererseits auch Drain- und Sourcegebiete nachfolgend durch epitaktisches Aufwachsen von dotiertem Halbleitermaterial hergestellt werden können, so dass sich ein größerer Abstand ergibt. Des weiteren werden die Halbleitermaterialien mit unterschiedlichen Verformungszuständen aufgewachsen. Es ist also bei diesem Verfahren wesentlich, dass insbesondere die Drain- und Sourceerweiterungsgebiete durch Herstellen einer Aussparung mit geneigten Seitenwänden und anschließendem Aufwachsen eines Halbleitermaterials erzeugt werden. Es findet kein Implantationsprozess zur Herstellung der Drain- und Sourceerweiterungsgebiete statt. Vielmehr werden die Drain- und Sourceerweiterungsgebiete zusammen mit den Drain- und Sourcegebieten durch den Einbau der verformungsinduzierenden Halbleitermaterialien gemeinsam in einem Prozessschritt hergestellt.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung, Fertigungstechniken für Halbleiterbauelemente bereitzustellen, in denen der gesamte Reihenwiderstand komplexer Transistoren auf der Grundlage eines Metallsilizids verringert wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 10. Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken für Halbleiterauelemente bereit, in denen ein Metallsilizid, etwa Nickelsilizid, effizient in ein stark dotiertes Siliziummaterial oder Halbleitermaterial eingebettet wird, indem ein zusätzliches Halbleitermaterial benachbart zu der Gateelektrodenstruktur mindestens einer Transistorart, etwa bei n-Kanaltransistoren, bereitgestellt wird, nachdem die Drain- und Sourceerweiterungsgebiete hergestellt sind. Zu diesem Zweck werden selektive epitaktische Aufwachstechniken angewendet, um zusätzliches Halbleitermaterial beispielsweise vor der Ausbildung einer Seitenwandabstandshalterstruktur oder nach der Ausbildung der Seitenwandabstandshalterstruktur zu erzeugen, wobei eine gewünschte hohe Dotierstoffkonzentration beispielsweise auf der Grundlage der regulären Drain- und Sourceimplantationsprozesse und/oder durch Einbauen einer Drain- und Sourcedotierstoffsorte während des Abscheidens des zusätzlichen Halbleitermaterials erreicht werden kann. Das Abscheiden eines stark dotierten zusätzlichen Halbleitermaterials kann bewerkstelligt werden, indem ein geeignetes Maskierungsschema angewendet wird, um damit ein stark n-dotiertes Halbleitermaterial für n-Kanaltransistoren und/oder ein stark p-dotiertes Halbleitermaterial für p-Kanaltransistoren vorzusehen. In einigen anschaulichen hierin offenbarten Aspekten wird das Abscheiden des zusätzlichen Halbleitermaterials, beispielsweise in Form eines stark dotierten Materials, auf eine gewünschte Transistorart eingeschränkt, ohne dass eine Abscheidemaske verwendet wird, indem selbstbegrenzende Abscheideverhalten spezieller Kristallebenen des darunter liegenden Halbleitermaterials in einer Art an Transistor ausgenutzt wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden von Drain- und Sourceerweiterungsgebieten in einem Halbleitergebiet unter Anwendung einer Gateelektrodenstruktur als Implantationsmaske. Das Verfahren umfasst ferner das Bilden eines siliziumenthaltenden Halbleitermaterials über den Drain- und Sourceerweiterungsgebieten auf dem Halbleitergebiet lateral benachbart zu der Gateelektrodenstruktur. Des weiteren umfasst das Verfahren das Bilden von Drain- und Sourcegebieten zumindest in dem Teil des siliziumenthaltenden Halbleitermaterials und das Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitermaterial.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur eines p-Kanaltransistors über einem ersten aktiven Gebiet. Das Verfahren umfasst ferner das Bilden einer zweiten Gateelektrodenstruktur eines n-Kanaltransistors über einem zweiten aktiven Gebiet. Ferner werden Drain- und Sourcegebiete in dem ersten und dem zweiten aktiven Gebiet erzeugt. Das Verfahren umfasst zusätzlich das Bilden eines siliziumenthaltenden Halbleitermaterials über den Drain- und Sourceerweiterungsgebieten eines p-Kanaltransistors und/oder eines n-Kanaltransistors. Ferner werden Drain- und Sourcegebiete des p-Kanaltransistors und des n-Kanaltransistors hergestellt. Des weiteren umfasst das Verfahren das Bilden eines Metallsilizids zumindest in einem Bereich des siliziumenthaltenden Halbleitermaterials.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen p-Kanaltransistor, der in und über einem ersten aktiven Gebiet gebildet ist, und einen n-Kanaltransistor, der in und über einem zweiten aktiven Gebiet gebildet ist. Das Halbleiterbauelement umfasst ferner ein dotiertes siliziumenthaltendes Halbleitermaterial, das auf dem zweiten aktiven Gebiet derart gebildet ist, dass eine erhabene Drain- und Sourcekonfiguration eingerichtet ist. Ferner ist ein Nickelsilizid in dem dotierten siliziumenthaltenden Halbleitermaterial eingebettet.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch einen Transistor in Querschnittsansicht zeigt, in welchem idealerweise das Nickelsilizidmaterial in einen stark dotierten Drain- und Sourcebereich gemäß einer konventionellen planaren Transistorarchitektur eingebettet ist;
  • 1b schematisch den Transistor mit kleineren kritischen Abmessungen zeigt, wobei das Nickelsilizid in das Kanalgebiet gemäß konventioneller Bauteilarchitekturen eindringen kann;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wobei eine erhabene Drain- und Sourcekonfiguration bereitgestellt wird nach dem Herstellen der Drain- und Sourceerweiterungsgebiete und der Halo-Gebiete auf der Grundlage einer Abstandshalterstruktur mit Versatzabstandshaltern, bevor eine zusätzliche Seitenwandabstandshalterstruktur gemäß anschaulicher Ausführungsformen hergestellt wird;
  • 2f bis 2h schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen die erhabene Drain- und Sourcekonfiguration gebildet wird, nachdem eine Seitenwandabstandshalterstruktur, die zum lateralen Erzeugen eines Abstands der Drain- und Sourcegebiete verwendet wird, hergestellt wird;
  • 2i bis 2k schematisch Querschnittsansichten eines Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen eine erhabene Drain- und Sourcekonfiguration erreicht wird, nachdem die Hauptabstandshalterstruktur auf der Grundlage eines Maskierungsschemas gebildet wird, um damit ein stark dotiertes Halbleitermaterial für unterschiedliche Transistorarten gemäß anschaulicher Ausführungsformen selektiv bereitzustellen;
  • 2l und 2m schematisch Querschnittsansichten eines Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen die Drain- und Sourcegebiete zumindest einer Art an Transistor auf der Grundlage eines dotierten Halbleitermaterials hergestellt werden, das vor dem Ausbilden der Hauptabstandshalterstruktur aufgebracht wird; und
  • 2n bis 2r schematisch Querschnittsansichten eines Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen das zusätzliche Halbleitermaterial in selektiver Weise ohne Verwendung eines Hartmaskenmaterials bereitgestellt wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben wird, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt allgemein Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine erhabene Drain- und Sourcekonfiguration bereitgestellt wird, indem ein zusätzliche siliziumenthaltendes Halbleitermaterial auf den aktiven Gebieten zumindest einer Transistorart aufgewachsen wird, nachdem darin Drain- und Sourceerweiterungsgebiete und Halo-Gebiete hergestellt sind. Zu diesem Zweck werden selektive epitaktische Auf wachstechniken eingesetzt, um das zusätzliche siliziumenthaltende Halbleitermaterial in einer im Wesentlichen nicht dotierten Konfiguration oder in einer stark dotierten Weise abhängig von der gesamten Prozessstrategie vorzusehen. Beispielsweise wird in einigen anschaulichen Ausführungsformen das zusätzliche siliziumenthaltende Halbleitermaterial gemeinsam auf aktiven Gebieten von n-Kanaltransistoren und p-Kanaltransistoren als ein im Wesentlichen nicht-dotiertes Halbleitermaterial aufgewachsen, beispielsweise vor der Herstellung einer entsprechenden Seitenwandabstandshalterstruktur oder nach der Herstellung einer Seitenwandabstandshalterstruktur, wobei die Drain- und Sourcedotiermittel auf der Grundlage von Ionenimplantationsprozessen eingebaut werden, wodurch auch für eine gewünschte hohe Dotierstoffkonzentration in dem zusätzlichen siliziumenthaltenden Halbleitermaterial gesorgt wird. Während der weiteren Bearbeitung kann folglich das Metallsilizid, beispielsweise das Nickelsilizid, in einem Teil des zusätzlichen Halbleitermaterials erzeugt werden, wodurch die Wahrscheinlichkeit des Erzeugens von Siliziumdefekten verringert wird, beispielsweise in Form von Silizidbereichen, die sich in das Kanalgebiet erstrecken. Folglich wird ein höherer Grad an Flexibilität bei der Gestaltung von Abstandshalterstrukturen erreicht, da das zusätzliche Halbleitermaterial für größere Prozesstoleranzen während des Silizidierungsprozesses sorgt.
  • In noch anderen anschaulichen hierin offenbarten Ausführungsformen wird das zusätzliche siliziumenthaltende Halbleitermaterial in selektiver Weise in Form eines stark dotierten Materials bereitgestellt, was bewerkstelligt werden kann, indem ein Transistor durch ein Hartmaskenmaterial abgedeckt wird, während das Halbleitermaterial auf einem anderen Transistor aufgewachsen wird, wobei auch eine gewünschte Art an Dotierstoffsorten eingebaut werden kann. Bei Bedarf wird ein ähnliches Maskierungsschema angewendet, um den Transistor abzudecken, der das zusätzliche Halbleitermaterial erhalten hat, um damit das zusätzliche Halbleitermaterial auf dem zuvor maskierten Transistor aufzuwachsen, wobei der Einbau der gewünschten Art an Dotierstoffsorten möglich ist. Das selektive Aufwachsen des zusätzlichen Halbleitermaterials kann auch vor oder nach der Ausbildung der Hauptabstandshalterstruktur abhängig von der gesamten Prozessstrategie angewendet werden. Beispielsweise können die Drain- und Sourcegebiete effizient in Form des dotierten zusätzlichen Halbleitermaterials für eine oder für beide Transistorarten bereitgestellt werden. In noch anderen anschaulichen Ausführungsformen wird ein selektives Abscheiden des zusätzlichen siliziumenthaltenden Halbleitermaterials ohne eine Hartmaske bewerkstelligt, indem ein verformungsinduzierendes Halbleitermaterial in der anderen Transistorart, etwa in p-Kanaltransistoren, hergestellt wird, wobei eine (111) Ebene als freiliegende Oberflächenbereiche des verformungsinduzierenden Halbleitermaterials bereitstehen. In diesem Falle kann, wie dies gut bekannt ist, die (111) Kristallebene als eine Abscheidemaske verwendet werden, da während des selektiven epitaktischen Aufwachsprozesses die Haftung des siliziumenthaltenden Halbleitermaterials an den (111) Ebenen im Wesentlichen unterdrückt ist.
  • Mit Bezug zu den 2a bis 2r werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1b verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 201 und einer Halbleiterschicht 202, die ein siliziumbasiertes Halbleitermaterial repräsentiert. Es sollte beachtet werden, dass das Substrat 201 und die Halbleiterschicht 202 eine Vollsubstratkonfiguration repräsentieren können, in welcher die Halbleiterschicht 202 ein Teil eines kristallinen Materials des Substrats 201 darstellt. In anderen Fällen wird eine vergrabene isolierende Schicht (nicht gezeigt) vorgesehen, um die Halbleiterschicht 202 „vertikal” von dem Substrat 202 abzugrenzen. In diesem Falle wird eine SOI-(Silizium-auf-Isolator-)Konfiguration bereitgestellt. Die Halbleiterschicht 202 umfasst ein erstes aktives Gebiet 202a eines ersten Transistors 250a, etwa eines n-Kanaltransistors. Ferner ist ein zweites aktives Gebiet 202b eines zweiten Transistors 250b, etwa eines p-Kanalatransistors, in der Halbleiterschicht 202 ausgebildet, wobei die aktiven Gebiete 202a, 202b lateral durch Isolationsstrukturen (nicht gezeigt), etwa flache Grabenisolationen und dergleichen abgegrenzt sind. In der gezeigten Fertigungsphase umfasst der Transistor 250a eine Gateelektrodenstruktur 260a und der Transistor 250b eine Gateelektrodenstruktur 260b. Die Gateelektrodenstruktur 260a, 260b besitzen im Wesentlichen gleiche oder auch eine unterschiedliche Struktur, wobei dies von der Prozessdichte des gesamten Prozessablaufs abhängt. In ähnlicher Weise umfassen die Gateelektrodenstrukturen 260a, 260b ein Gatedielektrikumsmaterial 252, ein Elektrodenmaterial 251 und eine dielektrische Deckschicht 261. Des weiteren umfasst die Gateelektrodenstrukturen 260a, 260b eine Versatzabstandshalterstruktur 262, die eine Siliziumbeschichtung (nicht gezeigt) in Verbindung mit einem Siliziumnitridmaterial, und dergleichen aufweisen kann. Es sollte beachtet werden, dass die Gatedielektrikumsmaterial 252 komplexe Materialien enthalten können, beispielsweise in Form von dielektrische Materialien mit großem ε, die als dielektrische Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder höher aufweisen. Beispielsweise werden Materialien auf Hafniumoxidbasis, Zirkonoxidbasis und dergleichen häufig verwendet, möglicherweise in Verbindung mit konventionellen dielektrischen Materialien, etwa Siliziumdioxid, Siliziumoxinitrid und dergleichen. Des weiteren umfasst das Elektrodenmaterial 251 eine Metallsorte, bei Bedarf in Verbindung mit einem Halbleitermaterial, etwa Silizium und dergleichen. In einigen anschaulichen Ausführungsformen enthält einer der Transistoren 250a, 250b, beispielswiese der p-Kanaltransistor 250b, ein verformungsinduzierendes Halbleitermaterial 202, das in dem aktiven Gebiet 202b eingebettet ist und einen verformten Zustand aufweist und das eine gewünschte Art an Verformung in einem Kanalgebiet 255 des Transistors 250b hervorgerufen wird. Beispielsweise repräsentiert das Material 203 eine Silizium/Germanium-Verbindung, die, wenn sie auf einem Siliziummaterial aufgewachsen wird, einen verformten Zustand annimmt, wodurch eine kompressive Verformungskomponente in dem benachbarten Kanalgebiet 255 hervorruft. Ferner ist ein moderat komplexes Dotierstoffprofil in den Gebieten 202a, 202b, beispielsweise in Form von Halo-Gebieten 259, eingerichtet, die als dotierte Bereiche mit einer erhöhten Dotierstoffkonzentration jedoch der gleichen Leitfähigkeitsart wie die umgebenden aktiven Gebiete 202a, 202b verstanden werden können. Ferner sind Drain- und Sourceerweiterungsgebiete 156 in den aktiven Gebieten 202a, 202b entsprechend der Leitfähigkeitsart des jeweiligen Transistors vorgesehen.
  • Das in 2a gezeigte Bauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen der aktiven Gebiete 202a, 202b gemäß der grundlegenden Leitfähigkeitsart der Transistoren 250a, 250b, was durch Vorsehen von Isolationsstrukturen und Einbau geeigneter Dotierstoffsorten auf der Grundlage gut etablierter Maskierungsschemata gelingt, werden die Gateelektrodenstrukturen 260a, 260b hergestellt. Zu diesem Zweck wird eine geeignete Prozesstechnik angewendet, wobei dies von der gewünschten Struktur der Gateelektrodenstrukturen abhängt. Beispielsweise werden konventionelle Dielektrika aufgewachsen und/oder abgeschieden möglicherweise in Verbindung mit dielektrischen Materialien mit großem ε, woran sich das Abscheiden geeigneter Elektrodenmaterialien, etwa metallenthaltende Materialien, Siliziummaterial und dergleichen anschließt. Daraufhin wird das dielektrische Deckmaterial 261 abgeschieden und nachfolgend wird der resultierende Schichtstapel auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert. Als nächstes wird die Versatzabstandshalterstruktur 262 hergestellt, beispielsweise durch Oxidation und Abscheidung eines Abstandshaltermaterials, das nachfolgend beispielsweise selektiv über dem Transistor 250b geätzt wird, wenn das verformungsinduzierende Halbleitermaterial 203 darin herzustellen ist. In diesem Falle ist die Abstandshalterschicht über dem Transistor 250a bewahrt. Danach werden Aussparungen in das aktive Gebiet 202b unter Anwendung des Deckmaterials 261 und der Abstandshalter 262 als eine Ätzmaske geätzt. Daraufhin wird das verformungsinduzierende Halbleitermaterial 203 in die Aussparungen eingefüllt, indem eine selektive epitaktische Aufwachstechnik angewendet wird. Als nächstes wird die Abstandshalterschicht selektiv über dem Transistor 250a geätzt, um die Abstandshalterstruktur 262 zu erzeugen. In dieser Fertigungsphase können auch die Drain- und Sourceerweiterungsgebiete 265 und die Halo-Gebiete 259 hergestellt werden, indem ein geeignetes Maskierungsschema und Implantationstechniken angewendet werden. Beispielsweise wird die Halo-Gebiete 259 durch Maskieren eines der Transistoren und durch Ausführen eines geneigten Implantationsprozesses hergestellt. In ähnlicher Weise werden die Drain- und Sourceerweiterungsgebiete 256 für diese Transistorart auf der Grundlage der gleichen Implantationsmaske durch Einbau einer Drain- und Sourcedotierstoffsorte gebildet. Danach wird eine entsprechende Implantationssequenz auf der Grundlage einer geeigneten Maske für den anderen Transistor ausgeführt. Bei Bedarf werden die Dotierstoffsorten in den aktiven Gebieten 202a, 202b durch Ausführen eines Ausheizprozesses aktiviert.
  • Auf der Grundlage der in 2a gezeigten Konfiguration kann ein zusätzliches siliziumenthaltendes Halbleitermaterial in einem oder beiden aktiven Gebieten 202a, 202b hergestellt werden, wodurch eine „erhabene” Drain- und Sourcekonfiguration vorgesehen wird, um ein Metallsilizidmaterial, etwa Nickelsilizidmaterial, in einem stark dotierten Halbleitermaterial zuverlässig einzubetten. Der Zeitpunkt zur Herstellung eines zusätzlicher siliziumenthaltenden Halbleitermaterials hängt von der gesamten Prozessstrategie ab, wie dies nachfolgend detaillierter erläutert ist.
  • 2b zeigt schematisch das Halbleiterbauelement gemäß anschaulicher Ausführungsformen, in denen ein siliziumenthaltendes Halbleitermaterial 220a auf dem aktiven Gebiet 202a und ein siliziumenthaltendes Halbleitermaterial 220b auf dem aktiven Gebiet 202b in einem gemeinsamen selektiven epitaktischen Aufwachsprozess 204 hergestellt wird. Während des Aufwachsprozesses 204 werden gut etablierte Abscheiderezepte angewendet, in denen Prozessparameter, etwa die Durchflussraten, die Gaszusammensetzung der Abscheideatmosphäre, die Temperatur und dergleichen, geeignet so gewählt, dass ein Aufwachsen auf freiliegenden kristallinen Oberflächenbereichen erreicht wird, während eine ausgeprägte Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt wird. Da die Materialien 220a, 220b in einem gemeinsamen Abscheideprozess 204 bereitgestellt werden, kann der Einbau einer Dotierstoffsorte vermieden werden, um nicht in unerwünschter Weise die Drain- und Sourceerweiterungsgebiete 250 zu beeinflussen, die von unterschiedlicher Leitfähigkeitsart für die Transistoren 250a, 250b sind.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der Seitenwandabstandshalterstruktur 254 an Seitenwänden der Gateelektrodenstrukturen 260a, 260b ausgebildet ist. Dazu wird eine gut etablierte Prozessstrategie angewendet, beispielsweise durch Abscheiden einer Ätzstoppbeschichtung (nicht gezeigt) in Verbindung mit einem Abstandshaltermaterial, das nachfolgend durch plasmaunterstützte Ätzrezepte strukturiert wird. Zu beachten ist, dass eine Breite 254w der Abstandshalterstruktur 254 mit einem höheren Grad an Flexibilität eingestellt werden kann, beispielsweise im Hinblick auf das Reduzieren der gesamten Breite, da die zusätzlichen Halbleitermaterialien 220a, 220b für bessere Prozessbereiche sorgen, wenn darin Metallsilizidbereiche hergestellt werden, wodurch die Wahrscheinlichkeit des Erzeugens von Siliziddefekten deutlich verringert wird, wie sie etwa zuvor mit Bezug zu 1b erläutert sind.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der Drain- und Sourcegebiete 257 in den aktiven Gebieten 202a, 202b gebildet sind, wodurch auch eine gewünschte hohe Dotierstoffkonzentration zumindest in die zusätzlichen Halbleitermaterialien 220a, 220b eingebaut wird. Zu diesem Zweck werden Implantationsprozesse 205b, 205a ausgeführt, auf der Grundlage geeigneter Implantationsmasken (nicht gezeigt), um die Drain- und Sourcedotierstoffe in die Materialien 220a, 220b und, abhängig von der gesamten Transistorstruktur, in tiefer liegende Bereiche der aktiven Gebiete 202a, 202b einzubauen. In der gezeigten Ausführungsform erstrecken sich die Drain- und Sourcegebiete 257 vertikal über die Erweiterungsgebiete 256 hinaus, während in anderen Fällen die Drain- und Sourcegebiete 257 im Wesentlichen auf das Halbleitermaterial 220a, 220b und die Drain- und Sourceerweiterungsgebiete 256 beschränkt sind, wenn extrem flache pn-Übergänge erforderlich sind. Es saute beachtet werden, dass geeignete Prozessparameter für die Implantationsprozesse 205b, 205a auf der Grundlage von Simulationen, Experimenten und dergleichen ermittelt werden können.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Metallsilizidgebiete 258 vorgesehen, zumindest in einem Teil des zusätzlichen siliziumenthaltenden Halbleitermaterials 220a, 220b, wobei das Material 258 zuverlässig innerhalb des Erweiterungsgebiets 256 und/oder der Drain- und Sourcegebiete 257 gehalten wird. Das Metallsilizid 258, das beispielsweise in einer anschaulichen Ausführungsform ein Nickelsilizidmaterial ist, wird auf der Grundlage gut etablierter Silizidierungstechniken hergestellt, indem ein hoch schmelzendes Metall abgeschieden und eine chemische Reaktion durch Ausführen einer Wärmbehandlung in Gang gesetzt wird. Auf Grund des zusätzlichen Materials 220a, 220b findet die Metalldiffusion innerhalb der Drain- und Sourcegebiete 257 und/oder innerhalb der Erweiterungsgebiete 256 statt, selbst wenn eine geringere Breite der Abstandshalterstruktur 254 beispielsweise im Hinblick auf das Erreichen eines besseren gesamten Dotierstoffprofils und/oder im Hinblick auf eine Verringerung des lateralen Abstands eines dielektrischen Zwischenschichtmaterials, das noch über den Transistoren 250a, 250b zu bilden ist, ausgewählt würde. Folglich können die kritischen Abmessungen der Transistoren 250a, 250b verringert werden, ohne dass die Wahrscheinlichkeit des Erzeugens von Metallsiliziddefekten erhöht wird. Somit wird der gesamte Reihenwiderstand der resultierenden Transistoren verringert, ohne dass zu einer ausgeprägten Zunahme der Ausbeuteverluste beigetragen wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die zusätzlichen Halbleitermaterialien 220a, 220b lateral von den Gateelektrodenstrukturen 260a, 260b durch die Abstandshalterstruktur 254 beabstandet sind. Zu diesem Zweck wird beginnend mit dem Aufbau aus 2a die Abstandshalterstruktur 254 hergestellt, nachdem die Drain- und Sourceerweiterungsgebiete 256 vorgesehen sind, was bewerkstelligt werden kann gemäß einer beliebigen geeigneten Abstandshaltertechnik. Daraufhin wird ein selektiver epitaktischer Aufwachsprozess ausgeführt, in welchem die Gateelektrodenstrukturen 260a, 260b und die Abstandshalterstrukturen 254 als Aufwachsmaske verwendet werden.
  • 2g zeigt schematisch das Bauelement 200 während einer Implantationssequenz mit den Prozessen 205b, 205a auf der Grundlage geeigneter Implantationsmasken (nicht gezeigt), um die Drain- und Sourcegebiete 257 herzustellen und eine gewünschte hohe Dotierstoffkonzentration in die Gebiete 220a, 220b einzubauen. Während der Implantationsprozesse 205a, 205b werden folglich die Drain- und Sourcedotiermittel in das gesamte Volumen der Materialien 220a, 220b eingebaut. Im Hinblick auf das Anpassen von Prozessparametern gelten die gleichen Kriterien, wie sie zuvor erläutert sind.
  • 2h zeigt schematisch das Halbleiterbauelement 200, wobei das Metallsilizid 258 in den Drain- und Sourcegebieten 257 gebildet ist. Folglich repräsentiert jede Grenzfläche des Metallsilizids 258 zu einem Halbleitermaterial ein stark dotiertes Halbleitermaterial, wodurch die Barriere verringert und somit der Reihenwiderstand reduziert wird, wie dies auch zuvor erläutert ist.
  • 2i zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die Drain- und Sourcegebiete 257 in den aktiven Gebieten 202a, 202b auf der Grundlage der Abstandshalterstruktur 254 hergestellt sind. Zu diesem Zweck wird beginnend in der 2a gezeigten Konfiguration die Abstandshalterstruktur 254 gemäß einer beliebigen geeigneten Prozesstechnik hergestellt, wie dies zuvor beschrieben ist. Daraufhin wird eine Implantationssequenz ausgeführt, um die Drain- und Sourcedotierstoffe in die aktiven Gebiete 202a, 202b unter Anwendung entsprechender Implantationsmasken (nicht gezeigt) einzuführen, wie dies auch zuvor erläutert ist. Danach wird bei Bedarf ein Ausheizprozess ausgeführt, um die Dotiermittel zu aktivieren und um durch Implantation hervorgerufene Schäden zu rekristallisieren, was vorteilhaft sein kann, um ein besseres „Schablonenmaterial” für den nachfolgenden selektiven epitaktischen Aufwachsprozess bereitzustellen.
  • 2j zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der einer der Transistoren 250a, 250b, etwa der Transistor 250b, von einer Aufwachsmaske 207 bedeckt ist, während der Transistor 250a der Einwirkung einer Abscheideumgebung des selektiven epitaktischen Aufwachsprozesses 204 ausgesetzt ist. Zu diesem Zweck wird die Aufwachsmaske 207 in Form eines geeigneten Materials, etwa in Form von Siliziumdioxid, Siliziumnitrid, abgeschieden, möglicherweise in Verbindung mit einer Oxidbeschichtung, oder in Form eines amorphen Kohlenstoffes und dergleichen abgeschieden, wobei dieses Material dann strukturiert wird, um einen der Transistoren 250a, 250b abzudecken. Daraufhin wird der Abscheideprozess 204 ausgeführt, um das siliziumenthaltende Halbleitermaterial 220a bereitzustellen, das darin eingebaut eine hohe Dotierstoffkonzentration einer Drain- und Sourcedotierstoffsorte des Transistors 250a aufweist. Zu diesem Zweck wird ein geeignetes Vorstufengas mit der gewünschten Dotierstoffsorte in die Abscheideatmosphäre des Prozesses 204 eingeführt, was auf der Grundlage gut etablierter Prozessrezepte bewerkstelligt werden kann. In diesem Falle wird eine geeignete Dotierstoffkonzentration in dem Material 220a bereitgestellt, wie dies als vorteilhaft erachtet wird, um darin ein Metallsilizid herzustellen und um die entsprechende Silizid-Halbleiterbarriere zu verringern. Beispielsweise wird das Material 220a mit einer höheren Dotierstoffkonzentration im Vergleich zur Dotierstoffkonzentration in den Drain- und Sourcegebieten 257 des Transistors 250a abgeschieden. Daraufhin wird die Aufwachsmaske 207 etwa durch eine geeignete Ätztechnik entfernt. Zu beachten ist, dass die Aufwachsmaske 207 in Form einer im Wesentlichen konformen Schicht mit einer spezifizierten Dicke von mehreren Nanometern vorgesehen werden kann, um damit das Entfernen der Aufwachsmaske 207 zu ermöglichen, ohne dass andere Bauteilbereiche, etwa Isolationsstrukturen und dergleichen, unnötig beeinflusst werden.
  • 2k zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der Metallsilizid 258 in dem zusätzlichen Halbleitermaterial 220a gebildet wird, wodurch für bessere Prozesstoleranzbereiche gesorgt wird, während im Transistor 250b das Metallsilizid 258 in den Drain- und Sourcegebieten 257 erzeugt wird, ohne dass ein epitaktisch aufgewachsenes Halbleitermaterial vorgesehen ist. Zu beachten ist, dass generell die Situation im Transistor 250b weniger kritisch sein kann, beispielsweise durch Herstellen des verformungsinduzierenden Materials 203 bis zu einer gewissen Zusatzhöhe (nicht gezeigt), wodurch ebenfalls für bessere Prozesstoleranzen bei der Herstellung des Metallsilizids 258 gesorgt ist. In anderen Fällen besitzt das Material 203 ein anderes Diffusionsverhalten während des Silizidierungsprozesses, was zu weniger kritischen Prozessbedingungen führen kann.
  • Es sollte beachtet werden, dass die zuvor beschriebene Prozesssequenz auf der Grundlage des Transistors 250b ausgeführt werden kann, d. h. der Transistor 250a wird während des selektiven epitaktischen Aufwachsprozesses maskiert und ein stark dotiertes zusätzliches Halbleitermaterial wird selektiv auf dem Transistor 250b erzeugt. In noch anderen anschaulichen Ausführungsformen wird die zuvor beschriebene Prozesssequenz wiederholt, indem der Transistor 250a, der darin ausgebildet das zusätzliche Halbleitermaterial 220a aufweist, abgedeckt wird, etwa durch Bereitstellen einer geeigneten Aufwachsmaske und durch selektives Abscheiden eines weiteren siliziumenthaltenden Halbleitermaterials mit einer gewünschten hohen Dotierstoffkonzentration im Transistor 250a. Daraufhin wird eine entsprechende Aufwachsmaske entfernt und das Silizid 258 wird auf der Grundlage eines stark dotierten zusätzlichen siliziumenthaltenden Halbleitermaterials für beide Transistoren 250a, 250b hergestellt.
  • 2l zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen beginnend von der in 2a gezeigten Konfiguration die Aufwachsmaske 207 so hergestellt wird, dass einer der Transistoren 250a, 250b, etwa der Transistor 250b, abgedeckt wird, bevor Drain- und Sourcegebiete hergestellt werden und bevor eine entsprechende Seitenwandabstandshalterstruktur erzeugt wird. Nach der Herstellung der Aufwachsmaske 207 wird folglich ein selektiver epitaktischer Aufwachsprozess ausgeführt, um das siliziumenthaltende Halbleitermaterial 220a für den Transistor 250a vorzusehen, das eine geeignete Dotierstoffsorte aufweisen kann, um als die Drain- und Sourcegebiete 257 zu fungieren. Somit steht das selektiv aufgewachsene Material 220a geeignet mit den Drain- und Sourceerweiterungsgebieten 256 im Transistor 250a in Verbindung, während die Aufwachsmaske 207 den Einbau einer nicht gewünschten Dotierstoffsorte im Transistor 250b unterdrückt. Als nächstes wird die Aufwachsmaske 207 mittels geeigneter Ätzprozesse entfernt, beispielsweise auf der Grundlage von Flusssäure, wenn die Maske aus Siliziumdioxidmaterial aufgebaut ist, oder dergleichen. Es ist ferner zu beachten, dass eine zusätzliche Ätzmaske über den Transistor 250a, etwa in Form einer Lackmaske, hergestellt werden kann, wenn die Ätzselektivität der Aufwachsmaske 207 im Hinblick auf beispielsweise Material des Transistors 250a, von Material von Isolationsstrukturen und dergleichen als ungeeignet erachtet wird. In anderen Fällen wird Material, etwa amorpher Kohlenstoff, effizient auf der Grundlage eines Sauerstoffplasmas entfernt, ohne dass im Wesentlichen andere freiliegende Oberflächenbereiche beeinflusst werden. Daraufhin wird die Bearbeitung fortgesetzt, indem eine Seitenwandabstandshalterstruktur hergestellt wird.
  • 2m zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Abstandshalterstruktur 254 an Seitenwänden der Gateelektrodenstrukturen 260a, 260b ausgebildet ist, während eine Implantationsmaske 208 den Transistor 250a während des Implantationsprozesses 205b abdeckt. Während des Prozesses 205b werden somit die Drain- und Sourcegebiete 257 des Transistors 250b bereitgestellt, während zusätzliche Implantationsprozesse für den Transistor 250a nicht erforderlich sind, wodurch die gesamte Prozesskomplexität verringert wird. Somit wird nach dem Entfernen der Maske 208 und dem Ausführen des Ausheizprozesses zum Aktivieren der Dotiermittel der Drain- und Sourcegebiete 257 des Transistors 250b das Metallsilizid gemäß den Prozesstechniken hergestellt, wie sie zuvor beschrieben sind, wodurch eine Konfiguration erreicht wird, die ähnlich zu dem Bauelement aus 2k ist, wobei jedoch die Drain- und Sourcegebiete 257 des Transistors 250a auf das zusätzliche Halbleitermaterial 220a beschränkt sind.
  • Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen die Drain- und Sourcegebiete 257 des Transistors 250b zusätzlich oder alternativ zu den Drain- und Sourcegebieten des Transistors 250a hergestellt werden können, indem ein zusätzliches siliziumenthaltendes Halbleitermaterial bereitgestellt wird, das darin eingebaut eine gewünschte Dotierstoffkonzentration aufweist. Zu diesem Zweck wird eine geeignete Aufwachsmaske vorgesehen, wie dies auch zuvor erläutert ist. In diesem Falle können zusätzliche Implantationsprozesse zur Herstellung der Drain- und Sourcegebiete eines der Transistoren 250a, 250b oder von beiden Transistoren vermieden werden, was insgesamt zu einem besseren Dotierstoffprofil führt.
  • 2n zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen das zusätzliche siliziumenthaltende Halbleitermaterial selektiv auf einen Transistor aufgebracht wird, ohne dass eine Abscheidemaske erforderlich ist. Wie gezeigt, weisen die Transistoren 250a, 250b eine Gateelektrodenstruktur 254 und die Drain- und Sourcegebiete 257 auf. Ferner umfasst der Transistor 250b das verformungsinduzierende Material 203 mit einem speziellen Aufbau, der als eine „Aufwachsmaske” dient. Wie gezeigt, wird das verformungsinduzierende Halbleiterlegierungsmaterial 203, etwa eine Silizium/Germanium-Legierung, in einer „Sigma”-förmigen Aussparung 202c hergestellt, wobei entsprechende Seitenwände 202s durch (111)-Siliziumebenen repräsentiert sind. Dies kann erreicht werden, indem die Aussparungen 202c auf der Grundlage einer geeigneten Ätzchemie erzeugt werden, die für ein kristallographisches anisotropes Ätzverhalten sorgt. Beispielsweise können viele basische Materialien, etwa TMAH (Tetramethylammoniumhydroxid) effizient Siliziummaterial ätzen, wobei die (111) Ebene eine deutlich geringere Ätzrate im Vergleich zu anderen Siliziumebenen, etwa den (100) oder (110) Ebenen oder entsprechend physikalisch dazu äquivalenten Ebenen besitzen, wenn das verformungsinduzierende Halbleitermaterial 203 epitaktisch aufgewachsen wird. Eine entsprechende „Sigma”-förmige Konfiguration kann erreicht werden, indem die Aussparungen 202c überfüllt werden, wodurch schließlich (111) Ebenen als Oberflächenbereiche 203s erhalten werden, die das Abscheiden eines weiteren kristallinen Materials unterdrücken, wodurch ein selbstbeschränkendes Abscheideverhalten erreicht wird. Es ist gut bekannt, dass (111) Ebenen in Silizium und ähnlichen Materialien, etwa Silizium/Germanium-Mischungen, deutlich die Abscheiderate im Vergleich zu anderen Kristallorientierungen unterdrücken. Folglich repräsentiert der Oberflächenbereich 203s eine Aufwachsmaske während des Abscheidens eines zusätzlichen Siliziummaterials, das somit selektiv auf dem freiliegenden aktiven Gebiet 202a des Transistors 250a gebildet wird.
  • 2o zeigt schematisch das Halbleiterbauelement 200 während des selektiven epitaktischen Aufwachsprozesses 204, in welchem das siliziumenthaltende Material 220a selektiv in dem Transistor 250a in Form eines stark dotierten Halbleitermaterials abgeschieden wird, während das verformungsinduzierende Sigma-förmige Material 203 im Transistor 250b effizient das Abscheiden des Materials 220a unterdrückt.
  • Daraufhin geht die weitere Bearbeitung weiter, indem Metallsilizidgebiete hergestellt werden, wobei das zusätzliche Material 220a in einer stark dotierten Konfiguration für bessere Prozesstoleranzen sorgt, während im Transistor 250b das Sigm-förmige Material 203 selbst für eine deutlich geringere Wahrscheinlichkeit des Erzeugens von Metallsiliziddefekten sorgt.
  • 2p zeigt schematisch das Halbleiterbauelement 200 gemäß noch weiterer anschaulicher Ausführungsformen, in denen das Bauelement 200 der Einwirkung der Abscheideumgebung 204 unterliegt, bevor eine Abstandshalterstruktur hergestellt wird, die zum Erzeugen von Drain- und Sourcegebieten zumindest in dem Transistor 250b erforderlich ist. In diesem Falle wird bei Bedarf das siliziumenthaltende Material 220a als ein dotiertes Material mit einer Dotierstoffkonzentration abgeschieden, die zum Erzeugen der Drain- und Sourcegebiete des Transistors 250a geeignet ist. Wie zuvor erläutert ist, kann ein Abscheiden von Material 220a im Transistor 250b auf Grund der Sigma-förmigen Struktur des verformungsinduzierenden Materials 203 unterdrückt werden.
  • 2q zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 250a das Material 220a in Form der Drain- und Sourcegebiete 257 und ist durch eine Implantationsmaske 208 abgedeckt, während der Transistor 250b die Seitenwandabstandshalterstruktur 254 aufweist und der Einwirkung des Implantationsprozesses 205b unterliegt, um die Dotierstoffsorte für die Drain- und Sourcegebiete 257 einzuführen. Im Hinblick auf die Herstellung der Seitenwandabstandshalterstruktur 254 und das Ausführen des Implantationsprozesses 205 gelten die gleichen Kriterien, wie sie zuvor erläutert sind.
  • 2r zeigt schematisch das Halbleiterbauelement 200, wobei das Metallsilizid 258 in den Transistoren 250a, 250b hergestellt ist. Somit ist das Metallsilizid 258 im Material 228 eingebettet und auch möglicherweise in dem Erweiterungsgebiet 256, so dass jegliche Silizid/Halbleitergrenzfläche auf der Grundlage eines stark dotierten Halbleitermaterials gebildet ist. In ähnlicher Weise ist das Metallsilizid 258 in dem Transistor 250b ebenfalls zuverlässig in einem stark dotierten Halbleitermaterial auf Grund der Sigma-Konfiguration des verformungsinduzierenden Halbleitermaterials 203 eingebettet.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Wahrscheinlichkeit des Erzeugens von Metallsiliziddefekten verringert wird, indem ein zusätzliches siliziumenthaltendes Halbleitermaterial nach der Herstellung von Drain- und Sourceerweiterungsgebieten und von Halo-Gebieten zumindest für eine Art von Transistoren vorgesehen wird. Zu beachten ist, dass ein Metallsilizid auch in den Gateelektrodenstrukturen hergestellt werden kann, indem dielektrische Deckmaterialien entfernt werden, nachdem das zusätzliche siliziumenthaltende Halbleitermaterial in den Drain- und Sourcegebieten aufgewachsen wurde. Somit können die hierin offenbarten Prinzipien auf eine beliebige gewünschte Konfiguration von Gateelektrodenstrukturen und jegliche Prozessstrategie zur Herstellung dieser Gateelektrodenstrukturen angewendet werden.

Claims (18)

  1. Verfahren mit: Bilden von Drain- und Sourceerweiterungsgebieten in einem Halbleitergebiet durch Verwenden einer Gateelektrodenstruktur als eine Implantationsmaske; Bilden eines siliziumenthaltenden Halbleitermaterials über den Drain- und Sourceerweiterungsgebieten auf dem Halbleitergebiet lateral benachbart zu der Gateelektrodenstruktur; Bilden von Drain- und Sourcegebieten zumindest in einem Teil des siliziumenthaltenden Halbleitermaterials; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitermaterial.
  2. Verfahren nach Anspruch 1, wobei das Metallsilizid Nickel aufweist.
  3. Verfahren nach Anspruch 1, wobei Bilden des Metallsilizids umfasst: Bilden einer Abstandshalterstruktur an Seitenwänden der Gateelektrodenstruktur und Verwenden der Abstandshalterstruktur als eine Maske.
  4. Verfahren nach Anspruch 3, wobei die Abstandshalterstruktur vor dem Bilden des siliziumenthaltenden Halbleitermaterials und vor dem Bilden der Drain- und Sourceerweiterungsgebiete hergestellt wird.
  5. Verfahren nach Anspruch 3, wobei die Abstandshalterstruktur nach dem Bilden des siliziumenthaltenden Halbleitermaterials hergestellt wird.
  6. Verfahren nach Anspruch 5, wobei Bilden der Drain- und Sourcegebiete umfasst: Einbauen einer Drain/Source-Dotierstoffsorte beim Abscheiden des siliziumenthaltenden Halbleitermaterials.
  7. Verfahren nach Anspruch 1, wobei Bilden des siliziumenthaltenden Halbleitermaterials umfasst: Einbauen einer Dotierstoffsorte beim Abscheiden des siliziumenthaltenden Halbleitermaterials.
  8. Verfahren nach Anspruch 1, wobei die Drain- und Sourcegebiete ein Teil eines n-Kanaltransistors sind.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines verformungsinduzierenden Halbleitermaterials in dem Halbleitergebiet vor dem Bilden der Drain- und Sourceerweiterungsgebiete.
  10. Verfahren mit: Bilden einer ersten Gateelektrodenstruktur eines p-Kanaltransistors über einem ersten aktiven Gebiet; Bilden einer zweiten Gateelektrodenstruktur eines n-Kanaltransistors über einem zweiten aktiven Gebiet; Bilden von Drain- und Sourceerweiterungsgebieten in dem ersten und dem zweiten aktiven Gebiet durch Verwenden der ersten und zweiten Gateelektrodenstruktur als Implantationsmaske; Bilden eines siliziumenthaltenden Halbleitermaterials über den Drain- und Sourceerweiterungsgebiet des p-Kanaltransistors und/oder des n-Kanaltransistors; Bilden von Drain- und Sourcegebieten des p-Kanaltransistors und des n-Kanaltransistors; und Bilden eines Metallsilizids zumindest in einem Teil des siliziumenthaltenden Halbleitermaterials.
  11. Verfahren nach Anspruch 10, wobei Bilden eines siliziumenthaltenden Halbleitermaterials umfasst: Bilden des siliziumenthaltenden Halbleitermaterials über den Drain- und Sourcegebieten des p-Kanaltransistors und des n-Kanaltransistors.
  12. Verfahren nach Anspruch 10, wobei Bilden des siliziumenthaltenden Halbleitermaterials umfasst: Ausführen eines selektiven epitaktischen Aufwachsprozesses, während das erste oder das zweite aktive Gebiet maskiert sind.
  13. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer Abstandshalterstruktur an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur, wobei das siliziumenthaltende Halbleitermaterial vor dem Bilden der Abstandshalterstruktur gebildet wird.
  14. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer Abstandshalterstruktur an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur, wobei das siliziumenthaltende Halbleitermaterial nach dem Bilden der Abstandshalterstruktur hergestellt wird.
  15. Verfahren nach Anspruch 10, wobei Bilden der Drain- und Sourcegebiete des p-Kanaltransistors und des n-Kanaltransistors umfasst: Einbauen eines Drain- und Sourcedotiermittels zumindest in einen Teil des siliziumenthaltenden Halbleitermaterials beim Abscheiden zumindest eines Teils des siliziumenthaltenden Halbleitermaterials.
  16. Verfahren nach Anspruch 10, wobei Bilden des siliziumenthaltenden Halbleitermaterials umfasst: selektives Abscheiden des siliziumenthaltenden Halbleitermaterials über dem ersten oder dem zweiten aktiven Gebiet und Einbauen einer Dotierstoffsorte beim selektiven Abscheiden des siliziumenthaltenden Halbleitermaterials.
  17. Verfahren nach Anspruch 10, das ferner umfasst: Bilden eines verformungsinduzierenden Halbleitermaterials in dem p-Kanaltransistor oder dem n-Kanaltransistor und Verwenden des verformungsinduzierenden Halbleitermaterials als eine Aufwachsmaske beim Abscheiden des siliziumenthaltenden Halbleitermaterials.
  18. Verfahren nach Anspruch 17, wobei das verformungsinduzierende Halbleitermaterial in dem p-Kanaltransistor hergestellt wird.
DE200910047308 2009-11-30 2009-11-30 Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung Expired - Fee Related DE102009047308B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200910047308 DE102009047308B4 (de) 2009-11-30 2009-11-30 Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910047308 DE102009047308B4 (de) 2009-11-30 2009-11-30 Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung

Publications (2)

Publication Number Publication Date
DE102009047308A1 DE102009047308A1 (de) 2011-06-09
DE102009047308B4 true DE102009047308B4 (de) 2012-09-20

Family

ID=43971882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910047308 Expired - Fee Related DE102009047308B4 (de) 2009-11-30 2009-11-30 Verfahren zum Verringern des Reihenwiderstands in komplexen Transistoren durch zuverlässiges Einbetten von Metallsilizidkontakten in hochdotiertes Halbleitermaterial bei der Herstellung

Country Status (1)

Country Link
DE (1) DE102009047308B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102059526B1 (ko) 2012-11-22 2019-12-26 삼성전자주식회사 내장 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067557A1 (en) * 2006-09-15 2008-03-20 Ming-Hua Yu MOS devices with partial stressor channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067557A1 (en) * 2006-09-15 2008-03-20 Ming-Hua Yu MOS devices with partial stressor channel

Also Published As

Publication number Publication date
DE102009047308A1 (de) 2011-06-09

Similar Documents

Publication Publication Date Title
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE102005057073B4 (de) Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
DE102008049733B3 (de) Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
DE102004026149B4 (de) Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102006015090B4 (de) Verfahren zur Herstellung unterschiedlicher eingebetteter Verformungsschichten in Transistoren
DE102008049718B3 (de) Transistorbauelement mit einer asymmetrischen eingebetteten Halbleiterlegierung und Herstellungsverfahren dafür
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121221

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee