DE102009033414A1

DE102009033414A1 - Schaltung mit einpoligem Eingang und differenziellem Ausgang

Info

Publication number: DE102009033414A1
Application number: DE102009033414A
Authority: DE
Inventors: Andreas Leistner; Herbert Stockinger
Original assignee: Infineon Technologies AG
Current assignee: Apple Inc
Priority date: 2008-07-17
Filing date: 2009-07-16
Publication date: 2010-01-21
Anticipated expiration: 2029-07-17
Also published as: US7777575B2; DE102009033414B4; US20100013562A1

Abstract

Eine invertierende Stufe ist zwischen einen einpoligen Eingangsknoten (110) und einen ersten differenziellen Ausgangsknoten (140) gekoppelt, und eine nicht-invertierende Stufe ist zwischen den einpoligen Eingangsknoten (110) und einen zweiten differenziellen Ausgangsknoten (170) gekoppelt. Die invertierende Stufe beinhaltet wenigstens einen Transistor (120) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss, wobei der erste Stromanschluss mit dem ersten differenziellen Ausgangsknoten (140) gekoppelt ist und der Steueranschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist. Die nicht-invertierende Stufe beinhaltet wenigstens einen Transistor mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss, wobei der erste Stromanschluss mit dem zweiten differenziellen Ausgangsknoten (170) gekoppelt ist und der zweite Stromanschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist. Ein Bias-Strom der invertierenden Stufe ist größer als ein Bias-Strom der nicht-invertierenden Stufe.

Description

Die vorliegende Erfindung betrifft integrierte Schaltkreise, Verfahren und elektronische Vorrichtungen, welche eine Konvertierung von einpoligen Signalen in differenzielle Signale ermöglichen.
Im Bereich der Signalverarbeitung ist es bekannt, einpolige (auch bezeichnet als „single-ended”) Signale in differenzielle Signale zu konvertieren. Diese Konvertierung kann mit einer Verstärkung der Signale einhergehen. Darüber hinaus ist für einige Anwendungen auch eine Leistungsanpassung des einpoligen Eingangs wünschenswert.
Es besteht folglich ein Bedarf, verbesserte Techniken zur Konvertierung eines einpoligen Signals in ein differenzielles Signal bereitzustellen.
Eine Aufgabe der vorliegenden Erfindung besteht darin, diesem Bedarf gerecht zu werden.
Diese Aufgabe wird gelöst durch einen integrierten Schaltkreis gemäß Patentanspruch 1, einen integrierten Schaltkreis gemäß Patentanspruch 14, ein Verfahren gemäß Patentanspruch 20 und eine elektronische Vorrichtung gemäß Patentanspruch 24. Die abhängigen Patentansprüche definieren Weiterbildungen der Erfindung.
Gemäß einem Ausführungsbeispiel der Erfindung wird somit eine Schaltung bereitgestellt, welche einen einpoligen Eingangsknoten, einen ersten differenziellen Ausgangsknoten und einen zweiten differenziellen Ausgangsknoten umfasst. Darüber hinaus umfasst die Schaltung eine invertierende Stufe, welche zwischen den einpoligen Eingangsknoten und den ersten differenziellen Ausgangsknoten gekoppelt ist, und eine nicht- invertierende Stufe, welche zwischen den einpoligen Eingangsknoten und den zweiten differenziellen Ausgangsknoten gekoppelt ist. Die invertierende Stufe umfasst wenigstens einen Transistor mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss. Der erste Stromanschluss des wenigstens einen Transistors der invertierenden Stufe ist mit dem ersten differenziellen Ausgangsknoten gekoppelt, und der Steueranschluss des wenigstens einen Transistors der invertierenden Stufe ist mit dem einpoligen Eingangsknoten gekoppelt. Die nicht-invertierende Stufe umfasst wenigstens einen Transistor mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss. Der erste Stromanschluss des Transistors der nicht-invertierenden Stufe ist mit dem zweiten differenziellen Ausgangsknoten gekoppelt, und der zweite Stromanschluss der nicht-invertierenden Stufe ist mit dem einpoligen Eingangsknoten gekoppelt. Bei der Schaltung ist ein Bias-Strom, auch bezeichnet als Ruhestrom, der invertierenden Stufe größer als ein Bias-Strom der nicht-invertierenden Stufe.
Weitere Ausführungsbeispiele und Merkmale der Erfindung sowie damit einhergehende Vorteile werden aus der nachfolgenden detaillierten Beschreibung anhand der beigefügten Zeichnungen ersichtlich sein.
1 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem Ausführungsbeispiel der Erfindung.
2 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.
3 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.
4 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.
5 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.
6 veranschaulicht schematisch einen integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Die folgende detaillierte Beschreibung erläutert beispielhafte Ausführungsformen der vorliegenden Erfindung. Die Beschreibung ist nicht in einem einschränkenden Sinn zu verstehen, sondern wird lediglich zum Zwecke einer Veranschaulichung der allgemeinen Prinzipien der Erfindung gegeben. Es versteht sich, dass die Erfindung nicht auf die beschriebenen beispielhaften Ausführungsformen beschränkt ist. Darüber hinaus versteht es sich, dass in der folgenden detaillierten Beschreibung von beispielhaften Ausführungsformen jegliche dargestellte oder beschriebene direkte Verbindung oder Kopplung zwischen zwei funktionalen Blöcken, Vorrichtungen, Komponenten oder anderen physikalischen oder funktionalen Einheiten auch durch eine indirekte Verbindung oder Kopplung implementiert sein könnte.
Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die nachstehend beschriebenen Ausführungsbeispiele beziehen sich auf integrierte Schaltkreise, welche eine Einpolig-Differenziell-Konvertierung implementieren, und auf elektronische Vorrichtungen, welche wenigstens einen solchen integrierten Schaltkreis verwenden. Zum Beispiel können die elektronischen Vorrichtungen Empfängervorrichtungen sein, wie z. B. Fernseh- oder Radioempfänger, bei welchen ein Hochfrequenzsignal, wie z. B. ein Antennensignal, verarbeitet wird. Jedoch versteht es sich, dass die beschriebenen Konzepte einer Einpolig-Differenziell-Konvertierung auch bei anderen Anwendungen und anderen Typen von elektronischen Vorrichtungen eingesetzt werden können.
1 veranschaulicht schematisch eine Schaltungsanordnung, welche in einem integrierten Schaltkreis enthalten ist. Die Schaltungsanordnung ist dazu ausgestaltet, eine Einpolig-Differenziell-Konvertierung eines Signals zu bewerkstelligen. Wie dargestellt umfasst die Schaltungsanordnung einen einpoligen Eingangsknoten 110, einen ersten differenziellen Ausgangsknoten 140 und einen zweiten differenziellen Ausgangsknoten 170. In Kombination bilden der erste differenzielle Ausgangsknoten 140 und der zweite differenzielle Ausgangsknoten 170 einen differenziellen Ausgang. Gemäß einem Ausführungsbeispiel können der einpolige Eingangsknoten 110, der erste differenzielle Ausgangsknoten 140 und der zweite differenzielle Ausgangsknoten 170 externen Anschlüssen des integrierten Schaltkreises entsprechen. Bei anderen Ausführungsbeispielen können der einpolige Eingangsknoten 110, der erste differenzielle Ausgangsknoten 140 und der zweite differenzielle Ausgangsknoten 170 interne Schaltungsknoten des integrierten Schaltkreises sein. Gemäß weiteren Ausführungsbeispielen ist es auch möglich, eine Kombination von externen Anschlüssen und internen Anschlüssen zu verwenden. Zum Beispiel kann der einpolige Eingangsknoten 110 einem externen Anschluss des integrierten Schaltkreises entsprechen, und der erste differenzielle Ausgangsknoten 140 sowie der zweite differenzielle Ausgangsknoten 170 können internen Schaltungsknoten des integrierten Schaltkreises entsprechen, oder der einpolige Eingangsknoten 110 kann ein interner Schaltungsknoten des integrierten Schaltkreises sein, und der erste differenzielle Ausgangsknoten 140 sowie der zweite differenzielle Ausgangsknoten 170 können externen Anschlüssen des integrierten Schaltkreises entsprechen.
Aufgrund ihrer Funktion kann die in 1 dargestellte Schaltungsanordnung auch als ein Einpolig-Differenziell-Wandler oder Single-Ended-Differential-Wandler bezeichnet werden.
Zum Zwecke einer Einpolig-Differenziell-Konvertierung, umfasst die Schaltungsanordnung eine invertierende Stufe, welche zwischen den einpoligen Eingangsknoten 110 und den ersten differenziellen Ausgangsknoten 140 gekoppelt ist. Die invertierende Stufe umfasst einen Transistor 120, welcher einen Steueranschluss aufweist, der mit dem einpoligen Eingangsknoten 110 gekoppelt ist, und einen ersten Stromanschluss aufweist, der mit dem ersten differenziellen Ausgangsknoten 140 gekoppelt ist. Ein zweiter Stromanschluss des Transistors 120 ist mit einem ersten Schaltungspotenzial gekoppelt, bei dem dargestellten Beispiel Masse (in der Figur bezeichnet durch „gnd”).
Bei dem dargestellten Beispiel ist der Transistor 120 ein Feldeffekttransistor vom NMOS-Typ. Folglich entspricht der erste Stromanschluss oder Stromeingangsanschluss einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss entspricht einem Source-Anschluss, und der Steueranschluss entspricht einem Gate-Anschluss. Der Transistor 120 ist in einer Common-Source-Konfiguration oder Sourceschaltung verschaltet.
Darüber hinaus umfasst die Schaltungsanordnung eine nicht-invertierende Stufe, welche zwischen den einpoligen Eingangsknoten 110 und dem zweiten differenziellen Ausgangsknoten 170 gekoppelt ist. Die nicht-invertierende Stufe umfasst einen Transistor 150. Ein erster Stromanschluss des Transistors 150 ist mit dem zweiten differenziellen Ausgangsknoten 170 gekoppelt, und ein zweiter Stromanschluss des Transistors 150 ist mit dem einpoligen Eingangsknoten 110 gekoppelt. Ein Steueranschluss des Transistors 150 ist mit einer Bias-Spannungsquelle 180 gekoppelt, welche eine Bias-Spannung VP bezüglich des ersten Spannungspotenzials bereitstellt. Der zweite Stromanschluss des Transistors 150 ist darüber hinaus mit einer Bias-Stromquelle 185 gekoppelt, welche einen Bias-Strom bereitstellt, welcher zwischen dem zweiten differenziellen Ausgangsknoten 170, über den ersten und zweiten Stromanschluss des Transistors 150, und dem ersten Schaltungspotenzial durch die nicht-invertierende Stufe fließt.
Bei dem dargestellten Beispiel ist der Transistor 150 ein Feldeffekttransistor vom NMOS-Typ. Folglich entspricht der erste Stromanschluss oder Stromeingangsanschluss des Transistors 150 einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss des Transistors entspricht einem Source-Anschluss, und der Steueranschluss des Transistors 150 entspricht einem Gate-Anschluss. Es ist zu erkennen, dass der Transistor 150 in einer Common-Gate-Konfiguration bzw. Gate-Schaltung verschaltet ist.
Aufgrund der oben genannten Konfigurationen des Transistors 120 in der invertierenden Stufe und des Transistors 150 in der nicht-invertierenden Stufe, kann die invertierende Stufe auch als Common-Source-Stufe bezeichnet werden, und die nicht-invertierende Stufe kann auch als Common-Gate-Stufe bezeichnet werden.
Da der Eingang der invertierenden Stufe dem Steueranschluss des Transistors 120 entspricht, weist die invertierende Stufe eine hohe Eingangsimpedanz auf. Da der Eingang der nicht-invertierenden Stufe einem Stromanschluss des Transistors 150 entspricht, ist eine Leistungsanpassung des Eingangs der nicht-invertierenden Stufe möglich.
Wenn ein Signal an den einpoligen Eingangsknoten 110 angelegt wird, wird es in ein entsprechendes differenzielles Ausgangssignal konvertiert, welches an dem ersten differenziellen Ausgangsknoten 140 und dem zweiten differenziellen Ausgangsknoten 170 abgegriffen werden kann. Bei dem in 1 dargestellten Beispiel ist das differenzielle Ausgangssignal ein differenzieller Ausgangsstrom.
Es versteht sich, dass bei dem dargestellten Ausführungsbeispiel die invertierende Stufe und die nicht-invertierende Stufe Verstärkerstufen entsprechen, und dass die Verstärkung der invertierenden Stufe und der nicht-invertierenden Stufe gemäß der beabsichtigten Anwendung gewählt werden kann. Gemäß einigen Ausführungsbeispielen kann ein Verstärkungsfaktor des differenziellen Ausgangsstroms mit Bezug auf einen einpoligen Eingangsstrom eins sein. Gemäß anderen Ausführungsbeispielen kann der Verstärkungsfaktor kleiner als eins sein.
Bei der in 1 dargestellten Schaltungsanordnung wird der Bias-Strom der nicht-invertierenden Stufe von der Bias-Stromquelle 185 bereitgestellt. Ein Bias-Strom der invertierenden Stufe, d. h. ein zwischen dem differenziellen Ausgangsknoten 140, über den ersten und zweiten Stromanschluss des Transistors 120, und dem ersten Schaltungspotenzial durch die invertierende Stufe fließender Strom, kann gesteuert werden, indem die an den Steueranschluss des Transistors 150 angelegte Vorspannung VP und somit das Potenzial an dem Steueranschluss des Transistors 120 gesteuert wird. Bei dem dargestellten Beispiel ist eine Bias-Schaltung zum Einstellen des Bias-Stroms der invertierenden Stufe und der nicht-invertierenden Stufe somit gebildet durch die Vorspannungsquelle 180, die Bias-Stromquelle 185 und die Kopplung zwischen der invertierenden Stufe und der nicht-invertierenden Stufe.
Bei dem dargestellten Ausführungsbeispiel werden der Transistor 120 und der Transistor 150 im linearen Bereich, deutlich unterhalb der Verstärkungskompression (auch bezeichnet als „Gain Compression”) betrieben, und der Bias-Strom der invertierenden Stufe wird größer als der Bias-Strom der nicht-invertierenden Stufe gewählt. Bei einigen Ausführungsbeispielen kann der erhöhte Bias-Strom der invertierenden Stufe verwendet werden, um die Intermodulationsfestigkeit des Einpolig-Differenziell-Wandlers zu verbessern. Zu diesem Zweck kann eine Transistorkanallänge L des Transistors 120 anders, z. B. größer, als eine Transistorkanallänge L des Transistors 150 gewählt werden. Darüber hinaus kann eine Transistorkanal breite W des Transistors 120 anders, z. B. größer, als eine Transistorkanalbreite W des Transistors 150 gewählt werden. Allgemein sind die Transistorkanallänge L und die Transistorkanalbreite W des Transistors 120 derart gewählt, dass ein Verhältnis L/W besteht, welches größer ist als das Verhältnis L/W des Transistors 150. Gemäß weiteren Ausführungsbeispielen kann der erhöhte Bias-Strom der invertierenden Stufe verwendet werden, um Rauscheigenschaften des Einpolig-Differenziell-Wandlers zu verbessern.
Gemäß einem Ausführungsbeispiel können eine Transistorgeometrie des Transistors 120 und eine Transistorgeometrie des Transistors 150 angepasst werden, um Transkonduktanzvariationen zwischen der invertierenden Stufe und der nicht-invertierenden Stufe aufgrund des Body-Effekts oder des Early-Effekts zu kompensieren. Beispielsweise kann dies bewerkstelligt werden, indem die Transistorkanallänge des Transistors 120 relativ zu der Transistorkanallänge des Transistors 150 reduziert wird oder indem die Transistorkanalbreite des Transistors 120 relativ zu der Transistorkanalbreite des Transistors 150 erhöht wird. Gemäß einem Ausführungsbeispiel sind die Transkonduktanz der invertierenden Stufe und die Transkonduktanz der nicht-invertierenden Stufe im Wesentlichen gleich.
2 veranschaulicht schematisch eine Schaltungsanordung zur Einpolig-Differenziell-Konvertierung in einem integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Schaltungsanordnung von 2 entspricht allgemein derjenigen von 1, und ähnliche Komponenten sind mit den gleichen Bezugszeichen versehen. Im Folgenden werden lediglich die Unterschiede im Vergleich zu der Schaltungsanordnung von 1 erläutert.
Bei der Schaltungsanordnung von 2 umfasst die invertierende Stufe darüber hinaus einen Widerstand 130, welcher zwischen den ersten differenziellen Ausgangsknoten 140 und ein zweites Schaltungspotenzial gekoppelt ist, bei dem dargestellten Beispiel eine hohe Versorgungsspannung VDD. Die hohe Versorgungsspannung VDD wird durch eine Versorgungsspannungsquelle 190 bereitgestellt. Darüber hinaus umfasst die nicht-invertierende Stufe einen Widerstand 160, welcher zwischen den zweiten differenziellen Ausgangsknoten 170 und das zweite Schaltungspotenzial gekoppelt ist.
Die Aufgabe der Widerstände 130, 160 ist, den differenziellen Ausgangsstrom in eine differenzielle Ausgangsspannung umzuwandeln. Folglich kann bei der Schaltungsanordnung von 2 an dem ersten und zweiten differenziellen Ausgangsknoten 140, 170 eine differenzielle Ausgangsspannung abgegriffen werden.
Bei einigen Ausführungsbeispielen sind die Widerstandswerte der Widerstände 130, 160 im Wesentlichen gleich gewählt, z. B. mit einem Wert von ungefähr 100 Ω. Bei anderen Ausführungsbeispielen ist der Widerstandswert des Widerstands 130 kleiner gewählt als der Widerstandswert des Widerstands 160. In Verbindung mit dem erhöhten Bias-Strom der invertierenden Stufe ermöglicht dies eine Verringerung von Rauschen in dem differenziellen Ausgangssignal. Gleichzeitig kann die Transistorkanalbreite des Transistors 120 relativ zu der Transistorkanalbreite des Transistors 150 erhöht werden, um für die invertierende Stufe und für die nicht-invertierende Stufe denselben Spannungsverstärkungsfaktor zu erhalten.
3 veranschaulicht schematisch eine Schaltungsanordnung zur Einpolig-Differenziell-Konvertierung in einem integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Schaltungsanordnung entspricht allgemein derjenigen von 2, und ähnliche Komponenten sind mit den gleichen Bezugszeichen versehen. Im Folgenden werden lediglich die Unterschiede im Vergleich zu der Schaltungsanordnung von 2 erläutert.
Wie dargestellt, ist bei der Schaltungsanordnung von 3 die Vorspannungsquelle mittels einen Operationsverstärkers 181 implementiert. Der Operationsverstärker 181 hat einen nicht-invertierenden differenziellen Eingang, welcher mit der invertierenden Stufe gekoppelt ist, und einen invertierenden differenziellen Eingang, welcher mit der nicht-invertierenden Stufe gekoppelt ist. Ein einpoliger Ausgang des Operationsverstärkers 181 ist mit dem Steueranschluss des Transistors 150 gekoppelt. Darüber hinaus ist ein Kondensator 182 zwischen den einpoligen Ausgang des Operationsverstärkers 181 und das erste Schaltungspotenzial gekoppelt.
Der Operationsverstärker 181 steuert die an den Steueranschluss des Transistors 150 angelegte Spannung derart, dass die Spannungsdifferenz an dem differenziellen Eingang des Operationsverstärkers 181 im Wesentlichen Null ist. Gemäß einem Ausführungsbeispiel ist der Operationsverstärker 181 ein Transkonduktanz-Operationsverstärker.
Bei dem dargestellten Beispiel ist der invertierende differenzielle Eingang des Operationsverstärkers 181 mit der nicht invertierenden Stufe gekoppelt, um im Wesentlichen dasselbe Potenzial aufzunehmen, wie es an dem zweiten differenziellen Ausgangsknoten 170 anliegt. Der nicht-invertierende differenzielle Eingang des Operationsverstärkers 181 ist mit der invertierenden Stufe gekoppelt, um im Wesentlichen dasselbe Potenzial aufzunehmen, wie es an dem ersten differenziellen Ausgangsknoten 140 anliegt. Um die unterschiedlichen Bias-Ströme in der invertierenden Stufe und in der nicht-invertierenden Stufe zu berücksichtigen, kann der Widerstand 130 mit einem kleineren Widerstandswert versehen sein als der Widerstand 160.
Mittels des Kondensators 182 wird eine Rückkopplung von Wechselstromkomponenten oder Wechselspannungskomponenten des differenziellen Ausgangssignals an dem ersten oder zweiten differenziellen Ausgangsknoten 140, 170 an den Steueranschluss des Transistors 150 vermieden, und Rauschen wird aus dem Operationsverstärker 181 herausgefiltert.
4 veranschaulicht schematisch eine Schaltungsanordnung zur Einpolig-Differenziell-Konvertierung in einem integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Schaltungsanordnung entspricht allgemein derjenigen von 2, und ähnliche Komponenten sind mit den gleichen Bezugszeichen versehen. Im Folgenden werden lediglich die Unterschiede im Vergleich zu der Schaltungsanordnung von 2 erläutert.
Die Schaltungsanordnung von 4 zeigt einen beispielhaften Weg zur Implementierung der invertierenden Stufe mit einer anderen Transistorkanallänge als die nicht-invertierende Stufe. Darüber hinaus zeigt die Schaltungsanordnung von 4 eine spezifische Implementierung der Bias-Stromquelle, welche mit dem zweiten Stromanschluss des Transistors 150 gekoppelt ist.
Wie in 4 dargestellt, umfasst die invertierende Stufe eine Reihenschaltung von Transistoren 121, 122. Die Transistoren 121, 122 sind über ihren ersten und zweiten Stromanschluss in Reihe geschaltet. Ein erster Stromanschluss des Transistors 121 ist mit dem ersten differenziellen Ausgangsknoten 140 gekoppelt, und ein zweiter Stromanschluss des Transistors 121 ist mit einem ersten Stromanschluss des Transistors 122 gekoppelt. Ein zweiter Stromanschluss des Transistors 122 ist mit dem ersten Schaltungspotenzial gekoppelt. Die Steueranschlüsse der Transistoren 121, 122 sind beide mit dem einpoligen Eingangsknoten 110 gekoppelt. Folglich ist die Funktion der Transistoren 121, 122 ähnlich zu derjenigen eines einzigen Transistors mit einer Transistorkanallänge, welche der Summe der einzelnen Transistorkanallängen der Transistoren 121, 122 entspricht.
Die Transistoren 121, 122 sind Feldeffekttransistoren vom NMOS-Typ. Folglich entspricht der erste Stromanschluss oder Stromeingangsanschluss der Transistoren 121, 122 einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss der Transistoren 121, 122 entspricht einem Source-Anschluss, und der Steueranschluss der Transistoren 121, 122 entspricht einem Gate-Anschluss. Die Transistoren 121, 122 können als ein einziger Transistor betrachtet werden, welcher in einer Common-Source-Konfiguration verschaltet ist.
Wie darüber hinaus dargestellt, ist die Bias-Stromquelle durch einen Transistor 186 implementiert, welcher mit einem ersten Stromanschluss an den zweiten Stromanschluss des Transistors 150 gekoppelt ist. Ein zweiter Stromanschluss des Transistors 186 ist über einen Widerstand 187 mit dem ersten Schaltungspotenzial gekoppelt. Der Steueranschluss des Transistors 186 ist mit einer Bias-Spannungsquelle 188 gekoppelt, welche eine Bias-Spannung VPS bezüglich des ersten Schaltungspotenzials bereitstellt. Bei dem dargestellten Beispiel ist der Transistor 186 ein Feldeffekttransistor vom NMOS-Typ. Folglich entspricht der erste Stromanschluss oder Stromeingangsanschluss einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss entspricht einem Source-Anschluss, und der Steueranschluss entspricht einem Gate-Anschluss.
Bei der Schaltungsanordnung von 4 kann der Bias-Strom der nicht-invertierenden Stufe unter Verwendung der Bias-Spannungsquelle 188 und durch geeignete Dimensionierung des Widerstands 187 eingestellt werden.
Wie darüber hinaus dargestellt, ist der erste differenzielle Ausgangsknoten 140 über Widerstände 133, 134, 135, 136 mit dem zweiten Schaltungspotenzial gekoppelt. Die Widerstände 133 und 135 sind in Reihe geschaltet, und die Widerstände 134 und 136 sind in Reihe geschaltet. Die Reihenschaltung der Widerstände 133, 135 und die Reihenschaltung der Widerstände 134, 136 sind parallel zwischen den ersten differenziellen Ausgangsknoten 140 und das zweite Schaltungspotenzial gekoppelt. Es versteht sich, dass die Widerstände 133, 134, 135, 136 auch als ein einziger Widerstand betrachtet werden können, welcher einen Widerstandswert aufweist, der sich aus dem einzelnen Widerstandswerten der Widerstände 133, 134, 135, 136 zusammensetzt.
Gemäß einem Ausführungsbeispiel sind die Parameter der in 4 dargestellten Schaltungsanordnung wie folgt dimensioniert, um eine verbesserte Intermodulationsfestigkeit des Einpolig-Differenziell-Wandlers zu erhalten: Die Transistoren 121, 122, 150 sind im Wesentlichen gleich. Das bedeutet, dass die Transistoren 121, 122, 150 vom selben Typ sind und im Wesentlichen der gleichen Dimensionierung aufweisen. Gemäß einem Ausführungsbeispiel kann die Dimensionierung der Transistoren 121, 122, z. B. der Transistorkanalflächen, relativ zu der Dimensionierung des Transistors 150 modifiziert werden, um Transkonduktanzvariationen zwischen der invertierenden und der nicht-invertierenden Stufe aufgrund des Body-Effekts oder des Early-Effekts zu kompensieren. Die Widerstände 131, 134, 135, 136, 160 haben dieselben Widerstandswerte, z. B. von ungefähr 100 Ω. Dies bedeutet, dass der zusammengesetzte Widerstandswert der Widerstände 133, 134, 135, 136 dem Widerstandswert des Widerstands 160 entspricht. Die Bias-Spannung VP und die Bias-Spannung VPS sind derart gewählt, dass der Bias-Strom der invertierenden Stufe das Doppelte des Bias-Stroms der nicht-invertierenden Stufe beträgt.
Bei dem obigen Beispiel ist der Bias-Strom der invertierenden Stufe das Doppelte des Bias-Stroms der nicht-invertierenden Stufe, und die Transistorkanallänge der invertierenden Stufe, d. h. die kombinierten Transistorkanallängen der Transistoren 121, 122, ist das Doppelte der Transistorkanallänge der nicht-invertierenden Stufe, d. h. der Transistorkanallänge des Transistors 150. Folglich sind die Transkonduktanz und der Spannungsverstärkungsfaktor der invertierenden Stufe im We sentlichen die gleichen wie die Transkonduktanz und der Spannungsverstärkungsfaktor der nicht-invertierenden Stufe. Aufgrund des erhöhten Bias-Stroms in der invertierenden Stufe, ist die Intermodulationsfestigkeit des Einpolig-Differenziell-Wandlers verbessert. Insbesondere sind die Schnittpunkte zweiter und dritter Ordnung (auch bezeichnet als IP2 und IP3) der invertierenden Stufe verbessert.
Es versteht sich, dass die im Zusammenhang mit 4 beschriebenen Konzepte auf einfache Weise verallgemeinert werden können auf beliebige Anzahlen von in Reihe geschalteten Transistoren, welche sich in der invertierenden Stufe und/oder in der nicht-intervertierenden Stufe befinden können. Das bedeutet, dass die Transistoren 121, 122 durch eine andere Anzahl von in Reihe geschalteten Transistoren ersetzt werden könnten, einschließlich lediglich eines Transistors, und dass der Transistor 150 durch eine Reihenschaltung von zwei oder mehr Transistoren ersetzt werden könnte. Wenn Transistoren verwendet werden, welche im Wesentlichen gleich sind, ermöglicht dies, die Transistorkanallänge der invertierenden Stufe bezüglich der Transistorkanallänge der nicht-invertierenden Stufe genau einzustellen. Zum Beispiel kann das Verhältnis der Transistorkanallänge der invertierenden Stufe zu der Transistorkanallänge der nicht-invertierenden Stufe eine gewünschte natürliche Zahl oder eine gewünschte rationale Zahl sein.
5 veranschaulicht schematisch eine Schaltungsanordnung zur Einpolig-Differenziell-Konvertierung in einem integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Schaltungsanordnung von 5 entspricht allgemein derjenigen von 4, und ähnliche Komponenten sind mit den gleichen Bezugszeichen versehen. Im Folgenden werden lediglich die Unterschiede im Vergleich zu der Schaltungsanordnung von 4 erläutert.
Wie dargestellt, umfasst bei der Schaltungsanordnung von 5 die invertierende Stufe parallel geschaltete Transistoren 123, 124. Insbesondere hat der Transistor 123 einen ersten Stromanschluss, welcher mit dem ersten differenziellen Ausgangsknoten 140 gekoppelt ist, einen zweiten Stromanschluss, welcher mit dem ersten Schaltungspotenzial gekoppelt ist, und einen Steueranschluss, welcher mit dem einpoligen Eingangsknoten 110 gekoppelt ist. Der Transistor 124 hat einen ersten Stromanschluss, welcher mit dem ersten differenziellen Ausgangsknoten 140 gekoppelt ist, einen zweiten Stromanschluss, welcher mit dem ersten Schaltungspotenzial gekoppelt ist, und einen Steueranschluss, welcher mit dem einpoligen Eingangsknoten 110 gekoppelt ist. Folglich können die Transistoren 123, 124 auch als ein einziger Transistor betrachtet werden, welcher eine kombinierte Transistorkanalbreite aufweist, die im Wesentlichen der Summe der einzelnen Transistorkanalbreiten der Transistoren 123, 124 entspricht. Bei dem dargestellten Beispiel sind die Transistoren 123, 124 Feldeffekttransistoren vom NMOS-Typ. Folglich entspricht der erste Stromanschluss oder Stromeingangsanschluss der Transistoren 123, 124 einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss der Transistoren 123, 124 entspricht einem Source-Anschluss, und der Steueranschluss der Transistoren 123, 124 entspricht einem Gate-Anschluss.
Wie darüber hinaus dargestellt, ist der erste differenzielle Ausgangsknoten 140 über parallel geschaltete Widerstände 137, 138 mit dem zweiten Schaltungspotenzial gekoppelt. Es versteht sich, dass die Widerstände 137, 138 auch als ein einziger Widerstand betrachtet werden können, welcher einen Widerstandswert aufweist, der sich aus den einzelnen Widerstandswerten der Widerstände 137, 138 zusammensetzt.
Gemäß einem Ausführungsbeispiel sind Parameter der Schaltungsanordnung von 5 wie folgt dimensioniert, um verbesserte Rauscheigenschaften des Einpolig-Differenziell-Wandlers zu erhalten: Die Transistoren 123, 124, 150 sind im Wesentli chen gleich, d. h. vom selben Typ und mit im Wesentlichen der gleichen Dimensionierung. Gemäß einem Ausführungsbeispiel kann die Dimensionierung der Transistoren 123, 124, z. B. die Transistorflächen, relativ zu der Dimensionierung des Transistors 150 modifiziert sein, um Transkonduktanzvariationen zwischen der invertierenden Stufe und der nicht-invertierenden Stufe aufgrund des Body-Effekts oder des Early-Effekts zu kompensieren. Die Widerstände 137, 138, 160 sind mit im Wesentlichen gleichen Widerstandswerten ausgewählt. Bei der in 5 veranschaulichten Schaltungsanordnung bedeutet dies, dass der erste differenzielle Ausgangsknoten 140 mit dem zweiten Schaltungspotenzial über einen Widerstand gekoppelt ist, welcher die Hälfte des Widerstandswerts des Widerstands 160 aufweist, der den zweiten differenziellen Ausgangsknoten 170 mit dem zweiten Schaltungspotenzial koppelt. Die Bias-Spannungen VP und VPS sind derart gewählt, dass der Bias-Strom der invertierenden Stufe, d. h. der von dem zweiten Schaltungspotenzial durch die Komponenten der invertierenden Stufe zu dem ersten Schaltungspotenzial fließende Strom, das Doppelte des Bias-Stroms der nicht-invertierenden Stufe ist, d. h. des Stroms, welcher von dem zweiten Schaltungspotenzial durch die Komponenten der nicht-invertierenden Stufe zu dem ersten Schaltungspotenzial fließt. Folglich kann Rauschen in dem differenziellen Ausgangssignal verringert werden, weil die invertierende Stufe mit einer erhöhten Transkonduktanz, jedoch mit einem niedrigeren Lastwiderstand betrieben wird.
6 veranschaulicht schematisch eine Schaltungsanordnung zur Einpolig-Differenziell-Konvertierung in einem integrierten Schaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Schaltungsanordnung entspricht allgemein derjenigen von 4, und ähnliche Komponenten sind mit den gleichen Bezugszeichen versehen. Im Folgenden werden lediglich die Unterschiede im Vergleich zu der Schaltungsanordnung von 4 erläutert.
Wie dargestellt, umfasst die Schaltungsanordnung von 6 Replika-Schaltungen bzw. Nachbildungsschaltungen der invertierenden Stufe und der nicht-invertierenden Stufe und einen Operationsverstärker 181' zur Erzeugung der Bias-Spannung, welche an den Steueranschluss des Transistors 150 in der nicht-invertierenden Stufe angelegt wird.
Die Replika-Schaltung der invertierenden Stufe umfasst Transistoren 221, 222, welche ähnlich zu den Transistoren 121, 122 der invertierenden Stufe sind. Die Transistoren 221, 222 sind in Reihe geschaltet. Der Transistor 221 hat einen Stromanschluss, welcher über Widerstände 233, 234, 235, 236 mit dem zweiten Schaltungspotenzial gekoppelt ist, und einen zweiten Stromanschluss, welcher mit einem ersten Stromanschluss des Transistors 222 gekoppelt ist. Der Transistor 222 hat einen zweiten Stromanschluss, welcher mit dem ersten Schaltungspotenzial gekoppelt ist. Die Widerstände 232, 235 sind in Reihe geschaltet und die Widerstände 234, 236 sind in Reihe geschaltet. Die Reihenschaltung der Widerstände 233, 235 ist mit der Reihenschaltung der Widerstände 234, 236 parallel geschaltet. Die Replika-Schaltung der nicht-invertierenden Stufe umfasst einen Transistor 250, welcher ähnlich zu dem Transistor 150 der nicht-invertierenden Stufe ist. Der Transistor 250 hat einen ersten Stromanschluss, welcher über einen Widerstand 260 mit dem zweiten Schaltungspotenzial gekoppelt ist, und einen zweiten Stromanschluss, welcher mit dem ersten Stromanschluss eines Transistors 286 gekoppelt ist, welcher ähnlich zu dem Transistor 186 der Bias-Stromquelle ist. Der Transistor 286 hat einen zweiten Stromanschluss, welcher über einen Widerstand 287 mit dem ersten Schaltungspotenzial gekoppelt ist, wobei der Widerstand 287 ähnlich zu dem Widerstand 187 der Bias-Stromquelle ist. Der Steueranschluss des Transistors 286 ist mit der Bias-Spannungsquelle 188 gekoppelt, um dieselbe Bias-Spannung VPS bezüglich des ersten Schaltungspotenzials aufzunehmen. Folglich bilden der Transistor 286 und der Widerstand 287 eine Replika-Schaltung der Bias-Stromquelle.
Die Steueranschlüsse der Transistoren 221, 222 sind mit einem Schaltungsknoten zwischen dem zweiten Stromanschluss des Transistors 250 und dem ersten Stromanschluss des Transistors 286 gekoppelt, entsprechend der Kopplung zwischen der invertierenden Stufe und der nicht invertierenden Stufe, welche zwischen den Steueranschlüssen der Transistoren 121, 122 mit Bezug auf einen Schaltungsknoten zwischen dem zweiten Stromanschluss des Transistors 150 und dem ersten Stromanschluss des Transistors 186 ausgebildet ist. Im Vergleich zu der invertierenden Stufe und der nicht-invertierenden Stufe sind bei den Replika-Schaltungen der invertierenden Stufe und der nicht-invertierenden Stufe der zweite Stromanschluss des Transistors 250 und die Steueranschlüsse der Transistoren 221, 222 nicht mit dem einpoligen Eingangsknoten 110 gekoppelt. Auf diese Weise können Schaltungspotenziale in den Replika-Schaltungen der invertierenden Stufe und der nicht invertierenden Stufe ohne Störungen durch ein an den einpoligen Eingangsknoten 110 angelegtes Hochfrequenzsignal zur Bias-Spannungserzeugung verwendet werden.
Ähnlich wie die Transistoren 121, 122, 150, 186 sind bei dem dargestellten Ausführungsbeispiel die Transistoren 221, 222, 250, 286 der Replika-Schaltungen Feldeffekttransistoren vom NMOS-Typ. Der erste Stromanschluss oder Stromeingangsanschluss dieser Transistoren entspricht somit einem Drain-Anschluss, der zweite Stromanschluss oder Stromausgangsanschluss dieser Transistoren entspricht somit einem Source-Anschluss, und der Steueranschluss dieser Transistoren entspricht somit einem Gate-Anschluss.
Um die Bias-Spannung zu erzeugen, welche an die Steueranschlüsse der Transistoren 150, 250 angelegt wird, umfasst die Schaltungsanordnung von 6 einen Operationsverstärker 181', welcher zwischen die Replika-Schaltungen der invertierenden Stufe sowie der nicht invertierenden Stufe und die Steueranschlüsse der Transistoren 150, 250 gekoppelt ist. Bei dem dargestellten Beispiel umfasst der Operationsverstärker 181' einen nicht-invertierenden differenziellen Eingang, welcher mit einem Schaltungsknoten zwischen den Widerständen 233, 234 und einem Schaltungsknoten zwischen den Widerständen 235, 236 gekoppelt ist, und einen invertierenden differenziellen Eingang, welcher mit einem Schaltungsknoten zwischen den Widerstand 260 und dem ersten Stromanschluss des Transistors 250 gekoppelt ist. Ein einpoliger Ausgang des Operationsverstärkers 181' ist mit den Steueranschlüssen der Transistoren 150, 250 gekoppelt. Darüber hinaus ist ein Kondensator 182 zwischen den einpoligen Ausgang des Operationsverstärkers 181' und das erste Schaltungspotenzial gekoppelt. Der Operationsverstärker 181' wird derart betrieben, dass die Spannung an seinem einpoligen Ausgangsanschluss so gesteuert wird, dass die Spannungsdifferenz an seinem differenziellen Eingang auf Null geregelt wird. Gemäß einem Ausführungsbeispiel ist der Operationsverstärker 181' ein Transkonduktanz-Operationsverstärker.
Gemäß einem Ausführungsbeispiel haben die Widerstände 233, 234, 235, 236, 260 im Wesentlichen dieselbe Dimensionierung, d. h. haben im Wesentlichen dieselben Widerstandswerte. Folglich ist die an dem nicht-invertierenden Eingang des Operationsverstärkers 181' angelegte Spannung dieselbe wie die an den invertierenden differenziellen Eingang des Operationsverstärkers 181' angelegte Spannung, wenn ein Bias-Strom, welcher von dem zweiten Schaltungspotenzial durch die Replika-Schaltung der invertierenden Stufe zu dem ersten Schaltungspotenzial fließt, das Doppelte eines Bias-Stroms ist, welcher von dem zweiten Schaltungspotenzial durch die Replika-Schaltung der nicht-invertierenden Stufe zu dem ersten Schaltungspotenzial fließt. Der Bias-Strom der invertierenden Stufe und der Bias-Strom der nicht invertierenden Stufe werden entsprechend eingeregelt. Folglich kann das Verhältnis des Bias-Stroms der invertierenden Stufe bezüglich des Bias-Stroms der nicht-invertierenden Stufe eingestellt werden, in dem die Widerstände 133, 134, 135, 136, 160, 233, 234, 235, 236, 260 geeignet dimensioniert und ausgewählt werden.
Wie oben erwähnt, können die Komponenten der Replika-Schaltungen der invertierenden Stufe und der nicht-invertierenden Stufe dieselbe Dimensionierung aufweisen wie die entsprechenden Komponenten der invertierenden Stufe und der nicht-invertierenden Stufe. Bei einigen Ausführungsbeispielen ist es jedoch auch möglich, dass die Replika-Schaltungen bezüglich der invertierenden Stufe und der nicht invertierenden Stufe skaliert sind. Dies bedeutet, dass die Komponenten der Replika-Schaltungen eine größere oder kleinere Dimensionierung im Vergleich zu den entsprechenden Komponenten der invertierenden Stufe und der nicht invertierenden Stufe aufweisen können, solange die relative Dimensionierung der Komponenten in den Replika-Schaltungen dieselbe ist wie die relative Dimensionierung der Komponenten in der invertierenden Stufe und in der nicht-invertierenden Stufe. Eine kleinere Dimensionierung der Replika-Schaltungen reduziert die Stromaufnahme der Bias-Schaltung.
Bei der beispielhaften Schaltungsanordnung von 6 können die invertierende Stufe und die nicht-invertierende Stufe wie im Zusammenhang mit 4 erläutert modifiziert werden. Zum Beispiel können Reihenschaltungen von mehr als zwei Transistoren in der invertierenden Stufe ausgebildet sein, oder eine Reihenschaltung von zwei oder mehr Transistoren kann in der nicht-invertierenden Stufe ausgebildet sein, um unterschiedliche Transistorkanallängen der invertierenden Stufe und der nicht-invertierenden Stufe zu erhalten. Bei solchen Ausführungsbeispielen wären die Replika-Schaltungen der invertierenden Stufe und der nicht-invertierenden Stufe auf entsprechende Weise zu modifizieren.
Darüber hinaus versteht es sich, dass die im Zusammenhang mit der beispielhaften Schaltungsanordnung von 6 beschriebenen Konzepte zur Erzeugung der an den Steueranschluss des Transistors 150 angelegten Bias-Spannung auch bei der Schaltungsanordnung von 5 angewendet werden könnten, bei welcher die invertierende Stufe parallel geschaltete Transistoren umfasst, um eine größere Transistorkanalbreite zu erhalten. Bei solchen Ausführungsbeispielen wären auch die Replika-Schaltungen der invertierenden Stufe und der nicht-invertierenden Stufe mit parallel geschalteten Transistoren zu versehen.
Im Folgenden werden Dimensionierungsbeispiele erläutert, welche einen erhöhten Bias-Strom in der invertierenden Stufe verwenden. Diese Beispiele können auf Grundlage der oben beschriebenen beispielhaften Schaltungsanordnungen implementiert werden und beruhen darauf, die Transistorkanalbreite, z. B. die Gate-Breite, oder die Transistorkanallänge, z. B. die Gate-Länge, zu variieren. Darüber hinaus kann bei Verwendung eines Spannungseingangs der Lastwiderstand in der invertierenden Stufe bezüglich des Lastwiderstands in der nicht-invertierenden Stufe variiert werden. In den folgenden Diskussionen wird der Bias-Strom in der invertierenden Stufe durch Ii bezeichnet, die Transistorkanalbreite in der invertierenden Stufe wird durch Wi bezeichnet, die Transistorkanallänge in der invertierenden Stufe wird durch Li bezeichnet, und der Lastwiderstand in der invertierenden Stufe wird durch Ri bezeichnet. Der Bias-Strom in der nicht-invertierenden Stufe wird durch In bezeichnet, die Transistorkanalbreite in der nicht-invertierenden Stufe wird durch Wn bezeichnet, die Transistorkanallänge in der nicht-invertierenden Stufe wird durch Ln bezeichnet, und der Lastwiderstand in der nicht-invertierenden Stufe wird durch Rn bezeichnet.
Bei den folgenden Beispielen sind Parameter der invertierenden Stufe und der nicht-invertierenden Stufe so dimensioniert, dass ein im Wesentlichen symmetrisches differenzielles Ausgangssignal erhalten wird. Zu diesem Zweck ist im Fall der Verwendung eines differenziellen Stromausgangs die Transkon duktanz in der invertierenden Stufe und in der nicht-invertierenden Stufe im Wesentlichen gleich. Wenn ein differenzieller Spannungsausgang verwendet wird, sind die Verstärkungsfaktoren der invertierenden Stufe und der nicht-invertierenden Stufe im Wesentlichen gleich. Die Beispiele basieren auf einem quadratischen Modell von MOS-Transistoren, welche im Sättigungsbereich betrieben werden.
Bei jedem der folgenden Beispiele ist der Bias-Strom der invertierenden Stufe um einen Faktor k > 1 größer als der Bias-Strom der nicht-invertierenden Stufe: Ii = k·In.
Gemäß einem ersten Beispiel ist die Transistorkanalbreite der invertierenden Stufe um denselben Faktor k bezüglich der Transistorkanalbreite der nicht-invertierenden Stufe erhöht: Wi = k·Wn.
Bei dem ersten Beispiel ist die Transistorkanallänge der invertierenden Stufe dieselbe wie die Transistorkanallänge der nicht-invertierenden Stufe: Li = Ln.
Darüber hinaus ist der Lastwiderstand der invertierenden Stufe um den Faktor k kleiner als der Lastwiderstand der nicht-invertierenden Stufe: Ri = Rn/k.
Gemäß dem ersten Beispiel werden Rauscheigenschaften des differenziellen Ausgangssignals verbessert. Die differenzielle Ausgangsspannung ist im Wesentlichen symmetrisch um Null, d. h. es ist keine Versatzgleichspannung bzw. kein DC-Offset vorhanden.
Gemäß einem zweiten Beispiel ist die Transistorkanallänge der invertierenden Stufe um den Faktor k größer als die Transistorkanallänge der nicht-invertierenden Stufe: Li = k·Ln.
Gemäß dem zweiten Beispiel ist die Transistorkanalbreite der invertierenden Stufe dieselbe wie die Transistorkanalbreite der nicht-invertierenden Stufe: Wi = Wn.
Wenn optional ein Lastwiderstand zur Erzeugung einer differenziellen Ausgangsspannung verwendet wird, ist darüber hinaus der Lastwiderstand der invertierenden Stufe derselbe wie der Lastwiderstand der nicht-invertierenden Stufe: Ri = Rn.
Gemäß einem dritten Beispiel ist die Transistorkanalbreite der invertierenden Stufe um den Faktor k größer als die Transistorkanalbreite der nicht-invertierenden Stufe: Wi = k·Wn.
Zusätzlich ist die Transistorkanallänge der invertierenden Stufe um einen Faktor k² größer als die Transistorkanallänge der nicht-invertierenden Stufe: Li = k2·Ln.
Wenn optional ein Lastwiderstand zur Erzeugung einer differenziellen Ausgangsspannung verwendet wird, ist darüber hinaus der Lastwiderstand der invertierenden Stufe derselbe wie der Lastwiderstand der nicht-invertierenden Stufe: Ri = Rn.
Gemäß dem zweiten und dritten Beispiel wird die Intermodulationsfestigkeit des Einpolig-Differenziell-Wandlers verbessert. Der differenzielle Ausgangsstrom und die differenzielle Ausgangsspannung ist im Wesentlichen symmetrisch. Bei den ersten und dritten Beispiel wurde die Dimensionierung derart gewählt, dass bei der unten erläuterten Verwendung von parallel geschalteten oder in Reihe geschalteten Transistoren ein Bias-Strom durch jeden einzelnen Transistor denselben Wert aufweist.
Bei den obigen Beispielen kann die Transistorkanalbreite variiert werden, indem parallel geschaltete Transistoren verwendet werden. Wenn z. B. k eine natürliche Zahl ist, kann die nicht-invertierende Stufe einen Transistor umfassen, und die invertierende Stufe kann k parallel geschaltete Transistoren desselben Typs und mit im Wesentlichen derselben Dimensionierung umfassen. Gemäß einem weiteren Beispiel kann k eine rationale Zahl sein, und parallel geschaltete Transistoren desselben Typs und mit im Wesentlichen derselben Dimensionierung können sowohl in der nicht-invertierenden Stufe als auch in der invertierenden Stufe verwendet werden. Bei solchen Beispielen kann die invertierende Stufe eine erste Anzahl von parallel geschalteten Transistoren umfassen, und die nicht-invertierende Stufe kann eine zweite Anzahl von parallel geschalteten Transistoren umfassen, wobei die erste Anzahl größer ist als die zweite Anzahl und das Verhältnis der zweiten Anzahl und der ersten Anzahl dem Faktor k entspricht.
Auf ähnliche Weise kann bei den obigen Beispielen die Transistorkanallänge eingestellt werden, indem in Reihe geschaltete Transistoren verwendet werden. Wenn der Faktor k eine natürliche Zahl ist, kann die nicht-invertierende Stufe einen Transistor umfassen, und die invertierende Stufe kann k in Reihe geschaltete Transistoren desselben Typs und mit im Wesentlichen derselben Dimensionierung umfassen. Gemäß einem weiteren Beispiel, wenn k eine rationale Zahl ist, können in Reihe geschaltete Transistoren sowohl in der nicht-invertierenden Stufe als auch in der invertierenden Stufe verwendet werden. Bei solchen Beispielen kann die invertierende Stufe eine erste Anzahl von in Reihe geschalteten Transistoren umfassen, und die nicht-invertierende Stufe kann eine zweite Anzahl von in Reihe geschalteten Transistoren desselben Typs und mit im Wesentlichen derselben Dimensionierung umfassen, wobei die erste Anzahl größer ist als die zweite Anzahl und das Verhältnis der zweiten Anzahl und der ersten Anzahl dem Faktor k entspricht.
Die obigen Angaben sind lediglich beispielhaft, und es versteht sich, dass die Dimensionierung der obigen Beispiele modifiziert werden kann. Zum Beispiel kann eine Zwischenkonfiguration zwischen dem ersten Beispiel und dem zweiten Beispiel realisiert werden.
Darüber hinaus können Abweichungen in der Transkonduktanz oder Spannungsverstärkung zwischen der invertierenden Stufe und der nicht-invertierenden Stufe, z. B. aufgrund des Body-Effekts oder Early-Effekts, kompensiert werden, indem Parameter von Transistoren in der invertierenden Stufe bezüglich der Parameter von Transistoren in der nicht-invertierenden Stufe modifiziert werden. Zum Beispiel kann das Verhältnis der Transistorkanalbreite zu der Transistorkanallänge der Transistoren in der invertierenden Stufe erhöht werden, z. B. indem die Transistorkanalbreite erhöht wird und/oder die Transistorkanallänge reduziert wird.
Bei einigen Ausführungsbeispielen können parallel geschaltete Transistoren und in Reihe geschaltete Transistoren kombiniert werden, um sowohl die Transistorkanalbreite als auch die Transistorkanallänge einzustellen.
Obwohl die oben beschriebenen beispielhaften Schaltungsanordnungen auf Feldeffekttransistoren vom NMOS-Typ basieren, kön nen die beschriebenen Konzepte auch auf andere Transistortypen angewendet werden, z. B. Feldeffekttransistoren vom PMOS-Typ oder bipolare Transistoren. In dem Fall einer Verwendung von bipolaren Transistoren entspricht die Common-Source-Konfiguration der invertierenden Stufe einer Common-Emitter-Konfiguration bzw. Emitterschaltung. Auf ähnliche Weise entspricht bei Verwendung von bipolaren Transistoren die Common-Gate-Konfiguration der nicht-invertierenden Stufe einer Common-Base-Konfiguration oder Basisschaltung. Darüber hinaus können die beschriebenen und veranschaulichten Merkmale der beispielhaften Schaltungsanordnungen von 1–6 auch geeignet miteinander kombiniert werden. Zum Beispiel kann die Bias-Schaltung der Schaltungsanordnung von 3 mit einer Schaltungsanordnung, wie sie in 4 oder 5 dargestellt ist, kombiniert werden. Obwohl die obigen Beispiele sich auf einzelne integrierte Schaltkreise beziehen, können darüber hinaus Ausführungsbeispiele zwei oder mehr integrierte Schaltkreise verwenden oder auf diskreten Komponenten basieren. Bei einigen Ausführungsbeispielen können die oben beschriebenen Einpolig-Differenziell-Wandler mit einer Wechselsignalkopplung bzw. AC-Kopplung zwischen der invertierenden Stufe und der nicht-invertierenden Stufe versehen sein. Hierdurch wird ermöglicht, die Arbeitspunkte der invertierenden Stufe und der nicht-invertierenden Stufe separat einzustellen. Bei einigen Ausführungsbeispielen kann der Bias-Strom der invertierenden Stufe und/oder der nicht-invertierenden Stufe in Abhängigkeit der Temperatur gesteuert werden, um Variationen des Verstärkungsfaktors, der Transkonduktanz, der Eingangsimpedanz und/oder der Ausgangsimpedanz in Abhängigkeit der Temperatur zu kompensieren. Bei einigen Ausführungsbeispielen kann an dem Ausgang der invertierenden Stufe und/oder der nicht-invertierenden Stufe eine Kaskodenstruktur vorgesehen sein. Bei einigen Ausführungsbeispielen kann der Einpolig-Differenziell-Wandler mit wenigstens einer weiteren Signalverarbeitungsstufe gekoppelt sein, z. B. einer Mischerstufe zur Frequenzumsetzung.
Bei den obigen Ausführungsformen und -beispielen können Rauscheigenschaften und/oder die Intermodulationsfestigkeit des differenziellen Ausgangssignals verbessert werden, indem in der invertierenden Stufe ein größerer Bias-Strom verwendet wird. Dies beruht darauf, dass die Rauscheigenschaften und die Intermodulation des differenziellen Ausgangssignals durch die invertierende Stufe dominiert werden, weil in erster Näherung das Rauschen und der Intermodulationsbeitrag der nicht-invertierenden Stufe nur als ein Gleichtakt-Ausgangssignal, jedoch nicht als differenzielles Ausgangssignal sichtbar sind. Dies ermöglicht, in der invertierenden Stufe einen größeren Bias-Strom zu verwenden als in der nicht-invertierenden Stufe, um bei einem gegebenen Gesamtstromverbrauch das Rauschverhalten und/oder das Intermodulationsverhalten zu verbessern.
Für diejenigen mit Kenntnissen der Technik, auf welche sich diese Erfindung bezieht, und welche über den Vorteil der in der vorangegangenen Beschreibung und in den zugehörigen Zeichnungen dargestellte Lehren verfügen, werden zahlreiche Modifikationen und weitere Ausführungsformen der Erfindung ersichtlich sein. Daher versteht es sich, dass die Erfindung nicht auf die offenbarten speziellen Ausführungsbeispiele beschränkt ist, und dass der Umfang der Erfindung Modifikationen und weitere Ausführungsbeispiele umfasst.

Claims

Integrierter Schaltkreis, umfassend: einen einpoligen Eingangsknoten (110); einen ersten differenziellen Ausgangsknoten (140); einen zweiten differenziellen Ausgangsknoten (170); eine invertierende Stufe, welche zwischen den einpoligen Eingangsknoten (110) und den ersten differenziellen Ausgangsknoten (140) gekoppelt ist, wobei die invertierende Stufe wenigstens einen Transistor (120; 121, 122; 123, 124) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem ersten differenziellen Ausgangsknoten (140) gekoppelt ist und der Steueranschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist; und eine nicht-invertierende Stufe, welche zwischen den einpoligen Eingangsknoten (110) und den zweiten differenziellen Ausgangsknoten (170) gekoppelt ist, wobei die nicht invertierende Stufe wenigstens einen Transistor (150) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem zweiten differenziellen Ausgangsknoten (170) gekoppelt ist und der zweite Stromanschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist; wobei ein Bias-Strom der invertierenden Stufe größer ist als ein Bias-Strom der nicht-invertierenden Stufe.
Integrierter Schaltkreis nach Anspruch 1, wobei der wenigstens eine Transistor (120; 121, 122; 123, 124) der invertierenden Stufe ein Feldeffekttransistor in Common-Source-Konfiguration ist, und wobei der wenigstens eine Transistor (150) der nicht invertierenden Stufe ein Feldeffekttransistor in Common-Gate-Konfiguration ist.
Integrierter Schaltkreis nach Anspruch 1 oder 2, umfassend: eine Bias-Schaltung, welche dazu ausgestaltet ist, den Bias-Strom der invertierenden Stufe und den Bias-Strom der nicht-invertierenden Stufe bereitzustellen.
Integrierter Schaltkreis nach Anspruch 3, wobei die Bias-Schaltung eine Bias-Spannungsquelle (180) umfasst, welche mit dem Steueranschluss des wenigstens einen Transistors (150) der nicht-invertierenden Stufe gekoppelt ist.
Integrierter Schaltkreis nach Anspruch 3, wobei die Bias-Schaltung einen Operationsverstärker (181) mit einem nicht-invertierenden differenziellen Eingang, einem invertierenden differenziellen Eingang und einem einpoligen Ausgang umfasst, wobei der nicht-invertierende differenzielle Eingang mit der invertierenden Stufe gekoppelt ist, wobei der invertierende differenzielle Eingang mit der nicht-invertierenden Stufe gekoppelt ist, und wobei der einpolige Ausgang mit dem Steueranschluss des wenigstens einen Transistors (150) der nicht-invertierenden Stufe gekoppelt ist.
Integrierter Schaltkreis nach Anspruch 3, wobei die Bias-Schaltung eine Replika-Schaltung der invertierenden Stufe und eine Replika-Schaltung der nicht-invertierenden Stufe umfasst, wobei die Bias-Schaltung einen Operationsverstärker (181') mit einem nicht-invertierenden differenziellen Eingang, einem invertierenden differenziellen Eingang und einem einpoligen Ausgang umfasst, wobei der nicht invertierende differenzielle Eingang mit der Replika-Schaltung der invertierenden Stufe gekoppelt ist, wobei der invertierende differenzielle Eingang mit der Replika-Schaltung der nicht-invertierenden Stufe gekoppelt ist, und wobei der einpolige Ausgang mit dem Steueranschluss des wenigstens einen Transistors (150) der nicht-invertierenden Stufe gekoppelt ist.
Integrierter Schaltkreis nach einem der Ansprüche 3–6, wobei die Bias-Schaltung eine Bias-Stromquelle (185; 186, 187, 188) umfasst, welche in Reihe mit dem wenigstens einen Transistor (150) der nicht-invertierenden Stufe gekoppelt ist.
Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, wobei eine Transistorkanallänge der invertierenden Stufe sich von einer Transistorkanallänge der nicht-invertierenden Stufe unterscheidet.
Integrierter Schaltkreis nach Anspruch 8, wobei die invertierende Stufe eine erste Anzahl von in Reihe geschalteten Transistoren (121, 122) umfasst, wobei die nicht-invertierende Stufe eine zweite Anzahl von in Reihe geschalteten Transistoren (150) umfasst, und wobei sich die erste Anzahl von der zweiten Anzahl unterscheidet.
Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, wobei eine Transistorkanalbreite der invertierenden Stufe sich von einer Transistorkanalbreite der nicht-invertierenden Stufe unterscheidet.
Integrierter Schaltkreis nach Anspruch 10, wobei die invertierende Stufe eine erste Anzahl von parallel geschalteten Transistoren (123, 124) umfasst, wobei die nicht-invertierende Stufe eine zweite Anzahl von parallel geschalteten Transistoren (150) umfasst, und wobei die erste Anzahl sich von der zweiten Anzahl unterscheidet.
Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, wobei die invertierende Stufe wenigstens einen Widerstand (130; 133, 134, 135, 136; 137, 138) umfasst, welcher mit dem ersten differenziellen Ausgangsknoten (140) gekoppelt ist, und wobei die nicht-invertierende Stufe wenigstens einen Widerstand (160) umfasst, welcher mit dem zweiten differenziellen Ausgangsknoten (170) gekoppelt ist.
Integrierter Schaltkreis nach Anspruch 12, wobei der Widerstandswert des wenigstens einen Widerstands (160) der nicht-invertierenden Stufe größer ist als der Widerstandswert des wenigstens einen Widerstands (130; 133, 134, 135, 136; 137, 138) der invertierenden Stufe.
Integrierter Schaltkreis, umfassend: einen einpoligen Eingangsknoten (110); einen ersten differenziellen Ausgangsknoten (140); einen zweiten differenziellen Ausgangsknoten (170); eine invertierende Stufe, welche zwischen den einpoligen Eingangsknoten (110) und den ersten differenziellen Ausgangsknoten (140) gekoppelt ist, wobei die invertierende Stufe wenigstens einen Transistor (120; 121, 122; 123, 124) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem ersten differenziellen Ausgangsknoten (140) gekoppelt ist und der Steueranschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist; und eine nicht-invertierende Stufe, welche zwischen den einpoligen Eingangsknoten (110) und den zweiten differenziellen Ausgangsknoten (170) gekoppelt ist, wobei die nicht-invertierende Stufe wenigstens einen Transistor (150) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem zweiten differenziellen Ausgangsknoten (170) gekop pelt ist und der zweite Stromanschluss mit dem einpoligen Eingangsknoten (110) gekoppelt ist; wobei eine Transistorgeometrie der invertierenden Stufe sich von einer Transistorgeometrie der nicht-invertierenden Stufe unterscheidet.
Integrierter Schaltkreis nach Anspruch 14, wobei eine Transistorkanallänge der invertierenden Stufe sich von einer Transistorkanallänge der nicht-invertierenden Stufe unterscheidet.
Integrierter Schaltkreis nach Anspruch 15, wobei die invertierende Stufe eine erste Anzahl von in Reihe gestalteten Transistoren (121, 122) umfasst, wobei die nicht-invertierende Stufe eine zweite Anzahl von in Reihe geschalteten Transistoren (150) umfasst, und wobei die erste Anzahl sich von der zweiten Anzahl unterscheidet.
Integrierter Schaltkreis nach einem der Ansprüche 14–16, wobei eine Transistorkanalbreite der invertierenden Stufe sich von einer Transistorkanalbreite der nicht-invertierenden Stufe unterscheidet.
Integrierter Schaltkreis nach Anspruch 17, wobei die invertierende Stufe eine erste Anzahl von parallel geschalteten Transistoren (123, 124) umfasst, wobei die nicht-invertierende Stufe eine zweite Anzahl von parallel geschalteten Transistoren (150) umfasst, und wobei die erste Anzahl sich von der zweiten Anzahl unterscheidet.
Integrierter Schaltkreis nach einem Ansprüche 14–18, wobei der wenigstens eine Transistor (120; 121, 122; 123, 124) der invertierenden Stufe ein Feldeffekttransistor in Common-Source-Konfiguration ist, und wobei der wenigstens eine Transistor (150) der nicht-invertierenden Stufe ein Feldeffekttransistor in Common-Gate-Konfiguration ist.
Verfahren, umfassend: Anlegen eines einpoligen Eingangssignals an einen Steueranschluss eines ersten Transistors (120; 121, 122; 123, 124), Anlegen des einpoligen Eingangssignals an einen Stromausgangsanschluss eines zweiten Transistors (150), Abgreifen eines ersten invertierten differenziellen Ausgangssignals an einem Stromeingangsanschluss des ersten Transistors (120; 121, 122; 123, 124), Abgreifen eines zweiten nicht-invertierten differenziellen Ausgangssignals an einem Stromeingangsanschluss des zweiten Transistors (150), und Einstellen eines Bias-Stroms des ersten Transistors (120; 121, 122; 123, 124), so dass er größer ist als ein Bias-Strom des zweiten Transistors (150).
Verfahren nach Anspruch 20, wobei der erste Transistor (120; 121, 122; 123, 124) ein Feldeffekttransistor in Common-Source-Konfiguration ist, und wobei der zweite Transistor (150) ein Feldeffekttransistor in Common-Gate-Konfiguration ist.
Verfahren nach Anspruch 20 oder 21, darüber hinaus umfassend: Versehen des ersten Transistors (120; 121, 122; 123, 124) mit einer Transistorkanallänge, welche sich von dem zweiten Transistor (150) unterscheidet.
Verfahren nach einem der Ansprüche 20–22, darüber hinaus umfassend: Versehen des ersten Transistors (120; 121, 122; 123, 124) mit einer Transistorkanalbreite, welche sich von dem zweiten Transistor (150) unterscheidet.
Elektronische Vorrichtung, umfassend einen Einpolig-Differenziell-Wandler, wobei der Einpolig-Differenziell-Wandler umfasst: einen einpoligen Eingang (110); einen ersten differenziellen Ausgang (140); einen zweiten differenziellen Ausgang (170); eine invertierende Stufe, welche zwischen den einpoligen Eingang (110) und den ersten differenziellen Ausgang (140) gekoppelt ist, wobei die invertierende Stufe wenigstens einen Transistor (120; 121, 122; 123, 124) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem ersten differenziellen Ausgang (140) gekoppelt ist und der Steueranschluss mit dem einpoligen Eingang (110) gekoppelt ist; und eine nicht-invertierende Stufe, welche zwischen den einpoligen Eingang (110) und den zweiten differenziellen Ausgang (170) gekoppelt ist, wobei die nicht-invertierende Stufe wenigstens einen Transistor (150) mit einem ersten Stromanschluss, einem zweiten Stromanschluss und einem Steueranschluss umfasst, wobei der erste Stromanschluss mit dem zweiten differenziellen Ausgang (170) gekoppelt ist und der zweite Stromanschluss mit dem einpoligen Eingang (110) gekoppelt ist; wobei ein Bias-Strom der invertierenden Stufe größer ist als ein Bias-Strom der nicht-invertierenden Stufe.
Elektronische Vorrichtung nach Anspruch 24, wobei ein Transistorgeometrie der invertierenden Stufe sich von einer Transistorgeometrie der nicht-invertierenden Stufe unterscheidet.
Elektronische Vorrichtung nach Anspruch 24 oder 25, umfassend einen integrierten Schaltkreis nach einem der Ansprüche 1–19.