-
Die Erfindung betrifft einen Pegelschieber gemäß dem Oberbegriff des Patentanspruchs 1.
-
Derartige Pegelschieber sind aus dem Stand der Technik, beispielsweise aus der
DE 10 2004 052 092 A1 bekannt und dienen zum Umsetzen eines Eingangssignals aus einem ersten Betriebsspannungsbereich mit einem ersten Grundpotential und einem ersten Versorgungspotential in ein Ausgangssignal in einem zweiten Betriebsspannungsbereich mit einem zweiten Grundpotential und einem zweiten Versorgungspotential.
-
Weitere Schaltungen sind aus der
DE 10 2004 004 271 A1 ,
DE 103 57 495 A1 ,
US 2008/0106 318 A1 ,
US 5 969 542 A ,
US 7 199 617 B1 ,
US 4 703 199 A ,
DE 102 46 083 B3 ,
US 2003/0107 425 A1 ,
WO 2006/033 638 A1 und
JP 5 343 980 A bekannt. Ein aus dem Stand der Technik aus der
DE 10 2004 052 092 A1 bekannter Pegelschieber ist beispielhaft in
1a dargestellt. Der Pegelschieber in
1a weist eine Eingangsschaltung
1 sowie eine Ausgangsschaltung
2 auf, wobei der Eingangsschaltung
1 ein Eingangssignal in aus einem ersten Betriebsspannungsbereich I mit einem ersten Grundpotential VSS1 und einem ersten Versorgungspotential VDD1 über einen ersten Inverter und einen zweiten Inverter
12 zuführbar ist. An der Ausgangsschaltung
2 wird über einen dritten Inverter
13 ein Ausgangssignal out in einem zweiten Betriebsspannungsbereich II mit einem zweiten Grundpotential VSS2 und einem zweiten Versorgungspotential VDD2 zur Verfügung gestellt. Die Eingangsschaltung
1 und die Ausgangsschaltung
2 sind in Reihe zwischen das erste Grundpotential VSS1 und das zweite Versorgungspotential VDD2 geschaltet. Die Eingangsschaltung
1 ist als eine Parallelschaltung einer ersten Eingangsstufe
10 und einer zweiten Eingangsstufe
20 aufgebaut, wobei die erste Eingangsstufe
10 als ein erster Transistor Tr1 und die zweite Eingangsstufe
20 als ein zweiter Transistor Tr2 ausgebildet ist. Das Eingangssignal in ist dem ersten Transistor Tr1 über den ersten Inverter I1 einfach invertiert und dem zweiten Transistor Tr2 über den ersten Inverter I1 und dem zweiten Inverter I2 zweifach invertiert zugeführt.
-
Die Ausgangsschaltung 2 ist als eine Parallelschaltung eines funften Transistors Tr5 und eines sechsten Transistors Tr6 ausgebildet. Der fünfte Transistor Tr5 und der sechste Transistor Tr6 sind miteinander kreuzverkuppelt, d. h., dass ein Steuereingang des fünften Transistors Tr5 mit einer Senke des sechsten Transistors Tr6 und ein Steuereingang des sechsten Transistors Tr6 mit einer Senke des fünften Transistors Tr5 verbunden ist. Die Senke des fünften Transistors Tr5 ist außerdem mit dem Ausgang der ersten Eingangsstufe 10 und die Senke des sechsten Transistors Tr6 mit dem Ausgang der zweiten Eingangsstufe 20 verbunden. An der Senke des sechsten Transistors Tr6 ist über den dritten Inverter I3 das Ausgangssignal out abgreifbar.
-
Sowohl zwischen dem ersten Grundpotential VSS1 und dem ersten Versorgungspotential VDD1 als auch zwischen dem zweiten Grundpotential VSS2 und dem zweiten Versorgungspotential VDD2 sind Klemmschaltungen Cl1, Cl2 zur Begrenzung des ersten beziehungsweise des zweiten Betriebsspannungsbereichs I, II vorgesehen.
-
Wird eingangsseitig beispielsweise ein low-Signal angelegt, so schaltet der erste Transistor Tr1, der als n-Kanal-Transistor ausgebildet ist, auf Grund des invertierten Eingangssignals in in einen leitenden Zustand und zieht die Senke des fünften Transistors Tr5 auf das erste Grundpotential VSS1. Der zweite Transistor Tr2, der ebenfalls als n-Kanal-Transistor ausgebildet ist und dem das Eingangssignal in zweifach invertiert zugeführt ist, sperrt. Das an der Senke des fünften Transistors Tr5 anliegende erste Grundpotential VSS1 schaltet den sechsten Transistor Tr6, der als p-Kanal-Transistor ausgebildet ist, in einem leitenden Zustand, sodass die Senke des sechsten Transistors Tr6 auf das zweite Versorgungspotential VDD2 angehoben wird. Durch das an der Senke des sechsten Transistors Tr6 anliegende Potential wird der fünfte Transistor Tr5, der ebenfalls als p-Kanal-Transistor ausgebildet ist, in einem sperrenden Zustand gebracht. Ausgangsseitig ist somit an der Senke des sechsten Transistors Tr6 ein high-Signal und entsprechend am Ausgang des dritten Inverters I3 ein low-Signal, nämlich das zweite Grundpotential VSS2, als Ausgangssignal out abgreifbar.
-
Pegelschieber der oben beschriebenen Art sind bei der Dimensionierung der verwendeten Transistoren verschiedenen Rahmenbedingungen unterworfen. Beispielsweise müssen der erste Transistor Tr1 und der zweite Transistor Tr2 einerseits durch ein Eingangssignal in aus dem ersten Betriebsspannungsbereich I ansteuerbar sein und andererseits, wie im oben beschriebenen Beispiel dargestellt, der Potentialdifferenz zwischen dem zweiten Versorgungspotential VDD2 und dem ersten Grundpotential VSS1 standhalten. Der fünfte Transistor Tr5 und der sechste Transistor Tr6 müssen außerdem immer schwach dimensioniert sein, sodass ein Zustandswechsel durch den ersten Transistor Tr1 und den zweiten Transistor Tr2 hervorgerufen werden kann. Wird nun einerseits die Differenz zwischen dem ersten Versorgungspotential VDD1 und dem ersten Grundpotential VSS1 so klein, dass es in der Nähe einer Schwellspannung des ersten Transistors Tr1 und des zweiten Tr2 liegt, und können diese Transistoren Tr1, Tr2 andererseits nicht mit niedriger liegender Schwellspannung vorgesehen werden, weil eine Verwendung eines dünneren Gateoxids, eine niedrigere Abbruchspannung und eine entsprechende Kanalimplantation auf Grund der Potentialdifferenz zwischen dem zweiten Versorgungspotential VDD2 und dem ersten Grundpotential VSS1 nicht in Frage kommen, so wird die oben beschriebene Schaltung auf Grund dessen und wegen der schwachen Dimensionierung des fünften Transistors Tr5 und des sechsten Transistors Tr6 sehr langsam oder wird im Extremfall nicht mehr funktionieren.
-
Der fünfte Transistor Tr5 und der sechste Transistor Tr6 müssen außerdem derart ausgelegt sein, dass an ihren Steueranschlüssen die annähernd volle Potenzialdifferenz zwischen dem zweiten Versorgungspotenzial VDD2 und dem ersten Grundpotential VSS1 anliegend kann, was zur Folge hat, dass sie ihre Senken bei einer Ansteuerung durch die Eingangsstufen 10, 20 nur sehr langsam auf das zweite Versorgungspotential anheben.
-
Auf Grund der notwendigen Ansteuerbarkeit der Transistoren Tr1, Tr2 der Eingangsschaltung 1 mit einem Eingangssignal in aus dem ersten Betriebsspannungsbereich I und auf Grund des Umstands, dass über den Kanal der Transistoren Tr1, Tr2 der Eingangsschaltung 1 dennoch annähernd die vollständige Potentialdifferenz zwischen dem zweiten Versorgungspotential VDD2 und dem ersten Grundpotential VSS1 anliegen kann, müssen der erste Transistor Tr1 und der zweite Tr2 gegenüber dem fünften Transistor Tr5 und dem sechsten Transistor Tr6 relativ zur regulären Dimensionierung im ersten Betriebsspannungsbereich I stark überdimensioniert ausgebildet sein. Als Folge davon, wird beispielsweise die Senke des fünften Transistors Tr5 durch den ersten Transistor Tr1 schnell auf das erste Grundpotential VSS1 gezogen, der sechste Transistor Tr6 braucht jedoch relativ lange bis er einen leitenden Zustand erreicht und seinen Senkeknoten auf das zweite Versorgungspotential VDD2 anhebt. Bei umgekehrtem Signaleingang wird die Senke des sechsten Transistors Tr6 jedoch durch den zweiten Transistor relativ schnell auf das erste Grundpotential VSS1 gezogen. Als Folge davon entsteht am Ausgang des Pegelschiebers ein unsymmetrisches Signalverhalten, d. h., dass eine steigende Flanke am Ausgang des dritten Inverters I3 relativ zügig nach dem Anlegen am ersten Inverter I1 ankommt, eine fallende Flanke jedoch wesentlich mehr Zeit zur Ausbreitung durch die Schaltung benötigt.
-
1c zeigt beispielhafte Spannungsverläufe an den Schaltungselementen in 1a. In dieser Darstellung ist deutlich zu erkennen, dass nach einem Umschalten des Signals an dem ersten Inverter I1 von einem high-Signal in ein low-Signal die Senke des fünften Transistors Tr5 relativ langsam auf das zweite Versorgungspotential VDD2 von hier 2,5 Volt ansteigt und ebenso das Ausgangssignal out am dritten Inverter I3 nur mit relativ großer Verzögerung auf das zweite Grundpotential VSS2 absinkt. Im Gegensatz dazu ist bei einem Umschalten des Signals an dem ersten Inverter I1 von einem low-Signal zu einem high-Signal zu erkennen, das sowohl das Potential an der Senke des fünften Transistors Tr5 mit einer relativ kurzen Verzögerung absinkt als auch das Potential am dritten Inverter I3 nahezu verzögerungsfrei auf das zweite Versorgungspotential VDD2 ansteigt.
-
In keiner Dimensionierung der Transistoren TR1, Tr2, Tr5, Tr6 kann dieses Problem behoben werden.
-
Es ist die Aufgabe der vorliegenden Erfindung, einen bisher bekannten Pegelschieber derart weiterzubilden, dass ein derart nachteilhaftes Signalverhalten vermieden wird.
-
Die Aufgabe wird durch einen Pegelschieber mit dem Merkmal des Patentanspruchs 1 gelöst.
-
Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
-
Ein erfindungsgemäßer Pegelschieber zum Umsetzen eines Eingangssignals aus einem ersten Betriebsspannungsbereich mit einem ersten Grundpotential und einem ersten Betriebespotential in ein Ausgangssignal in einem zweiten Betriebsspannungsbereich mit einem zweiten Grundpotential und einem zweiten Betriebspotential weist eine Eingangsschaltung, an die das Eingangsschaltung anlegbar ist, und eine Ausgangsschaltung, an der das Ausgangssignal abgreifbar ist, auf, wobei zwischen der Eingangsschaltung und der Ausgangsschaltung wenigstens ein Signalzweig mit kapazitiver Signalübertragung vorgesehen ist.
-
Durch eine kapazitive Signalübertragung wird ermöglicht, dass das Eingangssignal annahernd verzögerungsfrei in die Ausgangsschaltung übertragen wird und damit eine Signaländerung des Ausgangssignals bewirkt wird.
-
Die Eingangsschaltung des Pegelschiebers kann dabei aus zwei parallel geschalteten Eingangsstufen aufgebaut sein, wobei eine erste Eingangsstufe wenigstens einen ersten Transistor und eine zweite Eingangsstufe wenigstens einen zweiten Transistor aufweist, die bevorzugt als n-Kanal-Transistoren ausgebildet sind. Eine Ansteuerung der Eingangsstufen kann dabei, wie es aus dem Stand der Technik bekannt ist, über zwei Inverter erfolgen.
-
Um den ersten Transistor und den zweiten Transistor technologisch schneller und damit empfindlicher auslegen zu können, ist es vorteilhaft, wenn ein dritter Transistor und ein vierter Transistor als Kaskodentransistoren vorgesehen sind. Die Kaskodentransistoren können dabei mit einer dynamischen Toransteuerung versehen sein, sodass die Kaskodentransistoren entsprechend der Anforderungen für den zweiten Betriebsspannungsbereich ausgelegt werden können. Durch die dynamische Toransteuerung wird erreicht, dass die Kaskodentransistoren trotz einer geringen Potentialdifferenz des ersten Betriebsspannungsbereichs in einen leitenden Zustand gebracht werden können.
-
Die Ausgangsschaltung ist bevorzugter Weise als ein fünfter Transistor und ein sechster Transistor ausgebildet, wobei die Transistoren miteinander kreuzverkoppelt sind, d. h. dass ein Steuereingang des fünften Transistors mit einer Senke des sechsten Transistors verbunden ist und dass ein Steuereingang des sechsten Transistors mit einer Senke des fünften Transistors verbunden ist.
-
Die Ausgangsschaltung kann des Weiteren einen siebten Transistor aufweisen, der zu dem sechsten Transistor parallel geschaltet und mit einem Steueranschluss mit dem kapazitiven Signalzweig verbunden ist.
-
Über den kapazitiven Signalzweig kann somit der siebte Transistor, der beispielsweise als p-Kanal-Transistor ausgebildet sein kann, direkt mit einem schnell propagierenden Signal angesteuert werden, sodass somit eine schnellere Umsetzung des Eingangssignals auf das Ausgangssignal ermöglicht ist.
-
Der kapazitive Signalzweig kann dabei als eine Reihenschaltung einer Kapazität mit einem Widerstand ausgebildet sein, wobei die Kapazität zwischen einem Ausgang der ersten Eingangsstufe und einem Steueranschluss des siebten Transistors und der Widerstand zwischen dem Steueranschluss des siebten Transistors und dem zweiten Versorgungspotential vorgesehen ist.
-
Die Kapazität und der Widerstand bilden damit ein sogenanntes RC-Glied, das einerseits über den Kondensator eine schnelle Signalübertagung ermöglicht und andererseits über den Widerstand ein automatisiertes Entladen des Kondensators und damit ein Rücksetzen des übertragenen Signals bewerkstelligt. Alternativ zu dem Widerstand kann auch ein schwach dimensionierter p-MOS-Transistor vorgesehen sein.
-
Parallel zu dem Widerstand kann außerdem eine Überschwingdiode vorgesehen sein, die dadurch, dass sie zwischen den Steuereingang des siebten Transistors und das zweite Versorgungspotential in Flussrichtung geschaltet ist verhindert, dass das Potential am Steuereingang des siebten Transistors wesentlich über den Wert des zweiten Versorgungspotentials hinaus ansteigt.
-
Zwischen dem zweiten Grundpotential und dem Ausgang der ersten Eingangsstufe kann außerdem eine in Flussrichtung geschaltete Begrenzungsdiode vorgesehen sein, die das an dem Kondensator anliegende Potential nach unten hin abgrenzt, sodass es nicht auf einen geringeren Wert als das zweite Grundpotential sinken kann.
-
Das Ausgangssignal kann außerdem einem ersten Flankendetektor für fallende Flanken zugeführt sein. Der erste Flankendetektor ist mit einem Steueranschluss eines achten Transistors, der zwischen dem Steuereingang des siebten Transistors und dem zweiten Versorgungspotential angeordnet ist, verbunden. Wenn der achte Transistor als p-Kanal-Transistor ausgebildet ist, wird durch den ersten Flankendetektor bei einer fallenden Flanke des Ausgangssignals kurz leitend geschaltet, sodass am Steuereingang des siebten Transistors wieder das zweite Versorgungspotential anliegt und damit der siebte Transistor wieder sperrt. Eine Erholzeit, die sich aus dem Produkt der Kapazität und des Widerstandes des kapazitiven Signalwegs ergibt, wird damit eliminiert.
-
Das Ausgangssignal kann des Weiteren einem zweiten Flankendetektor, der auf steigende Flanken reagiert, zugeführt sein. Ein Signalausgang des zweiten Flankendetektors ist mit einem Steueranschluss eines neunten Transistors verbunden, der beispielsweise als p-Kanal-Transistor ausgeführt sein kann. Wird durch den zweiten Flankendetektor eine steigende Flanke des Ausgangssignals erkannt, so wird dadurch der neunte Transistor leitend geschaltet und zieht die Senke des fünften Transistors auf das zweite Versorgungspotential, sodass möglichst schnell ein stabiler Zustand des Pegelschiebers erreicht wird.
-
Es kann des Weiteren ein zehnter Transistor vorgesehen sein, der zwischen den Steuereingang des siebten Transistors und das zweite Versorgungspotential geschaltet ist, wobei ein Steuereingang des zehnten Transistors mit dem Ausgang des zweiten Flankendetektors verbunden ist. Wird eine steigende Flanke des Ausgangssignals detektiert, wird gleichzeitig mit dem neunten Transistor auch der zehnte Transistor aktiviert, sodass ein Ansteigen des Potential am Steueranschluss des siebten Transistors über das zweite Versorgungspotential hinaus verhindert wird.
-
Nach Beendigung aller dynamischen Vorgänge sind der achte Transistor, der neunte Transistor und der zehnte Transistor immer inaktiv und ein stabiler Zustand des Pegelschiebers wird durch den fünften Transistor und den sechsten Transistor gehalten.
-
Zur Verhinderung von Potentialunterschieden zwischen dem ersten Grundpotential und dem zweiten Grundpotential können zwischen dem ersten Grundpotential und dem zweiten Grundpotential zwei antiparallel geschaltete Dioden vorgesehen sein, diese können lokal, also jeweils pro Pegelschieber oder global, entsprechend größer dimensioniert, für eine Ansammlung von Pegelschiebern einmal vorgesehen sein.
-
Zur Strombegrenzung ist es außerdem möglich, dass zwischen der Eingangsschaltung und der Ausgangsschaltung Widerstände vorgesehen sind.
-
Die Eingangsschaltung und/oder die Ausgangsschaltung können außerdem Schutzschaltungen gegen elektrostatische Zerstörung aufweisen. Derartige Schutzschaltungen können beispielsweise als sogenannte Klemmdioden, die in Flussrichtung zwischen dem Ausgangssignal und dem zweiten Versorgungspotential und in Flussrichtung zwischen dem zweiten Grundpotential und dem Ausgangssignal angeordnet sind ausgebildet sein. Es wird dadurch verhindert, dass das Ausgangssignal durch elektrostatische Ereignisse über das zweite Versorgungspotential hinaus ansteigt oder unter das zweite Grundpotential absinkt. Eine Potentialdifferenz zwischen dem jeweiligen Versorgungspotential und dem jeweiligen Grundpotential kann durch eine weitere Klemmschaltung begrenzt sein.
-
Die Kapazität im kapazitiven Signalzweig wird vorzugsweise als Gate-Kapazität eines MOS-Transistors ausgeführt. Die Widerstände werden zweckmäßiger Weise durch polykristallines Silizium erzeugt, da sie somit vom Substrat entkoppelt sind. Diffusionswiderstände oder durch Sputtern aufgetragene Widerstände sind ebenfalls möglich.
-
Die Dioden können durch geeignete Bipolartransistoren, durch bipolare Parasiten von MOS-Transistoren, durch MOS-Dioden oder durch aktive MOS-Transistoren ersetzt werden.
-
Es kann des Weiteren auch das invertierte Ausgangssignal über einen weiteren Inverter an der Senke des fünften Transistors abgegriffen werden. In diesem Fall sollte auch für das invertierte Signal ein kapazitiver Signalzweig mit den entsprechenden dynamischen Schaltelementen vorgesehen sein.
-
Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren an Hand von Ausführungsbeispielen genauer beschrieben.
-
Es zeigen:
-
1a einen Pegelschieber nach dem Stand der Technik (schon behandelt),
-
1b einen weiteren Pegelschieber nach dem Stand der Technik (schon behandelt),
-
1c einen beispielhaften Spannungsverlauf der Signale in 1a (schon behandelt),
-
2a einen Pegelschieber mit kapazitivem Signalzweig entsprechend der vorliegenden Erfindung,
-
2b einen beispielhaften Spannungsverlauf der Signale in 2a,
-
3a einen Pegelschieber mit Eingangskaskoden,
-
3b einen Pegelschieber mit dynamischer Ansteuerung der Eingangskaskoden,
-
4a eine Weiterbildung des Pegelschiebers aus 3b,
-
4b einen ersten beispielhaften Spannungsverlauf der Signale in 4a,
-
4c weitere Spannungsverläufe der Signale in 4a und
-
5a–c Beispiele für Flankendetektoren wie sie in dem Pegelschieber gemäß 4 verwendet werden.
-
2a zeigt im Wesentlichen einen Pegelschieber wie er aus dem Stand der Technik bekannt ist und in 1a beschrieben wurde. Der Pegelschieber aus 1a ist um einen Signalzweig 3 mit kapazitiver Signalübertragung erweitert. Der Signalzweig 3 besteht aus einer Reihenschaltung eines Kondensators C und einem Widerstand R, wobei ein Verbindungspunkt zwischen dem Kondensator C und dem Widerstand R mit einem Steueranschluss eines siebten Transistors Tr7, der zu dem sechsten Transistor Tr6 parallel geschaltet ist verbunden ist. Der Signalzweig 3 ist zwischen dem Ausgang der ersten Eingangsstufe 10 der Eingangsschaltung 1 und das zweite Versorgungspotential VDD2 geschaltet. Mit der derartigen Schaltung ist es möglich, dass ein sinkendes Ausgangssignal der ersten Eingangsstufe 10 über den Kondensator C an den siebten Transistor Tr7 weitergegeben wird und dadurch die Senke des sechsten Transistors Tr6 nahezu verzögerungsfrei auf das zweite Versorgungspotential VDD2 angehoben wird.
-
2b zeigt verschiedene Spannungsverläufe an Schaltungselementen des Pegelschiebers aus 2a. Hier ist deutlich zu erkennen, dass das Problem, wie es sich in 1c dargestellt hat, erheblich reduziert ist. Sowohl eine steigende als auch eine fallende Flanke am Ausgang des ersten Inverters I1 kommen relativ verzögerungsfrei am Ausgang des dritten Inverters I3 an. Es ist jedoch immer noch zu verzeichnen, dass die Senke des fünften Transistors Tr5 nur relativ langsam auf das zweite Versorgungspotential VDD2 angehoben wird.
-
3a zeigt einen Pegelschieber mit einem Signalzweig 3 mit kapazitiver Signalübertragung, wie er in 2a dargestellt ist, wobei der Pegelschieber um verschiedene Schaltungselemente erweitert ist.
-
Die beiden Eingangsstufen 10, 20 sind in diesem Ausführungsbeispiel jeweils als Kaskode-Schaltungen ausgeführt. Dem ersten Transistor Tr1 ist ein dritter Transistor Tr3 und dem zweiten Transistor Tr2 ist ein vierter Transistor Tr4 als Source-Folger nachgeschaltet. Die Kaskodentransistoren Tr3, Tr4 halten damit betriebsmäßig hohe Spannungen von dem ersten Transistor Tr1 und dem zweiten Transistor Tr2 fern. Ein Steuereingang des ersten Transistors Tr1, des zweiten Transistors Tr2 sowie der Kaskodentransistoren Tr3, Tr4 ist mit dem ersten Versorgungspotential VDD1 verbunden. Die Transistoren Tr1, Tr2, Tr3, Tr4 der Eingangsschaltung 1 sind damit dauerhaft leitend. Eine Ansteuerung der Eingangsstufen 10, 20 erfolgt über den ersten Transistor Tr1 und den zweiten Transistor Tr2, wobei das Eingangssignal in dem ersten Transistor Tr1 über den ersten Inverter I1 einfach invertiert und dem zweiten Transistor Tr2 über den ersten Inverter I1 und den zweiten Inverter I2 zweifach invertiert an den jeweiligen Senke-Knoten anlegbar ist.
-
Zur Begrenzung zu hoher Ströme zwischen der Eingangsschaltung 1 und der Ausgangsschaltung 2 sind zwischen der ersten Eingangsstufe 10 und der Ausgangsschaltung 2, sowie zwischen der zweiten Eingangsstufe 20 und der Ausgangsschaltung 2 ein erster Widerstand R1 und ein zweiter Widerstand R2 zur Strombegrenzung angeordnet.
-
Gemäß der Ausführungsform in 3a ist parallel zu dem Widerstand R zwischen dem Steuereingang des siebten Transistors Tr7 und dem zweiten Versorgungspotential VDD2 eine Überschwingdiode D5 in Flussrichtung angeordnet. Durch die Überschwingdiode D5 wird verhindert, dass das Potential am Steuereingang des siebten Transistors Tr7 wesentlich über das zweite Versorgungspotential VDD2 angehoben wird.
-
Zwischen dem zweiten Grundpotential VSS2 und der Kapazität C ist außerdem eine Begrenzungsdiode D6 vorgesehen, die verhindert, dass das Potential an der Kapazität C unter das zweite Grundpotential VSS2 absinkt.
-
Als weitere Schaltungen gegen elektrostatische Zerstörung beziehungsweise gegen durch elektrostatische Entladungen ausgelöste erhöhte Querströme sind ausgangsseitig eine erste Diode D1 und eine zweite Diode D2 vorgesehen, die das Ausgangssignal auf den zweiten Betriebsspannungsbereich II klemmen. Außerdem ist zwischen dem ersten Grundpotential VSS1 und dem zweiten Grundpotential VSS2 eine Schaltung aus zwei antiparallel geschalteten Dioden D3, D4 vorgesehen, die verhindert, dass zwischen dem ersten Grundpotential VSS1 und dem zweiten Grundpotential VSS2 eine zu große Potentialdifferenz auftritt.
-
3b zeigt einen Pegelschieber, der ähnlich dem in 3a aufgebaut ist. Den als Kaskode-Schaltung ausgeführten Eingangsstufen ist das Eingangssignal in an den Steuereingängen des ersten Transistors Tr1 und des zweiten Transistors Tr2 einmal einfach und einmal zweifach invertiert zuführbar. Die als Source-Folger geschalteten Kaskodentransistoren Tr3, Tr4 sind zusätzlich mit einer dynamischen Toransteuerung versehen, sodass die Kaskodentransistoren Tr3, Tr4 für eine erhöhte Potentialdifferenz an ihrer Laststrecke, beispielsweise annähernd der Differenz zwischen dem zweiten Versorgungspotential VDD2 und dem ersten Grundpotential VSS1, ausgelegt sein können. Die dynamische Toransteuerung des dritten Transistors Tr3 ist als eine erste Kapazität C1 ausgebildet, die zwischen dem Steueranschluss des ersten Transistors Tr1 und dem Steueranschluss des dritten Transistors Tr3 angeordnet ist. Zusätzlich ist ein Widerstand R3 vorgesehen, über den der Steueranschluss des dritten Transistors Tr3 mit dem ersten Versorgungspotential VDD1 verbunden ist.
-
Zur dynamischen Toransteuerung des vierten Transistors Tr4 ist eine zweite Kapazität vorgesehen, die zwischen dem Steuereingang des zweiten Transistors Tr2 und dem Steuereingang des vierten Transistors Tr4 angeordnet ist. Der Steuereingang des vierten Transistors Tr4 ist außerdem über einen vierten Widerstand R4 mit dem ersten Versorgungspotential VDD1 verbunden.
-
Die Ausgangsschaltung 2 ist entsprechend der Ausgangsschaltung 2 des Pegelschiebers in 3a aufgebaut.
-
4a zeigt im Wesentlichen den Pegelschieber aus 3b, wobei dieser ausgangsseitig um einen ersten Flankendetektor F1 für fallende Flanken und einen zweiten Flankendetektor F2 für steigende Flanken ergänzt ist.
-
Dem ersten Flankendetektor F1 für fallende Flanken ist das Ausgangssignal out zugeführt, wobei der erste Flankendetektor F1 mit einem Steuereingang eines achten Transistors Tr8, der zu dem Widerstand R parallel geschaltet ist, verbunden ist. Der achte Transistor Tr8 ist als p-Kanal-Transistor ausgeführt und wird von dem ersten Flankendetektor F1 aktiviert, sobald bei dem Ausgangssignal out eine fallende Flanke detektiert wird. Eine fallende Flanke des Ausgangssignals out bedeutet in der vorliegenden Schaltung, dass sich das Eingangssignal in bis zum Ausgang des Pegelschiebers ausgebreitet hat, und dass dementsprechend eine Aktivierung des siebten Transistors Tr7 nicht mehr notwendig ist. Die Signalausbereitung über den Signalzweig 3 mit kapazitiver Signalübertragung wird durch die Aktivierung des achten Transistors Tr8 rückgesetzt.
-
Das Ausgangssignal out ist des Weiteren einem zweiten Flankendetektor F2 für steigende Flanken zugeführt. Der zweite Flankendetektor F2 ist außerdem mit einem Steuereingang eines neunten Transistors Tr9, der zu dem fünften Transistor Tr5 parallel geschaltet ist, verbunden. Wird am Ausgang des Pegelschiebers eine steigende Flanke des Ausgangssignals out detektiert, so aktiviert der zweite Flankendetektor F2 den neunten Transistor Tr9, sodass dieser leitet. Entsprechend wird die Senke des fünften Transistors Tr5 auf das zweite Versorgungspotential VDD2 angehoben, sodass der sechste Transistor Tr6 sperrt. Gleichzeitig ist der zweite Flankendetektor F2 mit einem Steuereingang eines zehnten Transistors Tr10 verbunden, der zu dem Widerstand R parallel geschaltet ist. Der zehnte Transistor Tr10 wird gleichzeitig mit dem neunten Transistor Tr9 bei einer steigenden Flanke des Ausgangssignals out aktiviert, damit das schnelle Hochziehen der Senke des fünften Transistor Tr5 durch den neunten Transistor Tr9 nicht über den Kondensator C das Tor des siebten Transistors Tr7 weit über die zweite Betriebsspannung VDD2 hinaus schießen lässt. Denn vorher ist bei Auftreten einer negativen Flanke des Ausgangssignals out der achte Transistor Tr8 aktiviert worden, so dass sich das Tor des siebten Transistors Tr7 bereits schon auf dem zweiten Versorgungspotential VDD2 befindet. Eine Einkopplung der Aktivitat des neunten Transistors Tr9 uber den Kondensator C würde somit nach dem Prinzip einer Ladungspumpe das Tor des siebten Transistors Tr7 erheblich über das zweite Versorgungspotential VDD2 hinaus treiben.
-
Typischerweise wird das zweite Versorgungspotential aufgrund des sog. Overdrive ohnehin über der normalen Betriebsspannung der Transistoren im zweiten Betriebsspannungsbereich II liegen, sodass selbst eine nur pulsförmige weitere Erhöhung unbedingt vermieden werden muss. Die fünfte Diode D5 kann dies nur bedingt leisten, sodass zusätzlich kurz der zehnte Transistor Tr10 aktiviert wird, solange an der Senke des fünften Transistors Tr5 eine hohe Spannungsänderung anliegt.
-
Durch die Flankendetektoren F1, F2 und die dadurch angesteuerten Transistoren Tr8, Tr9, Tr10 wird eine schnelle Dynamik der Schaltung gewährleistet. Sobald ein Wechsel des Ausgangssignals out propagiert ist, werden die Senke des fünften Transistors Tr5 oder das Tor des siebten Transistors Tr7 schnell wieder auf den entsprechenden Ruhepegel gebracht. Ein weiterer Signalwechsel kann somit schon kurz nach einem vorhergegangenen Signalwechsel verarbeitet werden. Eine lange Erholzeit der Schaltung auf Grund der Entladung der Kapazität C und der langsamen Signalausbreitung im inversen Zweig (Senke Tr 5) wird so vermieden. Statisch geben die Flankendetektoren F1, F2 kein Signal ab, d. h. die stark dimensionierten Transistoren Tr8 bis Tr10 sind inaktiv. Es sind nur der fünfte Transistoren Tr5 oder der sechste Transistor Tr6 aktiv, die als sog. ”Statisizer” wirken. D. h. sie halten den Zustand des Pegelschieberkerns an den Senken des fünften Transistors Tr5 und des sechsten Transistors Tr6 unbegrenzt lange gegen Leckströme, parasitäre Einkopplungen und energiereiche Einzelvorkommnisse (SEU, Single Event Upset, etwa durch energiereiche, ionisierte Teilchen) stabil. Dazu sind nur geringe Ströme notwendig, Tr5 und Tr6 sind also nur minimalst dimensioniert. Der dritte Transistor Tr3 und der vierte Transistor Tr4 usw. in 4a können den Pegelschieberkern also leicht kippen und müssen nicht statisch gegen Ströme durch den fünften Transistor Tr5 und den sechsten Transistor Tr6 ankämpfen.
-
Aus den in den 4b und 4c dargestellten Spannungsverläufen kann erkannt werden, dass nach einem Rücksetzen der Schaltung durch Signalwechsel an den Toren des achten Transistors Tr8 und des neunten Transistors Tr9 die Schaltung weiterhin einen stabilen Zustand der Senken des fünften Transistors Tr5 und des sechsten Transistors Tr6 und damit des Ausgangssignals out am dritten Inverter I3 beibehält. Der siebte Transistor Tr7 wird nur durch einen kurzen Impuls, wie dies in 4b dargestellt ist, aktiviert und zieht damit die Senke des sechsten Transistors Tr6 auf das zweite Versorgungspotential VDD2. Durch einen symmetrischen Aufbau der Schaltung, d. h. dass auch für den fünften Transistor Tr5 ein Paralleltransistor mit kapazitiver Signalübertragung sowie eine Rücksetzschaltung vorgesehen ist, kann auch das Signalverhalten der Senke des fünften Transistors Tr5 entsprechend verzögerungsfrei gestaltet werden.
-
In den 5a bis 5b sind Ausführungsbeispiele für die verwendeten Flankendetektoren F1, F2 dargestellt.
-
5a zeigt eine Implementierung für den zweiten Flankendetektor F2 für steigende Flanken. Der zweite Flankendetektor ist dementsprechend als ein NAND-Gatter ausgeführt, dem ein Eingangssignal einmal direkt und einmal über drei in Reihe geschaltete Inverter zugeführt ist.
-
5b zeigt eine bekannte Implementierung für den ersten Flankendetektor F1 für fallende Flanken. Der erste Flankendetektor F1 ist entsprechend als NOR-Gatter ausgeführt, dem ein Eingangssignal einmal direkt und einmal über eine Reihenschaltung von drei Invertern zugeführt ist, wobei ausgangsseitig an das NOR-Gatter ein weiterer Inverter angeschlossen ist.
-
5c zeigt, wie die Gatterschaltungen aus den 5a und 5b bei einer Parallelschaltung des ersten Flankendetektors F1 und des zweiten Flankendetektors F2 in bekannter Weise vereinfacht werden können. Entsprechend sind ein NAND-Gatter und ein NOR-Gatter vorgesehen, denen das Eingangssignal jeweils einmal direkt und einmal über eine Reihenschaltung von drei Invertern zugeführt ist. Ausgangsseitig ist dem NOR-Gatter ein weiterer Inverter nachgeschaltet. Durch die derartige Vereinfachung der Gatterschaltung können die ausgangsseitigen Flankendetektoren platzsparend und kostengünstig verwirklicht werden.
-
Bezugszeichenliste
-
- 1
- Eingangschaltung
- 2
- Ausgangsschaltung
- 10
- erste Eingangsstufe
- 20
- zweite Eingangsstufe
- Tr1
- erster Transistor
- Tr2
- zweiter Transistor
- Tr3
- dritter Transistor
- Tr4
- vierter Transistor
- Tr5
- fünfter Transistor
- Tr6
- sechster Transistor
- Tr7
- siebter Transistor
- Tr8
- achter Transistor
- Tr9
- neunter Transistor
- Tr10
- zehnter Transistor
- C1
- erste Kapazität
- C2
- zweite Kapazität
- C
- Kapazität
- D1
- erste Diode
- D2
- zweite Diode
- D3
- dritte Diode
- D4
- vierte Diode
- D5
- Überschwingdiode
- D6
- Begrenzungsdiode
- Cl1
- erste Klemmschaltung
- Cl2
- zweite Klemmschaltung
- R1
- erster Widerstand
- R2
- zweiter Widerstand
- R3
- dritter Widerstand
- R4
- vierter Widerstand
- R
- Widerstand
- I1
- erster Inverter
- I2
- zweiter Inverter
- I3
- dritter Inverter
- VDD1
- erstes Versorgungspotential
- VSS1
- erstes Grundpotential
- VDD2
- zweites Versorgungspotential
- VSS2
- zweites Grundpotential
