DE102008026089A1

DE102008026089A1 - Verfahren zum Betreiben eines Phasenwechselspeichers

Info

Publication number: DE102008026089A1
Application number: DE200810026089
Authority: DE
Inventors: Wolf Dr. Allers; Michael Bollu; Thomas Nirschl; Jan Dr. Otterstedt; Christian Dr. Peters; Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-05-30
Filing date: 2008-05-30
Publication date: 2009-12-03

Abstract

Ein Verfahren zum Betreiben eines Phasenwechselspeicherarrays. Das Verfahren kann umfassen, zu verursachen, dass ein erster Strom durch ein Phasenwechselspeicherelement in einer ersten Richtung fließt, und zu verursachen, dass ein zweiter Strom durch das Speicherelement in einer zweiten Richtung fließt.

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft allgemein einen elektrisch programmierbaren Speicher. Die vorliegende Erfindung betrifft insbesondere einen Phasenwechselspeicher.
ALLGEMEINER STAND DER TECHNIK
In der Technik sind programmierbare Widerstandsspeicherelemente bekannt, die aus Materialien ausgebildet sind, die so programmiert werden können, daß sie mindestens einen hohen oder niedrigen stabilen ohmschen Zustand aufweisen. Solche programmierbaren Widerstandselemente können auf einen hohen Widerstandszustand programmiert werden, damit sie beispielsweise ein logisches EINS-Datenbit speichern, oder auf einen niedrigen Widerstandszustand programmiert werden, um ein logisches NULL-Datenbit zu speichern.
Eine Art von Material, das als das Speichermaterial für programmierbare Widerstandselemente verwendet werden kann, ist Phasenwechselmaterial.
Phasenwechselmaterialien können zwischen einem ersten strukturellen Zustand, wo das Material allgemein amorpher (weniger geordnet) ist, und einem zweiten strukturellen Zustand, wo das Material allgemein kristalliner (geordneter) ist, programmiert werden.
Ein Volumen aus Phasenwechselmaterial kann zwischen einem geordneteren, niederohmigen Zustand und einem weniger geordneten hochohmigen Zustand programmiert werden. Ein Volumen aus Phasenwechselmaterial ist in der Lage, als Reaktion auf die Eingabe eines einzelnen Energieimpulses, der als ein „Setzimpuls” bezeichnet wird, aus einem hochohmigen Zustand in einen niederohmigen Zustand transformiert zu werden. Der Setzimpuls reicht aus, um das Volumen aus Speichermaterial aus dem hochohmigen Zustand in den niederohmigen Zustand zu transformieren. Es wird angenommen, daß das Anlegen eines Setzimpulses an das Volumen aus Speichermaterial die lokale Ordnung mindestens eines Abschnitts des Volumens aus Speichermaterial ändert. Insbesondere wird angenommen, daß der Setzimpuls ausreicht, um mindestens einen Abschnitt des Volumens des Speichermaterials von einem weniger geordneten amorphen Zustand zu einem geordneteren kristallinen Zustand zu ändern.
Das Volumen aus Speichermaterial kann auch als Reaktion auf die Eingabe eines einzelnen Energieimpulses, der als ein „Rücksetzimpuls” bezeichnet wird, aus dem niederohmigen Zustand in den hochohmigen Zustand transformiert werden. Der Rücksetzimpuls reicht aus, um das Volumen aus Speichermaterial aus dem niederohmigen Zustand in den hochohmigen Zustand zu transformieren. Wenngleich keine Festlegung durch eine Theorie stattfinden soll, wird angenommen, daß das Anlegen eines Rücksetzimpulses an das Volumen aus Speichermaterial die lokale Ordnung mindestens eines Abschnitts des Volumens aus Speichermaterial ändert. Insbesondere wird angenommen, daß der Rücksetzimpuls ausreicht, um mindestens einen Abschnitt des Volumens aus Speichermaterial aus einem geordneteren kristallinen Zustand in einen weniger geordneten amorphen Zustand zu ändern.
KURZE DARSTELLUNG DER ERFINDUNG
Eine Ausführungsform der Erfindung ist ein Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Phasenwechselspeicherarrays, wobei das Phasenwechselspeicherarray ein Phasenwechsel speicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung umfaßt; Verursachen eines ersten Stroms durch das Speicherelement von der ersten Adressleitung zu der Stromleitung und Verursachen eines zweiten Stroms durch das Speicherelement von der Stromleitung zu der ersten Adressleitung.
Eine weitere Ausführungsform der Erfindung ist ein Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Speicherarrays, wobei das Array ein Phasenwechselspeicherelement mit einem ersten Anschluß und einem zweiten Anschluß enthält; Verursachen eines ersten Stroms durch das Speicherelement von dem ersten Anschluß zu dem zweiten Anschluß und Verursachen eines zweiten Stroms durch das Speicherelement von dem zweiten Anschluß zu dem ersten Anschluß.
Eine weitere Ausführungsform der Erfindung ist ein Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Speicherarrays, wobei das Array ein elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppeltes Phasenwechselspeicherelement enthält; Verursachen, daß ein erster Strom von der ersten Adressleitung zu der zweiten Adressleitung durch das Speicherelement fließt; und Verursachen, daß ein zweiter Strom von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Eine weitere Ausführungsform der Erfindung ist ein Speichersystem, umfassend: ein Speicherarray mit einem elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppelten Phasenwechselspeicherelement und eine Schreibsteuerschaltung zum Steuern der Spannungspegel der ersten Adressleitung und der zweiten Adressleitung beim Schreiben in das Speicherelement, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung erste Spannungspegel während einer oder mehrerer Schreiboperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der zweiten Adressleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung zweite Spannungspegel während einer oder mehrerer Schreiboperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Eine weitere Ausführungsform der Erfindung ist ein Speichersystem, umfassend: ein Speicherarray mit einem Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung und eine Schreibsteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der Stromleitung beim Schreiben in das Speicherelement, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung erste Spannungspegel während einer oder mehrerer Schreiboperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der Stromleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung zweite Spannungspegel während einer oder mehrerer Schreiboperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der Stromleitung zu der ersten Adressleitung fließt.
Eine weitere Ausführungsform der Erfindung ist ein Speichersystem, umfassend: ein Speicherarray mit einem elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppelten Phasenwechselspeicherelement und eine Lesesteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der zweiten Adressleitung beim Lesen des Speicherelements, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung erste Spannungspegel während einer oder mehrerer Leseoperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der zweiten Adressleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung zweite Spannungspegel während einer oder mehrerer Leseoperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Eine weitere Ausführungsform der Erfindung ist ein Speichersystem, umfassend: ein Speicherarray mit einem Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung und eine Lesesteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der Stromleitung beim Lesen des Speicherelements, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung erste Spannungspegel während einer oder mehrerer Leseoperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der Stromleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung zweite Spannungspegel während einer oder mehrerer Leseoperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der Stromleitung zu der ersten Adressleitung fließt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Beispiel für eine Strom-Widerstands-Kurve einer Ausführungsform eines Chalkogenid-Phasenwechselelements;
2 ist eine Ausführungsform eines Speicherarrays der vorliegenden Erfindung;
3 ist eine Ausführungsform eines Speicherarrays der vorliegenden Erfindung;
4 ist eine Ausführungsform eines Speicherarrays der vorliegenden Erfindung;
5 ist eine Ausführungsform eines Speicherarrays der vorliegenden Erfindung;
6 ist ein Beispiel für ein Speicherarray der vorliegenden Erfindung;
7 ist ein Beispiel der Strom-Spannungs-Kennlinien einer Ausführungsform eines Chalkogenid-Schwellwertschalters;
8 ist ein Blockdiagramm einer Ausführungsform eines Speichersystems der vorliegenden Erfindung; und
9 ist ein Blockdiagramm einer Ausführungsform eines Speichersystems der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft einen Phasenwechselspeicher. Jedes der Phasenwechselspeicherelemente kann in mindestens einen ersten Widerstandszustand und einen zweiten Widerstandszustand programmiert werden. Die Phasenwechselspeicherelemente können in einem oder mehreren Speicherarrays angeordnet sein. Bei dem Phasenwechselspeichermaterial kann es sich um ein Chalkogenid-Material handeln.
1 ist ein Beispiel eines Graphen des Widerstands eines Chalkogenid-Phasenwechselelements über der Amplitude eines Stromimpulses durch das Phasenwechselelement. Unter Bezugnahme auf 1 können mehrere verschiedene Programmierungsregime unterschieden werden. Auf der linken Seite der Kurve bleibt der Widerstand des Phasenwechselelements in einem amorphen hochohmigen RÜCKSETZ-Zustand im wesentlichen konstant. Die Einrichtung bleibt in ihrem RÜCKSETZ-Zustand, bis ausreichend Energie an die Einrichtung angelegt wird. Das Phasenwechselelement wird dann aus seinem hochohmigen RÜCKSETZ-Zustand in seinen kristallinen niederohmigen SETZ-Zustand transformiert. Der Spannungsimpuls, der ausreicht, um das Phasenwechselelement von dem hochohmigen Zustand in den niederohmigen Zustand zu programmieren, wird als ein „Setzimpuls” bezeichnet. Wenngleich keine Festlegung durch eine Theorie stattfinden soll, wird angenommen, daß der Setzimpuls ausreicht, um mindestens einen Abschnitt des Phasenwechselmaterials von einem weniger geordneten amorphen Zustand zu einem geordneteren kristallinen Zustand zu ändern.
Das Phasenwechselelement kann durch Anlegen eines als ein „Rücksetzimpuls” bezeichneten Stromimpulses ausreichender Amplitude aus dem niederohmigen SETZ-Zustand in den hochohmigen RÜCKSETZ-Zustand programmiert werden. Wenngleich keine Festlegung auf eine Theorie stattfinden soll, wird angenommen, daß das Anlegen eines Rücksetzimpulses an das Phasenwechselelement ausreicht, um mindestens einen Abschnitt des Phasenwechselmaterials aus einem geordneteren kristallinen Zustand in einen weniger geordneten amorphen Zustand zu ändern.
Das Phasenwechselelement kann zwischen dem hochohmigen RÜCKSETZ-Zustand und dem niederohmigen SETZ-Zustand hin und her programmiert werden. Diese Art von Programmierungsverfahren liefert einen binären Arbeitsmodus (beispielsweise kann der RÜCKSETZ-Zustand eine logische 0 sein, während der SETZ-Zustand eine logische 1 sein kann).
Unter Bezugnahme auf die rechte Seite der Kurve von
1 nimmt mit der Amplitude des Stroms durch das Phasenwechselelement der Widerstand des Elements zu. Diese Zunahme ist sowohl graduell als auch reversibel. In diesem Regime kann das Chalkogenid-Phasenwechselelement innerhalb eines Fensters von Widerstandswerten, das von dem niederohmigen SETZ-Zustand und dem hochohmigen RÜCKSETZ-Zustand begrenzt ist, auf einen beliebigen Widerstandswert programmiert werden. Insbesondere kann bei diesem Regime entlang der rechten Seite der Kurve das Phasenwechselelement aus einem beliebigen der Widerstandszustände auf der rechten Seite der Widerstandskurve zu einem beliebigen anderen der Widerstandszustände auf der rechten Seite der Kurve durch Anlegen eines Stromimpulses ausreichender Amplitude programmiert werden. Das Phasenwechselelement kann unter drei oder mehr Widerstandswerten innerhalb des Widerstandsfensters programmiert werden, um eine Mehrfachbitdatenspeicherung bereitzustellen. Die Mehrfachbitdatenspeicherung kann direkt überschrieben werden. Wenngleich keine Festlegung durch eine Theorie stattfinden soll, wird angenommen, daß jeder der Widerstandszustände entlang der rechten Seite der Kurve einem bestimmten Verhältnis kristallinen Materials zu amorphem Material in einem aktiven Gebiet des Chalkogenidmaterials entsprechen kann. Beispiele von drei Zwischenwiderstandszuständen R1, R2 und R3 sind in der Widerstandskurve von 1 gezeigt.
2 zeigt eine Ausführungsform eines Speicherarrays der vorliegenden Erfindung. 2 zeigt ein Zwei-mal-Zwei-Speicherarray, das zwei Bitleitungen BL1, BL2 (in der Technik auch als Spaltenleitungen bezeichnet) und zwei Wortleitungen WL1, WL2 (in der Technik auch als Zeilenleitungen bezeichnet) enthält. Bei der gezeigten Ausführungsform ist jede Bitleitung mit einer bestimmten Spalte des Speicherarrays und jede Wortleitung mit einer bestimmten Zeile des Arrays assoziiert. Das Speicherarray enthält weiterhin vier Speicherzellen. Jede Speicherzelle enthält ein in Reihe mit einem n-Kanal-MOS-Transistor Q_I gekoppeltes Speicherelement M. Die Speicherzelle ist elektrisch in Reihe zwischen eine entsprechende Bitleitung BL1, BL2 und eine Stromleitung PL gekoppelt. Bei anderen Ausführungsformen der Erfindung kann das Speicherarray mindestens eine Zeile von Speicherelementen und mindestens eine Spalte von Speicherelementen aufweisen. Bei anderen Ausführungsformen der Erfindung kann das Speicherarray mindestens zwei Zeilen von Speicherelementen und mindestens zwei Spalten von Speicherelementen aufweisen. Jede Spalte von Speicherelementen besitzt eine assoziierte Bitleitung. Gleichermaßen weist jede Zeile von Speicherelementen eine assoziierte Wortleitung auf. Bei der in 2 gezeigten Ausführungsform wird jedes Speicherelement M von einer einzelnen Bitleitung und einer einzelnen Wortleitung adressiert. Bei anderen Ausführungsformen der Erfindung ist es möglich, daß zum Adressieren jedes der Speicherelemente mehr als eine Bitleitung und/oder mehr als eine Wortleitung verwendet werden können.
Die NMOS-Transistoren Q_I dienen als Isolationseinrichtungen für das Array, das die Speicherelemente isoliert, so daß in jedes der Speicherelemente geschrieben und es gelesen werden kann, ohne daß andere Speicherelemente beeinflußt werden. Die Isolationseinrichtungen können in der Technik auch als Steuereinrichtungen oder Auswahleinrichtungen bezeichnet werden. Andere Formen von Isolationseinrichtungen sind möglich, wie etwa beispielsweise PMOS-Transistoren, Bipolartransistoren, andere Formen von Transistoren, Dioden und Schwellwertschalter (wie etwa Chalkogenid-Schwellwertschalter). Bei der in 2 gezeigten Ausführungsform kann der NMOS-Transistor durch eine steuerbare Zwischenverbindungseinrichtung ersetzt werden, die einen Steueranschluß enthält, der den Stromfluß zwischen zwei anderen Anschlüssen steuern kann.
Bei der gezeigten Ausführungsform ist die Stromleitung PL entweder von den Bitleitungen oder den Wortleitungen verschieden. Bei einer oder mehreren Ausführungsformen der Erfindung ist die Stromleitung keine Adressleitung. Bei der in 2 gezeigten Ausführungsform ist jeder der Transistoren Q_I an eine gemeinsame Stromleitung PL gekoppelt.
Bei der in 2 gezeigten Ausführungsform ist jedes Speicherelement M in Reihe mit einer Isolationseinrichtung Q_I zwischen einer Bitleitung und der Stromleitung gekoppelt. Bei der in 2 gezeigten Ausführungsform ist die Stromleitung PL an die Sourceelektrode oder Drainelektrode jedes der Isolationstransistoren Q_I gekoppelt. Die Stromleitung PL ist selektiv an die Bitleitung durch das Speicherelement und durch den Strompfad des Isolationstransistors Q_I gekoppelt. Wenn der Isolationstransistor Q_I abgeschaltet wird, gibt es keinen Stromfluß durch das Speicherelement M. Wenn der Isolationstransistor jedoch eingeschaltet wird, ist die Stromleitung PL durch das Speicherelement und den Strompfad des Transistors an die Bitleitung gekoppelt. Wenn die Spannung auf der Bitleitung von der der Stromleitung verschieden ist, gibt es eine Potentialdifferenz an dem Speicherelement und Strom wird durch das Speicherelement fließen. Wenn die Spannung an der Bitleitung größer ist als die Spannung an der Stromleitung, dann wird Strom durch das Speicherelement in eine Richtung von der Bitleitung zu der Stromleitung fließen (in einer Richtung vom ersten Anschluß A zum zweiten Anschluß B in 2). Wenn jedoch die Spannung an der Stromleitung größer ist als die Spannung, die an der Bitleitung ist, dann wird Strom durch das Speicherelement in eine Richtung von der Stromleitung zu der Bitleitung fließen (in eine Richtung vom zweiten Anschluß B zum ersten Anschluß A).
Somit können die Spannungen an die Bitleitungen sowie an die Stromleitung angelegt werden, so daß während einer oder mehrerer Schreiboperationen der Strom durch das Speicherelement in einer ersten Richtung gelenkt wird, wie etwa von der Stromleitung PL zu der Bitleitung (entweder BL1 oder BL2). Gleichermaßen können die Spannungen auch an die Bitleitungen sowie an die Stromleitung angelegt werden, so daß während einer oder mehrerer Schreiboperationen der Strom durch das Speicherelement durch den Speicher in einer zweiten Richtung gelenkt wird, wie etwa von der Bitleitung zu der Stromleitung PL. Schreiboperationen beinhalten beispielsweise Operationen zum Programmieren der Einrichtung oder entweder des SETZ-Zustands oder des RÜCKSETZ-Zustands. Schreiboperationen enthalten auch beispielsweise Operationen zum Programmieren der Einrichtung auf einen beliebigen Widerstandszustand auf der rechten Seite der in 1 gezeigten R-I-Kurve. Eine Schreiboperation kann beispielsweise die Einrichtung in einen Zustand programmieren, der von dem vorausgegangenen Zustand verschieden ist (beispielsweise eine SETZ-Operation gefolgt von einer RÜCKSETZ-Operation oder eine RÜCKSETZ-Operation gefolgt von einer SETZ-Operation). Eine Schreiboperation kann beispielsweise die Einrichtung in einen Zustand programmieren, der der gleiche ist wie der vorausgegangene Zustand (beispielsweise eine SETZ-Operation gefolgt von einer SETZ-Operation oder eine RÜCKSETZ-Operation gefolgt von einer RÜCKSETZ-Operation).
Die Schreiboperationen, wo der Strom in einer ersten Richtung durch das Speicherelement gelenkt wird, werden hierin als Schreiboperationen vom ersten Typ (oder Schreibvorgänge vom ersten Typ) bezeichnet. Schreiboperationen, wo der Strom in einer zweiten Richtung gelenkt wird (z. B. entgegen der ersten Richtung) werden als Schreiboperationen vom zweiten Typ bezeichnet (oder Schreibvorgänge vom zweiten Typ).
Es sind viele verschiedene Betriebsverfahren möglich. Beispielsweise kann bei einer oder mehreren Ausführungsformen der Erfindung auf eine bestimmte Anzahl N1 von Schreibvorgängen vom ersten Typ eine gewisse Anzahl N2 von Schreibvorgängen vom zweiten Typ folgen. Die Sequenz kann immer wieder wiederholt werden. Die Anzahl N1 kann gleich der Anzahl N2 sein. Alternativ kann die Anzahl N1 von der von N2 verschieden sein. Die Anzahl N1 kann eine beliebige ganze Zahl größer als null sein. Gleichermaßen kann die Anzahl N2 eine beliebige ganze Zahl größer als null sein.
Bei einer weiteren Ausführungsform kann das Schreiben in der ersten Richtung für eine Zeitperiode TIME1 durchgeführt werden und das Schreiben kann in der zweiten Richtung für eine Zeitperiode TIME2 durchgeführt werden. Diese Sequenz kann immer wieder wiederholt werden. Die Zeitperiode TIME1 kann gleich der Zeitperiode TIME2 sein, oder die beiden Zeitperioden können verschieden sein.
Wie oben angemerkt, kann das Phasenwechselspeicherelement unter Verwendung verschiedener Verfahren in vielen unterschiedlichen Weisen programmiert werden. Wie oben angemerkt, kann das Phasenwechselspeicherelement in einem Binärmodus betrieben werden. In diesem Fall kann das Speicherelement zwischen zwei verschiedenen strukturellen Zuständen hin und her programmiert werden. Der erste strukturelle Zustand kann einen ersten Widerstandswert und der zweite strukturelle Zustand einen zweiten Widerstandswert aufweisen.

Als ein Beispiel kann der erste strukturelle Zustand der SETZ-Zustand des Speicherelements sein, während der zweite strukturelle Zustand der RÜCKSETZ-Zustand des Speicherelements sein kann. Wenn eine SETZ-Operation vom ersten Typ durchgeführt wird, kann die an die Bitleitung angelegte Spannung V1BLSET sein, während die an die Stromleitung angelegte Spannung V1PLSET sein kann. Wenn eine RÜCKSETZ-Operation vom ersten Typ durchgeführt wird, kann die an die Bitleitung angelegte Spannung V1BLRESET sein, während die an die Stromleitung angelegte Spannung V1PLRESET sein kann. Wenn eine SETZ-Operation vom zweiten Typ durchgeführt wird, kann die an die Bitleitung angelegte Spannung V2BLSET sein, während die an die Stromleitung angelegte Spannung V2PLSET sein kann. Wenn eine RÜCKSETZ-Operation vom zweiten Typ durchgeführt wird, kann die an die Bitleitung angelegte Spannung V2BLRESET sein, während die an die Stromleitung angelegte Spannung V2PLSET sein kann. Die an die Bitleitungen oder an die Stromleitung angelegten Spannungen können beliebige Spannungen sein, die ausreichen, um die entsprechenden Stromamplituden durch das Speicherelement (um das Speicherelement zu setzen oder rückzusetzen) in den entsprechenden Richtungen zu erzeugen. Diese Ausführungsform ist in der folgenden Tabelle 1 zusammengefaßt. Tabelle 1

	SETZEN vom ersten TYP	RÜCKSETZEN vom ersten Typ	SETZEN vom zweiten Typ	RÜCKSETZEN vom zweiten Typ
an die Bitleitung angelegte Spannung	V1BLSET	V1BLRESET	V2BLSET	V2BLRESET
an die Stromleitung angelegte Spannung	V1PLSET	V1PLRESET	V2PLSET	V2PLRESET

Bei einer Ausführungsform der Erfindung kann angenommen werden, daß für Schreibvorgänge vom ersten Typ der Strom von der Bitleitung zur Stromleitung fließt. Bei diesem Beispiel wäre die Spannung an der Bitleitung größer als die Spannung an der Stromleitung und
V1BLSET > V1PLSET und V1BLRESET > V1PLRESET
Außerdem kann bei einer Ausführungsform der Erfindung angenommen werden, daß für Schreibvorgänge vom zweiten Typ der Strom von der Stromleitung zu der Bitleitung fließt, so daß die Spannung an der Stromleitung größer sein sollte als die Spannung an der Bitleitung und
V2PLSET > V2BLSET und V2PLRESET > V2BLRESET
Wenn bei einer oder mehreren Ausführungsformen der Erfindung die Programmierung zwischen dem SETZ- und RÜCKSETZ-Zustand der Speicherelemente hin und her erfolgt, wird bevorzugt, daß die Spannung an dem Phasenwechselspeicherelement größer ist als die Spannung V_th(M), die die Schwellwertspannung des Speicherelements in seinem RÜCKSETZ-Zustand ist. Dies kann sicherstellen, daß an dem Speicherelement, wenn es sich in seinem RÜCKSETZ-Zustand befindet, eine ausreichende Spannung anliegt, so daß es einen Strom führen wird, so daß es in seinen SETZ-Zustand programmiert werden kann. Wenn dies der Fall ist, können die folgenden Bedingungen vorliegen:
V1BLSET – V1PLSET > V_th(M) und
V1BLRESET – V1PLRESET > V_th(M)

V2PLSET – V2BLSET > V_th(M) und
V1PLRESET – V2BLRESET > V_th(M)

Bei einer oder mehreren Ausführungsformen der Erfindung können die Spannungen so gewählt werden, daß sowohl für das SETZEN als auch das RÜCKSETZEN vom ersten Typ die an die Stromleitung angelegte Spannung die gleiche Spannung V1 ist. Gleichermaßen kann für das SETZEN und RÜCKSETZEN vom zweiten Typ die an die Stromleitung angelegte Spannung die gleiche Spannung V2 sein. Dies ist in der folgenden Tabelle 2 gezeigt. Tabelle 2

	SETZEN vom ersten TYP	RÜCKSETZEN vom ersten Typ	SETZEN vom zweiten Typ	RÜCKSETZEN vom zweiten Typ
an die Bitleitung angelegte Spannung	V1BLSET	V1BLRESET	V2BLSET	V2BLRESET
an die Stromleitung angelegte Spannung	V1	V1	V2	V2

Bei einer oder mehreren Ausführungsformen der Erfindung können die Spannungen so gewählt sein, daß sowohl für die SETZ- als auch RÜCKSETZ-Schreiboperationen vom ersten Typ die an die Stromleitung angelegte Spannung die gleiche Spannung GROUND ist. Gleichermaßen kann für das SETZEN und RÜCKSETZEN vom zweiten Typ die an die Stromleitung angelegte Spannung die gleiche Spannung wie die Stromversorgungsspannung V_cc sein. Dies ist in der folgenden Tabelle 3 gezeigt. Tabelle 3

	SETZEN vom ersten TYP	RÜCKSETZEN vom ersten Typ	SETZEN vom zweiten Typ	RÜCKSETZEN vom zweiten Typ
an die Bitleitung angelegte Spannung	V1BLSET	V1BLRESET	V2BLSET	V2BLRESET
an die Stromleitung angelegte Spannung	GROUND	GROUND	Vcc	Vcc

Es wird angemerkt, daß die obenbeschriebenen Spannungen an jene Speicherzellen mit Speicherelementen angelegt werden können, in die tatsächlich geschrieben wird. Für jene Speicherzellen mit Speicherelementen, in die nicht geschrieben wird, kann die Spannung an der Bitleitung identisch zu der Spannung an der Stromleitung gemacht werden, so daß ungeachtet des Zustands des Isolationstransistors Q_I kein Strom durch das Speicherelement fließt.
Bei der obenbeschriebenen Ausführungsform kann das Speicherelement zwischen seinem SETZ- und RÜCKSETZ-Zustand hin und her programmiert werden. Wie in 1 gezeigt, kann das Speicherelement jedoch auch unter zwei oder mehr Zwischenwiderstandszuständen programmiert werden. Beispielsweise kann das Speicherelement zwischen in 1 gezeigten Zwischenwiderstandszuständen R1 und R2 hin und her programmiert werden, um einen Binärbetriebsmodus bereitzustellen. Als weiteres Beispiel kann das Speicherelement unter den in 1 gezeigten drei Zuständen R1, R2 und R3 programmiert werden, um einen Betriebsmodus mit mehr als einem Speicherungsbit pro Zelle bereitzustellen. Bei einer anderen Ausführungsform der Erfindung kann das Speicherelement unter mehr als drei Widerstandszuständen programmiert werden, um einen Betriebsmodus mit mehr als einem Speicherungsbit pro Zelle bereitzustellen.
Bei der in 2 gezeigten Ausführungsform ist die gleiche Stromleitung PL ein gemeinsamer Knoten zu jedem der Isolationstransistoren Q_I. In diesem Fall wird die gleiche Stormleitungsspannung V_PL an jeden der Transistoren Q_I angelegt. Die Stromleitungsspannung V_PL kann durch physische Leitungen, die parallel zu den Wortleitungen orientiert sind, zu jedem der Transistoren Q_I gebracht werden. Diese Ausführungsform ist in 3 gezeigt, wo die Stromleitung PL des gemeinsamen Knotens die gestrichelten Leitungen enthält. Bei einer weiteren Ausführungsform der Erfindung können die Isolationstransistoren Q_I durch physische Leitungen, die parallel zu den Bitleitungen orientiert sind, an die Stromleitungsspannung V_PL gekoppelt sein. Dies ist in 4 gezeigt. Bei der in 4 gezeigten Ausführungsform enthält die Stromleitung des gemeinsamen Knotens die gestrichelten Leitungen.
Wenn ein Isolationstransistor Q_I eingeschaltet wird, wird das entsprechende Phasenänderungselement M an seine jeweilige Stromleitung gekoppelt. Durch Einschalten einer ganzen Zeile von Isolationstransistoren Q_I werden somit alle der entsprechenden Phasenwechselelemente M in der gleichen Zeile an die Stromleitung gekoppelt. Wenn zwischen der Stromleitungsspannung V_PL und der Spannung an einer oder mehreren von Bitleitungen eine Potentialdifferenz vorliegt, wird Strom durch jedes der entsprechenden Speicherelemente fließen, wo eine derartige Potentialdifferenz existiert. Strom fließt durch den Stromweg des Isolationstransistors Q_I und durch das Phasenwechselelement M. Somit ist es möglich, gleichzeitig in mehrere Speicherelemente in einer einzelnen Zeile des Speicherarrays zu schreiben.
Unter Verwendung der Ausführungsform der Speicherarrayschaltung, in 5 gezeigt, kann auch eine Doppelrichtungsschreibtechnik angewendet werden. Bei diesem Beispiel verwendet die Schreiboperation zwei an jede der Bitleitungen gekoppelte zusätzliche Transistoren. Ein Transistor Q_SET kann eingeschaltet werden, wenn das Speicherelement in seinen SETZ-Zustand programmiert wird, und der andere Transistor Q_RESET kann eingeschaltet werden, wenn das Speicherelement zurückgesetzt wird. Die Spannungen V_PL und V_SET können justiert werden, um die Richtung des Stroms durch das Speicherelement während SETZ-Operationen zu steuern. Gleichermaßen können die Spannungen V_PL und V_RESET justiert werden, um die Richtung des Stroms durch das Speicherelement während RÜCKSETZ-Operationen zu steuern.
Die Pegel und Dauern der SETZ- und RÜCKSETZ-Ströme können vom Benutzer über einen großen Bereich justiert werden. Bei einer oder mehreren Ausführungsformen der Erfindung kann die Amplitude des SETZ-Stroms zwischen etwa 50 μA und etwa 300 μA liegen. Bei einer oder mehreren Ausführungsformen der Erfindung kann die Dauer des SETZ-Stroms zwischen etwa 10 Nanosekunden und etwa 200 Nanosekunden liegen. Bei einer oder mehreren Ausführungsformen der Erfindung kann die Amplitude der RÜCKSETZ-Ströme zwischen etwa 90 μA und etwa 500 μA liegen. Bei einer oder mehreren Ausführungsformen der Erfindung kann die Amplitude der RÜCKSETZ-Ströme größer sein als die Amplitude der SETZ-Ströme. Bei einer oder mehreren Ausführungsformen der Erfindung kann die Dauer des RÜCKSETZ-Stroms kleiner sein als die Dauer des SETZ-Stroms.
Eine Zweirichtungsschreibtechnik kann auch auf andere Ausführungsformen des Phasenwechselspeicherarrays angewendet werden, beispielsweise das in 6 gezeigte Zwei-mal-Zwei-Array. In 6 enthält jede der Speicherzellen ein Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung 100 zwischen einer Bitleitung und einer Wortleitung. Bei diesem Beispiel werden an die Bitleitungen und Wortleitungen angelegte Spannungen so gesteuert, daß eine oder mehrere Schreiboperationen Schreibvorgänge vom ersten Typ sind, wo der Strom durch das Speicherelement in einer ersten Richtung fließt (wie etwa von der Bitleitung zur Wortleitung) und eine oder mehrere Schreiboperationen Schreibvorgänge vom zweiten Typ sind, wo der Strom durch das Speicherelement in einer zweiten Richtung fließt (wie etwa der entgegengesetzten Richtung von einer Wortleitung zu einer Bitleitung). Unter Bezugnahme auf die in 6 gezeigte Ausführungsform können bei einer Ausführungsform der Erfindung Schreibvorgänge vom ersten Typ erzielt werden durch Anlegen bestimmter Spannungen an die Bitleitungen und Wortleitungen. Schreibvorgänge vom zweiten Typ können erzielt werden durch Umkehren des Anlegens der Spannungen (d. h durch Anlegen der vorausgegangenen Bitleitungsspannungen an die Wortleitungen und durch Anlegen der vorausgegangenen Wortleitungspannungen an die Bitleitungen). Bei einer anderen Ausführungsform der Erfindung sind andere Wege zum Anlegen von Spannungen an die Bitleitungen und Wortleitungen möglich. Beispielsweise kann es möglich sein, die Wortleitungsspannungen auf einem bestimmten konstanten Wert zu halten, während die Bitleitungsspannungen geändert werden, um Schreibvorgänge vom ersten Typ (die beispielsweise SETZ- und RÜCKSETZ-Schreiboperationen sein können) sowie Schreibvorgänge vom zweiten Typ (die beispielsweise SETZ- und RÜCKSETZ-Schreiboperationen sein können) zu erzielen.
Bei einer Ausführungsform der Erfindung kann die Zugangseinrichtung 100 ein Schwellwertschalter sein. Der Schwellwertschalter kann ein Chalkogenid-Schwellwertschalter sein. Die Strom-Spannungs-(I-U)-Kennlinie einer Ausführungsform eines Chalkogenid-Schwellwertschalters ist in 7 gezeigt. 7 zeigt die I-U-Kennlinie eines Chalkogenid-Schwellwertschalters. Der I-U-Graph sowohl in dem ersten Quadranten (wo Spannungen und Ströme positiv sind) als auch dem dritten Quadranten (wo Spannungen und Ströme negativ sind). Während unten nur der erste Quadrant beschrieben wird, gilt eine analoge Beschreibung für die Kurve in dem driten Quadranten des I-U-Graphen (wo die Spannung und der Strom beide negativ sind). Die Schwellwertspannung des Schwellwertschalters wird V_th(T), der Schwellwertstrom als I_th(T), die Haltespannung als V_h(T) und der Haltestrom des Schalters als I_h(T) bezeichnet.
Die I-U-Kennlinienkurve IV enthält einen „Auszustands”-Zweig 210 und einen „Einzustands”-Zweig 220. Wenn der Schalter in dem Auszustandszweig arbeitet, befindet er sich in dem AUS-Zustand. Wenn der Schalter in dem Einzustandszweig 220 arbeitet, befindet sich der Schalter in seinem EIN-Zustand. Der Widerstand des Schalters ist in seinem EIN-Zustand niedriger als in seinem AUS-Zustand. Die Steigungen der in 7 gezeigten Auszustands- und Einzustandszweige (und somit die Widerstände des AUS- bzw. EIN-Zustands) sind illustrativ und sollen nicht beschränken.
Wenn unter Bezugnahme auf 7 keine Spannung an dem Schalter angelegt ist, befindet sich der Schalter in dem AUS-Zustand, und es fließt kein Strom. Der Schwellwertschalter bleibt in seinem AUS-Zustand, wenn die Spannung an dem Schwellwertschalter und der Strom durch den Schwellwertschalter steigen, bis zu einer Spannung V_th(T), die als die Schwellwertspannung des Schwellwertschalters bezeichnet wird. Wenn die angelegte Spannung am Schwellwertschalter gleich der Schwellwertspannung V_th(T) ist oder diese übersteigt, schaltet der Schwellwertschalter aus dem Auszustandszweig 210 in den Einzustandszweig 220 der I-U-Kurve, schaltet der Schalter aus seinem AUS-Zustand in seinen EIN-Zustand. Das Schwellwertschaltereignis ist in 7 durch die gestrichelte Linie dargestellt. Beim Schalten und je nach der Lastimpedanz zwischen der erzwungenen Spannung und dem Schwellwertschalter kann die Spannung an den Schwellwertschalter signifikant abnehmen und der Strom durch den Schwellwertschalter kann signifikant zunehmen. Die Spannung an dem Schwellwertschalter kann auf eine Haltespannung V_h(T) abfallen („Snapback” – Zurückschnellen), die unter der Schwellwertspannung V_th(T) liegt. Die Differenz zwischen der Schwellwertspannung V_th(T) und der Haltespannung V_h(T) wird als die Snapback-Spannung bezeichnet. Der Schwellwertschalter bleibt solange in seinem EIN-Zustand (an dem Einzustandszweig 220), wie ein als der Haltestrom I_h(T) bezeichnete Mindeststrom aufrechterhalten wird (die assoziierte Spannung V_h(T) wird als die Haltespannung bezeichnet). Unabhängig davon, wie lange der Schwellwertschalter in seinem EIN-Zustand gehalten wurde, wenn der Strom durch den Schalter unter I_h(T) abfällt, kehrt der Schwellwertschalter in seinen AUS-Zustand zurück. Der Schwellwertschalter erfordert dann die erneute Anlegung einer Spannung an dem Schalter, die größer oder gleich der Schwellwertspannung V_th(T) ist, um die Arbeit in dem Einzustandszweig wiederaufzunehmen.
Bei einer oder mehreren Ausführungsformen der Erfindung kann sich das Chalkogenid-Schwellwertschaltungsmaterial in einem amorphen Zustand befinden und unabhängig von der angelegten Energie in einem amorphen Zustand bleiben. Bei einer oder mehreren Ausführungsformen der Erfindung kristallisiert ein Chalkogenid-Schwellwertschaltungsmaterial möglicherweise nicht beim Anlegen von Energie. Bei einer oder mehreren Ausführungsformen der Erfindung ist ein Schwellwertschaltungsmaterial möglicherweise kein Phasenwechselmaterial. Bei einer oder mehreren Ausführungsformen der Erfindung ist ein Schwellwertschaltungsmaterial möglicherweise kein programmierbares Material. Die in 7 gezeigte I-U-Kennlinienkurve ist ein Beispiel für eine I-U-Kurve vom S-Typ. Jeder Schwellwertschalter mit dieser Art von I-U-Kurve kann in der vorliegenden Erfindung verwendet werden. Das Schwellwertschaltungsmaterial braucht kein Chalkogenidmaterial zu sein. Die vorliegende Erfindung kann auch auf Schwellwertschaltungsmaterialien anwendbar sein, die keine Materialien vom S-Typ sind.
Wieder unter Bezugnahme auf 7 tritt ein analoges Schaltverhalten in dem dritten Quadranten des in 7 gezeigten I-U-Graphen auf. Unter der Voraussetzung, daß man sich der negativen Polaritäten sowohl der Spannung als auch des Stroms der I-U-Kurve in dem dritten Quadranten bewußt ist, ist das Schaltverhalten in dem dritten Quadranten analog zu dem hier oben für den ersten Quadranten beschriebenen. Der in 7 gezeigte I-U-Graph ist ein Beispiel für das, was hierin als „symmetrische” I-U-Kurve bezeichnet wird, wodurch die Ströme und Spannungen der I-U-Kurve in der Halbebene V < 0 von der Größe her gleich sind, aber in entgegengesetzter Richtung zu den Strömen und der Spannung der I-U-Kurve in ihrer Halbebene V > 0.
Wieder unter Bezugnahme auf 6 kann bei einer oder mehreren Ausführungsformen der Erfindung die Zugangseinrichtung 100 eine beliebige Zugangseinrichtung mit einer symmetrischen Strom-Spannungs-Kennlinie sein. Bei der gezeigten Ausführungsform ist die Zugangseinrichtung 100 eine zweipolige Einrichtung, doch ist es möglich, daß die Zugangseinrichtung auch eine drei- oder mehrpolige Zugangseinrichtung ist. Die drei- oder mehrpolige Zugangseinrichtung kann elektrisch in Reihe zwischen eine Bitleitung und eine Wortleitung gekoppelt sein.
Die abwechselnde Sequenz von einem oder mehreren Schreibvorgängen vom ersten Typ gefolgt von einem oder mehreren Schreibvorgängen vom zweiten Typ kann von einer Schreibsteuerschaltung gesteuert werden. Unter Bezugnahme auf die in 2, 3 und 4 gezeigten Ausführungsformen kann die Schreibsteuerschaltung die Spannungen auf der Stromleitung und/oder die Spannungen auf den Bitleitungen steuern, um die Richtung des Stroms durch die Speicherelemente während der Schreiboperationen zu steuern. Gleichermaßen kann unter Bezugnahme auf die in 5 gezeigte Ausführungsform die Schreibsteuerschaltung die Spannungen V_SET, V_RESET und V_PL steuern, um die Richtung des Stroms durch die Speicherelemente während der Schreiboperationen zu steuern. Gleichermaßen kann unter Bezugnahme auf die in 6 gezeigte Ausführungsform die Schreibsteuerschaltung die Spannungen auf den Bitleitungen BL1, BL2 und den Wortleitungen WL1, WL2 steuern, um die Richtung des Stroms durch die Speicherelemente während der Schreiboperationen zu steuern.
Bei einer oder mehreren Ausführungsformen der Erfindung kann die Schreibsteuerschaltung die Anzahl von Schreiboperationen überwachen, die durch ein bestimmtes Speicherelement in einer bestimmten Richtung ausgeführt worden sind (z. B. die Anzahl der Schreibvorgänge vom ersten Typ oder die Anzahl der Schreibvorgänge vom zweiten Typ). Beispielsweise kann die Schreibsteuerschaltung die Anzahl der Schreibvorgänge vom ersten Typ überwachen, wobei der Strom in einer ersten Richtung durch das Speicherelement fließt. Nachdem eine bestimmte Anzahl von Schreibvorgängen vom ersten Typ durchgeführt worden ist, kann die Schreibsteuerschaltung die Spannungen auf der Stromleitung und der entsprechenden Bitleitung so ändern, daß zusätzliche Schreiboperationen in das gleiche Speicherelement nun in der entgegengesetzten Richtung auftreten, das heißt, sie sind nun Schreibvorgänge vom zweiten Typ. Wiederum kann die Schreibsteuerschaltung nun die Anzahl der Schreibvorgänge vom zweiten Typ in dieser neuen Richtung überwachen. Nachdem eine bestimmte Anzahl von Schreibvorgängen vom zweiten Typ durchgeführt worden ist, kann die Schreibsteuerschaltung wieder die Spannungen auf der Stromleitung und der entsprechenden Bitleitung ändern, so daß die Richtung des Stroms durch das Speicherelement zurückgeändert wird.
Bei einer oder mehreren Ausführungsformen der Erfindung kann die Schreibsteuerschaltung die Zeit überwachen, in der Schreibvorgänge in einer ersten Richtung durchgeführt worden sind. Auf der Basis der Zeit kann die Schreibsteuerschaltung die Spannungen auf der Stromleitung und der entsprechenden Bitleitung ändern, so daß die Schreiboperationen danach in einer zweiten Richtung (z. B. entgegengesetzten) durchgeführt werden.
Bei einer oder mehreren Ausführungsformen der Erfindung ist es auch möglich, daß die Schreibsteuerschaltung den Inhalt der Speicherelemente überwacht. In diesem Fall kann die Richtung des Stroms durch das Speicherelement von einer ersten Richtung zu einer zweiten (z. B. entgegengesetzten) Richtung auf der Basis des Inhalts des Speicherelements geändert werden.
Bei einer oder mehreren Ausführungsformen der Erfindung ist es auch möglich, daß die Schreibsteuerschaltung verursacht, daß die Richtung des Stroms durch das Speicherelement auf einer Zufallsbasis umgeschaltet wird.
8 zeigt ein Blockdiagramm eines Speichersystems der vorliegenden Erfindung. Das Speichersystem umfaßt ein Speicherarray 310 in elektrischer Kommunikation mit einer Schreibsteuerschaltung 320. Informationen 330 über das Speicherarray (dazu können beispielsweise die Anzahl der Schreibvorgänge vom ersten Typ, die Anzahl der Schreibvorgänge vom zweiten Typ, die Gesamtzeit der Schreibvorgänge vom ersten Typ, die Gesamtzeit der Schreibvorgänge vom zweiten Typ, der Inhalt der Speicherelemente des Arrays zählen) werden von der Schreibsteuerschaltung gesammelt. Auf der Basis der von der Schreibsteuerschaltung 320 gesammelten Informationen 330 liefert die Schreibsteuerschaltung 320 die Spannungen 340 an das Speicherarray, so daß das Speicherarray den entsprechenden Typ von Schreiboperation durchführen kann. Der entsprechende Typ von Schreiboperation kann beispielsweise eine Schreiboperation vom ersten Typ sein, so daß der Strom durch das Speicherelement in einer ersten Richtung fließt, oder eine Schreiboperation vom zweiten Typ, so daß der Strom durch das Speicherelement in einer zweiten Richtung fließt. Als ein Beispiel kann der entsprechende Typ von Schreiboperation beispielsweise ein SETZEN vom ersten Typ, ein RÜCKSETZEN vom ersten Typ, ein SETZEN vom zweiten Typ und ein RÜCKSETZEN vom zweiten Typ sein. Die Schreibschaltung 320 kann beispielsweise und ohne Beschränkung in Kombination mit einer beliebigen der Ausführungsformen der Typen von Speicherarrays, die in 2 bis 6 gezeigt sind, verwendet werden.
Es wird hierin auch ein bidirektionales Leseverfahren offenbart. Während einer oder mehrerer Leseoperationen kann der Strom durch das Speicherelement in einer ersten Richtung gelenkt werden. Gleichermaßen kann während einer oder mehrerer Leseoperationen der Strom durch das Speicherelement in einer zweiten Richtung gelenkt werden (beispielsweise der ersten Richtung entgegengesetzt). Ein Lesevorgang vom ersten Typ kann sich auf eine Leseoperation beziehen, bei der der Strom durch das Speicherelement in einer ersten Richtung fließt. Ein Lesevorgang vom zweiten Typ kann sich auf eine Leseoperation beziehen, bei der der Strom durch das Speicherelement in einer zweiten Richtung fließt (beispielsweise der ersten Richtung entgegengesetzt). Das bidirektionale Leseverfahren kann beispielsweise und ohne Begrenzung auf alle Ausführungsformen der Speicherarrays, in 2 bis 6 gezeigt, angewendet werden.
Wenn beispielsweise unter Bezugnahme auf 2 das Speicherelement gelesen wird, kann eine Spannung V1READ an die Bitleitung und eine Spannung V2READ an die Stromleitung angelegt werden. Bei einer oder mehreren Ausführungsformen der Erfindung kann für Leseoperationen die Potentialdifferenz zwischen der Bitleitung und der Stromleitung unter der Schwellwertspannung V_th(M) des Speicherelements in seinem RÜCKSETZ-Zustand liegen. Dies kann erfolgen, um das versehentliche Programmieren des Speicherelements zu verhindern, wenn das Speicherelement gelesen wird. Nach einer oder mehreren Leseoperationen ist es möglich, daß die an die Bitleitung und Stromleitung angelegten Lesespannungen gewechselt werden, so daß die Stromrichtung durch das Speicherelement während der nächsten einen oder mehreren Leseoperationen vertauscht ist.
9 zeigt ein Blockdiagramm eines Speichersystems der vorliegenden Erfindung. Das Speichersystem umfaßt ein Speicherarray 310 in elektrischer Kommunikation mit einer Lesesteuerschaltung 420. Informationen 430 über das Speicherarray (dazu können beispielsweise die Anzahl der Leseoperationen vom ersten Typ, die Anzahl der Leseoperationen vom zweiten Typ, die Gesamtzeit der Leseoperationen vom ersten Typ, die Gesamtzeit der Leseoperationen vom zweiten Typ, der Inhalt der Speicherelemente des Arrays zählen) werden von der Lesesteuerschaltung gesammelt. Auf der Basis der von der Lesesteuerschaltung 420 gesammelten Informationen 430 liefert die Lesesteuerschaltung 420 die Spannungen 440 an das Speicherarray 310, so daß das Speicherarray den entsprechenden Typ von Leseoperation durchführen kann. Der entsprechende Typ von Leseoperation kann beispielsweise ein Lesevorgang vom ersten Typ oder ein Lesevorgang vom zweiten Typ sein. Ein Lesevorgang vom ersten Typ kann ein Lesevorgang sein, bei dem der Strom durch das Speicherelement in einer ersten Richtung fließt. Ein Lesevorgang vom zweiten Typ kann eine Leseoperation sein, bei der der Strom durch das Speicherelement in einer zweiten Richtung fließt. Bei einer oder mehreren Ausführungsformen der Erfindung ist die zweite Richtung der der ersten Richtung entgegengesetzt.
Es wird angemerkt, daß es bei einer oder mehreren Ausführungsformen der Erfindung möglich ist, daß mindestens ein Abschnitt der in 8 gezeigten Schreibsteuerschaltung 320 und mindestens ein Abschnitt der in 9 gezeigten Lesesteuerschaltung als ein gemeinsame Lese-/Schreibsteuerschaltung kombiniert werden. Es ist auch möglich, daß bei einer oder mehreren Ausführungsformen der Erfindung ein bidirektionales Schreibverfahren mit einem bidirektionalen Leseverfahren kombiniert wird. In diesem Fall können auf einen oder mehrere Schreibvorgänge oder Lesevorgänge vom ersten Typ ein oder mehrere Schreibvorgänge oder Lesevorgänge vom zweiten Typ folgen.
Es wird angemerkt, daß es beim Schreiben in ein Phasenwechselspeicherelement und/oder dem Lesen daraus möglich ist, daß es zu einem gewissen Ausmaß an Materialtransfer zwischen dem Phasenwechselmaterial und den benachbarten Materialien kommen kann. Beispielsweise ist es möglich, daß aufgrund von Elektromigration eine gewisse Menge an Materialtransfer zwischen den benachbarten Elektrodenmaterialien und dem Speichermaterial auftreten kann. Wegen der Richtungsänderung des Stromflusses durch das Speicherelement beim Schreiben in das Speicherelement und/oder dem Lesen daraus unter Verwendung einer oder mehrerer der Ausführungsformen der vorliegenden Erfindung ist es möglich, daß das Ausmaß eines derartigen Materialtransfers reduziert ist.
Wie oben beschrieben kann das Phasenwechselelement des Speichersystems der vorliegenden Erfindung zumindest in einem ersten Widerstandszustand und einem zweiten Widerstandszustand programmiert werden. Das Speicherelement kann direkt überschreibbar sein, so daß es zu einem spezifischen Widerstandszustand programmiert werden kann (beispielsweise den ersten oder den zweiten Widerstandszustand) ohne die Notwendigkeit, zuerst zu einem Startzustand programmiert zu werden.
Das Phasenwechselmaterial kann aus mehreren konstituierenden Atomelementen ausgebildet sein. Beispielsweise kann das Phasenwechselmaterial ein oder mehrere Elemente enthalten, ausgewählt aus der Gruppe bestehend aus Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O und Mischungen oder Legierungen davon. Bei einer oder mehreren Ausführungsformen der Erfindung kann das Phasenwechselmaterial mindestens ein Chalkogen-Element enthalten. Das mindestens eine Chalkogen-Element kann ausgewählt sein aus der Gruppe bestehend aus Te, Se, und Mischungen oder Legierungen davon. Das mindestens eine Chalkogen-Element kann eine Mischung aus Te und Se sein. Ein Beispiel für das Chalkogenidmaterial, das verwendet werden kann, ist Ge₂Sb₂Te₅.
Ein Beispiel eines Phasenwechselspeichermaterials ist eine Zusammensetzung, wo die durchschnittliche Konzentration von Te bevorzugt unter etwa 70% und besonders bevorzugt zwischen etwa 40% und etwa 60% liegt. Bei einer Ausführungsform kann die Konzentration von Ge in dem Material größer als etwa 5% sein. Bei einer anderen Ausführungsform kann die Konzentration des Ge zwischen etwa 8% und etwa 50% liegen. Bei einer anderen Ausführungsform kann die Konzentration von Ge zwischen etwa 10% und etwa 44% liegen. Der Rest der hauptkonstituierenden Elemente kann Sb sein. Die angegebenen Prozentsätze sind Atomprozentsätze, die insgesamt 100% der Atome der konstituierenden Elemente bilden können. Somit kann diese Zusammensetzung als Te_aGe_bSb_100-(a+b) charakterisiert werden. Diese ternären Ge-Sb-Te-Legierungen können nützliche Ausgangsmaterialien für die Entwicklung von zusätzlichen Phasenwechselmaterialien mit noch besseren elektrischen Kennlinien sein.
Bei einer oder mehreren Ausführungsformen der Erfindung kann das Phasenwechselmaterial mindestens ein Übergangsmetallelement enthalten. Der Ausdruck „Übergangsmetall”, wie hierin verwendet, beinhaltet Elemente 21 bis 30, 39 bis 48, 57 und 72 bis 80. Bei einer oder mehreren Ausführungsformen der Erfindung kann das Übergangsmetallelement ausgewählt sein aus der Gruppe bestehend aus Cr, Fe, Ni, Nb, Pd, Pt und Mischungen oder Legierungen davon.
Bei einer oder mehreren Ausführungsformen der Erfindung kann das Phasenwechselelement aus einem Phasenwechselmaterial ausgebildet sein, das kein Chalkogenidmaterial ist. Bei noch anderen Ausführungsformen der Erfindung ist es auch möglich, daß Einrichtungen aus programmierbaren Widerstandsmaterialien ausgebildet werden, die keine Phasenwechselmaterialien sind. Beispielsweise kann ein programmierbares Widerstandsmaterial ein beliebiges Material sein, das zwischen mindestens einem ersten Widerstandszustand und einem zweiten Widerstandszustand programmiert werden kann. Die Programmierungsmittel können beispielsweise elektrische Energie (wie etwa elektrischer Strom) sein. Es können jedoch auch andere Formen von Energie wie etwa thermische Energie und optische Energie verwendet werden.
Es versteht sich, daß die hierin dargelegte Offenbarung in Form von ausführlichen Ausführungsformen vorgelegt wird, die zum Zweck beschrieben sind, eine vollständige und umfassende Offenbarung der vorliegenden Erfindung anzustellen, und daß solche Details nicht so ausgelegt werden sollen, als wenn sie den wahren Schutzbereich der vorliegenden Erfindung, wie in den beigelegten Ansprüchen dargelegt und definiert, beschränken.

Claims

Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Phasenwechselspeicherarrays, wobei das Phasenwechselspeicherarray ein Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung umfaßt; Verursachen eines ersten Stroms durch das Speicherelement von der ersten Adressleitung zu der Stromleitung und Verursachen eines zweiten Stroms durch das Speicherelement von der Stromleitung zu der ersten Adressleitung.
Verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms einer ersten Schreiboperation entspricht und das Verursachen des zweiten Stroms einer zweiten Schreiboperation entspricht.
verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms einer ersten Leseoperation entspricht und das Verursachen des zweiten Stroms einer zweiten Leseoperation entspricht.
Verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms einer Leseoperation entspricht und das Verursachen des zweiten Stroms einer Schreiboperation entspricht.
Verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms einer Schreiboperation entspricht und das Verursachen des zweiten Stroms einer Leseoperation entspricht.
Verfahren nach Anspruch 1, wobei das Verursachen des zweiten Stroms vor dem Verursachen des ersten Stroms eintritt.
Verfahren nach Anspruch 1, wobei die erste Adressleitung eine Bitleitung ist.
Verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms das Anlegen einer ersten Spannung an die Stromleitung beinhaltet und das Verursachen des zweiten Stroms das Anlegen einer zweiten Spannung an die Stromleitung beinhaltet.
Verfahren nach Anspruch 1, wobei das Verursachen des ersten Stroms das Anlegen einer ersten Spannung an die Stromleitung und einer ersten Spannung an die erste Adressleitung beinhaltet und das Verursachen des zweiten Stroms das Anlegen einer zweiten Spannung an die Stromleitung und einer zweiten Spannung an die erste Adressleitung beinhaltet.
Verfahren nach Anspruch 1, wobei die Zugangseinrichtung ein Transistor ist.
Verfahren nach Anspruch 1, wobei die Zugangseinrichtung ein MOS-Transistor ist.
Verfahren nach Anspruch 1, wobei das Phasenwechselspeicherelement ein Chalkogenidmaterial umfaßt.
Verfahren nach Anspruch 1, wobei das Phasenwechselspeicherelement auf mindestens drei Widerstandszustände programmiert werden kann.
Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Speicherarrays, wobei das Array ein Phasenwechselspeicherelement mit einem ersten Anschluß und einem zweiten Anschluß enthält; Verursachen eines ersten Stroms durch das Speicherelement von dem ersten Anschluß zu dem zweiten Anschluß und Verursachen eines zweiten Stroms durch das Speicherelement von dem zweiten Anschluß zu dem ersten Anschluß.
Verfahren nach Anspruch 14, wobei das Verursachen des ersten Stroms einer ersten Schreiboperation entspricht und das Verursachen des zweiten Stroms einer zweiten Schreiboperation entspricht.
Verfahren nach Anspruch 14, wobei das Verursachen des ersten Stroms einer ersten Leseoperation entspricht und das Verursachen des zweiten Stroms einer zweiten Leseoperation entspricht.
Verfahren nach Anspruch 14, wobei das Verursachen des ersten Stroms einer Schreiboperation entspricht und das Verursachen des zweiten Stroms einer Leseoperation entspricht.
Verfahren nach Anspruch 14, wobei das Speicherelement durch höchstens eine Bitleitung und höchstens eine Wortleitung adressiert wird.
Verfahren nach Anspruch 18, wobei der erste Strom von der Bitleitung zu der Wortleitung fließt und der zweite Strom von der Wortleitung zu der Bitleitung fließt.
Verfahren nach Anspruch 19, wobei keine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der Bitleitung und der Wortleitung vorliegt.
Verfahren nach Anspruch 19, wobei das Speicherarray weiterhin eine in Reihe mit dem Speicherelement zwischen der Bitleitung und der Wortleitung gekoppelte Zugangseinrichtung umfaßt.
Verfahren nach Anspruch 21, wobei die Zugangseinrichtung eine symmetrische I-U-Kennlinienkurve aufweist.
Verfahren nach Anspruch 21, wobei die Zugangseinrichtung ein Chalkogenid-Schwellwertschalter ist.
Verfahren nach Anspruch 14, wobei das Phasenwechselspeicherarray eine Stromleitung enthält, wobei der erste Strom von der Bitleitung zu der Stromleitung fließt und der zweite Strom von der Stromleitung zu der Bitleitung fließt.
Verfahren nach Anspruch 24, wobei das Speicherarray weiterhin eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der Bitleitung und der Stromleitung enthält.
Verfahren nach Anspruch 25, wobei die Zugangseinrichtung ein Transistor ist.
Verfahren nach Anspruch 14, wobei das Phasenwechselspeicherelement ein Chalkogenidmaterial umfaßt.
Verfahren nach Anspruch 14, wobei das Verursachen des zweiten Stroms vor dem Verursachen des ersten Stroms eintritt.
Verfahren nach Anspruch 14, wobei das Phasenwechselspeicherelement auf mindestens drei Widerstandszustände programmiert werden kann.
Verfahren zum Betreiben eines Phasenwechselspeicherarrays, umfassend: Bereitstellen des Speicherarrays, wobei das Array ein elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppeltes Phasenwechselspeicherelement enthält; Verursachen, daß ein erster Strom von der ersten Adressleitung zu der zweiten Adressleitung durch das Speicherelement fließt; und Verursachen, daß ein zweiter Strom von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Verfahren nach Anspruch 30, wobei das Verursachen des ersten Stroms einer ersten Schreiboperation entspricht und das Verursachen des zweiten Stroms einer zweiten Schreiboperation entspricht.
Verfahren nach Anspruch 30, wobei das Verursachen des ersten Stroms einer ersten Leseoperation entspricht und das Verursachen des zweiten Stroms einer zweiten Leseoperation entspricht.
Verfahren nach Anspruch 30, wobei die erste Adressleitung eine Bitleitung ist und die zweite Adressleitung eine Wortleitung ist.
Verfahren nach Anspruch 30, weiterhin umfassend eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der ersten Adressleitung und der zweiten Adressleitung.
Verfahren nach Anspruch 34, wobei die Zugangseinrichtung eine symmetrische I-U-Kennlinienkurve aufweist.
Verfahren nach Anspruch 34, wobei die Zugangseinrichtung ein Schwellwertschalter ist.
Verfahren nach Anspruch 34, wobei die Zugangseinrichtung ein Chalkogenid-Schwellwertschalter ist.
Verfahren nach Anspruch 30, wobei keine Zugangseinrichtung elektrisch in Reihe mit dem Speicherelement zwischen die erste Adressleitung und die zweite Adressleitung gekoppelt ist.
Verfahren nach Anspruch 30, wobei das Speicherelement ein Chalkogenidmaterial umfaßt.
Verfahren nach Anspruch 30, wobei das Speicherelement zu mindenstens drei Widerstandszuständen programmiert werden kann.
Speichersystem, umfassend: ein Speicherarray mit einem elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppelten Phasenwechselspeicherelement und eine Schreibsteuerschaltung zum Steuern der Spannungspegel der ersten Adressleitung und der zweiten Adressleitung beim Schreiben in das Speicherelement, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung erste Spannungspegel während einer oder mehrerer Schreiboperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der zweiten Adressleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung zweite Spannungspegel während einer oder mehrerer Schreiboperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Speichersystem nach Anspruch 41, wobei die erste Adressleitung eine Bitleitung ist und die zweite Adressleitung eine Wortleitung ist.
Speichersystem nach Anspruch 41, weiterhin umfassend eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der ersten Adressleitung und der zweiten Adressleitung.
Speichersystem nach Anspruch 43, wobei die Zugangseinrichtung eine symmetrische Strom-Spannungs-Kennlinie aufweist.
Speichersystem nach Anspruch 43, wobei die Zugangseinrichtung ein Schwellwertschalter ist.
Speichersystem nach Anspruch 43, wobei die Zugangseinrichtung ein Chalkogenid-Schwellwertschalter ist.
Speichersystem nach Anspruch 43, wobei die Zugangseinrichtung ein Schwellwertschalter vom S-Typ ist.
Speichersystem nach Anspruch 41, wobei das Phasenwechselspeicherelement ein Chalkogenidmaterial umfaßt.
Speichersystem nach Anspruch 41, wobei die Schreibsteuerschaltung die Spannungspegel auf der ersten Adressleitung und der zweiten Adressleitung auf der Basis eines Kriteriums steuert, ausgewählt aus der Liste bestehend aus a) der Anzahl der Schreiboperationen vom ersten Typ und der Anzahl der Schreiboperationen vom zweiten Typ für das Speicherelement, b) der Gesamtzeit der Schreiboperationen vom ersten Typ und der Gesamtzeit der Schreiboperationen vom zweiten Typ für das Speicherelement, c) dem Zustand des Speicherelements und d) einer Zufallsauswahl.
Speichersystem, umfassend: ein Speicherarray mit einem Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung und eine Schreibsteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der Stromleitung beim Schreiben in das Speicherelement, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung erste Spannungspegel während einer oder mehrerer Schreiboperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der Stromleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung zweite Spannungspegel während einer oder mehrerer Schreiboperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der Stromleitung zu der ersten Adressleitung fließt.
Speichersystem nach Anspruch 50, wobei die erste Adressleitung eine Bitleitung ist.
Speichersystem nach Anspruch 50, weiterhin umfassend eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der ersten Adressleitung und der Stromleitung.
Speichersystem nach Anspruch 51, wobei die Zugangseinrichtung ein Transistor ist.
Speichersystem nach Anspruch 50, wobei die Zugangseinrichtung ein MOS-Transistor mit einer an eine zweite Adressleitung des Speicherarrays gekoppelten Gateelektrode ist.
Speichersystem nach Anspruch 54, wobei die zweite Adressleitung eine Wortleitung ist.
Speichersystem nach Anspruch 50, wobei das Phasenwechselspeicherelement ein Chalkogenidmaterial umfaßt.
Speichersystem nach Anspruch 50, wobei die Schreibsteuerschaltung die Spannungspegel auf der ersten Adressleitung und der Stromleitung auf der Basis eines Kriteriums steuert, ausgewählt aus der Liste bestehend aus a) der Anzahl der Schreiboperationen vom ersten Typ und der Anzahl der Schreiboperationen vom zweiten Typ für das Speicherelement, b) der Gesamtzeit der Schreiboperationen vom ersten Typ und der Gesamtzeit der Schreiboperationen vom zweiten Typ für das Speicherelement, c) dem Zustand des Speicherelements und d) einer Zufallsauswahl.
Speichersystem, umfassend: ein Speicherarray mit einem elektrisch zwischen eine erste Adressleitung und eine zweite Adressleitung gekoppelten Phasenwechselspeicherelement und eine Lesesteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der zweiten Adressleitung beim Lesen des Speicherelements, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung erste Spannungspegel während einer oder mehrerer Leseoperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der zweiten Adressleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die zweite Adressleitung zweite Spannungspegel während einer oder mehrerer Leseoperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der zweiten Adressleitung zu der ersten Adressleitung fließt.
Speichersystem nach Anspruch 58, wobei die erste Adressleitung eine Bitleitung ist und die zweite Adressleitung eine Wortleitung ist.
Speichersystem nach Anspruch 58, weiterhin umfassend eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der ersten Adressleitung und der zweiten Adressleitung.
Speichersystem nach Anspruch 60, wobei die Zugangseinrichtung eine symmetrische Strom-Spannungs-Kennlinie aufweist.
Verfahren nach Anspruch 60, wobei die Zugangseinrichtung ein Schwellwertschalter ist.
Verfahren nach Anspruch 60, wobei die Zugangseinrichtung ein Chalkogenid-Schwellwertschalter ist.
Speichersystem nach Anspruch 60, wobei die Zugangseinrichtung ein Schwellwertschalter vom S-Typ ist.
Speichersystem nach Anspruch 58, wobei das Phasenwechsel speicherelement ein Chalkogenidmaterial umfaßt.
Speichersystem nach Anspruch 58, wobei die Lesesteuerschaltung die Spannungspegel auf der ersten Adressleitung und der zweiten Adressleitung auf der Basis eines Kriteriums steuert, ausgewählt aus der Liste bestehend aus a) der Anzahl der Leseoperationen vom ersten Typ und der Anzahl der Leseoperationen vom zweiten Typ für das Speicherelement, b) der Gesamtzeit der Leseoperationen vom ersten Typ und der Gesamtzeit der Leseoperationen vom zweiten Typ für das Speicherelement, c) dem Zustand des Speicherelements und d) einer Zufallsauswahl.
Speichersystem, umfassend: ein Speicherarray mit einem Phasenwechselspeicherelement in Reihe mit einer Zugangseinrichtung zwischen einer ersten Adressleitung und einer Stromleitung und eine Lesesteuerschaltung zum Steuern des Spannungspegels der ersten Adressleitung und der Stromleitung beim Lesen des Speicherelements, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung erste Spannungspegel während einer oder mehrerer Leseoperationen vom ersten Typ aufweisen, so daß Strom durch das Speicherelement von der ersten Adressleitung zu der Stromleitung fließt, wobei die Schaltung verursacht, daß die erste Adressleitung und die Stromleitung zweite Spannungspegel während einer oder mehrerer Leseoperationen vom zweiten Typ aufweisen, so daß Strom durch das Speicherelement von der Stromleitung zu der ersten Adressleitung fließt.
Speichersystem nach Anspruch 67, wobei die erste Adressleitung eine Bitleitung ist.
Speichersystem nach Anspruch 67, weiterhin umfassend eine Zugangseinrichtung in Reihe mit dem Speicherelement zwischen der ersten Adressleitung und der Stromleitung.
Speichersystem nach Anspruch 69, wobei die Zugangseinrichtung ein Transistor ist.
Speichersystem nach Anspruch 67, wobei die Zugangseinrichtung ein MOS-Transistor mit einer an eine zweite Adressleitung des Speicherarrays gekoppelten Gateelektrode ist.
Speichersystem nach Anspruch 71, wobei die zweite Adressleitung eine Wortleitung ist.
Speichersystem nach Anspruch 67, wobei das Phasenwechselspeicherelement ein Chalkogenidmaterial umfaßt.
Speichersystem nach Anspruch 67, wobei die Lesesteuerschaltung die Spannungspegel auf der ersten Adressleitung und der Stromleitung auf der Basis eines Kriteriums steuert, ausgewählt aus der Liste bestehend aus a) der Anzahl der Leseoperationen vom ersten Typ und der Anzahl der Leseoperationen vom zweiten Typ für das Speicherelement, b) der Gesamtzeit der Leseoperationen vom ersten Typ und der Gesamtzeit der Leseoperationen vom zweiten Typ für das Speicherelement, c) dem Zustand des Speicherelements und d) einer Zufallsauswahl.