-
Gebiet der vorliegenden Offenbarung
-
Die
vorliegende Offenbarung betrifft im Allgemeinen das Gebiet integrierter
Schaltungen mit einer internen Schaltung und einer Schutzschaltung,
um die Wahrscheinlichkeit einer Schädigung auf Grund elektrostatischer
Entladungs-(ESD)Ereignisse zu minimieren.
-
Beschreibung des Stands der
Technik
-
In
modernen integrierten Schaltungen werden für gewöhnlich eine sehr große Anzahl
einzelner Schaltungselemente, etwa Feldeffekttransistoren, Kondensatoren,
Widerstände
und dergleichen auf einem kleinen Substratbereich aufgebaut, um
damit die erforderliche Funktion der Schaltung zu verwirklichen.
Typischerweise werden eine Reihe von Kontaktflächen vorgesehen, die wiederum
elektrisch mit entsprechenden Anschlüssen verbunden sind, die auch
als Stifte bezeichnet werden, um eine Kommunikation der Schaltung
mit der Umgebung zu ermöglichen,
so dass die erforderliche Eingabe/Ausgabe-(I/O)Kapazität gegeben
ist. Mit zunehmender Verringerung der Strukturgrößen der Schaltungselemente
zur Erhöhung
der Packungsdichte und zur Verbesserung des Leistungsverhaltens
der integrierten Schaltungen, nimmt auch die Fähigkeit ab, einer extern zugeführten Überspannung
an einer der Anschlussstifte der integrierten Schaltung zu wiederstehen.
Ein Grund dafür
liegt in der Tatsache begründet, dass
abnehmende Strukturgrößen von
Feldeffekttransistoren, die eine wesentliche Entwurfskomponente
komplexer Schaltungen auf der Grundlage der CMOS-Technologie möglich sind,
d. h. beim Reduzieren der Kanallänge
der Feldeffekttransistoren, ist typischerweise auch eine Reduzierung
der Dicke der Isolationsschicht erforderlich, die die Gateelektrode von
dem Kanalgebiet trennt, um damit die Steuerbarkeit eines Kanals
aufrecht zu erhalten, der sich an der Gateisolationsschicht beim
Anlegen einer geeigneten Steuerspannung an die Gateelektrode ausbildet. Eine
der dünnen
Gateisolationsschicht zugeführte Überspannung
führt jedoch
zu Defekten in der Gateisolationsschicht, woraus sich eine reduzierte
Zuverlässigkeit
oder die Zerstörung
ergibt, was möglicherweise
in einem vollständigen
Ausfall der integrierten Schaltung ausdrückt.
-
Eine
wesentliche Quelle derartiger Überspannungen
sind sogenannte elektrostatische Entladungs-(ESD)Ereignisse, wobei
ein mit Ladungsträgern
behaftetes Objekt mit einem oder mehreren der Anschlussstifte der
integrierten Schaltung in Kontakt gebracht wird. Beispielsweise
kann ein Mensch eine sehr hohe statische Spannung von einigen 100
bis zu einigen 1000 Volt aufbauen, indem er sich lediglich über einen
Teppich bewegt, so dass eine integrierte Schaltung geschädigt werden
kann, wenn die Person die integrierte Schaltung, etwa beim Entfernen
der integrierten Schaltung von einer entsprechenden Leiterplatte
berührt.
Eine durch ein ESD-Ereignis hervorgerufene Überspannung kann selbst während der Bearbeitung
der integrierten Schaltung auftreten und kann somit zu einer reduzierten
Produktionsausbeute führen.
Ferner besteht aktuell eine zunehmende Entwicklung darin, dass austauschbare
IC's in elektronischen
Systemen eingesetzt werden, so dass lediglich eine oder mehrere
integrierte Schaltungen anstelle der gesamten Leiterplatte auszutauschen
sind, um beispielsweise Mikroprozessoren und Speicherkarten zu aktualisieren.
Da die Neuinstallation oder das Austauschen integrierter Schaltungen
nicht notwendigerweise von Fachleuten in einer ESD-sicheren Umgebung
ausgeführt
wird, müssen
die integrierten Schaltungen mit einem entsprechenden ESD-Schutz
versehen werden. Dazu wurde eine Reihe von Schutzschaltungen vorgeschlagen,
die typischerweise zwischen einem Anschluss der integrierten Schaltung
und der internen Schaltung angeordnet sind, um einen Strompfad bereitzustellen,
der sicherstellt, dass die an die interne Schaltung angelegte Spannung
deutlich unter einer spezifizierten kritischen Grenze bleibt. Beispielsweise
wird in einem typischen ESD-Ereignis, das durch eine mit Ladung beaufschlagte
Person hervorgerufen wird, eine Spannung von mehreren 1000 Volt
in einem Zeitintervall von ungefähr
100 ns (Nanosekunden) oder weniger entladen, wodurch ein Strom von
mehreren Ampere erzeugt wird. Daher muss die ESD-Schutzschaltung
einen Stromfluss von mindestens einigen Ampere ermöglichen,
um damit sicherzustellen, dass die Spannung über der ESD-Schutzschaltung die kritische Grenze
nicht übersteigt.
-
Es
wurden eine Vielzahl von ESD-Schutzschaltungen entwickelt, die grundsätzlich versuchen, geeignet
gestaltete Strompfade bereitzustellen, um damit die Überschussladung
ohne Schädigung
empfindlicher Schaltungskomponenten von Funktionsblöcken in
der integrierten Schaltung abzuleiten. Beispielsweise wird eine
relativ naheliegende Lösung häufig eingesetzt,
in der jeder Eingangs/Ausgangs-Anschluss einer entsprechenden Schutzschaltung
zugeordnet ist, die beispielsweise in Form von Dioden vorgesehen
ist, um damit einen Stromfluss zwischen einem entsprechenden Paar
aus Eingangs/Ausgangs-Anschlüssen
zu ermöglichen,
an denen eine ungewünscht
hohe Spannung während eines
ESD-Ereignisses auftritt. Entsprechende Lösungen werden als anschlussflächengestützte ESD- Schutzmaßnahmen
bezeichnet. Somit muss in diesem Falle ein leistungsfähiger ESD-Strompfad vorgesehen
werden, der die erforderliche Stromfestigkeit in beiden möglichen
Stromflussrichtungen sicherstellt. In der CMOS-Technologie werden
zu diesem Zweck häufig
NMOS-Transistorelemente mit mehreren Konfigurationen vorgesehen,
etwa NMOS-Transistoren
mit geerdetem Gate, Gate-gekoppelte NMOS-Transistoren und dergleichen.
Typischerweise wird das NMOS-Transistorelement während eines ESD-Ereignisses
unter Anwendung des parasitären
Bipolartransistors betrieben, wobei jedoch in modernsten CMOS-Technologien
ein großer Aufwand
erforderlich ist, um die ausreichende Leitfähigkeit der jeweiligen Parasitären Komponenten
zu ermöglichen.
Daher ist die Gestaltung geeigneter ESD-Schutzschaltungen unter
Anwendung der anschlussflächenbasierten
Lösung
weniger flexibel im Hinblick auf die Übertragbarkeit auf andere Fertigungstechnologien.
-
In
einer weiteren Strategie wird die durch ein ESD-Ereignis erzeugte Überschussladung
den Versorgungsspannungsleitungen zugeführt und dann nach Masse über eine
geeignete gestaltete Versorgungsspannungsklemmschaltung kurzgeschlossen, die
in Form eines geeignet gestalteten Transistorelements vorgesehen
werden kann. Da die Versorgungsspannungsklemme während der normalen Betriebsbedingungen
nicht aktiviert sein darf, beispielsweise während des Einschaltens und
des kontinuierlichen Betriebs, ist eine Trigger- bzw. Auslöseschaltung erforderlich, um
in geeigneter Weise die Leistungsversorgungsklemme beim Auftreten
eines ESD-Ereignisses zu aktivieren, während die Aktivierung der Leistungsklemmschaltung
in anderen Fällen vermieden
wird. Obwohl diese Lösung,
die häufig auch
als versorgungsleitungsbasierte ESD-Schutzschaltung bezeichnet wird,
eine komplexere Schaltung beinhaltet und auch einen Strompfad für hohe Ströme über ein
erstes ESD-Schutzelement, das einen entsprechenden Eingangs/Ausgangs-Anschluss mit
der VDD-Versorgungsleitung verbindet und nachfolgend die Versorgungsleitung
mit der Masseleitung über
die Versorgungsspannungsklemmschaltung verbindet, ist diese Technologie
weniger von technologiespezifischen Eigenschaften abhängig und
kann daher ein höheres
Maß an
Flexibilität
im Hinblick auf Technologieänderungen
bringen. Aus diesem Grunde wird die anschlussleitungsbasierte ESD-Schutztechnik
häufig
in der komplexen CMOS-Technologie eingesetzt.
Obwohl jedoch deutliche Vorteile im Hinblick auf die Entwurfsflexiblitität und die
Unabhängigkeit
von technologischen Eigenschaften durch die versorgungsleistungsbasierte
Lösung
geboten werden, kann in gewissen Lösungen eine hohe Wahrscheinlichkeit
zum Erzeugen fehlerhafter Auslesesituationen auftreten, wie dies
nachfolgend mit Bezug zu den 1a bis 1c erläutert ist.
-
1a zeigt
schematisch eine integrierte Schaltung 100 mit einer typischen
versorgungsleitungsbasierten Schutzschaltung, die eine primäre ESD-Schutzschaltung 110 ...,
beispielsweise in Form einer Hochstromdiodenstruktur enthält, wie
dies zuvor erläutert
ist. Die primäre
ESD-Schaltung 110 kann direkt mit einer Eingangs/Ausgangs-Anschlussfläche 103 verbunden
sein, die mit einer Ausgangsstufe 104 eines Funktionsblocks 105 der
integrierten Schaltung 100 verbunden ist, die im Hinblick
auf hohe Spannungspulse, etwa ESD-Ereignisse, zu schützen ist. Somit ist die primäre ESD-Schaltung 110 typischerweise
so gestaltet, dass eine Spannung an der Eingangs/Ausgangs-Anschlussfläche 103 auf einen
tolerierbaren Wert während
gewisser ESD-Ereignisse begrenzt wird. Ferner ist eine sekundäre ESD-Schaltung 120 mit
einer Eingangsstufe 106 der internen Schaltung 105 verbunden
und ist über
die Eingangs/Ausgangsfläche 103 über eine
Widerstandsstruktur 111 verbunden. Somit ist die sekundäre ESD-Schaltung 120 wesentlich
beim Schützen
der sehr sensiblen Eingangsstufe 106, die moderne Transistorelemente
mit äußerst anspruchsvollen Gatedielektrika
aufweisen kann, wie dies zuvor erläutert ist. Des weiteren umfasst
die integrierte Schaltung 100 typischerweise eine erste
Versorgungsspannungsleitung 101, die die Versorgungsspannung
VDD während
des normalen Betriebs des Bauelements 100 führt. In ähnlicher
Weise ist eine zweite Versorgungsspannungsleitung 102,
d. h. eine Versorgungsspannungsleitung für die Verbindung zu einem Massepotential
oder einer „negativen" Versorgungsspannung
VSS für
Versorgungsspannung 100 vorgesehen. Des weiteren umfasst
die Schaltung 100 eine weitere ESD-Schutzschaltung 130 mit
einer Trigger- bzw. Auslöseschaltung 140 und
einer Leistungsversorgungsklemmschaltung 150. Beispielsweise
wird die Leistungsversorgungsklemmschaltung 150 in Form
eines Hochstrom-n-Kanalfeldeffekttransistors bereitgestellt,
der den erforderlichen Durchlassstrom zum Führen des großen Stromes
aufweist, der während
eines ESD-Ereignisses erzeugt wird. Die Auslöseschaltung 140 umfasst
eine Auslösestufe 160,
die einen Widerstand 161 und einen Kondensator 162 besitzt,
die gemeinsam eine RC-Zeitkonstante definieren. Des weiteren umfasst
die Auslöseschaltung 140 eine
erste Inverterstufe 170, eine zweite Inverterstufe 180 und
eine dritte Inverterstufe 190, die in Reihe zwischen der
Auslösestufe 160 und
einem Steuereingang 151 des Leistungsversorgungsklemmtransistors 150 angeschlossen
sind.
-
Während des
normalen Betriebs wird die Versorgungsspannung über der ersten und der zweiten
Versorgungsspannungsleitung 101 und 102 angelegt,
wodurch die Versorgungs spannung an dem Eingangsknoten der ersten
Inverterstufe 170 nach der Einschwingzeit der RC-Auslösestufe 160 anliegt. D.
h., wenn die RC-Zeitkontante der Auslösestufe 160 deutlich
kleiner ist als die Anstiegszeit der Versorgungsspannung beim Einschalten
der Schaltung 100, steigt die Spannung an dem Eingang der
Inverterstufe 170 im Wesentlichen in der gleichen Weise an
wie die langsam ansteigende Versorgungsspannung an der Versorgungsspannungsleitung 101.
Auf Grund der Kette der Inverterstufen 170, 180, 190 bleibt
der Ausgang der letzten Inverterstufe 190 und damit das
Steuergate 151 des Leistungsklemmtransistors 150 in
einem tiefpegeligen Zustand, wodurch ein Kurzschluss der Versorgungsspannungsleitungen 101, 102 vermieden
wird.
-
1b zeigt
schematisch die Schaltung 100 während des Auftretens eines
ESD-Ereignisses.
Es sei angenommen, dass ein Hochspannungssignal, etwa eine Berührung durch
einen menschlichen Körper,
und dergleichen zum Erzeugen einer Überschussladung an der Eingangs/Ausgangs-Anschlussfläche 103 führt. Wie
zuvor angegeben ist, besitzt ein entsprechender ESD-Impuls eine
deutlich kürzere
Anstiegszeit in der Größenordnung
von ungefähr
einigen 10 Nanosekunden, was vergleichbar sein kann mit der RC-Zeitkonstante
der Auslösestufe 160.
Somit werden während
des Auftretens des ESD-Ereignisses die primäre und die sekundäre ESD-Schaltung 110, 120 leitend
und verbinden die Anschlussfläche 103 mit
der Versorgungsspannungsleitung 101, wodurch eine Zunahme
der Spannung über
den Versorgungsspannungsleitungen 101 und 102 hervorgerufen
wird. Auf Grund der relativ kurzen Anstiegszeit, die vergleichbar
ist zur RC-Zeitkonstante der Auslösestufe 160 bleibt
die Spannung an dem Eingang der Inverterstufe 170 auf einem
relativ niedrigen Pegel, während
die „Versorgungsspannung" in rascher Weise
entsprechend der Anstiegszeit des ESD-Impulses anwächst. Folglich
wird der Ausgang der ersten Inverterstufe 170 in einem hochpegeligen
Zustand versetzt, d. h. dieser folgt der ansteigenden Spannung VDD,
wodurch sich auch ein hochpegeliger Zustand an dem Steuergate 151 des
Leistungsklemmtransistors 150 ergibt, der daher durchschaltet,
wodurch ein leitender Pfad zwischen den Versorgungsspannungsleitungen 101 und 102 geschaffen
wird, um die auf die Eingangs/Ausgangsanschlussfläche 103 übertragene Überschussladung abzuführen. Somit
kann die Spannung an der Eingangs/Ausgangs-Anschlussfläche 103 auf
einem nicht kritischen Wert gehalten werden, während auch der Spannungsabfall über den
Leistungsversorgungsleitungen 101, 102 auf einem
nicht kritischen Wert bleibt. Somit kann durch geeignete Dimensionierung
der RC-Zeitkonstante der Auslösestufe 160 ein
geeignetes Auslöseverhalten
der ESD-Schutzschaltung 130 erreicht werden, wobei zwischen
einer normalen Einschaltsituation und dem Auftreten eines schnellen
Impulses, wie dies typischerweise in ESD-Situationen der Fall ist,
unterschieden werden kann. In komplexen CMOS-Schaltungsaufbauten werden jedoch typischerweise
Widerstände
in Form von Feldeffekttransistoren vorgesehen, um damit wertvolle
Halbleiterfläche
in dem Chip einzusparen. In diesem Falle kann sich das Auslöseverhalten
der Schaltung 160 vom obigen Funktionsverhalten aus den
folgenden Gründen
unterscheiden.
-
1c zeigt
schematisch die Auslöseschaltung 160 in
einer konventionellen Anordnung, wie sie zuvor beschrieben ist auf
der linken Seite und eine entsprechende Anordnung der Auslöseschaltung 160 gemäß einem
Aufbau, in welchem der Widerstand 161 durch einen p-Kanaltransistor 163 ersetzt ist.
Ferner ist dargestellt, dass der Kondensator 162 in Form
der parasitären
Kapazität,
d. h. der Gate/Drain- und der Gate/Source-Kapazität eines Feldeffekttransistors 164 vorgesehen.
Zu diesem Zweck wird der Transistor 163 typischerweise
so gestaltet, dass ein entsprechender Durchlasswiderstand erreicht
wird, um damit in Verbindung mit der parasitären Kapazität des Transistors 164 die
erforderliche RC-Zeitkonstante
zu erhalten. Auf Grund der Tatsache, dass der Transistor 163 lediglich
leitend wird, nachdem die Schwellwertspannung überschritten ist, die wiederum
von der Gesamtgestaltung des Transistors 163 abhängt, kann
jedoch die tatsächliche
RC-Zeitkonstante deutlich größer sei
während einer
anfänglichen
Phase des Anlegens einer Spannung an die Versorgungsleitung 101.
Somit ist in dieser Situation die RC-Zeitkonstante der Auslösestufe 160,
wie sie auf der rechten Seite gezeigt ist, unter Umständen vergleichbar
zur Anstiegszeit während einer
Einschaltsituation, da der Transistor 163 noch nicht leitend
ist, wenn die Eingangsspannung unterhalb der Schwellwertspannung
liegt, was schließlich zu
einem falschen Auslösen
des Leistungsklemmtransistors 150 führen kann. Somit wird während Einschaltereignisse
für das
Bauelement 100 ein großer Strom
durch den Leistungsklemmtransistor 150 gezogen, der deutlich
das gesamte Leistungsverhalten des Bauelements 100 im Hinblick
auf die Einschwingzeit und die Gesamtleistungsaufnahme beeinträchtigt,
wobei auch eine erhöhte
Stromtreiberfähigkeit einer
Leistungsquelle für
das Versorgen der Schaltung 100 erforderlich ist.
-
Angesichts
der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung
Integrierte Schaltungen und Techniken, um zu versuchen, eines oder
mehrere der oben erkannten Probleme zu reduzieren oder zu vermeiden.
-
Überblick über die Offenbarung
-
Im
Allgemeinen betrifft der hierin offenbarte Gegenstand Techniken
und elektronische Schaltungen, in denen flächeneffiziente CMOS-Strukturen verwendet
werden, um eine effiziente versorgungsleitungsbasierte ESD-Schutzschaltung
bereitzustellen, d. h. Widerstände
werden durch Feldeffekttransistoren ersetzt, wobei dennoch für ein verbessertes Auslöseverhalten
der ESD-Schaltung während
des Einschaltens gesorgt ist. Dazu werden die Inverterstufen, die
in der Auslöseschaltung
verwendet werden, in geeigneter Weise im Vergleich zu konventionellen
Strategien modifiziert, um eine unterschiedliche Antwort auf eine
schnell ansteigende „Versorgungsspannung" und auf eine langsam
ansteigende normale Versorgungsspannung während einer anfänglichen
Phase einer ESD-Situation oder eines Einschaltens zu erzielen, wenn
eine „RC-Komponente", die aus Feldeffekttransistoren
aufgebaut ist, eine moderat große
RC-Zeitkonstante besitzt. In einigen anschaulichen hierin offenbarten
Aspekten wird dieses Ungleichgewicht in der Reaktion der Inverterstufen
im Hinblick auf das Ansteigen der Versorgungsspannung effizient „verstärkt", indem eine positive Rückkopplung
von der zweiten Inverterstufe zu ersten Inverterstufe vorgesehen
wird, wodurch in zuverlässiger
Weise die entsprechenden Ausgangsknoten dieser Inverter „geklemmt" werden, um damit
das gewünschte
Auslöseverhalten
zu erreichen. Somit können
fehlerhafte Auslöseereignisse
während
einer Einschaltsituation vermieden oder zumindest deutlich verringert
werden.
-
Eine
anschauliche hierin offenbarte integrierte Schaltung umfasst eine
erste Versorgungsspannungsleitung und eine zweite Versorgungsspannungsleitung.
Ferner ist eine Leistungsklemmschaltung zwischen der ersten Versorgungsspannungsleitung
und der zweiten Versorgungsspannungsleitung angeschlossen und eine
Auslöseschaltung
ist mit der Versorgungsspannungsklemmschaltung und der ersten und
der zweiten Versorgungsspannungsleitung verbunden. Die Auslöseschaltung
umfasst ein RC-Element, das auf der Grundlage von Feldeffekttransistoren
gebildet ist. Die Auslöseschaltung
umfasst ferner eine erste Inverterstufe, die mit dem RC-Element
verbunden ist, eine zweite Inverterstufe und eine dritte Inverterstufe,
die in Reihe zu einem Steuereingang der Versorgungsspannungsklemmschaltung
geschaltet sind. Ferner umfasst die Auslöseschaltung eine Rückkopplungsverbindung
von einem Ausgang der zweiten Inverterstufe zu der ersten Inverterstufe.
-
Eine
anschauliche ESD-Schutzschaltung, die hierin offenbart ist, umfasst
einen Auslöseknoten, der
durch einen p-Kanaltransistor und einen n-Kanaltransistor gebildet
ist, und eine erste Inverterstufe, eine zweite Inverterstufe und
eine dritte Inverterstufe, die in Reihe verbunden sind, wobei ein
Eingang der ersten Inverterstufe mit dem Auslöseknoten verbunden ist. Die
ESD-Schutzschaltung umfasst ferner einen n-Kanalleistungsklemmtransistor
mit einem Drain/Source-Pfad, der zwischen einer ersten Versorgungsspannungsleitung
und einer zweiten Versorgungsspannungsleitung angeschlossen ist
und der einen Gateanschluss aufweist, der mit einem Ausgang der
dritten Inverterstufe verbunden ist. Des weiteren umfasst die ESD-Schutzschaltung
einen Rückkopplungs-p-Kanaltransistor,
der mit der ersten und der zweiten Inverterstufe verbunden ist,
um ein positives Rückkopplungssignal
bereitzustellen.
-
Eine
anschauliche hierin offenbarte integrierte Schaltung umfasst eine
Schutzschaltung, die ausgebildet ist, eine erste Versorgungsspannungsleitung mit
einer zweiten Versorgungsspannungsleitung zu verbinden. Die Schutzschaltung
umfasst mehrere p-Kanaltransistoren und n-Kanaltransistoren, die
so geschaltet sind, dass diese eine Auslöseschaltung mit einer Auslösestufe,
einer ersten Inverterstufe, einer zweiten Inverterstufe und einer
dritten Inverterstufe bilden. Ein Ausgang der ersten Inverterstufe
besitzt eine geringere Anstiegszeit im Vergleich zu einer Anstiegszeit
eines Ausgangs der zweiten Inverterstufe für ein Hochspannungssignal,
das an der ersten und der zweiten Versorgungsspannungsleitung anliegt,
das eine Anstiegszeit von ungefähr
100 ns oder weniger besitzt. Des weiteren besitzt der Ausgang der
ersten Inverterstufe eine längere
Anstiegszeit als die Anstiegszeit des Ausgangs der zweiten Inverterstufe
für ein
Spannungssignal, das an die erste Versorgungsspannungsleitung angelegt
wird, und eine Anstiegszeit von ungefähr 200 ns oder mehr besitzt. Schließlich umfasst
die integrierte Schaltung einen n-Kanalleistungsklemmtransistor,
der mit der Auslöseschaltung
verbunden ist.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
sind in der Beschreibung und in den angefügten Patentansprüchen angegeben
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a schematisch
ein Schaltbild einer integrierten Schaltung mit einer anschlussleitungs-basierten Schutzschaltung
mit einer Auslöseschaltung auf
der Grundlage eines RC-Elements
gemäß konventioneller
Strukturen zeigt;
-
1b schematisch
ein Schaltbild der konventionellen integrierten Schaltung während eines ESD-Ereignisses
zeigt;
-
1c schematisch
eine RC-Komponente darstellt, die auf der Grundlage von Feldeffekttransistoren
gemäß einer
konventionellen Vorgehensweise realisiert ist;
-
2a schematisch
ein Schaltbild einer integrierten Schaltung zeigt, mit einer ESD-Schutzschaltung einschließlich einer
Auslöseschaltung
mit einem verbesserten Auslöseverhalten
während
normaler Einschaltsituationen gemäß anschaulicher Ausführungsformen;
-
2b und 2c schematisch
Zeitdiagramme für
diverse Spannungen während
eines ESD-Ereignisses
(2b) und einer normalen Einschaltsituation (2c)
gemäß anschaulicher
Ausführungsformen
zeigen;
-
2d schematisch
ein Schaltbild einer ESD-Schutzschaltung mit einer positiven Rückkopplungsschleife
zwischen einer ersten Inverterstufe und einer zweiten Inverterstufe
gemäß weiteren
anschaulichen Ausführungsformen
zeigt; und
-
2e schematisch
eine ESD-Schutzschaltung mit einem p-Kanaltransistor als eine Rückkopplungskomponente
gemäß noch weiterer
anschaulicher Ausführungsformen
zeigt.
-
Detaillierte Beschreibung
-
Es
ist zu beachten, dass obwohl die vorliegende Offenbarung mit Bezug
zu den Ausführungsformen
beschrieben ist, wie sie in der folgenden detaillierten Beschreibung
sowie in den begleitenden Zeichnungen dargestellt sind, die detaillierte
Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende
Offenbarung auf die speziellen offenbarten Ausführungsformen einzuschränken, sondern
die beschriebenen Ausführungsformen stellen
lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung
dar, deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Im
Allgemeinen stellen die hierin offenbarten Schaltungen und Techniken
ein verbessertes Auslöseverhalten
von ESD-Schutzschaltungen bereit, die in raumsparender Weise entworfen
sind, wobei Widerstandsstrukturen durch Feldeffekttransistoren repräsentiert
sind. Da die RC-Zeitkontante eines RC-Netzwerks, das aus Feldeffekttransistoren
aufgebaut ist, zumindest in einer anfänglichen Phase der Einschaltsituation
relativ hoch sein kann, wodurch konventioneller Weise ein fehlerhaftes
Auslösen
der Leistungsklemmstufe resultieren kann, bieten die hierin offenbarten
Techniken ein geeignetes Verhalten der Auslöseschaltung derart, dass für moderat lange
Anstiegszeiten des Signals bei VDD ein „Ungleichgewicht" zwischen dem ersten
Ausgangsknotenpunkt und dem zweiten Ausgangsknotenpunkt der Inverterstufen
eingeführt
wird und in einigen anschaulichen Aspekten „verstärkt" wird, um damit das Einschalten der
Leistungsklemmstufe im Wesentlichen zu vermeiden. Zu diesem Zweck
werden die Gestaltung und die Hardwarekonfiguration der Inverterstufen
in geeigneter Weise angepasst, wobei zusätzlich eine positive Rückkopplungsschleife
eingerichtet werden kann, um damit die gewünschte Ungleichheit beim Reagieren
auf Spannungssignale auf der Versorgungsspannungsleitung VDD mit
unterschiedlichen Anstiegszeiten und damit unterschiedlichen Flankensteilheiten
zu stabilisieren. Folglich können
moderne Entwurfslösungen
für komplexe Schaltungen
auf der Grundlage der CMOS-Technologie mit verbessertem Leistungsverhalten
realisiert werden, da falsche Auslöseereignisse während einer Einschaltsituation
vermieden oder zumindest deutlich reduziert werden, wobei dennoch
für das
gewünschte
ESD-Schutzverhalten gesorgt ist.
-
Mit
Bezug zu den 2a bis 2i werden
nunmehr weitere anschauliche Ausführungsformen detaillierter
beschrieben.
-
2a zeigt
schematisch ein Schaltbild einer integrierten Schaltung 200,
die eine „interne" Schaltung 205 aufweisen
kann, deren Komponenten, etwa Eingangsstufen 206 und Ausgangsstufen 204, im
Hinblick auf Ereignisse mit hoher Spannung/hohem Strom, etwa ESD-Situationen, zu schützen sind, wobei
unerwünschte Überschussladung
an eine Eingangs/Ausgangsanschlussfläche 203 aufgebracht wird.
Beispielsweise kann eine primäre
ESD-Schaltung 210 direkt mit der Eingangs/Ausgangsanschlussfläche 203 beispielsweise
in Form von Diodenstrukturen mit einem hohen Durchlassstrom verbunden
sein. In ähnli cher
Weise ist eine sekundäre ESD-Schaltung 220 mit
der Eingangsstufe 206 verbunden, die wiederum mit der Anschlussfläche 203 über einem
Widerstand 221 verbunden ist. Ferner umfasst die Schaltung 200 eine
ESD-Schutzschaltung 230, die eine Auslöseschaltung 240 und
eine Ausgangsleistungsklemmstufe 250, die mit der Auslöseschaltung 240 verbunden
ist, aufweist. Wie beispielsweise zuvor erläutert ist, kann die Leistungsklemmstufe 250 in
Form eines n-Kanaltransistors vorgesehen sein, der einen Drain/Source-Pfad 252 zum
Verbinden einer ersten Versorgungsspannungsleitung 201,
d. h. einer Versorgungsspannungsleitung, die der VDD-Leitung entspricht,
mit einer zweiten Versorgungsspannungsleitung 202, d. h.
einer Versorgungsspannungsleitung, die dem Masse oder VSS-Potential entspricht,
zu verbinden. Der Drain/Source-Pfad 252 kann mittels eines
Steuereingangs- oder Gateanschlusses 251 gesteuert werden. Folglich
wird eine Spannung an dem Steueranschluss 251, die über einer
Schwellwertspannung der Leistungsklemmstufe 250 liegt,
zu einem reduzierten Widerstand des Drain/Source-Pfads 252.
-
Die
Auslöseschaltung 240 umfasst
eine Auslösestufe 260,
die eine RC-Komponente repräsentiert,
die aus einem p-Kanaltransistor 263 und einem n-Kanaltransistor 264 aufgebaut
sein kann, die so verbunden sind, dass ein Auslöseknotenpunkt bzw. Knoten 265 definiert
ist. Somit fungiert der Transistor 263 als ein Widerstand,
wenn eine Spannungsdifferenz zwischen einem Sourceanschluss 263s und
einem Gateanschluss 263g ungefähr bei oder über der Schwellwertspannung
des Transistor 263 liegt. Die Schwellwertspannung repräsentiert
diejenige Spannung, bei der ein Source/Drain-Pfad des Transistors 263 einen
leitenden Kanal ausbildet, dessen Widerstand im Wesentlichen konstant
ist für
moderat geringe Spannungen VDD. Somit weist unterhalb der Schwellwertspannung
des Transistor 263 die Auslösestufe 260 eine große RC-Konstante
auf, die im Wesentlichen durch Leckströme des Transistors 263 und
der Kapazität
des Transistors 240 definiert ist, wie dies zuvor erläutert ist.
-
Die
Auslöseschaltung 240 umfasst
ferner eine erste Inverterstufe 270, eine zweite Inverterstufe 280 und
eine dritte Inverterstufe 290, die in Reihe geschaltet
sind. D. h., ein Ausgang der ersten Inverterstufe 270 ist
mit einem Eingang der zweiten Inverterstufe 280 verbunden,
wodurch ein erster Knotenpunkt N1 definiert ist. In ähnlicher
Weise ist ein Ausgang der zweiten Inverterstufe 280 mit
einem Eingang der dritten Inverterstufe 290 verbunden,
wodurch ein zweiter Knoten N2 definiert ist. Des weiteren ist ein
Ausgang der Inverterstufe 290 mit dem Steueranschluss 251 verbunden.
Wie zuvor erläutert ist,
können
die Inverter 270, 280 und 290 auf der Grundlage
einer Schaltungsgestaltung unter Anwendung von p-Kanaltransistoren und n-Kanaltransistoren
gebildet sein, ohne dass platzraubende Widerstandsstrukturen vorgesehen
werden, um damit eine effiziente Gesamtschaltungsstruktur für die Schaltung 200 zu
erreichen. Des weiteren können
die Inverterstufen 270, 280 und 290 so
gestaltet sein, dass beim Auftreten eines Spannungssignals an der
ersten Versorgungsspannungsleitung 201 mit einer Anstiegszeit
von ungefähr
100 ns oder weniger, wie sie typisch ist für ESD-Ereignisse, die Anstiegszeit
T1 R des Knotens N1 inhärent
kleiner ist im Vergleich zu einer Anstiegszeit T2 R des Knotens
N2. Beispielsweise können
entwurfsspezifische Eigenschaften verwendet werden, beispielsweise
der Spannungsklemmeigenschaften beim Heraufziehen und/oder Herabziehen
in den einzelnen Inverterstufen 270, ..., 290 die
Schwellwertspannungen der jeweiligen Transistorelemente, die darin
enthalten sind, und dergleichen verwendet werden, um damit das gewünschte Verhalten
für Spannungen
bei VDD mit einer großen Flankensteilheit
zu erhalten.
-
Folglich
kann das Funktionsverhalten der Inverterstufen 270, 280, 290 durch
entwurfsspezifische Eigenschaften definiert werden und kann daher
in geeigneter Weise in den eigentlichen Fertigungsprozess implementiert
werden und kann auch zu einem geeigneten Verhalten während der
Simulation und Verifizierung der Schaltung 200 führen. Weiterhin sind
die Inverterstufen 270, ..., 290 so gestaltet,
dass für
ein Spannungssignal auf der Versorgungsspannungsleitung 201 mit
einer moderat „langen" Anstiegszeit von
ungefähr
200 ns oder mehr, die Anstiegszeit T1 R am Knoten N2 länger ist
im Vergleich zu Anstiegszeit T2 am Knoten N2, so dass in dieser Situation
der Knoten N2 schnell aufgeladen wird als der Knoten N1.
-
2b zeigt
schematisch ein Zeitablaufdiagramm, das qualitativ die Situation
für ein
schnell ansteigendes Signal bei VDD zeigt, wie es typischerweise
während
ESD-Ereignissen auftritt. In diesem Falle steigt ein Signal an der
ersten Versorgungsspannungsleitung 210 innerhalb eines
Zeitintervalls von ungefähr
100 ns und deutlich weniger an, wie dies durch die kurve A gezeigt
ist. Daher kann die Auslösestufe 260 auf
die Spannung VDD reagieren, indem der „Kondensator" 264 geladen
wird, wenn die entsprechende Schwellwertspannung VT des Transistors 263 überschritten
ist, wie dies durch die Kurve B angedeutet wird. Der Einfachheit
halber ist die Schwellwertspannung VT als ein relativ hoher Wert dargestellt.
Andererseits führt
die ansteigende Spannung VDD gemäß dem Funktionsverhalten,
wie es in Bezug auf 2a beschrieben ist, zu einer
Zunahme der Spannung an den Knoten N1 und N2, beispielsweise über die
jeweiligen p-Kanaltransistoren der Inverterstufen 270, 280,
wie dies nachfolgend beschrieben ist. Beispielsweise kann die Kurve
C, die die Spannung am Knoten N2 repräsentiert, etwa mit einer geringen
Steigung im Vergleich zu einer Spannung am Knoten N1 ansteigen,
die durch die Kurve D repräsentiert
ist, was beispielsweise durch geeignetes Einstellen der Durchlassströme der jeweiligen
Inverterstufen erreicht werden kann. Es sollte beachtet werden,
dass auch entsprechende Schwellwertspannungen der Transistoren geeignet
eingestellt werden können,
um das gewünschte
Verhalten zu erhalten. Folglich hält die leicht höhere Spannung
am Knoten N1 die Spannung am Knoten N2 auf einem tiefen Pegel, woraus
sich ein hoher Pegel an der letzten Inverterstufe 290 ergibt,
was zu einem Einschalten der Leistungsklemme 250 führt, wodurch
ein Entladungspfad über
den Drain/Source-Pfad 252 geschaffen wird. Somit wird in
diesem Falle das gewünschte ESD-Verhalten
erreicht.
-
2c zeigt
schematisch die Situation für ein
langsam ansteigendes Spannungssignal an der Versorgungsspannungsleitung 201,
wie es qualitativ durch die Kurve A repräsentiert ist, wobei angenommen
wird, dass nach einem Zeitintervall von ungefähr 100 ns und deutlich länger die
Spannung VDD ihren eingeschwungenen Zustand erreicht hat. Somit
kann im Vergleich zu der in 2b gezeigten
Situation die Spannung VDD, die durch die Kurve A repräsentiert wird,
als ein Signal betrachtet werden, das eine moderat geringe Anstiegszeit
aufweist. Die Auslösestufe 260 besitzt
eine sehr hohe RC-Zeitkonstante, bis VDD die Schwellwertspannung
des entsprechenden Transistors 261 erreicht hat, wie dies
zuvor erläutert ist.
In dieser Situation steigt jedoch auf Grund der geeigneten Gestaltung
der Inverterstufen 270, ... 290, wie dies zuvor
beschrieben ist, die Spannung an dem Knoten N2, die durch die Kurve
C repräsentiert
ist, schneller an, beispielsweise indem Transistoren mit einer geringeren
Schwellwertspannung in der Inverterstufe 280 im Vergleich
zur Stufe 270 vorgesehen sind, so dass das Aufladen des
Knotens N2 früher beginnt
im Vergleich zum Knoten N1, obwohl die Inverterstufe 270 eine
höhere
Stromtreiberfähigkeit aufweisen
kann, wie dies zuvor erläutert
ist. Folglich steuert der Knoten N2 die Inverterstufe 290 so
an, dass deren Ausgang und damit der Steueranschluss 250 auf
einem tiefen Pegel bleiben, wodurch das Durchschalten des Drain/Source-Pfads 252 vermieden
wird. Folglich kann während
der anfänglichen Phase
des Spannungsanstiegs an der Versorgungsspannungsleitung 201 eine
fehlerhafte Auslösung bzw.
Ansteuerung der Leistungsausgangsklemme 250 vermieden werden.
-
2d zeigt
schematisch die ESD-Schutzschaltung 230 gemäß weiterer
anschaulicher Ausführungsformen,
in denen die anfänglich
erzeugte Ungleichheit zwischen dem unterschiedlichen Ladungsverhalten
an den Knoten N1 und N2 während einer
normalen Einschaltsituation, wie sie in 2c gezeigt
ist, stabilisiert werden kann. Zu diesem Zweck wird eine positive
Rückkopplungsschleife 274 zwischen
der Inverterstufe 280, d. h. dem Ausgangsknoten N2 und
der Inverterstufe 270 eingerichtet, um damit den Knoten
N1 auf tiefen Pegel während
des Zeitintervalls nach dem anfänglichen
Einschaltereignis zu halten, bis die Auslöseschaltung 260 das
gewünschte
Verhalten zeigt, um damit den Ausgangsknoten N1 auf einen tiefen
Pegel zu zwingen. Zu diesem Zweck kann die Inverterstufe 270 so
betrachtet werden, dass sie einen p-Kanaltransistor 271 und
einen n-Kanaltransistor 272 aufweist, wobei der Widerstand
des p-Kanaltransistors 271 als ein steuerbarer „Widerstand" angenommen werden
kann, wovon zumindest ein Teil durch die Spannung von N2 gesteuert
ist, die über
die Schleife 274 zurückgespeist
wird. Beispielsweise kann, wie gezeigt ist, ein „variabler Widerstand" 273 in
dem Strompfad zwischen der Versorgungsspannungsleitung 201 und
dem Ausgangsknoten N1 vorgesehen werden, wodurch eine Verlangsamung
des Aufladens des Knotens N1 erreicht wird, wenn der „Widerstand" 273 einen
hohen Widerstandswert besitzt. In diesem Sinne kann eine positive
Rückkopplung
als ein Mechanismus betrachtet werden, in welchem die Schleife 274 einen
größeren „Widerstand" des „Widerstandselements" 273 bewirkt,
wenn eine Spannung bei N2 ansteigt, während eine abnehmende Spannung
bei N2 zu einem geringeren Widerstandswert des „Widerstands" 273 führt. Wenn
somit die Spannung am Knoten N2 ansteigt, erhöht sich auch der Widerstandswert
des „Widertands" 273, wodurch
das Aufladen des Knotens N1 weiter verringert wird. Schließlich erreicht
der Knoten N1 das Potential VSS, wodurch N2 an die ansteigende Spannung
VDD geklemmt wird. Somit wird ein stabiles Verhalten der Ausgangsknoten
N1 und N2 erreicht, bis schließlich
die Auslösespannung
am Knoten 265 den Knoten N1 auf einem tiefen Pegel halt,
die in der konventionellen Auslöseschaltung, etwa
der Auslöseschaltung 130 mit
einem Widerstand in der Auslösestufe 160,
wie sie zuvor beschrieben ist.
-
2e zeigt
schematisch die ESD-Schutzschaltung 230 gemäß weiterer
anschaulicher Ausführungsformen.
Wie gezeigt wird in der ersten Inverterstufe 270 die positive
Rückkopplung
mittels eines p-Kanaltransistors 273 erreicht, der mit
seinem Source/Drain-Pfad 273s zwischen dem Ausgangsknoten N1
und einem Source/Drain-Pfad 271s des p-Kanaltransistors 271 angeschlossen
ist. Ferner ist ein Gate 273g mit dem Ausgangsknoten N2
der zweiten Inverterstufe 280 verbunden. Somit wird das
gewünschte positive
Rück kopplungsverhalten
in der zuvor beschriebenen Weise erreicht. Die Inverterstufe 280 kann
ferner einen p-Kanaltransistor 281 und einen n-Kanaltransistor 282 aufweisen,
wobei ein erster Feldeffektransistor, d. h. ein p-Kanaltransistor 231 mit seinem
Source/Drain-Pfad 231s zwischen der Versorgungsspannungsleitung 201 und
einem Transistor 281 angeschlossen ist, während das
Gate 231g mit dem Steuereingang 251 verbunden.
Ferner ist ein zweiter p-Kanaltransistor 232 mit seinem
Source/Drain-Pfad 232s mit dem Ausgangsknoten N2 der zweiten
Stufe 280 verbunden, während
ein Gate 232g mit dem Steuereingang 251 verbunden
ist.
-
Somit
reagiert die ESD-Schutzschaltung 230 während eines ESD-Ereignisses
oder einer anderen schnell ansteigenden Spannung an der Versorgungsspannungsleitung 201 in
der folgenden Weise. Anfänglich
sind alle Knotenspannungen in der Schaltung 0. Beim Anlegen der
schnell ansteigenden Spannung an der Versorgungsspannungsleitung 201 wird
der Knoten N1 schneller aufgeladen als der Knoten N2, wie dies zuvor
erläutert
ist, wodurch eine ansteigende Spannung erzeugt wird, die bewirkt,
dass die Spannung am Knoten N2 über
den n-Kanaltransistor 282 abnimmt. in diesem Falle wird
die Steuerspannung für
den Rückkopplungstransistor 273 ebenfalls
herabgezogen, wodurch der Gesamtwiderstand in dem Strompfad, der
den Knoten N1 auflädt, weiter
verringert wird, so dass schließlich
N1 sich auf die Spannung einstellt, die aktuell an der Versorgungsspannungsleitung 201 auftritt,
wenn der Knoten N2 auf die Spannung der Versorgungsspannungsleitung 202,
d. h. VSS, geklemmt wird. Folglich bleibt der Leistungsklemmtransistor 250 zuverlässig eingeschaltet,
wir dies gewünscht
ist.
-
Während eines
normalen Einschaltmodus wird der Knoten N2 auf eine geringfügig höhere Spannung
im Vergleich zum Knoten N1 über
die Transistoren 231 und 281 und auch über den
Transistor 232 aufgeladen, wie dies zuvor erläutert ist. Wiederum
führt die
positive Rückkopplung,
die durch den Transistor 273 bewirkt wird, zu einer Stabilisierung,
da die ansteigende Spannung bei N2 das Aufladen des Knotens N1 weiter
verlangsamt, woraus sich eine Stabilisierung von N1 bei VSS ergibt,
während
N2 die Spannung von VDD annimmt, wodurch zuverlässig der Leistungsklemmtransistor 250 in
seinem ausgeschalteten Zustand bleibt, wie dies gewünscht ist.
-
Somit
kann ein verbessertes Leistungsverhalten der Schaltung 200 während standardmäßiger Einschaltsituationen
erreicht werden, obwohl Widerstandsstrukturen durch Feldeffekttransistoren
realisiert sind.
-
Es
sollte beachtet werden, dass die Schaltung 200 auf der
Grundlage gut etablierter Techniken hergestellt werden kann, so
dass ein vorhersagbares und zuverlässiges Funktionsverhalten erreicht
wird, wie dies zuvor erläutert
ist. Beispielsweise können die
jeweiligen Schaltungselemente, d. h. die p-Kanaltransistoren und
n-Kanaltransistoren der Schaltung 200 auf Basis gut etablierter
Fertigungstechniken, die auf den betrachteten Technologiestandard
angepasst sind, hergestellt werden. Somit kann nach dem Entwerfen
und dem Verifizieren der Schaltung 200 und insbesondere
der ESD-Schutzschaltung 230 ein verbessertes Funktionsverhalten
erreicht werden, wobei dennoch eine platzsparende Konfiguration
bereitgestellt wird.
-
Weitere
Modifizierungen und Variationen der vorliegenden Offenbarung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art des Ausführens
der vorliegenden Erfindung zu vermitteln.