DE102007054485B4 - Siliziumoberflächen-Strukturierungs-Verfahren - Google Patents

Siliziumoberflächen-Strukturierungs-Verfahren Download PDF

Info

Publication number
DE102007054485B4
DE102007054485B4 DE102007054485A DE102007054485A DE102007054485B4 DE 102007054485 B4 DE102007054485 B4 DE 102007054485B4 DE 102007054485 A DE102007054485 A DE 102007054485A DE 102007054485 A DE102007054485 A DE 102007054485A DE 102007054485 B4 DE102007054485 B4 DE 102007054485B4
Authority
DE
Germany
Prior art keywords
texturing
temperature
solution
texturing solution
phosphoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007054485A
Other languages
English (en)
Other versions
DE102007054485A1 (de
Inventor
Dr. Sontag Detlef
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meyer Burger Germany GmbH
Original Assignee
Deutsche Cell GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Cell GmbH filed Critical Deutsche Cell GmbH
Priority to DE102007054485A priority Critical patent/DE102007054485B4/de
Priority to US12/272,689 priority patent/US20090130832A1/en
Publication of DE102007054485A1 publication Critical patent/DE102007054485A1/de
Application granted granted Critical
Publication of DE102007054485B4 publication Critical patent/DE102007054485B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

Verfahren zur Strukturierung von multikristallinen Siliziumsubstrat-Oberflächen und Emitter-Diffundierung in diese umfassend die folgenden Schritte: – Bereitstellen einer Texturier-Lösung (10), welche mindestens einen Anteil an Phosphorsäure aufweist, – Bereitstellen eines Halbleiter-Substrats (2) mit einer zu strukturierenden Oberfläche (1), – Benetzen der zu strukturierenden Oberfläche (1) mit der Texturier-Lösung (10), – Erhitzen der Texturier-Lösung (10) auf eine Texturier-Temperatur TT, – Erhitzen der Texturier-Lösung (10) auf eine Diffundier-Temperatur TD, wobei TD > TT.

Description

  • Die Erfindung betrifft ein Verfahren zur Strukturierung von multikristallinen Siliziumsubstrat-Oberflächen und Emitter-Diffundierung in diese.
  • Die Texturierung von Siliziumwafern und die Diffusion von Phosphor in die Siliziumoberfläche zur Bildung eines hochdotierten Emitters sind nach dem bisherigen Stand der Technik zwei voneinander völlig unabhängige Prozessschritte bei der Herstellung einer Solarzelle. Zur Oberflächenstrukturierung wird üblicherweise ein Säuregemisch, welches insbesondere Flusssäure oder Salpetersäure enthält, eingesetzt. Hierbei muss das Säuregemisch üblicherweise auf unter 10°C abgekühlt werden. Derartige Verfahren sind aus der DE 199 62 136 A1 und aus der DE 37 28 693 A1 bekannt. Weiterhin ist aus der DE 41 09 955 C2 und aus der JP 2000119874 A bekannt, dass ein Benetzungs-Mittel zur verbesserten Oberflächenstrukturierung auf Temperaturen von unter 100°C erwärmt wird. Die Emitter-Diffusion hingegen erfolgt in einem Hochtemperatur-Gasphasenprozess oder in einem Durchlaufofen. Somit sind für die Texturierung von Siliziumwafern und für die Emitter-Diffundierung getrennte Anlagen notwendig, was zu einem doppelten Platzbedarf, höheren Kosten und einer erhöhten Wahrscheinlichkeit für Stillstandzeiten und Produktions-Ausfälle führt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren bereitzustellen, mit welcher die Texturierung der Oberfläche eines Silizium-Substrats und die anschließende Emitter-Diffundierung in dieselbe vereinfacht wird.
  • Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Der Kern der Erfindung besteht darin, zur Texturierung eines Halbleiter-Substrats eine Texturier-Lösung zu verwenden, welche ihre Texturierungs-Wirkung bei hohen Temperaturen entfaltet. Hierdurch lassen sich der Texturierungs-Prozess und die Emitter-Diffusion besonders einfach in einem integrierten Verfahren vereinigen.
  • Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen. Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt:
  • 1 eine schematisch Darstellung eines Ausführungsbeispiels der Erfindung.
  • Im Folgenden wird unter Bezugnahme auf die 1 ein Ausführungsbeispiel der Erfindung beschrieben. Eine Vorrichtung zur Strukturierung einer Oberfläche 1 eines Halbleiter-Substrats 2 umfasst eine Benetzungs-Einrichtung 3 sowie mindestens eine regelbare Heiz-Vorrichtung. Es ist insbesondere vorgesehen, die Heiz-Vorrichtüng als Durchlauf-Ofen 4 auszubilden. Des Weiteren umfasst die Vorrichtung ein erstes, im Bereich der Benetzungs-Einrichtung 3 angeordnetes Transport-Band 5 und ein zweites, zumindest teilweise im Bereich des Durchlauf-Ofens 4 angeordnetes Transport-Band 6. Die Transport-Bänder 5 und 6 sind jeweils drehantreibbar um Transport-Rollen 7 gelagert. Die Transport-Rollen 7 sind in einer Drehrichtung 8 drehantreibbar gelagert. Die Transport-Bänder 5 und 6 sind ein Beispiel einer Transport-Einrichtung, mittels welcher das Halbleiter-Substrat 2 in einer Transport-Richtung 9 durch die Vorrichtung transportierbar ist. Mittels der Benetzungs-Einrichtung 3 ist die zu strukturierende Oberfläche 1 mit einer Texturier-Lösung 10 benetzbar.
  • Die Texturier-Lösung 10 weist mindestens einen Anteil an Phosphorsäure auf. Sie besteht insbesondere aus reiner Phosphorsäure. Die Konzentration der Phosphorsäure der Texturier-Lösung 10 beträgt mindestens 70%, insbesondere mindestens 80%, insbesondere mindestens 85%.
  • Der Durchlauf-Ofen 4 ist in Transport-Richtung 9 der Benetzungs-Einrichtung 3 nachgeordnet. Der Durchlauf-Ofen 4 weist mindestens eine erste Zone 11 und eine dieser in Transport-Richtung 9 nachgeordnete zweite Zone 12 auf. Im Bereich der ersten Zone 11 ist eine erste Heiz-Einrichtung 13 angeordnet. Im Bereich der zweiten Zone 12 ist eine zweite Heiz-Einrichtung 14 angeordnet. Mittels der ersten Heiz-Einrichtung 13 ist die Texturier-Lösung 10 auf der Oberfläche 1 des Halbleiter-Substrats 2 im Bereich der ersten Zone 11 auf eine Texturier-Temperatur TT erhitzbar. Die Texturier-Temperatur TT beträgt mindestens 250°C, insbesondere mindestens 300°C, insbesondere mindestens 350°C. Mittels der zweiten Heiz-Einrichtung 14 ist die Texturier-Lösung 10 auf der Oberfläche 1 des Halbleiter-Substrats 2 im Bereich der zweiten Zone auf eine Diffundier-Temperatur TD erhitzbar. Die Diffundier-Temperatur TD beträgt mindestens 500°C, insbesondere mindestens 600°C, insbesondere mindestens 750°C. Durch die der ersten Heiz-Einrichtung 13 in Transport-Richtung 9 nachgeordnete Anordnung der zweiten Heiz-Einrichtung 14 ist eine besonders effiziente Vereinigung des Strukturierungs-Prozesses und des Diffusions-Prozesses möglich. Es ist jedoch ebenso möglich, die erste Heiz-Einrichtung 13 und die zweite Heiz-Einrichtung 14 in Transport-Richtung 9 zumindest teilweise überlappend anzuordnen. Die Heiz-Einrichtungen 13 und 14 sind insbesondere sequentiell oder kumulativ betätigbar.
  • Im Folgenden wird die Funktionsweise der erfindungsgemäßen Vorrichtung beschrieben. Zunächst wird mindestens eine Oberfläche 1 des Halbleiter-Substrats 2 mittels der Benetzungs-Einrichtung 3 mit der Textur-Lösung 10 benetzt. Die Textur-Lösung 10 wird insbesondere mittels eines Sprüh-Verfahrens (Spray-on-Technik) auf die Oberfläche 1 des Halbleiter-Substrats 2 aufgebracht. Eine Rotationsbeschichtung (Spin-on-Technik) ist ebenfalls möglich. Mittels einer in der Figur nicht dargestellten Dosier-Einrichtung kann die Menge der auf die Oberfläche 1 des Halbleiter-Substrats 2 aufgebrachten Texturier-Lösung 10 gesteuert werden. Die Oberfläche 1 des Halbleiter-Substrats 2 wird somit von einer vorbestimmten Menge Texturier-Lösung 10 benetzt. Die Oberfläche 1 des Halbleiter-Substrats 2 wird insbesondere gleichmäßig benetzt, das heißt die Menge der Texturier-Lösung 10 ist nach dem Benetzungs-Prozess über die gesamte Oberfläche 1 des Halbleiter-Substrats 2 konstant.
  • Von dem ersten Transport-Band 5 wird das mit der Texturier-Lösung 10 benetzte Halbleiter-Substrat 2 in Transport-Richtung 9 zur Heiz-Vorrichtung transportiert. In der als Durchlauf-Ofen 4 ausgebildeten Heiz-Vorrichtung durchläuft das benetzte Halbleiter-Substrat 2 zunächst die erste Zone 11 mit der ersten Heiz-Einrichtung 13. Im Bereich der ersten Zone 11 wird die Texturier-Lösung 10 auf der Oberfläche 1 des Halbleiter-Substrats 2 mittels der ersten Heiz-Einrichtung 13 auf die Texturier-Temperatur TT erhitzt. Beim Erhitzen von Ortho-Phosphorsäure auch mindestens 200°C geht diese unter Abspaltung von Wasser in Pyro-Phosphorsäure über. Pyro-Phosphorsäure ist eine wesentlich stärkere Säure als Ortho-Phosphorsäure. Bei weiterem Erhitzen auf eine Temperatur von mindestens 300°C geht Pyro-Phosphorsäure unter weiterem Wasseraustritt auf dem Wege über höhere Poly-Phosphorsäuren in Meta-Phosphorsäure über. Bei diesem Kondensationsprozess nimmt die Säurestärke weiter zu. Es wurde festgestellt, dass bei einer Texturier-Temperatur TT oberhalb einer Mindest-Temperatur ein Strukturierungs-Prozess der Oberfläche 1 des Halbleiter-Substrats 2 unter Bildung von kleinen Gasbläschen einsetzt. Einscheidend für den Strukturierungs-Prozess ist, dass die Texturier-Lösung 10 zumindest einen Anteil Pyro-Phosphorsäure und/oder Meta-Phosphorsäure enthält.
  • Mittels des zweiten Transport-Bandes 6 wird das Halbleiter-Substrat 2 in Transport-Richtung 9 im Durchlauf-Ofen 4 weiter transportiert. Nach Durchlaufen der ersten Zone 11 gelangt das Halbleiter-Substrat 2 so in den Bereich der zweiten Zone 12 mit der zweiten Heiz-Einrichtung 14. Mittels der zweiten Heiz-Einrichtung 14 wird die Texturier-Lösung 10 auf der Oberfläche 1 des Halbleiter-Substrats 2 auf die Diffundier-Temperatur TD erhitzt. Durch die Erhitzung der Texturier-Lösung 10 auf die Diffundier-Temperatur TD erfolgt die Diffusion von Phosphor in die Oberfläche 1 des Halbleiter-Substrats 2. Hierdurch wird ein hochdotierter Emitter in der Oberfläche 1 des Halbleiter-Substrats 2 gebildet.
  • Nach Durchlaufen des Durchlauf Ofens 4 wird das bei dem Diffusions-Prozess entstehende Phosphorglas wie bei einem herkömmlichen Diffusions-Verfahren entfernt.

Claims (6)

  1. Verfahren zur Strukturierung von multikristallinen Siliziumsubstrat-Oberflächen und Emitter-Diffundierung in diese umfassend die folgenden Schritte: – Bereitstellen einer Texturier-Lösung (10), welche mindestens einen Anteil an Phosphorsäure aufweist, – Bereitstellen eines Halbleiter-Substrats (2) mit einer zu strukturierenden Oberfläche (1), – Benetzen der zu strukturierenden Oberfläche (1) mit der Texturier-Lösung (10), – Erhitzen der Texturier-Lösung (10) auf eine Texturier-Temperatur TT, – Erhitzen der Texturier-Lösung (10) auf eine Diffundier-Temperatur TD, wobei TD > TT.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die Texturier-Temperatur TT mindestens 250°C, insbesondere mindestens 300°C, insbesondere mindestens 350°C beträgt.
  3. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Diffundier-Temperatur TD mindestens 500°C, insbesondere mindestens 600°C, insbesondere mindestens 750°C beträgt.
  4. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Texturier-Lösung (10) bei der Texturier-Temperatur TT zumindest einen Anteil Pyro-Phosphorsäure und/oder Meta-Phosphorsäure aufweist.
  5. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Texturier-Lösung (10) aus reiner Phosphorsäure besteht.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erhitzen der Texturier-Lösung auf die Texturier-Temperatur TT und das Erhitzen der Texturier-Lösung auf die Diffundier-Temperatur TD in einem einzigen Durchlauf-Ofen (4) geschieht.
DE102007054485A 2007-11-15 2007-11-15 Siliziumoberflächen-Strukturierungs-Verfahren Expired - Fee Related DE102007054485B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007054485A DE102007054485B4 (de) 2007-11-15 2007-11-15 Siliziumoberflächen-Strukturierungs-Verfahren
US12/272,689 US20090130832A1 (en) 2007-11-15 2008-11-17 Silicon surface structuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007054485A DE102007054485B4 (de) 2007-11-15 2007-11-15 Siliziumoberflächen-Strukturierungs-Verfahren

Publications (2)

Publication Number Publication Date
DE102007054485A1 DE102007054485A1 (de) 2009-07-09
DE102007054485B4 true DE102007054485B4 (de) 2011-12-01

Family

ID=40642411

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007054485A Expired - Fee Related DE102007054485B4 (de) 2007-11-15 2007-11-15 Siliziumoberflächen-Strukturierungs-Verfahren

Country Status (2)

Country Link
US (1) US20090130832A1 (de)
DE (1) DE102007054485B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828776B2 (en) 2009-04-16 2014-09-09 Tp Solar, Inc. Diffusion furnaces employing ultra low mass transport systems and methods of wafer rapid diffusion processing
CN102356458B (zh) * 2009-04-16 2014-10-15 Tp太阳能公司 利用极低质量运送系统的扩散炉及晶圆快速扩散加工处理的方法
CN214487627U (zh) * 2021-03-19 2021-10-26 常州时创能源股份有限公司 一种扩散装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2036562C2 (de) * 1969-07-29 1986-11-27 Texas Instruments Inc., Dallas, Tex. Verfahren zur Herstellung von Halbleiterbauelementen
DE3728693A1 (de) * 1987-08-27 1989-03-09 Wacker Chemitronic Verfahren und vorrichtung zum aetzen von halbleiteroberflaechen
DE4109955C2 (de) * 1991-03-26 1993-01-28 Siemens Ag, 8000 Muenchen, De
JP2000119874A (ja) * 1998-10-07 2000-04-25 Toshiba Corp 基板処理装置
DE19962136A1 (de) * 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
JP2006196781A (ja) * 2005-01-14 2006-07-27 Sharp Corp 基板表面処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10150040A1 (de) * 2001-10-10 2003-04-17 Merck Patent Gmbh Kombinierte Ätz- und Dotiermedien
WO2005109486A1 (en) * 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
DE102005025933B3 (de) * 2005-06-06 2006-07-13 Centrotherm Photovoltaics Gmbh + Co. Kg Dotiergermisch für die Dotierung von Halbleitern

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2036562C2 (de) * 1969-07-29 1986-11-27 Texas Instruments Inc., Dallas, Tex. Verfahren zur Herstellung von Halbleiterbauelementen
DE3728693A1 (de) * 1987-08-27 1989-03-09 Wacker Chemitronic Verfahren und vorrichtung zum aetzen von halbleiteroberflaechen
DE4109955C2 (de) * 1991-03-26 1993-01-28 Siemens Ag, 8000 Muenchen, De
JP2000119874A (ja) * 1998-10-07 2000-04-25 Toshiba Corp 基板処理装置
DE19962136A1 (de) * 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
JP2006196781A (ja) * 2005-01-14 2006-07-27 Sharp Corp 基板表面処理装置

Also Published As

Publication number Publication date
US20090130832A1 (en) 2009-05-21
DE102007054485A1 (de) 2009-07-09

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
EP1977442A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit unterschiedlich stark dotierten bereichen
EP0852062B1 (de) Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE102007054485B4 (de) Siliziumoberflächen-Strukturierungs-Verfahren
EP2277203A1 (de) Verfahren zur selektiven dotierung von silizium sowie damit behandeltes silizium-substrat
DE2646300A1 (de) Verfahren zum herstellen von halbleiteranordnungen
EP2126967A2 (de) Ätzlösung und ätzverfahren
DE19654791B4 (de) Verfahren und Vorrichtung zum Trennen einer Halbleiterschicht von einem Substrat
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE112012004047B4 (de) Verfahren zur Herstellung eines Wafers für Solarzellen, Verfahren zur Herstellung einer Solarzelle, sowie Verfahren zur Herstellung eines Solarzellenmoduls
DE102012200559A1 (de) Verfahren zur Herstellung eines Emitters einer Solarzelle und Solarzelle
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE1539483C3 (de)
DE102004041410B4 (de) Verfahren zum Anfertigen einer Analyseprobe, Verfahren zum Analysieren von Substanzen auf der Oberfläche von Halbleitersubstraten und Gerät zum Anfertigen einer Analyseprobe
DE4427840A1 (de) Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips
DE102007054484B3 (de) Strukturier-Verfahren
DE102014217271A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10256696A1 (de) Verfahren zum Trocknen von Substraten
WO2013139663A2 (de) Verfahren zur herstellung eines beidseitig unterschiedlich dotierten halbleiterwafers
DE1621522A1 (de) Verfahren zum Einbringen von nicht als Diffusionsmaske wirkenden Schichten oder OEffnungen in eine,einen Halbleiterkoerper bedeckende Siliziumnitridschicht
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE102012101359A1 (de) Verfahren zur Herstellung einer Solarzelle mit einem selektiven Emitter sowie Solarzelle
DE3027197A1 (de) Verfahren zum herstellen einer halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302

R082 Change of representative

Representative=s name: RAU, SCHNECK & HUEBNER PATENTANWAELTE RECHTSAN, DE

R081 Change of applicant/patentee

Owner name: SOLARWORLD INDUSTRIES GMBH, DE

Free format text: FORMER OWNER: DEUTSCHE CELL GMBH, 09599 FREIBERG, DE

Effective date: 20140918

Owner name: SOLARWORLD INDUSTRIES SACHSEN GMBH, DE

Free format text: FORMER OWNER: DEUTSCHE CELL GMBH, 09599 FREIBERG, DE

Effective date: 20140918

R082 Change of representative

Representative=s name: RAU, SCHNECK & HUEBNER PATENTANWAELTE RECHTSAN, DE

Effective date: 20140918

R082 Change of representative
R081 Change of applicant/patentee

Owner name: MEYER BURGER (GERMANY) GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INDUSTRIES SACHSEN GMBH, 09599 FREIBERG, DE

Owner name: SOLARWORLD INDUSTRIES GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INDUSTRIES SACHSEN GMBH, 09599 FREIBERG, DE

R081 Change of applicant/patentee

Owner name: MEYER BURGER (GERMANY) GMBH, DE

Free format text: FORMER OWNER: SOLARWORLD INDUSTRIES GMBH, 53175 BONN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee