DE102007049033A1 - Modulare Sensoranordnung und Verfahren zur Herstellung - Google Patents

Modulare Sensoranordnung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102007049033A1
DE102007049033A1 DE102007049033A DE102007049033A DE102007049033A1 DE 102007049033 A1 DE102007049033 A1 DE 102007049033A1 DE 102007049033 A DE102007049033 A DE 102007049033A DE 102007049033 A DE102007049033 A DE 102007049033A DE 102007049033 A1 DE102007049033 A1 DE 102007049033A1
Authority
DE
Germany
Prior art keywords
sensor
modules
integrated circuit
assembly
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007049033A
Other languages
English (en)
Inventor
Charles Gerard Woychik
Rayette A. Fisher
David M. Mills
Scott Cogan
David Richard Esler
Robert G. Wodnicki
Jeffrey Scott Erlbaum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE102007049033A1 publication Critical patent/DE102007049033A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0629—Square array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G01N29/2437—Piezoelectric probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/10—Number of transducers
    • G01N2291/106—Number of transducers one or more transducer arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49007—Indicating transducer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Wire Bonding (AREA)

Abstract

Eine modulare Sensoranordnung (10) und Verfahren (g werden geschaffen. Die modulare Sensoranordnung (10) weist einen Sensoraufbau (12) auf, der in einer gestapelten Anordnung an einen Elektronikaufbau (14) gekoppelt ist. Der Sensoraufbau (12) weist eine Mehrzahl von Sensormodulen (22) auf, die jeweils eine Mehrzahl von Sensorunteraufbauten (18) aufweisen. Der Elektronikaufbau (14) weist eine Mehrzahl von integrierten Schaltkreismodulen (24) auf, die jeweils eine Mehrzahl von integrierten Schaltungschips (20) aufweisen. Die Sensormodule (22) können mit den Elektronik-Modulen (24) durch Flip-Chip-Technologie gekoppelt sein.

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich allgemein auf Sensoranordnungen und genauer auf modulare Sensoranordnungen und Verfahren zur Herstellung von modularen Sensoranordnungen.
  • Sensoranordnungen werden üblicherweise in Anwendungen eingesetzt, die nicht zerstörende Prüfung (NDE) und medizinische Diagnoseabbildung, wie z. B. Ultraschallanwendungen und Computer Tomographie (CT) enthalten. Die Sensoranordnung enthält üblicherweise einen Aufbau von Sensoren, die zu einem Elektronikaufbau gekoppelt sind. Der Sensoraufbau enthält üblicherweise Hunderte oder Tausende von individuellen Sensoren. In ähnlicher Weise enthält der Elektronikaufbau Hunderte oder Tausende von integrierten Schnittstellenschaltungen oder „Zellen", die elektrisch gekoppelt sind, um eine elektrische Steuerung der Sensoren zur Strahlformung, Signalverstärkung, Steuerfunktionen, Signalverarbeitung, etc. zu erbringen.
  • Eine besondere Art von weitverbreiteten Sensoren ist der Ultraschallsignalgeber. Zwei weithin bekannte Arten von Ultraschallsignalgebern sind kapazitive maschinell fein bearbeitete Ultraschallempfänger (cMUTs) und piezoelektrische Signalgeber (PZT). PZT Sensoren enthalten allgemein eine piezoelektrische Keramik, die in der Lage ist, Strom zu erzeugen, wenn sie mechanischen Spannungen ausgesetzt wird. cMUT Signalgeber werden üblicherweise durch Formen einer flexiblen Membran hergestellt, die über einer Kavität angeordnet ist, die in dem Siliziumsubstrat gebildet ist. Durch Anbringen einer Elektrode an der Membrane und an der Basis der Kavität in dem Siliziumsubstrat und Aufbringen der entsprechenden Spannungen an den Elektroden kann der cMUT mit Energie beaufschlagt werden, um Ultraschallwellen zu erzeugen. In ähnlicher Weise kann die Membrane des cMUT, wenn richtig vorgespannt, verwendet werden, um Ultraschallsignale durch Aufnehmen der reflektierten Ultraschallenergie zu empfangen und die Energie in eine Bewegung der elektrisch vorbelasteten Membrane umzuwandeln, um ein Signal zu erzeugen.
  • Die Herstellung des Sensoraufbaus und des Elektronikaufbaus und das Verbinden der beiden Anordnungen bedingt eine Reihe von anspruchsvollen konstruktiven Anforderungen. Halbleitersensoren werden üblicherweise in Waferform hergestellt und aufgeteilt, was eine Anzahl von Sensorchips erzeugt. PZT Sensoren werden üblicherweise durch Aufteilen von keramischem Blockmaterial hergestellt. Oft werden PZT Sensoren aus Schichten von Keramik, Anpassungsmaterialien, und Dämpfungsmaterialien hergestellt. Jeder Sensorunteraufbau enthält üblicherweise viele Sensoren. Jeder Sensorunteraufbau oder jeder Chip in dem Sensoraufbau ist üblicherweise mit einem integrierten Schaltungschip gekoppelt, um eine individuelle Steuerung jedes Sensors zu gewährleisten. Mit Hunderten oder Tausenden von Sensoren und Chips, wobei jeder zahllose elektrische Verbindungen aufweist, kann die Herstellung und Montage von solchen Sensoranordnungen anspruchsvoll sein. Diese Ansprüche steigen, wenn die Anwendung eine Größenreduzierung in der Sensoranordnung erfordert. Für Sensoranordnungen, die dazu ausge legt sind im menschlichen Körper verwendet zu werden, oder auf kleinen Oberflächen auf der Außenseite des menschlichen Körpers, ist es üblicherweise wünschenswert, die Gesamtgröße der Sensoranordnung zu verringern.
  • Ein Weg, um die Größe der Sensoranordnung zu reduzieren ist es, den Sensoraufbau an oberster Stelle des Elektronikaufbaus anzubringen, um eine größere Packungsdichte zu erreichen. Jedoch erzeugt das Anordnen der Sensoranordnung über der Elektronikanordnung eine breite Vielfalt von konstruktiven Randbedingungen. Weitere konstruktive, herstellungsbedingte und zuverlässigkeitsbedingte Gesichtspunkte entstehen, wenn die Herstellbarkeit des Sensoraufbaus, die Bildung der Sensoranordnung und das Liefern eines Mechanismus um Signale sauber in und aus der Sensoranordnung zu leiten in Betracht gezogen wird.
  • Ausführungsformen der vorliegenden Erfindung können auf eine oder mehrere der oben beschriebenen Anforderungen ausgerichtet sein.
  • Zeichnungen
  • Diese und andere Merkmale, Aspekte und Vorzüge der vorliegenden Erfindung werden besser verständlich, wenn die nun folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen gelesen wird, in denen gleiche Bezugszeichen gleiche Teile innerhalb der Zeichnung darstellen, wobei:
  • 1 ist ein Blockdiagramm einer Sensoranordnung, die gemäß den Ausführungsformen der vorliegenden Erfindung hergestellt werden kann;
  • 2 ist eine Draufsicht einer modularen Sensoranordnung, die gemäß Ausführungsformen der vorliegenden Erfindung hergestellt werden kann;
  • 3 ist eine Explosionsdarstellung der modularen Sensoranordnung, die in 2 dargestellt ist;
  • 4 ist eine Draufsicht eines Bereichs eines Elektronikaufbaus, der in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung hergestellt werden kann;
  • 5 ist eine Draufsicht eines Bereichs einer Elektronikanordnung, die in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung hergestellt werden kann;
  • 6 ist eine Draufsicht eines Wafer eines einzelnen Sensoraufbaus, oder einzelner elektronischer Vorrichtungen mit integrierten Schaltkreisen (IC), die aufgeteilt werden können, um Sensormodule oder Elektronikmodule gemäß von Ausführungsformen der vorliegenden Erfindung zu bilden;
  • Die 7 bis 12 sind Querschnittsansichten, die alternative Ausführungsformen der Verbindung zwischen einem Sensoraufbau und einem Elektronikaufbau und der Verbindung zwischen der Sensoranordnung und einem System gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung darstellen; und
  • 13 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Sensoranordnung gemäß Ausführungsformen der vorliegenden Erfindung beschreibt.
  • Ausführliche Beschreibung
  • Mit anfänglichem Bezug auf 1 wird ein Blockdiagramm einer Sensoranordnung 10 dargestellt, die gemäß Ausführungsformen der vorliegenden Erfindung hergestellt werden kann. Die Sensoranordnung 10 enthält einen Sensoraufbau 12, der mit einem Elektronikaufbau 14 durch einen Verbinder 16 gekoppelt ist. Der Sensoraufbau 12 enthält eine Anzahl von individuellen Chips, oder Elementen, und jeder Sensorunteraufbau enthält Hunderte oder Tausende von einzelnen Sensoren. Jeder Sensor kann ein PZT Element, oder z. B. ein cMUT sein. Alternativ kann jeder Sensor ein alternatives piezoelektrisches Material aufweisen, z. B. ein Einzelkristallmaterial, wie z. B. PMN-PT, einen Polyvinyliden Fluorid (PVDF) Sensor, einen Kadmium Zink Tellur (CZT) Sensor, oder einen piezoelektrischen maschinell feinstbearbeiteten Ultraschallsignalgeber (PMUT). Der Elektronikaufbau 14 enthält eine Anzahl von integrierten Schaltungschips (IC), die dazu eingerichtet sind, den Sensoraufbau 12 zu steuern und/oder Signale zu verarbeiten, die von der Sensoranordnung empfangen werden. Der Verbinder 16 erzeugt üblicherweise eine elektrische Schnittstelle zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14. Weiterhin, gemäß Ausführungsformen der vorliegenden Erfindung, da der Sensoraufbau 12 und die Elektronikanordnung 14 in einer Stapelkonfiguration angeordnet sind, kann der Verbinder 16 auch eine mechanische Schnittstelle zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14 liefern, wie im Folgenden genauer beschrieben wird. Die Sensoranordnung 10 kann mit einem System (nicht gezeigt) durch eine Schnittstelle 17 gekoppelt werden. Die Schnittstelle 17 ist dazu eingerichtet, einen bidirektionalen Signalpfad zur Verfügung zu stellen und Sensorinformation zwischen der Sensoranordnung 10 und einem Sensorsystem 10, wie z. B. einem Ultraschallsystem zur Verfügung zu stellen.
  • Gemäß Ausführungsformen der vorliegenden Erfindung besteht üblicherweise eine 1 zu 1 Entsprechung zwischen Sensorunteraufbauen und IC Chips. Das bedeutet, dass üblicherweise ein IC Chip für jeden Sensorunteraufbau in der Sensoranordnung 10 vorhanden ist. Das Verhältnis von Sensorsubaufbauen zu IC Chips kann etwas anders sein als 1 zu 1 (z. B. 2:1, 3:1, etc.). Gleichwohl enthält die Sensoranordnung 10 eine Mehrzahl von einzelnen Sensorsubaufbauen und eine Mehrzahl von individuellen IC Chips, um die Sensorsubaufbaue zu steuern und/oder die Empfangssignale zu verarbeiten. Das Verhältnis der Sensorsubaufbaue mit den IC Chips wird im Folgenden genauer beschrieben.
  • Mit Bezug auf 2, wird eine Draufsicht der Sensoranordnung 10 von 1 dargestellt. Wie oben beschrieben, ist die Sensoranordnung 10 üblicherweise mit einem System, wie z. B. einem Ultraschall oder CT System gekoppelt, welches beispielsweise eine Anzahl von Treibern, Sendern, Empfängern, Signalprozessoren, Konvertern, Umschaltnetzwerken, Speichervorrichtungen, Benutzerschnittstellen, und Videobildschirmen enthalten kann. Aus Gründen der Einfachheit wurden diese zusätzlichen Systemelemente und Verbindungsdrähte-/Kabel von der Sensoranordnung 10 zu dem System in 2 weggelassen. Jedoch sind sich Fachleute der zusätzlichen Elemente, die in einem Ultraschall- oder CT System verwendet werden können, bewusst.
  • Mit Bezug auf 2, wird die Sensoranordnung 12 über der Elektronikanordnung 14 angebracht. Der Verbinder 16 erzeugt eine elektrische und mechanische Kopplung zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14. Gemäß einer beispielhaften Ausführungsform wird die Sensoranordnung 12 mit der Elektronikanordnung 14 über Flipchip Technologie gekoppelt, und die Verbindung 16 enthält eine Mehrzahl von leitenden Fortsätzen. Die Verbindung 16 wird im Folgenden mit Bezug auf die 7 und 13 beschrieben. Der derzeit beschriebene Sensoraufbau 12 enthält zwei Reihen von Sensorunteraufbauen 18, wobei jeder eine Vielzahl von Sensoren aufweist (nicht gezeigt). Wie vorher beschrieben enthält der Elektronikaufbau 14 auch eine Mehrzahl von einzelnen IC Chips 20. Gemäß einer beispielhaften Ausführungsform entspricht ein IC Chip 20 jeweils einem Sensorunteraufbau 18.
  • Weiterhin, während die Sensoranordnung 10, die in 2 dargestellt ist, einen einzelnen Sensoraufbau 12 darstellt, der an einen einzelnen Elektronikaufbau 14 gekoppelt ist, sind andere gestapelte Konfigurationen gemäß Ausführungsformen der vorliegenden Erfindung möglich. In einer beispielhaften Ausführungsform kann eine zweite Sensoranordnung (nicht gezeigt) mit der anderen Seite des Elektronikaufbaus 14 über eine zweite Verbindung (nicht gezeigt) gekoppelt werden. In dieser Anordnung enthält der Stapel einen Elektronikaufbau, der zwischen zwei Sensoraufbauten angeordnet ist, wobei jeder Sensoraufbau mit einer betreffenden Seite des Elektronikaufbaus über eine betreffende Verbindung gekoppelt ist. In einer anderen Anordnung kann eine zweite Elektronikanordnung enthalten sein. In dieser Ausführungsform kann eine andere Sensoranordnung 10, im Wesentlichen die Gleiche, wie die Sensoranordnung 10, die in 2 dargestellt ist, mit der Rückseite des Elektronikaufbaus 14 von 2 gekoppelt sein. Das heißt, zwei Sensoranordnungen 10 können aufeinander gestapelt sein, um einen Stapel zu bilden, der zwei Elektronikaufbaue enthält, die Rücken an Rücken gekoppelt sind, und zwischen zwei Sensoraufbauen eingebettet sind, wobei jeder der Sensoraufbaue mit einem betreffenden Elektronikaufbau über eine betreffende Verbindung gekoppelt ist.
  • Gemäß Ausführungsformen der vorliegenden Erfindung ist die Sensoranordnung 10 vollkommen „modular", d. h. der Sensoraufbau 12 und der Elektronikaufbau 14 werden in Modulen hergestellt. Genauer gesagt enthält der Sensoraufbau 12 eine Anzahl von Sensormodulen, wobei jedes Sensormodul eine Anzahl von Sensorunteraufbauen 18 enthält. In ähnlicher Weise enthält der Elektronikaufbau 14 eine Anzahl von IC Modulen, wobei jedes IC Modul eine Anzahl von IC Chips 20 enthält. Die Anzahl von Sensorunteraufbauen 18 in jedem Sensormodul und die Anzahl von IC Chips 20 in jedem IC Modul kann ausgewählt werden, um die Herstellbarkeit, Zuverlässigkeit und/oder die elektrische Leistung zu optimieren. Weiterhin werden in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung, die IC Module und Sensormodule unabhängig voneinander hergestellt. Jedesmal, wenn ein Modul hergestellt und geprüft wird, dann können die Sensormodule und IC Module zusammengekoppelt werden, wie im Folgenden weiter beschrieben wird. Diese Modularität erstreckt sich weiterhin auf die gekoppelten Sensormodul- und die IC Modulgruppierung, und ermöglicht den Bau größerer Aufbaue durch Anbringen dieser Sensor/IC Gruppen Module nebeneinander. Diese Module können als Gruppe geprüft werden und in einer betriebsfähigen Aufbauanordnung ersetzt werden, wenn später festgestellt wird, dass sie schlecht sind, oder im Einsatz versagt haben, ohne den gesamten Aufbau wegwerfen zu müssen.
  • Wenn wir uns nun zu 3 wenden, dann wird eine Explosionsdarstellung einer beispielhaften Ausführungsform der Sensoranordnung 10 dargestellt. Zur besseren Darstellung ist der Verbinder 16, der in 3 dargestellt ist, einfach als ganzer Bogen dargestellt. Jedoch, wie im Folgenden weiter mit Bezug auf die 7 und 13 beschrieben wird, kann der Verbinder 16 eine Anzahl von einzelnen Verbindern wie z. B. leitenden Erhebungen auf den Sensorunteranordnungen 18 und/oder den IC Chips 20 enthalten, die durch wiederholtes Durchströmen der Erhebungen gekoppelt werden können. Demgemäß wird der Verbinder 16 von 3 der Einfachheit halber als einzelner Bogen dargestellt. Fachleute kennen die verschiedenen Arten von Verbindern, die verwendet werden können, einige davon werden im Folgenden genauer beschrieben. Die in 3 dargestellt Ausführungsform enthält sechs (6) Sensormodule 22. Jedes Sensormodul 22 enthält drei Sensorunteraufbaue 18, die jeweils nebeneinander angeordnet sind. Demgemäß ist jedes Sensormodul 22 ein „3 × 1" Modul (drei Sensorunteraufbaue sind in einer Reihe angebracht). Die Anzahl der Sensorunteraufbaue 18 in jedem Sensormodul 22 kann sich in Abhängigkeit von der spezifischen Anwendung und den Fertigungsfähigkeiten des Herstellers unterscheiden. Eine weitere Überlegung kann die Zuverlässigkeit und Robustheit eines jeden der Sensorunteraufbaue 18 sein. Umso robuster und zuverlässiger der Sensorunteraufbau 18 nach der Aufteilung des Wafers, um das Sensormodul 22 zu bilden, ist, um so größer kann das Sensormodul 22 sein. Wenn sich ein Hersteller um das Versagen eines einzelnen Sensorunteraufbaus 18 sorgt, dann kann der Hersteller beschließen, die Anzahl der guten Sensorunteraufbaue 18, die wegen eines Versagens eines der Sensorunteraufbaue 18 in dem Sensormodul 22 weggeworfen werden müssen, durch Minimieren der Größe des Sensormoduls 22 zu verringern. Wie hier verwendet, bezieht sich ein „Modul" auf eine Gruppe von Chips, oder Vorrichtungen (hier Sensorunteraufbaue 18), die nicht voneinander getrennt sind, oder an irgendeinem Punkt der Fertigung aufgeteilt wurden.
  • Gemäß weiteren Ausführungsformen der vorliegenden Erfindung ist der Elektronikaufbau 14 auch modular. Der Elektronikaufbau 14 enthält eine Anzahl von IC Modulen 24. Jedes IC Modul enthält eine Anzahl von IC Chips 20. In der jetzt dargestellten Ausführungsform ist jedes der IC Module 24 auch ein „3 × 1" Modul. Das bedeutet, jedes IC Modul 24 enthält drei IC Chips 20, die nebeneinander in einer einzelnen Reihe angeordnet sind. Wie bei der Anzahl von Sensorunteranordnungen 18 in jedem Sensormodul 22 kann die Anzahl von IC Chip 20 in jedem IC Modul 24 gewählt werden, um die Herstellbarkeit, Zuverlässigkeit und/oder die elektrische Leistung zu optimieren.
  • Durch Herstellen und Prüfen der IC Module 24 und der Sensormodule 22 unabhängig voneinander, können Fortschritte oder Grenzen in den zur Herstellung der verschiedenen Arten von Modulen (Sensor oder IC) eingesetzten Technologien einander nicht beeinflussen. Zum Beispiel haben für die IC Module 24, die unter Einsatz von Standard CMOS Technologie hergestellt werden, Fortschritte in der CMOS Technologie, oder ihre Grenzen keinen Einfluss auf die Herstellung der Sensormodule 22. In ähnlicher Weise haben Fortschritte oder Begrenzungen in der Herstellung von Sensormodule 22 keinen negativen Einfluss auf die Fertigung der IC Module. Weiterhin kann die Fähigkeit, jede Art von Sensormodulen vor der Bildung der Sensoranordnung durch Koppeln der Module miteinander durch die Verbindung zu prüfen und wegzuwerfen, die Nacharbeit reduzieren und die Menge an Ausschuss durch Montagefehler minimieren. Der Verbinder 16 kann alleine auf einer modularen Basis implementiert werden, ein einzelner IC-/Sensorunteraufbau alleine, oder für den gesamten Aufbau gleichzeitig.
  • Weiterhin kann in Abhängigkeit von der Art der verwendeten Verbindungstechnologie die modulare Anordnung des Sensoraufbaus 10 die Nacharbeit der Sensoranordnung 10 erleichtern, während sie die Menge an Ausschuss auf Grund von Versagen minimiert. Zum Beispiel kann, nachdem die Anordnung vollständig ist, und die Sensormodule 22 mit den IC Modulen 24 gekoppelt sind, wenn ein Versagen eines einzelnen Sensorunteraufbaus 18 auftritt, das Sensormodul einschließlich des ausgefallenen Sensorunteraufbaus 18 ersetzt werden. In vorteilhafter Weise bedingt das Ersetzen eines einfachen Sensormoduls 22 nur das Wegwerfen einer minimalen Anzahl von funktionalen Sensorunteraufbauen (d. h. diejenigen, die in dem Modul angeordnet sind, welches das ausgefallene Element enthält). Daher brauchen die IC Chips 20, die mit dem ausgefallenen Sensormodul 22 gekoppelt sind, und die verbleibenden Sensormodule 22 nicht ersetzt zu werden. Wenn die Verbindertechnologie nicht zur Abkopplung eines Sensormoduls 22 von dem IC Modul 24 nach der Montage geeignet ist, um den Austausch eines ausgefallenen Moduls zu ermöglichen, dann wird auch die Menge an Ausschuss, die aus dem Wegwerfen von guten Vorrichtungen entsteht, die mit dem ausgefallenen Element gekoppelt sind, minimiert, da nur die IC Chips 20 in dem IC Modul 24, das mit der Sensoranordnung 22 gekoppelt ist, die die ausgefallene Unteranord nung 18 aufweist, weggeworfen. Dies kann besonders hilfreich in Systemen sein, die ein Verhältnis von 1 zu 1 von Sensormodulen 22 zu IC Modulen 24 aufweisen. Da der Elektronikaufbau 14 auch modular ist, gelten die gleichen Vorzüge auch für Ausfälle von einzelnen IC Chips 20.
  • 4 stellt eine Draufsicht einer beispielhaften Elektronikanordnung 14 dar. Die Elektronikanordnung 14 von 4 enthält zwei 9 × 1 IC Module 24. Das bedeutet, jedes IC Modul 24 enthält neun IC Chips 20, die nebeneinander in einer Reihe angeordnet sind. Wie vorher beschrieben, kann die Anzahl von IC Chips 20 in den IC Modulen 24 in Abhängigkeit von der Anzahl der oben beschrieben Variablen variieren. Demgemäß kann jedes IC Modul 24 N Chips breit sein, wobei N die Anzahl der IC Chips 20 ist. In dem vorliegenden Beispiel ist N = 9. In vorteilhafter Weise und in Übereinstimmung mit weitern Ausführungsformen der vorliegenden Erfindung enthält jeder Chip 20 einen I/O Flächenbereich 26, um jeden IC Chip 20 und einen entsprechenden Sensorunteraufbau 18 mit einem System, wie z. B. einem Ultraschallsystem (nicht gezeigt), zu koppeln. In vorteilhafter Weise, kann der I/O Flächenbereich 26 entlang einer einzelnen Seitenkante eines IC Chips 20 angeordnet sein, wie in 4 dargestellt. Alternativ kann jeder IC Chip 20 mehr als einen I/O Absatzbereich enthalten, der entlang mehr als einer Kante angeordnet ist. In Übereinstimmung mit einer beispielhaften Ausführungsform kann der I/O Absatzbereich 26 mit einem flexiblen Kabel gekoppelt sein, wie genauer mit Bezug auf 7 beschrieben wird. Weiterhin, kann es möglich sein, IC Module 24 zu bilden die mehr als eine Reihe enthalten (z. B. ein 3 × 2 IC Modul 24) in Abhängigkeit von der I/O Konfiguration. Die Größe eines jeden IC Chip 20 ist so, dass jeder entsprechende Sensorunteraufbau 18, der schließlich auf den IC Chip 20 von oben gestapelt wird, im Wesentlichen die gleiche Größe aufweist, wie der IC Chip 20, ohne den I/O Flächenbereich 26. Das heißt, wenn die Sensoranordnung 12 einmal an die Elektronikanordnung 14 gekoppelt ist, dann kann sich der I/O Flächenbereich 26 eines jeden IC Chips 20 über den Grundriss der überlagerten Sensorunteranordnung 18 hinaus erstrecken. Alternativ können ein Wafer-Vias verwendet werden, um I/O Flächensignale von dem Elektronikaufbau 14 an die Oberseite des Sensoraufbaus 12 zu leiten, wo sie mit Draht verbunden werden können, oder direkt mit einer Flexanordnung verbunden werden können, wie im Folgenden weiter beschrieben und dargestellt wird.
  • 5 stellt eine Draufsicht auf einen beispielhaften Sensoraufbau 12 dar. Der Sensoraufbau 12 aus 5 kann sechs 3 × 1 Sensormodule 22 enthalten. Das bedeutet, jedes Sensormodul 22 weist drei Sensorunteraufbaue 18 auf, die nebeneinander in einer Reihe angeordnet sind. Die Anzahl von Sensorunteraufbauen 18 in jedem Sensormodul 22 kann variieren. Demgemäß kann jedes Sensormodul 22 M Sensorunteraufbaue breit sein, wobei M die Anzahl der Sensorunteraufbaue 18 ist. In dem vorliegenden Beispiel ist M = 3. Weiterhin kann es möglich sein, Sensorunteraufbaue 18 zu verwenden, die mehr als eine Reihe (z. B. einen 3 × 2 Sensorunteraufbau 18) enthalten in Abhängigkeit von der I/O Konfiguration. Wie vorher beschrieben, kann die Sensoranordnung 12, die in 5 beschrieben ist, und sechs 3 × 1 Sensormodule 22 umfasst, mit einer ähnlich konfigurierten Elektronikanordnung 14 gekoppelt sein, die sechs 3 × 1 IC Module 24 umfasst. Das bedeutet, es kann eine 1 zu 1 Entsprechung der Sensormodule 22 mit den IC Modulen 24 geben. Jedoch kann in Abhängigkeit von den Vorzügen der Verwendung verschiedener Modulanordnungen kann das Verhältnis anders sein. Zum Beispiel kann der Sensoraufbau 12 aus 5 der sechs 3 × 1 Sensormodule 22 umfasst, mit dem Elektronikaufbau 14 aus 4 gekoppelt sein, der zwei 9 × 1 IC Module aufweist. In dieser beispielhaften Sensoranordnungskonfiguration 10, die den Elektronikaufbau 14 aus 4 und den Sensoraufbau 12 aus 5 kombiniert, kann das Verhältnis von Sensormodul 22 zu Elektronikmodul 24 eher 3:1 sein als 1:1.
  • Wenn man sich nun 6 zuwendet, dann kann einer der Vorteile von Ausführungsformen der vorliegenden Erfindung durch Bezugnahme auf eine Draufsicht eines Wafer 28 beschrieben werden, der eine Mehrzahl von darauf hergestellten Plättchen oder Chips aufweist. Das Plättchen kann beispielsweise entweder Sensorunteranordnungen 18 oder IC Chips 20 beinhalten. Das Plättchen kann auf elektrische Funktionalität geprüft werden, um ein gutes Plättchen 30 und ein schlechtes Plättchen 32 zu identifizieren. Anstatt ein einzelnes Scribe Muster vor der elektrischen Prüfung dadurch festzustellen, dass bestimmt wird, welches Plättchen ein bestimmtes Modul nach der Aufteilung bilden wird, kann das Scribe Muster bestimmt werden, wenn die elektrisch guten Plättchen 30 identifiziert wurden. Die Bestimmung der Scribe Muster nach der elektrischen Prüfung resultiert in der Identifizierung der maximalen Anzahl von elektrisch guten Modulen 34, gestützt auf die Ortung der elektrisch guten Plättchen 30 auf dem Wafer 28. Wie in 6 angezeigt, nachdem jedes der elektrisch guten Plättchen 30 identifiziert wurde, kann das Scribe Muster bestimmt werden, um die Anzahl der elektrisch guten Module 34 zu maximieren. In dem vorliegenden Beispiel enthält jedes Modul 34 (angezeigt durch dicke Linien) drei elektrisch gute Plättchen 30. Gemäß der Darstellung in 6, können sechszehn (16) elekt risch gute Module 34 erzeugt werden. Dieses Konzept kann auf die Herstellung der Sensormodule 22, der IC Module 24 oder auf beide angewandt werden. Demgemäß können Module 34, die bekanntermaßen gute Plättchen 30 haben, eingesetzt werden, um die Sensoranordnung 10 herzustellen. Die unabhängige Feststellung der Ausbeuten von Sensor- und Elektronikaufbauen erzeugt eine kombinierte Ausbeute, die höher ist, als was erzielt werden könnte, wenn die beiden Fertigungsprozesse kombiniert werden.
  • Wenn man nun auf 7 Bezug nimmt, wird eine Seitenansicht im Querschnitt eines Bereichs des Sensoraufbaus 10 geschaffen, die eine beispielhafte Ausführungsform der Verbindung des Elektronikaufbaus 14 mit de Sensoraufbau 12 und dem System darstellt. Wie in 7 beschrieben, kann der Sensoraufbau 12 mit dem Elektronikaufbau 14 unter Verwendung der Flipchip Technologie verbunden werden. Wie genauer mit Bezug auf 13 beschrieben wird, kann der Sensoraufbau 12 mit dem Elektronikaufbau 14 durch leitende Erhebungen 36 verbunden werden. Die leitende Erhebungen 36 bilden den elektrischen Verbinder zwischen dem Elektronikaufbau 14 und dem Sensoraufbau 12. Gemäß der beispielhaften Ausführungsform von 7 enthalten der Sensoraufbau 12 und der Elektronikaufbau 14 jeweils Leiterflächen 38 und 40. Wie hier verwendet, enthält „Flipchip Technologie" jegliche Technik, worin elektrisch leitendes Material auf den Leiterflächen 38, oder den Leiterflächen 40, oder beiden angeordnet ist, und das Material dann verwendet wird, um elektrisch und/oder mechanisch den Sensoraufbau 12 mit dem Elektronikaufbau 14 zu koppeln. Demgemäß, während die Ausführungsform, welche mit Bezug auf die 7 bis 13 beschrieben und dargestellt ist, die Beschichtung mit leitenden Metallen enthält, um Metallerhebungen auf den Leiter flächen 38 und/oder 40 zu bilden, kann eine Kombination von Metall und Nichtmetall verwendet werden (z. B. goldene Erhebungen, die daran gebildete leitende Epoxyerhebungen aufweisen) können verwendet werden. Weiterhin kann anstatt der Erhebung ein anisotroper, leitender Film an der Rückseite der Sensoranordnung 12 angebracht werden, und über den Leiterflächen 38 und/oder über die Hinterseite des Elektronikaufbaus 14 und der Flächen 40, um die Strukturen mit der Flipchip Technologie miteinander zu Verbinden.
  • Die Verbindung 16 kann auch Unterfüllmaterial 42 enthalten, welches entweder konventionelles kapillares Unterfüllmaterial sein kann, oder ein nicht fließendes Unterfüllmaterial, das die Eigenschaften eines „Flux Epoxy" aufweist, welches zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14 angebracht oder eingespritzt werden kann. Alternativ kann das Unterfüllmaterial 42 eine feste Vorform aufweisen, die auf dem Elektronikaufbau 14 angebracht werden kann, bevor der Elektronikaufbau 14 mit dem Sensoraufbau gekoppelt wird, oder umgekehrt. In dieser Ausführungsform können Blenden durch die Vorform gebildet werden, um Öffnungen zu erzeugen, die sich mit den leitenden Flächen 38/40 ausrichten, die dazu eingerichtet sind, eine Beschichtung des Erhebungsmaterials aufzunehmen. In bestimmten Ausführungsformen kann das Unterfüllmaterial auch Materialien enthalten, die wünschenswerte akustische Eigenschaften aufweisen, oder Materialien, die zur besseren elektrischen oder mechanischen Leistung thermisch aufgeladen sind. Die Höhe der Verbindung 16 kann auch angepasst werden, um eine spezifische akustische Leistung zu liefern, wie z. B. eine gute akustische Anpassung, oder eine gute Energieübertragung zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14 zu liefern, oder um eine wesentliche Dämpfung der akustischen Energie von der Rückseite des Sensoraufbaus 12 zu liefern. Alternativ kann das Unterfüllungsmaterial 42 weggelassen werden.
  • Wie vorher beschrieben enthält jeder IC Chip des Elektronikaufbaus 14 einen I/O Flächenbereich 26, der I/O Flächen 39 aufweist, um den entsprechenden IC Chip elektronisch und einen Sensorunteraufbau (wie z. B. ein Ultraschallsystem) elektronisch an das System zu koppeln. Gemäß einer beispielhaften Ausführungsform enthält der I/O Flächenbereich 26 auch leitende Erhebungen 46, die verwendet werden können, um Signale zu und von der Sensoranordnung 10 durch ein Übertragungsmedium, wie z. B. ein Flex-Kabel 44, zu leiten. Da der I/O Flächenbereich 26 entlang einer einzelnen Seite eines jeden IC Chips angeordnet ist, und da sich der I/O Flächenbereich 26 über den Grundriss der überlagerten Sensoranordnung 12 erstreckt, wird ein einfacher elektrischer Zugang zu und von der Sensoranordnung 10 geschaffen. Ein Rückfluss von Lötmaterial wird verwendet, um Verbindungen zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14 durch Schmelzen der leitenden Erhebungen 36 erreicht. Dieses Verfahren ist selbstausrichtend und erleichtert daher die übereinstimmende Ausrichtung der Sensor- und Elektronikanordnungen. Während die beispielhafte Beschreibung von 7 leitende Erhebungen 36 zeigt, die größer sind als die leitenden Erhebungen 46, ist festzuhalten dass in bestimmten Ausführungsformen die leitenden Erhebungen 36 kleiner sein können, als die leitenden Erhebungen 46, oder ungefähr die gleiche Größe aufweisen können, wie die leitenden Erhebungen 46. Ebenso können in bestimmten Ausführungsformen die Erhebungen in dem I/O Flächenbereich 26 eine unterschiedliche Größe aufweisen, ein unterschiedliches Material und/oder andere Rückflusseigenschaf ten haben, verglichen mit den Erhebungen in dem Verbindungsbereich 16. Weiterhin, während die dargestellte Ausführungsform einen I/O Flächenbereich 26 auf dem Elektronikaufbau 14 liefert, und ein Flex-Kabel 44 damit gekoppelt ist, kann ein I/O Flächenbereich statt dessen auf dem Sensoraufbau 12 hergestellt werden, so dass das Flex-Kabel 44 angebracht werden kann, um die Sensoranordnung 10 elektrisch an ein System zu koppeln.
  • Die 8 bis 12 stellen Querschnittsansichten von alternativen Ausführungsformen der Sensoranordnung 10 dar, die verschiedene Konfigurationen und Mechanismen verwenden, um mechanisch und elektrisch den Sensoraufbau 12 mit dem Elektronikaufbau 14 zu koppeln und/oder die Sensoranordnung 10 mit dem System zu koppeln. Zum Beispiel, gemäß der Ausführungsform, die in 8 dargestellt ist, wird die Sensoranordnung 12 an die Elektronikanordnung über leitende Erhebungen 36 gekoppelt, wie vorher mit Bezug auf 7 beschrieben. Jedoch, anstatt elektrisch den Elektronikaufbau 14 mit einem System über leitende Erhebungen 46 zu koppeln, die mit einem Flex-Kabel, wie in 7, gekoppelt sind, wird der Elektronikaufbau 14 mechanisch mit einem Substrat 48 über Epoxy, Paste, oder Kleber gekoppelt. Das Substrat 48 kann beispielsweise eine gedruckte Schaltung, Keramik, Flex, steifes Flex, oder FR4 enthalten. Der Elektronikaufbau 14, und damit die gesamte Sensoranordnung 10, ist elektrisch mit dem Substrat 48 über Verbindungsdrähte 50 gekoppelt. Festzuhalten ist, dass gemäß dieser Ausführungsform der I/O Bereich 26 des Elektronikaufbaus 14 Drahtverbindungsflächen 52 enthält, um die Verbindungsdrähte elektronisch zu koppeln. Das Substrat 48 umfasst auch Drahtverbindungsflächen 54 und eine Leiterbahn (nicht gezeigt) durch das Substrat 48, so dass das Substrat 48 ver wendet werden kann, um den Sensoraufbau 10 mit einem System zu Verbinden. Obwohl nicht gezeigt, kann der Bereich zwischen dem Sensoraufbau 12 und dem Elektronikaufbau 14 auch ein Unterfüllungsmaterial enthalten, wie vorher mit Bezug auf das Unterfüllungsmaterial 42 von 7 beschrieben.
  • 9 stellt eine Querschnittsansicht einer anderen alternativen Ausführungsform der Sensoranordnung 10 dar. Gemäß der Ausführungsform von 9 enthält die Sensoranordnung 10 einen ersten Elektronikaufbau 14A und einen zweiten Elektronikaufbau 14B. Der Sensoraufbau 12 wird an den ersten Elektronikaufbau 14A über leitende Erhebungen 36 gekoppelt. Der erste Elektronikaufbau 14A ist mechanisch mit dem zweiten Elektronikaufbau 14B über Epoxy, Paste, Kleber, oder über eine direkte mechanische Bindung (z. B. Fusionsbindung, atomare Bindung, oder Pressbindung) gekoppelt. Der zweite Elektronikaufbau 14B ist über Epoxy, Paste, oder Kleber an ein Substrat 48 gekoppelt. Jeder der Elektronikaufbaue 14A und 14B ist elektrisch mit dem Substrat 44 über Verbindungsdrähte 50 gekoppelt. In der dargestellten Ausführungsform ist der Sensoraufbau 12 auch elektrisch mit dem Substrat 44 über Verbindungsdrähte 50 gekoppelt. Demgemäß enthält der Sensoraufbau 12 auch Verbindungsdrahtflächen 56. Alternativ kann der Sensoraufbau 12 elektrisch mit de ersten Elektronikaufbau 14A durch die leitenden Erhebungen 36 verbunden sein, und die Signale von dem Sensoraufbau 12 können dann an das Substrat 48 über Verbindungsdrähte 50 von dem ersten Elektronikaufbau 14A geleitet werden. Obwohl nicht gezeigt, können der Sensoraufbau 12 und der erste Elektronikaufbau 14A auch Füllmaterial enthalten, wie vorher mit Bezug auf das Unterfüllmaterial 42 von 7 beschrieben.
  • Die 10 bis 12 stellen alternative Ausführungsformen zur Verbindung des Sensoraufbaus 12 mit dem Elektronikaufbau 14 unter Verwendung von Wafer-Vias dar. Insbesondere stellt 10 eine Querschnittsansicht einer anderen alternativen Ausführungsform der Sensoranordnung 10 dar, die durchgehende Wafer-Vias verwendet. Gemäß der Ausführungsform von 10, wird der Sensoraufbau 12 so hergestellt, dass die aktiven Sensoren 58 auf einer Seite eines Wafer 60 hergestellt werden. Durchgehende Wafer-Vias 62, die mit einem Leitermaterial wie z. B. einem Metall gefüllt werden, werden durch den Wafer 60 des Sensoraufbaus 12 gebildet, um elektrisch den Sensor 58 mit Flächen 38 auf der Rückseite des Wafer 60 zu koppeln. Der Sensoraufbau 12 ist elektrisch mit dem Elektronikaufbau 14 über leitende Erhebungen 36 wie vorher beschrieben gekoppelt. Obwohl nicht gezeigt, können die Sensoranordnung 12 und die erste Elektronikanordnung 14A dazwischen auch Unterfüllungsmaterial enthalten, wie vorher mit Bezug auf das Unterfüllungsmaterial 42 von 7 beschrieben.
  • 11 beschreibt eine Querschnittsansicht einer anderen alternativen Ausführungsform der Sensoranordnung 10, die durchgehende Wafer-Vias verwendet. Gemäß der Ausführungsform von 11 wird die Sensoranordnung 12 so hergestellt, dass die aktiven Sensoren 58 auf einer Seite eines Wafer 60 hergestellt werden, der durchgehende Wafer-Vias 62 aufweist, wie mit Bezug auf 10 beschrieben. Jedoch, anstatt leitende Erhebungen 36 zu verwenden, um den Sensoraufbau 12 mit de Elektronikaufbau 14 zu koppeln, wie in 10, wird der Sensoraufbau 12 direkt mit dem Elektronikaufbau 14 gekoppelt. Die Vias 62 sind elektrisch mit Flächen 40 auf dem Elektronikaufbau 14 verbunden, und stellen damit einen Signalpfad zur Verfügung.
  • 12 stellt eine Querschnittsansicht einer anderen alternativen Ausführungsform der Sensoranordnung 10 dar, die durchgehende Wafer-Vias verwendet. Gemäß der Ausführungsform von 12, anstatt die Sensoren 58 an den Elektronikaufbau 14 durch direkte Kopplung der Flächen 38 auf dem Sensoraufbau 12 mit Flächen 40 auf dem Elektronikaufbau durch leitende Erhebungen 36, die dazwischen positioniert sind, zu koppeln, wie in der Ausführungsform von 10, wird eine Umverteilungsschicht (RDL) 64 über dem Elektronikaufbau 14 verwendet. Die RDL Schicht 64 enthält Flächen 66, um die RDL 64 mit den leitenden Erhebungen 36 zu koppeln. Die RDL 64 enthält auch Leiterbahnen 68, die dadurch geformt sind, und mit den Flächen 40 des Elektronikaufbaus 14 verbunden sind. Durch Einbeziehen der RDL Schicht 64 auf dem Elektronikaufbau 14 müssen die Flächen 38 des Sensoraufbaus 12 und die Flächen 40 des Elektronikaufbaus 14 nicht aufeinander ausgerichtet werden, da die RDL Schicht dazu eingerichtet ist, die elektrische Verbindung dazwischen herzustellen. In alternativen Ausführungsformen kann der Sensoraufbau 12 eine RDL Schicht zusätzlich, oder anstatt der RDL Schicht 64 auf dem Elektronikaufbau 14 aufweisen.
  • Mit Bezug auf 13 wird nun ein Flussdiagramm dargestellt, das ein beispielhaftes Verfahren 70 zur Herstellung einer Sensoranordnung 10 gemäß Ausführungsformen der vorliegenden Erfindung darstellt. Das Verfahren 70 ist spezifisch dazu ausgelegt, die Ausführungsform herzustellen, die mit Bezug auf 7 dargestellt und beschrieben ist. Demgemäß wird das Verfahren 70 am besten mit Kreuzbezug zu 7 verstanden. Fachleute erkennen und verstehen die Variationen in dem Verfahren 70, die notwendig sind, um die verschiedenen Ausführungsformen herzustellen, die mit Bezug auf die 8 bis 12 dargestellt sind.
  • Wie vorher beschrieben, werden der Sensoraufbau 12 und der Elektronikaufbau 14 unabhängig voneinander hergestellt. Demgemäß kann der Sensoraufbau 12 und der Elektronikaufbau 14 gleichzeitig hergestellt werden. Der Sensoraufbau 12 ist wie in Block 72 angezeigt hergestellt. An diesem Punkt des Verfahrens kann der hergestellte Sensoraufbau 12 genauso wie der Elektronikaufbau 14 geprüft werden, um diejenigen Plättchen zu bestimmen, die eine bekanntermaßen gute Ausbeute haben. Nach der Herstellung und nach dem Aufteilen der Module, werden elektrisch leitende Erhebungen an Flächen 38 auf der Rückseite des Sensoraufbaus 12 gekoppelt, wie in Block 74 angezeigt. Die Verarbeitung der Sensoranordnung 12 enthält üblicherweise das Anlagern einer unter der Erhebung befindlichen Metallurgie (UBM) auf den leitenden Flächen 38 an der Rückseite des Sensoraufbaus 12 (d. h. „Erhöhen" der leitenden Flächen 38). In einer beispielhaften Ausführungsform ist das UBM aus Titan-Nickel-Kupfer hergestellt. Nachdem die UBM beschichtet ist, kann die Schutzschicht, wie z. B. eine Goldschicht, auf der UBM Schicht angelagert werden. In ähnlicher Weise können, nachdem der Elektronikaufbau 14, wie in Block 76 gezeigt, hergestellt ist, elektrisch leitende Erhebungen auf den leitenden Flächen 40 auf der Rückseite des Elektronikaufbaus 14, wie in Block 78 angezeigt, beschichtet werden. In einer Ausführungsform wird eine UBM Schicht, wie z. B. eine Titan-Nickel-Kupfer Schicht auf jeder der Flächen 40 angelagert, einschließlich derjenigen in dem I/O Flächenbereich 26. Danach wird eine Lötlegierungsschicht, wie eutektisches Zinn-Blei, oder eine bleifreie Zinn-Silber-Kupfer Legierung auf der UBM Schicht des Elektronikaufbaus 14 beschichtet. Be kanntermaßen können andere Werkstoffe verwendet werden, um den Sensoraufbau 12 und/oder den Elektronikaufbau 14 zu erhöhen, einschließlich aber nicht begrenzt auf, bleifreies Zinn oder Silber. Da der Verbinder des Elektronikaufbaus 14 von dem Sensoraufbau 12 von der Verbindung zwischen dem Elektronikaufbau 14 und dem Flex-Kabel 44 (7) verschieden ist, können die Flächen in dem I/O Flächenbereich 26 anders erhöht werden. Das bedeutet, die Erhebungen in dem I/O Flächenbereich 26 können eine andere Größe haben, anderes Material, und können andere Rückflusseigenschaften haben, im Vergleich zu den Erhebungen in dem Verbindungsbereich 16. In einer beispielhaften Ausführungsform wird nach Anlagerung der UBM Schicht auf den Flächen 39 in dem I/O Flächenbereich 26 eine Goldschicht auf die UBM Schicht auf den Flächen in dem I/O Flächenbereich 26 angelagert. Wenn die Flächen 39 in dem I/O Bereich 26 erhöht sind, dann kann der Flex-Träger 44 (7) angebracht werden, wie in Block 80 angezeigt. Gemäß alternativen Ausführungsformen ist es auch möglich, das Flex-Kabel 44 anzubringen, wenn die gesamte Sensoranordnung 10 gebaut ist.
  • Nachdem der Sensoraufbau 12 und der Elektronikaufbau 14 erhöht wurden, und der Flex-Träger 40 an den I/O Flächenbereich 26 angebracht ist, kann der Sensoraufbau 12 auf der Oberseite des Elektronikaufbaus 14 angebracht werden, wie in Block 82 angedeutet. Bekanntermaßen werden der Sensoraufbau 12 und der Elektronikaufbau 14 so erhöht, dass sich die Erhebungen auf jedem Aufbau nach Erhebungen auf dem anderen Aufbau ausrichten, wenn die Aufbaue in einer Flipchip Position angeordnet sind. Als nächstes werden die Erhebungen wieder durchflossen, wie in Block 84 angezeigt, so dass jede der Erhebungen auf dem Elektronikaufbau 14 und jede der Erhebungen auf dem Sensoraufbau 12 betreffende einzelne Verbinder von dem Sensoraufbau 12 zu dem Elektronikaufbau 14 bilden. Dies ist am besten durch die Bezugszahl 36 in 7 dargestellt. Schließlich kann nach der Wiederdurchströmung die Unterfüllung unter Verwendung der kapillaren Eigenschaften des flüssigen Unterfüllungsmaterials angebracht werden, um den Bereich zwischen dem Elektronikaufbau und dem Sensoraufbau 12 wie in Block 86 angezeigt, vollständig zu füllen. Gemäß alternativen Ausführungsformen kann entweder der Sensoraufbau 12, oder der Elektronikaufbau 14 (wahrscheinlicher als beide) erhöht werden, und danach durch Flipchip Bonding verbunden werden. Demgemäß können die Schritte 74 oder 78 weggelassen werden. Weiterhin, in Verbindung mit einer anderen Ausführungsform, kann es vorteilhaft sein, den gesamten Sensoraufbau 12 zu erhöhen, während nur ein Bereich (z. B. der I/O Bereich) des Elektronikaufbaus 14 erhöht wird.
  • Festzuhalten ist, dass die modularen Aspekte der Sensoranordnung 10 gemäß verschiedenen Ausführungsformen der Erfindung die Prüfung an verschiedenen Punkten während des Herstellungsverfahrens 70 ermöglichen. Zum Beispiel kann gemäß dem Verfahren 70 eine Prüfung zwischen den Schritten 72, 74, 76, und 78, 80, und 82 und/oder nach Schritt 86 erfolgen. Die Menge der Prüfungen und die Punkte in dem Verfahren 70, an denen die Prüfung ausgeführt wird, variieren in Abhängigkeit von der Anwendung.
  • Obgleich nur bestimmte Eigenschaften der Erfindung hier dargestellt und beschrieben wurden, sind sich Fachleute vieler Modifikationen und Änderungen bewusst. Festzuhalten ist daher, dass die beigefügten Ansprüche alle diejenigen Modifikationen und Änderungen abdecken, die sich innerhalb des Schutzbereichs der Erfindung befinden.
  • Eine modulare Sensoranordnung 10 und Verfahren 70 zur Herstellung einer modularen Sensoranordnung werden geschaffen. Die modulare Sensoranordnung 10 weist einen Sensoraufbau 12 auf, der in einer gestapelten Anordnung an einen Elektronikaufbau 14 gekoppelt ist. Der Sensoraufbau 12 weist eine Mehrzahl von Sensormodulen 22 auf, die jeweils eine Mehrzahl von Sensorunteraufbauen 18 aufweisen. Der Elektronikaufbau 14 weist eine Mehrzahl von integrierten Schaltkreismodulen 24 auf, die jeweils eine Mehrzahl von integrierten Schaltungschips 20 aufweisen. Die Sensormodule 22 können mit den Elektronik Modulen 24 durch Flip-Chip Technologie gekoppelt sein.
    • 10
    Sensoranordnung
    12
    Sensoraufbau
    14
    Elektronikaufbau
    16
    Verbinder
    17
    Schnittstelle
    18
    Sensorunteraufbaue
    20
    IC Chip
    22
    Sensormodule
    24
    Elektronik IC Module
    26
    I/O Flächenbereich
    28
    Wafer
    30
    guter Chip/gutes Plättchen
    32
    schlechter Chip/schlechtes Plättchen
    34
    elektrisch gute Module
    36
    leitende Erhebungen
    38
    leitende Flächen
    39
    leitende Flächen
    40
    leitende Flächen
    42
    Unterfüllungsmaterial
    44
    Flex-Kabel
    46
    leitende Erhebungen
    48
    Substrate
    50
    Verbindungsdrähte
    52
    DrahtVerbindungsflächen
    54
    DrahtVerbindungsflächen
    56
    Verbindungsdrahtflächen
    58
    Sensor
    60
    Wafer
    62
    Wafer-Durchkontaktierungs-Vias
    64
    Umverteilungsschicht
    66
    Flächen
    68
    Leiterbahn
    70
    Verfahren
    72
    Verfahrensschritt
    74
    Verfahrensschritt
    76
    Verfahrensschritt
    78
    Verfahrensschritt
    80
    Verfahrensschritt
    82
    Verfahrensschritt
    84
    Verfahrensschritt
    86
    Verfahrensschritt

Claims (10)

  1. Sensoranordnung (10) aufweisend: einen Sensoraufbau (12), der mehrere Sensormodule (22) aufweist, dadurch gekennzeichnet, dass jedes der Sensormodule (22) mindestens einen Sensorunteraufbau (18) aufweist; und einen Elektronikaufbau (14), der mit dem Sensoraufbau (12) gekoppelt ist und mehrere integrierte Schaltungsmodule (24) aufweist, dadurch gekennzeichnet, dass jedes der integrierten Schaltungsmodule (24) mehrere integrierte Schaltungschips (20) aufweist.
  2. Sensoranordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass der Verbinder (16) entweder einen Flipchip-Erhebungsverbinder, Atombindungen, eine Niedertemperatur-Schmelzverbindung, laminierte Golderhebungen, Indiumehebungen, Kupferkompressionsbondings, anisotrope leitfähige Schichten oder Kombinationen daraus aufweist.
  3. Sensoranordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Unteraufbaue (18) entweder einen kapazitiven maschinell feinstbearbeiteten Ultraschallsignalgeber (cMUT), einen Kadmium-Zink-Tellur-(CZT)Sensor, einen piezoelektrischen Signalgeber (PZT), einen piezoelektrischen maschinell feinstbearbeiteten Ultraschallsignalgeber (PMUT) oder einen Photosensoraufbau aufweist.
  4. Sensoranordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Mehrzahl der integrierten Schaltungschips (20) einen Eingabe/Ausgabe Flächenbereich (26) aufweist, der entlang einer einzelnen Kante des integrierten Schaltungschips (20) angeordnet ist, und dazu eingerichtet ist, den integrierten Schaltungschip (20) mit einem Sensorsystem zu koppeln.
  5. Sensoranordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Mehrzahl von integrierten Schaltungschips (20) einen Eingabe/Ausgabe Flächenbereich (26) aufweist, der entlang von mehr als einer Kante des integrierten Schaltungschips (20) angeordnet ist, und dazu eingerichtet ist, den integrierten Schaltungschip (20) an ein Ultraschallsystem zu koppeln.
  6. Sensoranordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass der Sensoraufbau (12) über dem Elektronikaufbau (14) aufgestapelt ist.
  7. Sensoranordnung (10) nach Anspruch 1, weiterhin aufweisend, einen Verbinder (16), der dazu eingerichtet ist, den Sensoraufbau (12) an den Elektronikaufbau (14) zu koppeln, dadurch gekennzeichnet, dass der Verbinder (16) mehrere leitende Erhebungen (36) aufweist, die dazu eingerichtet sind, den Sensoraufbau (12) mit dem Elektronikaufbau (14) mechanisch zu koppeln, und elektrische Signale zwischen dem Sensoraufbau (12) und dem Elektronikaufbau (14) zu übertragen.
  8. Verfahren zur Herstellung einer Sensoranordnung (10) aufweisend: Bereitstellen mehrerer Sensormodule (22), dadurch gekennzeichnet, dass jedes Sensormodul (22) mehrere Sensorunteraufbauten (18) aufweist; Bereitstellen mehrerer Elektronikmodule (24), dadurch gekennzeichnet, dass jedes Elektronikmodul (24) mehrere integrierte Chips (20) aufweist; und Koppeln eines jeden der Sensormodule (22) an eines der integrierten Schaltungsmodule (24) in einer gestapelten Anordnung.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Bereitstellen der Sensormodule (22) umfasst: Herstellen jedes der Sensorunteraufbauten (18) auf einem Wafer (28); elektrisches Prüfen eines jeden der Sensorunteraufbauen (18); Identifizieren der elektrisch guten Sensorunteraufbaue (34) auf dem Wafer (28); und nach dem Identifizieren der elektrisch guten Sensorunteraufbauen (34), Scribing des Wafer (28), um die mehreren Sensormodule (22) zu erzeugen, wobei jedes M Sensorunteraufbaue (18) aufweist, die in einer einzelnen Reihe angeordnet sind, dadurch gekennzeichnet, dass ein Scribe-Muster gewählt wird, um die Anzahl von Sensormodulen (22) zu maximieren, wobei jeder Sensorunteraufbau (34) in dem Sensormodul (22) ein elektrisch guter Sensorunteraufbau (34) ist.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Bereitstellen der Schaltungsmodule (24) aufweist: Herstellen jedes der integrierten Schaltungschips (20) auf einem Wafer; elektrisches Prüfen eines jeden der integrierten Schaltungschips (20); Identifizieren der elektrisch guten integrierten Schaltungschips (20) auf dem Wafer (28); und nach dem Identifizieren der elektrisch guten integrierten Schaltungschips (20); Scribing des Wafer (28), um die mehreren Elektronikmodule (24) zu erzeugen, wobei jedes N integrierte Schaltungschips (20) aufweist, die in einer einzelnen Reihe angeordnet sind, dadurch gekennzeichnet, dass ein Scribe Muster gewählt wird, um die Anzahl von Elektronikmodulen (24) zu maximieren, wobei jeder integrierte Schaltungschip (20) in dem Elektronikmodul (24) ein elektrisch guter integrierter Schaltungschip ist.
DE102007049033A 2006-12-11 2007-10-11 Modulare Sensoranordnung und Verfahren zur Herstellung Withdrawn DE102007049033A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/636,822 US7451651B2 (en) 2006-12-11 2006-12-11 Modular sensor assembly and methods of fabricating the same
US11/636,822 2006-12-11

Publications (1)

Publication Number Publication Date
DE102007049033A1 true DE102007049033A1 (de) 2008-06-19

Family

ID=39399906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007049033A Withdrawn DE102007049033A1 (de) 2006-12-11 2007-10-11 Modulare Sensoranordnung und Verfahren zur Herstellung

Country Status (4)

Country Link
US (1) US7451651B2 (de)
JP (1) JP2008147622A (de)
CN (1) CN101199434B (de)
DE (1) DE102007049033A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009291514A (ja) * 2008-06-09 2009-12-17 Canon Inc 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ
JP5294998B2 (ja) * 2008-06-18 2013-09-18 キヤノン株式会社 超音波探触子、該超音波探触子を備えた光音響・超音波システム並びに検体イメージング装置
EP2414800A1 (de) * 2009-03-31 2012-02-08 FemtoTools GmbH Mikrokraftsensorkapselung für elektromechanische messungen im submillinewtonbereich
US8286488B2 (en) * 2009-05-01 2012-10-16 General Electric Company Apparatus and system for measuring material thickness
US8041003B2 (en) * 2009-08-31 2011-10-18 General Electric Company Electronic packaging technique to improve sensor failure robustness
US8409102B2 (en) 2010-08-31 2013-04-02 General Electric Company Multi-focus ultrasound system and method
DE102010048768A1 (de) * 2010-10-15 2012-04-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensorsystem zum Implantieren in einen Körper
US8776335B2 (en) 2010-11-17 2014-07-15 General Electric Company Methods of fabricating ultrasonic transducer assemblies
JP5791294B2 (ja) * 2011-02-11 2015-10-07 キヤノン株式会社 静電容量型電気機械変換装置
DE102011108876B4 (de) * 2011-07-28 2018-08-16 Technische Universität Dresden Direktwandelnder Röntgendetektor mit Strahlenschutz für die Elektronik
US8659212B2 (en) 2012-02-16 2014-02-25 General Electric Company Ultrasound transducer and method for manufacturing an ultrasound transducer
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
CA2873394A1 (en) * 2012-05-11 2013-11-14 Volcano Corporation Circuit architectures and electrical interfaces for rotational intravascular ultrasound (ivus) devices
EP2846698B1 (de) * 2012-05-11 2019-12-11 Volcano Corporation Ultraschallkatheter für bildgebung und der blutflussmessung
US8618795B1 (en) 2012-06-29 2013-12-31 General Electric Company Sensor assembly for use in medical position and orientation tracking
KR20140033992A (ko) 2012-09-11 2014-03-19 삼성전자주식회사 초음파 변환기
US20140257107A1 (en) * 2012-12-28 2014-09-11 Volcano Corporation Transducer Assembly for an Imaging Device
CN105188960A (zh) * 2013-02-05 2015-12-23 声音技术公司 超声设备
US9499392B2 (en) 2013-02-05 2016-11-22 Butterfly Network, Inc. CMOS ultrasonic transducers and related apparatus and methods
JP6279706B2 (ja) 2013-03-15 2018-02-14 バタフライ ネットワーク，インコーポレイテッド 超音波デバイスおよび超音波システム
KR102170559B1 (ko) 2013-03-15 2020-10-27 버터플라이 네트워크, 인크. 상보성 금속 산화물 반도체(cmos) 초음파 트랜스듀서
US9667889B2 (en) 2013-04-03 2017-05-30 Butterfly Network, Inc. Portable electronic devices with integrated imaging capabilities
CN104244152B (zh) * 2013-06-13 2018-11-06 无锡芯奥微传感技术有限公司 微机电系统麦克风封装及封装方法
CA2919183A1 (en) 2013-07-23 2015-01-29 Butterfly Network, Inc. Interconnectable ultrasound transducer probes and related methods and apparatus
WO2015068080A1 (en) 2013-11-11 2015-05-14 Koninklijke Philips N.V. Robust ultrasound transducer probes having protected integrated circuit interconnects
KR102399314B1 (ko) * 2014-04-18 2022-05-18 버터플라이 네트워크, 인크. 단일 기판 초음파 촬영 디바이스들, 관련된 장치들, 및 방법들의 아키텍처
EP3132281B1 (de) 2014-04-18 2019-10-30 Butterfly Network Inc. Ultraschallbildkompressionsverfahren und vorrichtung
TWI661534B (zh) 2014-04-18 2019-06-01 美商蝴蝶網路公司 在互補式金屬氧化物半導體晶圓中的超音波轉換器及相關設備和方法
US10107645B2 (en) * 2014-05-30 2018-10-23 Fujifilm Dimatix, Inc. Piezoelectric transducer device with flexible substrate
US9789515B2 (en) 2014-05-30 2017-10-17 Fujifilm Dimatix, Inc. Piezoelectric transducer device with lens structures
US10022751B2 (en) 2014-05-30 2018-07-17 Fujifilm Dimatix, Inc. Piezoelectric transducer device for configuring a sequence of operational modes
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
EP3028772B1 (de) * 2014-12-02 2022-12-28 Samsung Medison Co., Ltd. Ultraschallsonde und verfahren zur herstellung davon
KR102406927B1 (ko) * 2014-12-02 2022-06-10 삼성메디슨 주식회사 초음파 프로브 및 그 제조방법
KR102373132B1 (ko) * 2014-12-26 2022-03-11 삼성메디슨 주식회사 초음파 프로브 장치 및 초음파 촬영 장치
CN105097747B (zh) * 2015-09-01 2018-07-06 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及封装方法
US9987661B2 (en) 2015-12-02 2018-06-05 Butterfly Network, Inc. Biasing of capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods
CN107369678A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种系统级封装方法及其封装单元
CN105932442A (zh) * 2016-06-24 2016-09-07 苏州华本机电有限公司 一种多线缆连接组件
JP6712917B2 (ja) * 2016-07-14 2020-06-24 株式会社日立製作所 半導体センサチップアレイ、および超音波診断装置
KR101915255B1 (ko) 2017-01-11 2018-11-05 삼성메디슨 주식회사 초음파 프로브의 제조 방법 및 그 초음파 프로브
US10196261B2 (en) 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
TW201908021A (zh) 2017-06-21 2019-03-01 美商蝴蝶網路公司 具有電性隔離的電極部分的個別單元的微加工超音波換能器
WO2020010593A1 (en) 2018-07-12 2020-01-16 Shenzhen Xpectvision Technology Co., Ltd. Methods of making a radiation detector
CN109781859A (zh) * 2019-01-24 2019-05-21 西南石油大学 一种脉冲反射式压电超声在线内检测器探头阵列舱
EP4061545A1 (de) * 2019-11-22 2022-09-28 NovioScan B.V. Robuste, einfache und effizient herstellbare wandleranordnung
US11289444B2 (en) 2019-12-13 2022-03-29 General Electric Company Sensor systems and methods for providing sensor systems
CN117225676A (zh) * 2023-11-14 2023-12-15 南京声息芯影科技有限公司 一种超声换能器阵列与cmos电路的集成结构及制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194726B1 (en) * 1994-12-23 2001-02-27 Digirad Corporation Semiconductor radiation detector with downconversion element
US6589180B2 (en) * 2001-06-20 2003-07-08 Bae Systems Information And Electronic Systems Integration, Inc Acoustical array with multilayer substrate integrated circuits
US6551248B2 (en) * 2001-07-31 2003-04-22 Koninklijke Philips Electronics N.V. System for attaching an acoustic element to an integrated circuit
US7309948B2 (en) * 2001-12-05 2007-12-18 Fujifilm Corporation Ultrasonic transducer and method of manufacturing the same
US20040054287A1 (en) * 2002-08-29 2004-03-18 Stephens Douglas Neil Ultrasonic imaging devices and methods of fabrication
US7303530B2 (en) * 2003-05-22 2007-12-04 Siemens Medical Solutions Usa, Inc. Transducer arrays with an integrated sensor and methods of use
US7545075B2 (en) * 2004-06-04 2009-06-09 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
EP1789816A1 (de) 2004-08-18 2007-05-30 Koninklijke Philips Electronics N.V. Zweidimensionale ultraschall-wandlergruppen
JP5103181B2 (ja) 2004-08-18 2012-12-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 超音波医療用トランスデューサアレイ
US7518251B2 (en) * 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
US7878977B2 (en) * 2005-09-30 2011-02-01 Siemens Medical Solutions Usa, Inc. Flexible ultrasound transducer array
US7331245B2 (en) * 2005-11-22 2008-02-19 Avago Technologies Ecbu Ip Pte Ltd Pressure distribution sensor and sensing method
US7698946B2 (en) * 2006-02-24 2010-04-20 Caterpillar Inc. System and method for ultrasonic detection and imaging
US8139827B2 (en) * 2006-05-25 2012-03-20 Ultra-Scan Corporation Biometrical object reader having an ultrasonic wave manipulation device

Also Published As

Publication number Publication date
US7451651B2 (en) 2008-11-18
CN101199434B (zh) 2012-01-04
US20080134793A1 (en) 2008-06-12
JP2008147622A (ja) 2008-06-26
CN101199434A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
DE102007049033A1 (de) Modulare Sensoranordnung und Verfahren zur Herstellung
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE102007063742B4 (de) Sensor für eine physikalische Größe
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69938431T2 (de) Herstellungsverfahren für ein mehrschichtiges piezoelektrisches bauteil sowie für eine zweidimensional angeordnete bauelement-packungsstruktur
DE102009001930B4 (de) Sensorbaustein
DE102010006132B4 (de) Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE102005058276A1 (de) Sensorvorrichtung
DE102007002707A1 (de) System-in Package-Modul
DE102006049004B4 (de) Sensor mit Halbleiterchip und Schaltkreischip
DE102009034577A1 (de) Halbleiteranordnung und Herstellungsverfahren
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102021118300A1 (de) Direkt-Chip-auf-Array für mehrdimensionales Wandlerarray
DE102013211596A1 (de) Verfahren zum elektrischen Kontaktieren einer Piezokeramik
DE102007044620A1 (de) Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE102019129910A1 (de) Chip-on-anordnung mit einem interposer für eine mehrdimensionale wandleranordnung
DE112016003614B4 (de) Bondpads mit unterschiedlich dimensionierten Öffnungen
DE102006033039A1 (de) Interposer und Herstellungsverfahren, Halbleiterbauelement und Mehrchip-Packung
DE69118151T2 (de) Elektrisches Verbindungssystem

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20141014