DE102007027626A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007027626A1
DE102007027626A1 DE102007027626A DE102007027626A DE102007027626A1 DE 102007027626 A1 DE102007027626 A1 DE 102007027626A1 DE 102007027626 A DE102007027626 A DE 102007027626A DE 102007027626 A DE102007027626 A DE 102007027626A DE 102007027626 A1 DE102007027626 A1 DE 102007027626A1
Authority
DE
Germany
Prior art keywords
semiconductor
dopant
trench
zone
drift path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007027626A
Other languages
English (en)
Other versions
DE102007027626B4 (de
Inventor
Anton Dr.-Ing. Mauder
Stefan Dr.-Ing. Sedlmaier
Hans-Joachim Dr. rer. nat. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007027626.7A priority Critical patent/DE102007027626B4/de
Publication of DE102007027626A1 publication Critical patent/DE102007027626A1/de
Application granted granted Critical
Publication of DE102007027626B4 publication Critical patent/DE102007027626B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (1) aus einem kristallinen Halbleiterkörper (2) mit einer Driftstreckenstruktur (3). Die Driftstreckenstruktur (3) weist eine vertikal ausgerichtete mit Halbleitermaterial oder Isolationsmaterial aufgefüllte Grabenstruktur (4) mit Grabenwänden (5, 6) auf. Eine Dotierstoffzone (7) ist an den Grabenwänden (5, 6) angeordnet und weist einen gegenüber dem Leitungstyp der Driftstrecke (8) komplementären Leitungstyp auf. Die Dotierstoffzone (7) weist Dotierstoffe auf, deren Sättigungslöslichkeit im Halbleiterkörper (2) um mindestens eine Zehnerpotenz geringer ist als die Sättigungslöslichkeit von Bor oder Phosphor. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Halbleiterbauelements (1).

Description

  • Erfindungshintergrund
  • Halbleiterbauelemente in Form von Hochspannungstransistoren wie beispielsweise „Cool MOS", die Driftstrecken aus Ladungskompensationszonen und Driftzonen aufweisen, ermöglichen gegenwärtig die niedrigsten Durchlassverluste. In den Ladungskompensationszonen und den Driftzonen wechseln sich Zonen mit hoher n- und p-Dotierung ab, während die Nettoladung in jeder Ebene gering bleibt. In Durchlassrichtung stehen somit hoch n-dotierte Driftzonen mit geringem Bahnwiderstand für den Stromfluss beim Durchschalten des Hochspannungstransistors zur Verfügung, während die Nettoladung im Halbleiterbauelement im Sperrfall ähnlich gering ist wie bei konventionellen vollständig auf hochohmigem Grundmaterial basierenden Halbleiterbauelementen. Somit ist trotz niedrigem Einschaltwiderstand eine hohe Sperrfähigkeit derartiger Ladungskompensations-Halbleiterbauelemente gewährleistet.
  • Derartige Ladungskompensations-Halbleiterbauelemente können entweder durch eine Aufbautechnik hergestellt werden oder durch Einbringen von Grabenstrukturen in ein Driftstreckenmaterial. Bei der Herstellung durch eine Aufbautechnik werden nacheinander auf einem Substrat Epitaxielagen abgeschieden und jeweils derart maskiert, dass nebeneinander n- und p-Dotierbereiche durch beispielsweise Ionenimplatation entstehen können. Durch diese Ionenimplantation kann eine genaue Dosiskontrolle erfolgen, womit auch eine exakte Ladungskompensation zwischen Ladungskompensationszonen und Driftzonen der Driftstrecke möglich ist, d. h. die Differenz der implan tierten Akzeptoren und Donatoren kann mit Hilfe der Ionenimplantation exakt eingestellt werden.
  • Nach Erreichen einer vorgesehenen Dicke der Epitaxielagen können anschließend die einzelnen ionenimplantierten Inseln in vertikaler Richtung zusammen diffundiert werden, so dass nebeneinander angeordnete Bereiche mit hoher n- und p-Dotierung für die Driftzonen und die Ladungskompensationszonen entstehen. Bei dieser Diffusion breiten sich die Inseln jedoch nicht nur in vertikaler Richtung, sondern auch in lateraler Richtung aus, so dass die Schrittweite zwischen den Zonen nicht beliebig verringert werden kann. Somit sind für die Reduzierung des Flächenbedarfs derartiger Halbleiterbauelemente Grenzen gesetzt.
  • Das oben erwähnte zweite Prinzip, nämlich Grabenstrukturen in ein Driftstreckenmaterial einzubringen und anschließend die Grabenwände mit einem zum Driftzonenmaterial komplementären Leitungstyp zu versehen, ermöglicht zwar, die Breite der Ladungskompensationszonen einer Driftstrecke zu vermindern und damit die Schrittweite zu verringern, jedoch ist die exakte Einstellung der Ladungskompensation über eine Ionenimplantation der Grabenwände mit zunehmendem Aspektverhältnis der Grabenstruktur schwierig bis unmöglich, da mit zunehmendem Aspekt der Winkel, mit dem Ionen in die Grabenwände implantiert werden können, verkleinert werden muss. Unter Aspektverhältnis wird in diesem Zusammenhang das Verhältnis der Grabentiefe zu der Grabenbreite verstanden.
  • Zusammenfassung der Erfindung
  • Eine Ausführungsform der Erfindung weist ein Halbleiterbauelement aus einem kristallinen Halbleiterkörper mit einer Driftstreckenstruktur auf. Die Driftstreckenstruktur weist eine vertikal ausgerichtete mit Halbleitermaterial oder Isolationsmaterial aufgefüllte Grabenstruktur mit Grabenwänden auf. Eine Dotierstoffzone ist an den Grabenwänden angeordnet und weist einen gegenüber dem Leitungstyp der Driftstrecke gleichen oder dazu komplementären Leitungstyp auf. Die Dotierstoffzone weist ihrerseits Dotierstoffe auf, deren Sättigungslöslichkeit im Halbleiterkörper um mindestens eine Zehnerpotenz geringer ist als die Sättigungslöslichkeit von Bor oder Phosphor.
  • Die Dotierstoffzone kann dabei auch aus zwei komplementären Dopanden aufgebaut sein, deren Sättigungslöslichkeit im Halbleiterkörper um mindestens eine Zehnerpotenz geringer ist als die Sättigungslöslichkeit von Bor und Phosphor. Diese beiden komplementären Komponenten der Dotierstoffzone können unterschiedlich stark ausdiffundiert sein und dadurch räumlich getrennt vorliegen. Die Driftzone des Halbleiterbauelements kann dabei im Wesentlichen durch eine der ausdiffundierten Komponenten der Dotierstoffzone gebildet sein.
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
  • Kurze Figurenbeschreibung
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement einer Ausführungsform der Erfindung;
  • 2 bis 10 zeigen Prinzipskizzen zum Herstellungsverfahren eines Halbleiterbauelements gemäß 1;
  • 2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer als Substrat;
  • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 2 nach Aufbringen einer Epitaxieschicht;
  • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer mit Epitaxieschicht nach Aufbringen einer Maskierungsschicht;
  • 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 4 nach Strukturieren der Maskierungsschicht;
  • 6 zeigt einen vergrößerten schematischen Querschnitt durch einen Teilbereich des Halbleiterwafers gemäß 5 nach Einbringen einer Grabenstruktur;
  • 7 zeigt den vergrößerten Querschnitt des Teilbereichs gemäß 6 nach Aufbringen einer Vorbelegungsschicht;
  • 8 zeigt ein Diagramm mit Sättigungskurven unterschiedlicher Dotierstoffe in einem Siliziumkristall;
  • 9 zeigt den vergrößerten Querschnitt des Halbleiterwafers gemäß 7 nach Auffüllen der Grabenstruktur;
  • 10 zeigt einen schematischen Querschnitt durch den Halbleiterwafer nach Entfernen der strukturierten Maskierungsschicht;
  • 11 zeigt einen vergrößerten schematischen Querschnitt durch einen Halbleiterwafer mit einer aufgefüllten Grabenstruktur gemäß einer weiteren Ausführungsform der Erfindung.
  • Detaillierte Beschreibung der Ausführungsformen
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 1 einer Ausführungsform der Erfindung. Dieses Halbleiterbauelement 1 ist ein MOS-Feldeffekttransistor mit lateraler Gatestruktur. Die Erfindung kann jedoch auch für Halbleiterbauelemente des IGBT-Typs eingesetzt werden (Insulated Gate Bipolar Transistor). Auch Feldeffekthalbleiterbauelemente mit vertikaler Trenchgate-Struktur sowie Hochspannungsdioden sind mit dieser Erfindung realisierbar. Ferner können Feldeffektbauelemente mit lateraler Driftstrecke die Erfindung aufweisen.
  • 1 zeigt das Halbleiterbauelement 1 aus einem kristallinen Halbleiterkörper 2 mit einer Driftstreckenstruktur 3. Die Driftstreckenstruktur 3 weist eine vertikal ausgerichtete mit Halbleitermaterial 17 aufgefüllte Grabenstruktur 4 mit Grabenwänden 5 und 6 auf. Dotierstoffzonen 7 sind an den Grabenwänden 5 und 6 angeordnet und weisen einen gegenüber dem Leitungstyp der Driftstrecke 8 komplementären Leitungstyp auf. Die Dotierstoffzonen 7 weisen Dotierstoffe auf, deren Sättigungslöslichkeit im Halbleiterkörper 2 um mindestens eine Zehnerpotenz geringer ist als die Sättigungslöslichkeit von Bor oder Phosphor.
  • Diese Sättigungslöslichkeit CS der Dotierstoffe in den Dotierstoffzonen 7 liegt zwischen einigen 1015 cm–3 ≤ CS ≤ 5 × 1018 cm–3. Geeignete Dotierstoffe können dazu aus der Gruppe Indium für eine p-Dotierung, oder Selen, Wismut und Schwefel für eine n-Dotierung in den Dotierstoffzonen 7 derart angeordnet sein, dass eine in lateraler Richtung integrierte Dotierstoffdosis CD in der Driftstrecke 8 und in den Dotierstoffzonen 7 kleiner als die Durchbruchsladung CL mit CD ≤ CL von Silizium mit CL = 2 × 1012 cm–2 ist, wenn der Halbleiterkörper 2 Silizium aufweist.
  • Dazu sind die Dotierstoffzonen 7 als Ladungskompensationszonen 10 nur an den Grabenwänden 5 und 6 und nicht am Grabenboden 9 angeordnet. Die laterale Breite bD der komplementär dotierten Dotierstoffzonen 7 ist dabei kleiner als die Grabenbreite bG mit bD ≤ 1/2·bG. Außerdem ist die laterale Breite bD der komplementär dotierten Dotierstoffzonen 7 kleiner als die Mesabreite bM der zwischen den Grabenstrukturen 4 angeordneten Mesastrukturen 11 der Driftstrecke 8 mit bD ≤ 1/2·bM.
  • Die Tiefe h der Grabenstruktur 4 ist der Durchbruchspannung des Halbleiterbauelements 1 angepasst. In dieser Ausführungsform der Erfindung entspricht die Tiefe h nahezu 60 μm, während die Breiten bM und bG etwa 6 μm aufweisen, so dass für die Grabenstruktur 4 ein Aspektverhältnis A = h/bG von nahezu 10 resultiert. Die Dotierstoffzonen 7 haben in diesem Ausführungsbeispiel eine Breite bD in Mikrometern mit bD ≤ 1 μm.
  • Das in 1 gezeigte Halbleiterbauelement 1 mit einer vertikalen MOS-Feldeffekttransistorstruktur und lateraler Gatestruktur ist auf einem Substrat 14 aufgebaut und weist auf einer Rückseite 23 des Halbleiterkörpers eine Metallisierung 25 für einen Drainkontakt D auf. Nahe der Oberseite 22 des Halbleiterkörpers 2 sind Bodyzonen 26 eingebracht, die mit den Dotierstoffzonen 7 elektrisch in Verbindung stehen. Innerhalb der Bodyzonen 26 sind hochdotierte Sourceanschlusszonen 27 angeordnet, die von einer Sourcemetallisierung 31 kontaktiert werden, wobei die Sourcemetallisierung 31 die pn-Übergänge zwischen den hochdotierten Sourceanschlusszonen 27 und den Bodyzonen 26 überbrückt. Ferner ist die Sourcemetallisierung 31 mit einem Sourcekontakt S elektrisch verbunden. Die Bodyzonen 26 können stark inhomogen dotiert sein und speziell unterhalb der hochdotierten Sourceanschlusszonen 27 und im Bereich des Kontakts zur Sourcemetallisierung 31 eine stark erhöhte Dotierung aufweisen.
  • Auf der Oberseite 22 des Halbleiterkörpers 2 sind ferner Gateoxidschichten 28 angeordnet, auf denen Gateelektroden 29, die mit einem Gatekontakt G in Verbindung stehen, abgeschieden sind. Die Gateelektroden 29 sind über Zwischenoxidschichen 30 von der Sourcemetallisierung 31 isoliert und steuern über die Gateoxide 28 Kanäle in den Bodyzonen 26 zwischen den Sourceanschlusszonen 27 und der Driftstrecke 8. Bevor jedoch das Gateoxid 28, die Gateelektrode 29, das Zwischenoxid 30 und die Sourcemetallisierung 31 auf eine derartige Halbleiterbauelementstruktur aufgebracht werden kann, wird zunächst zur Herstellung von mehreren Halbleiterchips für derartige Halbleiterbauelemente 1 mit Grabenstruktur 4 das nachfolgende Verfahren durchgeführt.
  • Zunächst wird ein Halbleiterwafer aus einem Halbleiterkörper 2 für Feldeffektbauelemente, die eine Driftstreckenstruktur 3 aufweisen, strukturiert, indem eine Epitaxieschicht 15 aus Driftstreckenmaterial 12 auf der Oberseite des Halbleiterwafers abgeschieden wird. Danach werden Grabenstrukturen 4 in das Driftstreckenmaterial 12 eingebracht. Anschließend werden die Grabenwände 5 und 6 mit einer Dotierstoffquelle, die einen zu dem Leitungstyp des Driftstreckenmaterials 12 komplementären Leitungstyp aufweist, belegt. Anschließend wird der Dotierstoff aus der Dotierstoffquelle in die Grabenwände 5 und 6 eindiffundiert. Abschließend wird zur Herstellung der Driftstreckenstruktur 3 die Grabenstruktur 4 mit einem Halbleitermaterial 17 oder einem Isolationsmaterial, das in 1 nicht gezeigt ist, aufgefüllt. Nach Fertigstellung einer derartigen Driftstreckenstruktur 3 kann auf der Oberfläche 22 des Halbleiterkörpers 2 für einen MOSFET die entsprechende in 1 gezeigte Struktur aufgebracht werden und schließlich kann auf der Rückseite des Halbleiterwafers eine Metallisierung 25 für einen Drainkontakt D abgeschieden werden.
  • Ein derartiger Halbleiterwafer kann dann in einzelne Halbleiterchips aufgetrennt werden, wobei zur Vollendung des Halbleiterbauelements weitere Verfahrensschritte durchzuführen sind, indem der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt wird und diese auf Bauelementträger mit mehreren Außenkontakten aufgebracht werden. Anschließend werden die Bauelementelektroden und/oder die Bauelementkontakte wie der Gatekontakt G und der Sourcekontakt S über Verbindungselemente mit Kontaktanschlussflächen des Bauelementträgers, die mit Außenkontakten des Halbleiterbauelements 1 elektrisch in Verbindung stehen, verbunden. Schließlich kann noch ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente auf den Bauelementträger aufgebracht werden.
  • Die 2 bis 10 zeigen Prinzipskizzen zum Herstellungsverfahren eines Halbleiterbauelements 1 gemäß 1. Komponenten mit gleichen Funktionen wie in 1 werden in den 2 bis 10 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt dazu einen schematischen Querschnitt durch einen Halbleiterwafer 19 als Substrat 14. Dabei ist der Halbleiterwafer 19 ein hochdotiertes n+-leitendes Siliziumsubstrat aus monokristallinem Material. Dieser Halbleiterwafer 19 weist eine Oberseite 32 und eine Rückseite 33 auf.
  • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19 gemäß 2 nach Aufbringen einer Epitaxieschicht 15 auf die Oberseite 32 des Substrats 14. Die Epitaxieschicht 15 ist dabei vom gleichen Leitungstyp wie das Substrat 14, jedoch schwächer als dieses dotiert. Zwischen die Epitaxieschicht 15 und die Oberseite 32 des Substrats können eine oder mehrere weitere Epitaxieschichten vom gleichen Leitfähigkeitstyp wie das Substrat aber unterschiedlicher Dotierstoffhöhe eingebracht werden.
  • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19 mit Epitaxieschicht 15 gemäß 3 nach Aufbringen einer Maskierungsschicht 16. Diese Maskierungsschicht 16 ist ätzresistent für die nachfolgenden Strukturierungsprozesse der Epitaxieschicht 15.
  • 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19 gemäß 4 nach Strukturieren der Maskierungsschicht 16. Diese ätzresistente, maskierende und strukturierte Maskierungsschicht 16 deckt das Driftstreckenmaterial 12 der Epitaxieschicht 15 in Bereichen ab, in denen keine Grabenstruktur einzubringen ist. Ferner weist die Maskierungsschicht 16 nach dem Strukturieren Fenster 34 in Bereichen auf, in denen Grabenstrukturen einzubringen sind. Da bei können die Fenster 34 als Streifen angeordnet sein, falls Grabenstrukturen in Form von langgestreckten Gräben hergestellt werden sollen oder als inselförmige Flächen, wenn die Grabenstruktur säulenförmig in das Driftstreckenmaterial 12 der Epitaxieschicht 15 einzubringen ist.
  • 6 zeigt einen vergrößerten schematischen Querschnitt durch einen Teilbereich des Halbleiterwafers 19 gemäß 5 nach Einbringen einer Grabenstruktur 4. Das Aspektverhältnis A = h/bG der Grabenstruktur 4 ist in dieser Darstellung nahezu 10, wobei die Breite bM der Mesastrukturen 11 und die Breite bG der Grabenstruktur 4 nahezu gleichgroß sind. Ein derartiges Aspektverhältnis kann durch eine anisotrope Ätzung erreicht werden, bei der beispielsweise reaktive Ionen in vertikaler Richtung aus einem Plasma auf den Siliziumhalbleiterwafer gerichtet werden, wobei die strukturierte Maskierungsschicht 16 den Bereich der Mesastrukturen 11 vor einer Trockenätzung schützt. Eine leichte Unterätzung, wie es 6 zeigt, kann dabei nicht immer ausgeschlossen werden, so dass die Breite bG in diesem Fall größer ist als die Fensterbreite bF. Die Grabenbreite kann dabei auch über der Grabentiefe variieren. Außerdem wird bei diesem Durchführungsbeispiel des Verfahrens eine trockene reaktive Ionenätzung bis in den Bereich des hochdotierten Substrats 14 hinein durchgeführt, so dass der Grabenboden 9 mit dem hochdotierten monokristallinen Silizium des Substrats 14 in Kontakt steht. Alternativ kann die beschriebene Ätzung in der Epitaxieschicht 15 enden.
  • 7 zeigt den vergrößerten Querschnitt des Teilbereichs gemäß 6 nach Aufbringen einer Vorbelegungsschicht 20 auf die Grabenwände, wobei im Bodenbereich 9 die Vorbelegungsschicht bereits wieder entfernt wurde, um sicherzustel len, dass der Grabenboden Kontakt zum monokristallinen Silizium des Substrats 14 aufweist. Somit kann bei späteren Verfahrensschritten, wie bei dem Auffüllen der Grabenstruktur 4, auf die monokristalline Struktur des Substrats 14 zugegriffen werden. Bei späterer Verfüllung des Grabens mit einem Isolatormaterial kann sogar auf die Entfernung der Vorbelegungsschicht 20 am Trenchboden auch verzichtet werden.
  • Eine derartige Vorbelegung bei entsprechenden Vorbelegungstemperatur kann auf verschiedene Weise vorgenommen werden, wobei eine Möglichkeit darin besteht, die Halbleiterwafer 19 in einer Inertgasatmosphäre oder im Vakuum zwischen Feststoffplatten, die den entsprechenden Dotierstoff enthalten, zu stapeln und aufzuheizen. Andererseits ist es auch möglich, als Dotierstoffspender einen pulverförmigen Feststoff einzusetzen und die Halbleiterwafer mit dem pulverförmigen Feststoff in einem evakuierten Reaktionsraum einzuschließen. Alternativ kann der Dotierstoff auch direkt aus der Gasphase eindiffundiert oder in die Seitenwände mittels Ionenimplantation eingebracht werden. In einer weiteren alternativen Ausgestaltungsform können Schichten wie z. B. dotierte Gläser auf dem Halblietersubstrat und in den Gräben abgeschieden werden, welche den Dotierstoff enthalten und als Dotierstoffquelle dienen. Dazu werden als Dotierstoffspender Elemente eingesetzt, die im Siliziumkristall eine Sättigungskonzentration aufweisen, die mindestens um eine Zehnerpotenz niedriger ist als die Sättigungskonzentrationen von Bor und Phosphor in Silizium.
  • Bei diesem Verfahren zur Dotierung der Grabenwände 5 und 6 zu Ladungskompensationszonen 10 erfolgt eine selbst justierende Begrenzung der Randkonzentrationen an den Grabenwänden 5 und 6, womit eine sehr genaue Einstellbarkeit der in das Halblei terbauelement eingebrachten Dotierstoffdosis CD erreicht werden kann. Dabei werden Dotierstoffdosen CD kleiner als die Durchbruchsladung CL mit CD ≤ CL von Silizium mit CL = 2 × 1012 cm–2 selbst justierend erreicht, was mit herkömmlichen Dotierstoffen mit deutlich höherer Sättigungslöslichkeit im Silizium schwierig einzustellen ist. Elemente, die als Akzeptoren eingesetzt werden können, sind in diesem Zusammenhang Indium, mit einer temperaturabhängigen Sättigungskonzentration zwischen 0,4 × 1018 cm–3 ≤ CS ≤ 2 × 1018 cm–3. Als Donatoren können Selen, Schwefel oder Wismut, deren Sättigungskonzentration zwischen 1 × 1014 cm–3 ≤ CS ≤ 2 × 1018 cm–3 liegt, eingesetzt werden, wobei die verbliebenen Halbleitermesen 12 in diesem Fall p-dotiert sein müssen. Im Gegensatz dazu weisen die üblichen Dotierstoffe Phosphor, Arsen und Bor Sättigungskonzentrationen oberhalb von 1020 cm–3 auf, wobei Aluminium und Gallium noch oberhalb von 1019 cm–3 liegen. Es können sowohl die n- als auch die p-Dotierung in vorbeschriebener Weise als Dotierstoffzone 7 über die Grabenwände eingebracht werden, wobei zwischen dem Einbringen der ersten und der zweiten Dotierung ein zusätzlicher Temperaturschritt vorgesehen werden kann.
  • 8 zeigt dazu ein Diagramm mit Sättigungskurven unterschiedlicher Dotierstoffe in einem Siliziumkristall. Dazu sind auf der Abszisse die Konzentrationen in Atome·cm–3 und in Richtung der Ordinate die Temperatur in °C aufgetragen. Die Sättigungskonzentration von Arsen, Phosphor und Bor steigt oberhalb von 900°C in einem Bereich zwischen 1020 cm–3 und 2 × 1021 cm–3 an, während eine weitere Gruppe, die Aluminium und Gallium umfasst, eine Sättigungskonzentration im Bereich zwischen 900 und 1200°C zwischen 1019 cm–3 und 1020 cm–3 aufweist. Die im Zusammenhang mit einer selbst justierenden Begrenzung der Randkonzentration bei der Dotierung interessan ten Elemente sind gemäß den Diagrammen der 8 Schwefel, Selen und Wismut, die in dem Temperaturbereich um 1100°C eine Sättigungskonzentration zwischen 3 × 1015 cm–3 und 1018 cm–3 aufweisen.
  • Somit lässt sich bei einer Diffusions- bzw. Nachdiffusionstemperatur und Wahl des geeigneten Dotierstoffs mit geringer Sättigungslöslichkeit eine selbst justierende Begrenzung der Randkonzentration bei der Dotierung der Grabenwände einstellen. Als Feststoffquelle kann als Dotierstoffspender für eine Akzeptordotierung z. B. In2O3 eingesetzt werden. Als Feststoffquelle und Dotierstoffspender für eine Donatordotierung ist z. B. Bi2O3 geeignet.
  • Neben der Feststoffdotierung entweder mit Feststoffplatten oder mit Feststoffpulver können die Grabenwände auch mittels einer chemischen Gasphasenabscheidung (CVD) mit einer Dotierstoffschicht als Dotierstoffquelle belegt werden. Dabei werden beispielsweise die Grabenwände mit einer den Dotierstoff aufweisenden Oxidschicht als Dotierstoffquelle belegt. Die Dicke der Dotierstoffquelle ist dabei unerheblich, solange die Randkonzentration der Dotierstoffquelle nicht erschöpft ist. Des weiteren ist es von Vorteil, wenn die Dotierstoffquelle aus einer Oxidschicht mit Dotierstoff aufgebaut ist, da ein Löslichkeitssprung zwischen der Konzentration in der oxidischen Dotierstoffquelle und dem Siliziumhalbleitermaterial der Grabenwände auftritt, der ebenfalls dafür sorgt, dass eine genaue Randkonzentration auf den Grabenwänden aus Silizium eingehalten werden kann. Nach erfolgter Eindiffusion der Dotierstoffe in das Silizium der Grabenwände kann die Dotierstoffquelle in Form einer Oxidschicht entfernt werden.
  • In einer weiteren Durchführungsform des Verfahrens wird die Belegung mit einer Dotierstoffquelle bei einer geringeren Temperatur durchgeführt als die nachfolgende Eindiffusion der Dotierstoffe in die Grabenwände und zu einer Dotierstoffzone. Bevor jedoch eine Eindiffusion der Dotierstoffquelle erfolgt, kann die Dotierstoffquelle am Grabenboden der Grabenstruktur vollständig entfernt werden und an den Grabenwänden eventuell auch teilweise vermindert werden. Alternativ kann die Dotierstoffquelle auch in gelöster Form aufgeschleudert oder aufgesprüht werden.
  • Die Eindiffusion der Dotierstoffe in das Driftstreckenmaterial an den Grabenwänden erfolgt bei den durch die Sättigungskonzentration vorgegebenen Diffusionstemperaturen TD zwischen 900°C ≤ TD ≤ 1100°C. Wurde die Dotierstoffquelle nach dem Belegen der Grabenwände und des Grabenbodens mit Dotierstoffen nicht beseitigt, so kann nach der Eindiffusion des Dotierstoffs der Grabenboden durch eine entsprechende Ätzung ebenfalls bis zum Bereich des monokristallinen Driftstreckenmaterials von komplementären Dotierstoffen befreit werden, jedoch ist durch den geringen Sättigungsgrad bereits gewährleistet, dass die Randkonzentration des komplementären Dotierstoffs für die Grabenwände im Grabenbodenbereich weit unter der Konzentration des n+-leitenden Substrats liegt, so dass in derartigen Fällen auf eine Grabenbodenätzung verzichtet werden kann.
  • 9 zeigt den vergrößerten schematischen Querschnitt des Halbleiterwafers 19 gemäß 7 nach Auffüllen der Grabenstruktur 4. Dabei kann die ätzresistente strukturierte Maskierungsschicht 16 weiterhin auf den Mesastrukturen 11 beibehalten werden, um bei einem späteren Einebnungsprozess der Oberfläche als Stoppschicht zu dienen. Beim Auffüllen der Grabenstrukturen 4 vom Grabenboden 9 aus bilden sich auch Abscheidungen auf den Mesastrukturen 11 und sorgen für eine ungleichmäßige Oberseite 22 des Halbleiterkörpers 2, so dass ein nachträgliches Einebnen der Oberseite 22 erfolgen kann. Anstelle eines separaten Diffusionsschritts zum Eindiffundieren können eventuell auch die Temperaturen beim Abscheiden einer Grabenstrukturfüllung 13 in den Grabenstrukturen 4 genutzt werden, um eine begrenzte Eindiffusion in die Grabenwände 5 und 6 während dieses Abscheideprozesses zu ermöglichen. Üblicherweise liegen jedoch die Abscheidetemperaturen deutlich unterhalb der erforderlichen Eindiffusionstemperaturen z. B. zwischen 900 und 1100°C. Ferner weisen die Dotierstoffquellen an den Grabenwänden 5 und 6 oftmals Oxide oder Nitride auf, in denen die Dotierstoffe eingelagert sind, so dass im Fall einer epitaktischen Füllung noch vor dem Auffüllen der Grabenstruktur 4 mit einem Halbleitermaterial 17 diese Dotierstoffquellen zu entfernen sind, um polykristallines Wachstum zu vermeiden und monokristallines Wachstum zu ermöglichen.
  • In einer Ausführungsform der Erfindung wird zum Auffüllen der Grabenstruktur 4 mit einem Halbleitermaterial 17 ein epitaktisches Wachstum vom Boden aus durchgeführt. Wenn die Grabenwände von Oxiden befreit sind, kann jedoch ein schnelleres Auffüllen der Grabenstruktur 4 erfolgen, indem sowohl vom Grabenboden 9 als auch von den Grabenwänden 5 und 6 aus das epitaktische Wachstum ermöglicht wird, bis die Oberseite 22 des Halbleiterkörpers erreicht ist. In einigen Anwendungen genügt es auch, die Grabenstruktur mit Halbleitermaterial eines polykristallinen Typs aufzufüllen. Schließlich ist es auch möglich, die Grabenstrukturen 4 mit einem Isolationsmaterial durch physikalische oder chemische Gasphasenabscheidung aufzufüllen.
  • 10 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19 nach Entfernen der strukturierten Maskierungsschicht und einem Einebnen der Oberseite 22 des Halbleiterkörpers 2. Die 10 zeigt, dass durch dieses Verfahren der Dotierung der Grabenwände mit Hilfe von speziellen Dotierstoffen, eine Driftstreckenstruktur 3 erreicht werden kann, die einen minimalen Flächenbedarf für die Ladungskompensationszonen 10 aufweist und einen hohen Flächenanteil für die eigentlichen Strom führenden Bereiche der Driftzonen 35 ermöglicht. Die Dotierung der epitaktisch im Graben abgeschiedenen Zone kann in vorteilhafter Weise so gewählt werden, dass eine möglichst gute Kompensation erreicht wird.
  • 11 zeigt einen vergrößerten schematischen Querschnitt durch einen Halbleiterwafer 21 mit einer aufgefüllten Grabenstruktur 24 gemäß einer weiteren Ausführungsform der Erfindung. Die Ausführungsform gemäß 11 unterscheidet sich von der Ausführungsform gemäß 9 zusätzlich dadurch, dass sich die Grabenstruktur 24 zum Grabenboden 9 hin verjüngt. Außerdem ist in der Grabenstruktur 24 kein Halbleitermaterial angeordnet, sondern ein Isolationsmaterial 18, das die Grabenfüllung 13 ausmacht. Die auf den Grabenwänden 5 und 6 angeordnete Dotierstoffzone 7 weist die gleichen oben erwähnten Dotierstoffe auf wie beim Halbleiterbauelement 1. Der Vorteil einer derartigen Driftstreckestruktur 3 besteht darin, dass die Mesastruktur 11, die sich zum Substrat 14 hin verbreitert, einen Feldstärkenverlauf vorsieht, bei dem die maximale Feldstärke in etwa bei der Mitte 36 der Driftzonen 35 auftritt, und somit ein robusteres Halbleiterbauelement 21 verwirklicht werden kann.
  • Dieses Halbleiterbauelement 21 ist deshalb robuster, weil eine Lawinenmultiplikation von Ladungsträgern etwa in einem Bereich der Mitte 36 der Driftzonen 35 bzw. beabstandet von den Bodyzonen 26 und dem Substrat 14 auftreten kann und damit eine Zerstörung der oberseitennahen komplexen Struktur des Halbleiterbauelements 21 verhindert wird. In diesem oberflächennahen Bereich überwiegt nämlich bei konstanter Konzentration von Ladungsträgern in den Ladungskompensationszonen 10 der Grabenwände 5 und 6 der Löcheranteil und vermindert somit die anstehende Feldstärke. Das Gleiche gilt für den Bereich der Driftzonen 35 in der Nähe des Substrats 14 oder beim Substratübergang, da hier ebenfalls die Kompensation nicht vollkommen ausgeglichen ist, zumal nun Elektronen als Ladungsträger überwiegen, und somit wiederum die Feldstärke vermindert ist. Lediglich in der Mitte 36 der Driftzonen 35 ist die Kompensation zwischen Löchern und Elektronen ausgeglichen, so dass sich hier die größte Feldstärke entwickelt. Damit wird gleichzeitig eine Filamentierung in der Nähe der Oberseite 22 des Halbleiterkörpers 2 oder eine Filamentierung in dem Übergang zum Substrat 14, was zu einer Zerstörung herkömmlicher Kompensationshalbleiterbauelemente führen könnte, verhindert.
    • 1
    Halbleiterbauelement (Ausführungsform)
    2
    Halbleiterkörper
    3
    Driftstreckenstruktur
    4
    Grabenstruktur
    5
    Grabenwand
    6
    Grabenwand
    7
    Dotierstoffzone
    8
    Driftstrecke
    9
    Grabenboden
    10
    Ladungskompensationszone
    11
    Mesastruktur
    12
    Driftstreckenmaterial
    13
    Grabenstrukturfüllung
    14
    Substrat (des Halbleiterwafers)
    15
    Epitaxieschicht
    16
    Maskierungsschicht (ätzresistent)
    17
    Halbleitermaterial
    18
    Isolationsmaterial
    19
    Halbleiterwafer
    20
    Vorbelegungsschicht
    21
    Halbleiterwafer (weitere Ausführungsform)
    22
    Oberseite des Halbleiterkörpers
    23
    Rückseite des Halbleiterkörpers
    24
    Grabenstruktur (weitere Ausführungsform)
    25
    Metallisierung (Rückseite des Halbleiterwafers)
    26
    Bodyzone
    27
    Sourceanschlusszone
    28
    Gateoxidschicht
    29
    Gateelektrode
    30
    Oxidschicht
    31
    Sourcemetallisierung
    32
    Oberseite des Halbleiterwafers
    33
    Rückseite des Halbleiterwafers
    34
    Fenster in der Maskierungsschicht
    35
    Driftzone
    36
    Mitte einer Driftzone
    A
    Aspektverhältnis
    bD
    laterale Breite der Dotierstoffzone
    bF
    Fensterbreite
    bG
    Grabenbreite
    bM
    Mesastrukturenbreite
    CS
    Sättigungslöslichkeit
    CD
    Dotierstoffdosis
    CL
    Durchbruchsladung
    D
    Drainkontakt
    G
    Gatekontakt
    h
    Tiefe der Grabenstruktur
    S
    Sourcekontakt

Claims (41)

  1. Halbleiterbauelement, wobei das Halbleiterbauelement (1) einen kristallinen Halbeiterkörper (2) mit einer Driftstreckenstruktur aufweist, und wobei die Driftstreckenstruktur (3) aufweist: – eine vertikal ausgerichtete mit Halbleitermaterial oder Isolationsmaterial aufgefüllte Grabenstruktur (4) mit Grabenwänden (5, 6); – eine Dotierstoffzone (7), die an den Grabenwänden ((5, 6) angeordnet ist; wobei die Dotierstoffzone (7) Dotierstoffe aufweist, deren Sättigungslöslichkeit im Halbleiterkörper (2) um mindestens eine Zehnerpotenz geringer ist als die Sättigungslöslichkeit von Bor oder Phosphor.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Sättigungslöslichkeit CS der Dotierstoffe im Halbleiterkörper (2) zwischen 1 × 1014 cm–3 ≤ CS ≤ 5 × 1018 cm–3.
  3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, wobei die Sättigungslöslichkeit CS der Dotierstoffe der Dotierstoffzone (7) zwischen 5 × 1015 cm–3 ≤ CS ≤ 2 × 1018 cm–3 liegt.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffe mindestens einen Stoff der Gruppe Indium, Selen, Wismut oder Schwefel aufweisen.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffe zwei Stoffe aus der Gruppe In, Se, Bi oder S aufweisen.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffzone (7) in sich ladungsträgerkompensiert ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Grabenboden (9) keine Dotierstoffzone (7) aufweist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffzone (7) eine Ladungskompensationszone (10) der Driftstreckenstruktur (3) ist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die laterale Breite bD der komplementär dotierten Dotierstoffzone (7) kleiner ist als die Grabenbreite bG in der Driftstrecke (8) mit bD ≤ 1/2·bG und kleiner ist als die Mesabreite bM der zwischen den Grabenstrukturen (4) angeordneten Mesastrukturen (11) der Driftstrecke (8) mit bD ≤ 1/2·bM.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Tiefe h der Grabenstruktur (4) der Durchbruchspannung des Halbleiterbauelements (1) angepasst ist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (2) Silizium aufweist.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffdosis CD in der Driftstrecke (8) und in der Dotierstoffzone (7) kleiner als die Durchbruchsladung CL mit CD ≤ CL von Silizium mit CL = 2 × 1012 cm–2 ist.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial in der Grabenstruktur monokristallin und undotiert oder vom entgegengesetzten Leitungstyp wie das Driftstreckenmaterial 12 ist.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial in der Grabenstruktur (4) monokristallin ist und den gleichen Leitungstyp und annähernd die gleiche Dotierstoffkonzentration wie das Driftstreckenmaterial (12) aufweist.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Isolationsmaterial der Grabenstrukturfüllung (13) SiO2, SiC oder Si3N4 aufweist.
  16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Isolationsmaterial der Grabenstrukturfüllung (13) eine Schichtung aus SiO2-Schichten und Si3N4-Schichten aufweist.
  17. Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente (1) mit Grabenstruktur (4), wobei das Verfahren aufweist: – Strukturieren eines Halbleiterwafers aus einem Halbleiterkörper (2) für Feldeffektbauelemente, die eine Driftstreckenstruktur (3) aufweisen; – Einbringen einer Grabenstruktur (4) in das Driftstreckenmaterial (12); – Belegen der Grabenwände (5, 6) mit einer Dotierstoffquelle, die einen zu dem Leitungstyp des Driftstreckenmaterials (12) komplementären Leitungstyp aufweist; – Eindiffusion des Dotierstoffes aus der Dotierstoffquelle in die Grabenwände (5, 6); – Auffüllen der Grabenstruktur (4) mit einem Halbleitermaterial oder einem Isolationsmaterial.
  18. Verfahren nach Anspruch 17, wobei zum Strukturieren des Halbleiterwafers zunächst auf ein hochleitendes Substrat (14) des Halbleiterkörpers (2) mindestens eine schwächer dotierte Epitaxieschicht (15) aufgewachsen wird, die das Driftstreckenmaterial (12) bildet.
  19. Verfahren nach Anspruch 17 oder 18, wobei als Halbleiterkörper (2) ein Siliziumhalbleiter verwendet wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei vor dem Einbringen einer Grabenstruktur (4) in das Driftstreckenmaterial (12) eine ätzresistente, maskierende und strukturierte Maskierungsschicht (16) aufgebracht wird, die das Driftstreckenmaterial (12) in den Bereichen abdeckt, in denen keine Grabenstruktur (4) einzubringen ist und die Fenster in den Bereichen aufweist, in denen Grabenstrukturen (4) einzubringen sind.
  21. Verfahren nach einem der Ansprüche 17 bis 20, wobei zum Einbringen von Grabenstrukturen (4) eine anisotrope Ätzung durchgeführt wird.
  22. Verfahren nach einem der Ansprüche 17 bis 21, wobei zum Einbringen von Grabenstrukturen (4) eine trockene reaktive Ionenätzung durchgeführt wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, wobei zum Belegen der Grabenwände (5, 6) mit einer Dotierstoffquelle, ein Dotierstofftransport von einem Dotierstoffspender zu den Grabenstrukturen (4) mit anschließendem Freiätzen der Grabenböden (9) erfolgt, so dass am Grabenboden (9) auf Driftstreckenmaterial (12) zugegriffen werden kann, während die Grabenwände (5, 6) mit der Dotierstoffquelle belegt werden.
  24. Verfahren nach Anspruch 23, wobei als Dotierstoffspender eine Feststoffplatte eingesetzt wird, die zwischen Halbleiterwafern positioniert wird.
  25. Verfahren nach Anspruch 23, wobei als Dotierstoffspender ein den Dotierstoff enthaltendes Gas verwendet wird.
  26. Verfahren nach Anspruch 23, wobei als Dotierstoffspender ein Feststoff, der mit den zu dotierenden Halbleiterwafern in ein Vakuum eingeschlossen wird, eingesetzt wird.
  27. Verfahren nach einem der Ansprüche 23 bis 26, wobei als Dotierstoffspender für eine Akzeptordotierung ein In2O3 eingesetzt wird.
  28. Verfahren nach einem der Ansprüche 23 bis 27, wobei als Dotierstoffspender für eine Donatordotierung ein Bi2O3 eingesetzt wird.
  29. Verfahren nach einem der Ansprüche 17 bis 23, wobei die Grabenwände (5, 6) mittels einer chemischen Gasphasenabscheidung (CVD) mit einer Dotierstoffschicht als Dotierstoffquelle belegt werden.
  30. Verfahren nach einem der Ansprüche 17 bis 23, wobei die Grabenwände (5, 6) mit einer den Dotierstoff aufweisenden Oxidschicht als Dotierstoffquelle belegt werden.
  31. Verfahren nach einem der Ansprüche 17 bis 30, wobei die Belegung mit einer Dotierstoffquelle bei einer geringerer Temperatur erfolgt als die nachfolgende Eindiffusion in die Grabenwände (5, 6).
  32. Verfahren nach einem der Ansprüche 17 bis 31, wobei vor der Eindiffusion die Dotierstoffquelle am Grabenboden (9) der Grabenstruktur (4) vollständig und im Grabenwandbereich teilweise entfernt wird.
  33. Verfahren nach einem der Ansprüche 17 bis 32, wobei die Eindiffusion des Dotierstoffes in das Driftstreckenmaterial (12) der Grabenwände (5, 6) bei Diffusionstemperaturen TD zwischen 900°C ≤ TD ≤ 1100°C durchgeführt wird.
  34. Verfahren nach einem der Ansprüche 17 bis 33, wobei nach der Eindiffusion des Dotierstoffes mindestens der Grabenboden (9) bis in den Bereich des monokristallinen Driftstreckenmaterials (12) oder des monokristallinen Substratmaterials freigelegt wird.
  35. Verfahren nach einem der Ansprüche 17 bis 34, wobei zum Auffüllen der Grabenstrukturen (4) mit einem Halbleiter material ein epitaktisches Wachstum des monokristallinen Siliziummaterials mindestens vom Boden aus durchgeführt wird.
  36. Verfahren nach einem der Ansprüche 17 bis 34, wobei zum Auffüllen der Grabenstrukturen (4) mit einem Halbleitermaterial ein epitaktisches Wachstum des monokristallinen Siliziummaterials mindestens vom Boden und von den Grabenwänden (5, 6) aus durchgeführt wird und anschließend der Halbleiterwafer an seiner Oberseite eingeebnet wird.
  37. Verfahren nach einem der Ansprüche 17 bis 34, wobei zum Auffüllen der Grabenstrukturen (4) mit einem Halbleitermaterial ein polykristallines Halbleitermaterial in der Grabenstruktur (4) abgeschieden wird.
  38. Verfahren nach einem der Ansprüche 17 bis 34, wobei zum Auffüllen der Grabenstrukturen (4) mit einem Isolationsmaterial in der Grabenstruktur (4) ein Dielektrikum mittel physikalischer oder chemischer Gasphasenabscheidung abgeschieden wird.
  39. Verfahren nach Anspruch 38, wobei als Isolationsmaterial eines der Isolationsmaterialien der Gruppe SiO2, SiC oder Si3N4 mittels PVD oder CVD abgeschieden wird.
  40. Verfahren nach Anspruch 38 oder Anspruch 39, wobei das Isolationsmaterial schichtweise abgeschieden wird, indem SiO2 und SiC oder SiO2 und Si3N4 im Wechsel abgeschieden werden.
  41. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, wobei das Verfahren weiterhin aufweist: – Herstellung von Halbleiterchips gemäß Anspruch 16 oder Anspruch 38; – Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden von Bauelementelektroden der Halbleiterchips mit Kontaktanschlussflächen des Bauelementträgers, die mit Außenkontakten des Halbleiterbauelements (1) elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente; – Auftrennen des Bauelementträgers in einzelne Halbleiterbauelemente (1).
DE102007027626.7A 2007-06-12 2007-06-12 Halbleiterbauelement und Verfahren zur Herstellung desselben Expired - Fee Related DE102007027626B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007027626.7A DE102007027626B4 (de) 2007-06-12 2007-06-12 Halbleiterbauelement und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007027626.7A DE102007027626B4 (de) 2007-06-12 2007-06-12 Halbleiterbauelement und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007027626A1 true DE102007027626A1 (de) 2008-12-18
DE102007027626B4 DE102007027626B4 (de) 2015-08-06

Family

ID=39986159

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007027626.7A Expired - Fee Related DE102007027626B4 (de) 2007-06-12 2007-06-12 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102007027626B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10025567C2 (de) * 2000-05-24 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen von tiefdotierten Gebieten in einem Halbleiterkörper
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür
US20060231915A1 (en) * 2004-12-27 2006-10-19 Third Dimension (3D) Semiconductor, Inc. Process for high voltage superjunction termination

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE10025567C2 (de) * 2000-05-24 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen von tiefdotierten Gebieten in einem Halbleiterkörper
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür
US20060231915A1 (en) * 2004-12-27 2006-10-19 Third Dimension (3D) Semiconductor, Inc. Process for high voltage superjunction termination

Also Published As

Publication number Publication date
DE102007027626B4 (de) 2015-08-06

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE19539541A1 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102012209429A1 (de) Leistungshalbleiterbauelement mit hoher spannungsfestigkeit
DE102012105685A1 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102012216969A1 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102007020659A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102010060229A1 (de) Halbleitervorrichtung mit Halbleiterzonen und Herstellungsverfahren hierfür
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE102007044414A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007026745B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
AT2173U1 (de) Verfahren zur herstellung von begrenzten, dotierten teilgebieten in einem substratmaterial aus monokristallinem silizium

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R020 Patent grant now final
R082 Change of representative
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee