DE102007014962B4 - Gateelektrodenstruktur, Mosfeldeffekttransistoren und Verfahren zu deren Herstellung - Google Patents

Gateelektrodenstruktur, Mosfeldeffekttransistoren und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102007014962B4
DE102007014962B4 DE102007014962A DE102007014962A DE102007014962B4 DE 102007014962 B4 DE102007014962 B4 DE 102007014962B4 DE 102007014962 A DE102007014962 A DE 102007014962A DE 102007014962 A DE102007014962 A DE 102007014962A DE 102007014962 B4 DE102007014962 B4 DE 102007014962B4
Authority
DE
Germany
Prior art keywords
film
gate electrode
electrode structure
voltage amplifier
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007014962A
Other languages
English (en)
Other versions
DE102007014962A1 (de
Inventor
Stefan Jakschik
Dr. Hecht Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007014962A1 publication Critical patent/DE102007014962A1/de
Application granted granted Critical
Publication of DE102007014962B4 publication Critical patent/DE102007014962B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gateelektrodenstruktur (190), umfassend: mindestens zwei Doppelschichten (120), wobei jede Doppelschicht (120) umfasst: einen Deckfilm (122), der ein polykristallines Material enthält; und einen Spannungsverstärkerfilm (121), der ein Kristallisationsergebnis des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm induzierte mechanische Spannung verstärkt wird, wobei die Doppelschichten (120) zu einem geschichteten Filmstapel mit den Spannungsverstärkungsschichten (121) und den Deckfilmen (122) in alternierender Reihenfolge angeordnet sind.

Description

  • Mit Hilfe von Strained-Silicon-Technologien werden die Eigenschaften von MOS Feldeffekttransistoren verbessert, indem ein Kanalbereich des Transistors einer tensilen oder kompressiven mechanischen Spannung unterworfen wird, um die Beweglichkeit der jeweiligen Minoritätsladungsträger zu verbessern. Die Beweglichkeit von Elektronen bzw. Löchern im Kanalbereich beeinflusst z. B. unmittelbar den Durchgangswiderstand zwischen dem Drain und der Source im eingeschalteten bzw. leitenden Zustand des Transistors.
  • Solches, im Nachfolgenden als „Vorgespanntes” Silizium bezeichnetes Silizium kann aus dem epitaktischen Aufwachsen von Silizium auf einer einkristallinen SiGe-Unterlage hervorgehen, wobei in Folge der von der eines Silizium-Kristalls abweichenden Gitterkonstante des SiGe-Kristalls das Siliziumgitter mechanisch „vorgespannt” wird. Andere Verfahren induzieren mechanische Spannungen etwa mittels benachbarter Strukturen, die etwa durch Ausgasen flüchtiger Bestandteile nach der Abscheidung verdichtet werden und in der Folge in benachbarten Strukturen eine tensile Spannung induzieren oder die nach dem Erstarren weiteres Material aus der Gasphase aufnehmen und in der Folge in benachbarte Strukturen eine kompressive Spannung induzieren.
  • Das kompressive bzw. tensile Vorspannen eines Halbleitermaterials durch Hohlräume im Halbleitersubstrat ist in der US 6740913 B2 beschrieben. In der US 5625217 A ist ein n-Kanal Feldeffekttransistor beschrieben, in dessen Gateelektrode eine Metallschicht einer Polysiliziumschicht unterliegt um Verarmungseffekte in der Gateelektrode zu reduzieren bzw. zu vermeiden.
  • Es besteht ein allgemeines Bedürfnis danach, die Beweglichkeit von Ladungsträgern in Transistoren mittels einer in das Siliziumsubstrat induzierten mechanischen Spannung in geeigneter Weise einzustellen.
  • Im Folgenden werden Ausführungsformen der Erfindung sowie deren Vorteile anhand der Figuren näher erläutert. Die Figuren sind nicht notwendigerweise maßstabsgetreu und dienen in erster Linie der Erläuterung.
  • Die 1 zeigt eine schematische Querschnittsansicht einer Gateelektrodenstruktur bzw. eines n-Kanal MOSFETs gemäß einer Ausführungsform der Erfindung.
  • Die 2 ist eine schematische Querschnittsansicht einer Gateelektrodenstruktur bzw. eines p-Kanal MOSFETs mit einem Polysilizium-Gate gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 3 ist eine schematische Querschnittsansicht einer Gateelektrodenstruktur bzw. eines p-Kanal MOSFETs mit einer Gateelektrode aus einem Metall gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 4A und 4B zeigen Querschnittsansichten eines Substrates zur Darstellung eines Verfahrens zur Herstellung einer Gateelektrodenstruktur mittels mehrerer Wärmebehandlungen gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 5A bis 5D zeigen schematische Querschnittsansichten eines Substrates zur Darstellung eines Verfahrens zur Herstellung einer Gateelektrodenstruktur mittels genau einer Wärmebehandlung gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 6A und 6B zeigen zueinander orthogonale Querschnittsansichten einer Gateelektrodenstruktur bzw. eines MOSFETs mit Deckfilmen, die entlang zweier zueinander orthogonaler Achsen gekrümmt sind, gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 7A und 7B zeigen zueinander orthogonale Querschnittsdarstellungen einer Gateelektrodenstruktur bzw. eines MOSFETs mit Deckfilmen gemäß einer weiteren Ausführungsform, wobei die Deckfilme entlang genau einer Achse gekrümmt sind.
  • Die 8 ist eine schematische Querschnittsansicht einer Feldeffekttransistoranordnung mit einem n-Kanal MOSFET und einem p-Kanal MOSFET gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 9 ist eine schematische Querschnittsansicht eines Abschnitts einer Gateelektrodenstruktur mit gekrümmten Deckfilmen gemäß einer weiteren Ausführungsform der Erfindung.
  • 10 ist ein Diagramm zur Darstellung einer mechanischen Spannung, die durch unterschiedliche Schichten in ein Substrat induziert wird, in Abhängigkeit der Reihenfolge der Abscheidung der Schichten und illustriert die Wirkung der Ausführungsformen der Erfindung.
  • Die 11 ist eine schematische Darstellung eines elektronischen Systems gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 12 ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Gateelektrodenstruktur gemäß einer weiteren Ausführungsform der Erfindung.
  • Die 13 ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Gateelektrodenstruktur gemäß einer weiteren Ausführungsform der Erfindung.
  • Die Ausführungsformen beziehen sich jeweils auf eine Gateelektrodenstruktur sowie auf einen MOS Feldeffekttransistor. Weitere Ausführungsformen beziehen sich auf Verfahren zur Herstellung einer Gateelektrodenstruktur sowie eines MOS Feldeffekttransistors.
  • Eine Ausführungsform bezieht sich auf eine Gateelektrodenstruktur, die mindestens zwei Doppelschichten (bi-layers) umfasst, wobei jede Doppelschicht einen Deckfilm und einen Spannungsverstärkerfilm umfasst. Der Deckfilm enthält polykristallines Material. Der Spannungsverstärkerfilm vermag ein Kristallisationsprodukt des polykristallinen Materials in der Weise zu bestimmen, dass eine vom Deckfilm induzierte mechanische Spannung stärker ist als ohne Spannungsverstärkerfilm, in anderen Worten, verstärkt wird. Die Doppelschichten sind zu einem geschichteten Filmstapel angeordnet, in dem sich die Spannungsverstärkerfilme und Deckfilme einander jeweils abwechseln.
  • Eine weitere Ausführungsform bezieht sich auf einen n-Kanal MOS Feldeffekttransistor, der mindestens eine Gateelektrodenstruktur mit einer Doppelschicht aufweist. Die Doppelschicht umfasst einen polykristallinen Film (liner) und einen Spannungsverstärkerfilm. Der Spannungsverstärkerfilm bestimmt ein Kristallisationsprodukt des polykristallinen Films in der Weise, dass eine durch die Doppelschicht in einen Kanalbereich des n-MOSFETs induzierte tensile Spannung größer ist als ohne Spannungsverstärkerfilm, in anderen Worten, verstärkt wird.
  • Eine weitere Ausführungsform bezieht sich auf einen p-Kanal MOS Feldeffekttransistor, der eine Gateelektrodenstruktur mit einer Doppelschicht aufweist. Die Doppelschicht umfasst einen polykristallinen Film und einen Spannungsverstärkerfilm. Der Spannungsverstärkerfilm bestimmt das Kristallisationsprodukt des polykristallinen Films derart, dass eine von der Doppelschicht in den Kanalbereich des p-MOSFETs induzierte kompressive Spannung größer ist als ohne Spannungsverstärkerfilm, in anderen Worten, verstärkt wird.
  • Eine weitere Ausführungsform bezieht sich auf ein Verfahren zur Herstellung einer Gateelektrodenstruktur. Ein Spannungsverstärkerfilm wird vorgesehen. Der Spannungsverstärkerfilm vermag das Endprodukt eines Kristallisationsprozesses eines Vorläufermaterials zu definieren bzw. zu bestimmen, das auf dem Spannungsverstärkerfilm abgeschieden wurde. Ein Kristallisationsprozess wird durchgeführt, wobei aus dem Vorläufermaterial ein polykristalliner Deckfilm hervorgeht. Das Vorläufermaterial kristallisiert/rekristallisiert, wobei eine durch den Deckfilm in den Spannungsverstärkerfilm induzierte mechanische Spannung verstärkt wird, in dem Sinne, dass die induzierte mechanische Spannung größer ist, als eine solche, die ein nicht auf dem Spannungsverstärkerfilm erzeugter Deckfilm induzieren würde. Das Vorsehen eines Spannungsverstärkerfilms, das Abscheiden eines Vorstufenmaterials und das Durchführen eines Kristallisationsprozesses werden jeweils mindestens einmal wiederholt.
  • Eine weitere Ausführungsform bezieht sich auf ein anderes Verfahren zur Herstellung einer Gatestruktur. Ein Spannungsverstärkerfilm wird vorgesehen, der ein Kristallisationsergebnis eines Vorläufermaterials, das auf den Spannungsverstärkerfilm abgeschieden wurde, zu bestimmen vermag. Auf den Spannungsverstärkerfilm wird ein Vorläufermaterial abgeschieden. Das Vorsehen eines Spannungsverstärkerfilms und das Abscheiden eines Vorstufenmaterials auf den Spannungsverstärkerfilm werden mindestens einmal wiederholt. Ein Kristallisationsprozess wird gesteuert, wobei das polykristalline Material kristallisiert, aus dem Vorläufermaterial jeweils Deckfilme aus polykristallinen Material hervorgehen und dabei eine mechanische Spannung im Deckfilm erzeugt wird.
  • Die 1A ist die Darstellung einer Ausführungsform einer Gateelektrodenstruktur 195 sowie eines MOS Feldeffekttransistors 190, der die Gateelektrodenstruktur 195 umfasst. Die Gateelektrodenstruktur 195 kann eine Mehrzahl von Doppelschichten 120 umfassen, wobei jede Doppelschicht 120 einen Spannungsverstärkerfilm 121 und einen Deckfilm 122 umfasst, der auf dem Spannungsverstärkerfilm 121 angeordnet ist. Die Doppelschichten 120 sind zu einem geschichteten Filmstapel angeordnet, in dem die Spannungsverstärkerfilme 121 und die Deckfilme 122 einander abwechseln. Eine isolierende Kappenschicht 150, zum Beispiel eine Siliziumnitridschicht, kann den geschichteten Filmstapel bedecken. Vertikale Seitenwände des geschichteten Filmstapels können durch isolierende Seitenwandspacer 140, zum Beispiel Siliziumoxid-Spacer oder Silizimnitrid-Spacer abgedeckt werden. Die Gateelektrodenstruktur 195 kann etwa auf einer Strukturoberfläche eines Halbleitersubstrates 100 vorgesehen werden. Innerhalb des Halbleitersubstrats 100 können n-dotierte Störstellengebiete Source/Drain-Gebiete 101 des MOS Feldeffekttransistors 190 ausbilden. Die Gateelektrodenstruktur 195 ist oberhalb eines p-dotierten Kanalbereichs 102 angeordnet, der die beiden Source/Drain-Gebiete 101 voneinander trennt. Die Gateelektrodenstruktur 195 und der Kanalbereich 102 können von einem Gatedielektrikum 110 voneinander separiert werden. Gemäß beispielhaften Ausführungsformen sind sowohl die Deckfilme 122 als auch die Spannungsverstärkerfilme 121 leitend bzw. aus leitfähigem Material. Gemäß anderen Ausführungsformen sind entweder jeweils die Deckfilme 122 oder die Spannungsverstärkerfilme 121 leitend und die jeweils anderen nichtleitend. Sowohl für die Deckfilme 122 derselben Gateelektrodenstruktur 195 als auch für die Spannungsverstärkerfilme 121 derselben Gateelektrodenstruktur 195 können jeweils unterschiedliche Materialien vorgesehen werden. Materialien für die Spannungsverstärkerfilme 121 sind zum Beispiel leitende Metallverbindungen, keramische Materialien sowie nichtleitende Metalloxide.
  • Gemäß einer beispielhaften Ausführungsform bestehen die Deckfilme 122 aus einem polykristallinen Material, wie etwa polykristallinem Silizium (Polysilizium) oder können dieses enthalten. Die Spannungsverstärkerfilme 121 können aus amorphem Kohlenstoff, zum Beispiel pyrolytischem Kohlenstoff, der aus der thermischen Zersetzung einer geeigneten Kohlenwasserstoffverbindung, wie zum Beispiel Azetylen C2H2, Äthylen C2H4 oder Propan C2H6 hervorgeht, bestehen oder einen solchen enthalten. Die Spannungsverstärkerfilme 121 sowie die Deckfilme 122 sind einander abwechselnd angeordnet. Zur Formierung der Deckfilme 122 wird zunächst ein amorphes oder polykristallines Vorstufenmaterial abgeschieden. Im Verlauf eines nachfolgenden Wärmeschritts kristallisiert bzw. rekristallisiert das Vorstufenmaterial des Deckfilms. Die Oberfläche des Spannungsverstärkerfilms beeinflusst den Kristallisations- bzw. Rekristallisationsprozess in der Weise, dass eine durch den Polysiliziumfilm in den Spannungsverstärkerfilm induzierte mechanische Spannung höher ist, zum Beispiel um mindestens den Faktor 2, als es aufgrund herkömmlicher Mechanismen erwartet werden könnte, die allein auf der Abscheidung des Spannungsverstärkerfilms sowie des Vorstufenmaterials beruhen. Dieser „Spannungsverstärkungs-Effekt beruht auf einem Grenzschichteffekt zwischen einer geeigneten Unterlage und einem geeigneten Vorstufenmaterial. Die durch jede Doppelschicht 120 generierte mechanische Spannung summiert sich auf und erzeugt im Kanalbereich 102 eine tensile Summenspannung 160. Die tensile Summenspannung 160 erhöht die Elektronenbeweglichkeit im Kanalbereich 102. Der Durchgangswiderstand des Feldeffekttransistors 190 im leitenden Zustand ist deutlich reduziert.
  • Die Gateelektrodenstruktur 195 kann ferner einen Elektrodenfilm 130 umfassen, der das Gatedielektrikum 110 und die erste Doppelschicht 120 voneinander separiert. In Bezug auf einen n-Kanal Feldeffekttransistor wird der Elektrodenfilm 130, der das Gatedielektrikum 110 kontaktiert, beispielsweise aus einem Material mit einer Austrittsarbeit von 3,8 bis 4,3 eV, beispielsweise von etwa 4,1 eV vorgesehen. Der Elektrodenfilm 130 ist beispielsweise eine n-dotierte Polysiliziumschicht und entkoppelt die Anforderungen bezüglich der Austrittsarbeit auf der einen Seite und bezüglich der Eigenschaften als Spannungsverstärkerfilm auf der anderen Seite. Ein weiteres geeignetes Material für den Elektrodenfilm 130 ist etwa Ta2C.
  • Das Material der Deckfilme 122 ist beispielsweise stark dotiertes Polysilizium, wobei die Dotierstoffkonzentration ausreichend hoch ist, um einen Ohmschen Kontakt zu den leitfähigen Spannungsverstärkerfilmen 121 sicherzustellen, und ist zum Beispiel größer als 1019 cm–3. Im Falle einer dotierten Polysiliziumschicht als Elektrodenfilm 130 kann die Dotierstoffkonzentration 1020 cm–3 übertreffen. Die Spannungsverstärkerfilme 121 können eine Dicke von etwa 2 bis 10 nm aufweisen, zum Beispiel etwa 5 nm. Die Deckfilme 122 können eine Dicke von etwa 10 bis 100 nm aufweisen, beispielsweise 20 nm. Die Anzahl der Doppelschichten 120 kann etwa zwei bis zehn betragen, beispielsweise fünf.
  • Die 1B zeigt einen n-Kanal MOSFET 190b, der eine Gateelektrodenstruktur 195b umfasst, die ihrerseits genau eine Doppelschicht 120b aufweist, die in einen Kanalbereich 102b des MOSFETs 190b eine tensile Spannung 160b induziert.
  • Die 2A bezieht sich auf eine Gateelektrodenstruktur 295 sowie auf einen p-Kanal MOSFET 290. Die Gateelektrodenstruktur 290 umfasst Doppelschichten 220, wobei jede Doppelschicht 220 einen Spannungsverstärkerfilm 221 und einen Deckfilm 222 umfasst. Spannungsverstärker- und Deckfilme 221, 222 sind in alternierender Reihenfolge angeordnet und bilden einen geschichteten Filmstapel. Eine isolierende Kappenschicht 250, beispielsweise eine Siliziumnitridschicht, bedeckt die obere Doppelschicht 220 und Seitenwandstrukturen 240 erstrecken sich entlang der vertikalen Seitenwände des geschichteten Filmstapels. Die Spannungsverstärkerfilme 221 sind beispielsweise aus einem oder mehreren leitenden Materialien und können aus einer leitfähigen Titan-, Tantal-, Zirkonium- oder Hafniumverbindung, wie beispielsweise Titannitrid TiN, bestehen oder eine solche enthalten.
  • In Abhängigkeit der Orientierung der Kanallängsachse zu den Kristallachsen, zum Beispiel für den Fall, dass die Kanallängsachse parallel zur <110>-Kristallachse des einkristallinen Siliziumsubstrates ausgerichtet ist, kann auch eine tensile Spannung, die in eine Richtung wirkt, die zur Kanallängsachse orthogonal ist, die Beweglichkeit vom Löchern in einem Kanalbereich 202 des p-Kanal MOSFETs 290 verbessern. Dominiert ein solcher, der tensilen Querspannung geschuldeter Effekt gegenüber einer der tensilen Längsspannung geschuldeten Verschlechterung der Löcherbeweglichkeit, beispielsweise in dem Fall, dass ein Verhältnis der Kanalweite zur Kanallänge eine vorbestimmte Größe überschreitet, die durch das Verhältnis der Beweglichkeit in Längsrichtung zur Beweglichkeit in Querrichtung vorgegeben ist, so können die Doppelschichtsysteme eines n-Kanal MOSFETs auch für p-Kanal MOSFETs Verwendung finden, beispielsweise um die Herstellung solcher integrierter Schaltkreise zu vereinfachen, die sowohl n-Kanal als auch p-Kanal MOSFETs umfassen. Die Spannungsverstärkerfilme 221 können dann beispielsweise aus amorphem Kohlenstoff bestehen oder solchen enthalten, beispielsweise pyrolytischen Kohlenstoff, der aus der thermischen Zersetzung einer geeigneten Kohlenwasserstoffverbindung wie zum Beispiel Azetylen C2H2, Ethylen C2H4, Propan C2H6 oder anderen hervorgeht.
  • Die Deckfilme 222 sowie die Spannungsverstärkerfilme 221 können leitfähig sein. Gemäß anderen Ausführungsformen können entweder die Deckfilme oder die Spannungsverstärkerfilme leitfähig und die jeweils anderen nicht leitfähig sein. Für die Deckfilme 222 derselben Gateelektrodenstruktur 295 sowie für die Spannungsverstärkerfilme 221 derselben Gateelektrodenstruktur 295 können aus unterschiedliche Materialien oder aus jeweils demselben Material vorgesehen werden. Das Material der Spannungsverstärkerfilme 221 kann beispielsweise eine leitfähige Metallverbindung oder ein keramisches Material, wie zum Beispiel ein nicht leitendes Metalloxid, sein.
  • Gemäß einem Ausführungsbeispiel können die Deckfilme 222 aus einem polykristallinen Material bestehen oder dieses enthalten, beispielsweise p-dotiertes oder stark n-dotiertes Polysilizium. Jeder Deckfilm 222 geht aus einem Kristallisations- oder Rekristallisationsprozess hervor, der nach der Abscheidung eines Vorläufermaterials auf dem entsprechenden Spannungsverstärkerfilm ausgeführt wird, und der durch einen Grenzflächeneffekt an der Oberfläche des Spannungsverstärkerfilms 221 beeinflusst wird. Das Vorläufermaterial kristallisiert oder rekristallisiert in der Weise, dass eine kompressive mechanische Spannung erzeugt wird, die in die entsprechende Unterlage induziert wird. Jede Grenzfläche zwischen einem Deckfilm 222 und einem Spannungsverstärkerfilm 221 generiert eine kompressive mechanische Spannung, die jeweils als kompressive mechanische Spannung im jeweils entsprechenden Spannungsverstärkerfilm 221 wirkt. Die mechanische Spannung setzt sich fort bzw. akkumuliert als kompressive Summenspannung 270 innerhalb eines Kanalbereichs 202, der zwischen zwei p-dotierten Störstellengebieten innerhalb eines Substrates 200 angeordnet ist. Die Störstellengebiete können beispielsweise Source/Drain-Gebiete 201 des MOS Feldeffekttransistors 290 ausbilden. In Abhängigkeit der Orientierung der Kanallängsachse zu den Gitterachsen kann die kompressive mechanische Spannung 270 die Beweglichkeit von Löchern im Kanalbereich 202 erhöhen oder absenken.
  • Im Falle eines p-Kanal MOS Feldeffekttransistors wird die an das Gatedielektrikum 210 angrenzende Schicht beispielsweise aus einem Material mit einer Austrittsarbeit zwischen 4,4 und 5,3 eV, zum Beispiel von etwa 5,2 eV, vorgesehen. Zwischen dem Gatedielektrikum 210 und der unteren Doppelschicht 220 kann eine p-dotierte Polysiliziumschicht als Elektrodenfilm 230 vorgesehen werden, um die Anforderungen an diese Schicht bezüglich der Austrittsarbeit für p-Kanal MOSFETs und bezüglich des Spannungsverstärkungseffekts voneinander zu entkoppeln. Ein anderes geeignetes Material für den Elektrodenfilm 230 ist beispielsweise Titannitrid TiN, so dass der Elektrodenfilm 230 entsprechend anderen Ausführungsformen entfallen kann. Weitere geeignete Materialien sind Oxide wie zum Beispiel TaNO, WO, MoO und RuO unterschiedlicher Oxidationsstufen und unterschiedlichen Sauerstoffgehalts.
  • Die 2B zeigt einen p-Kanal MOSFET 290b, der eine Gateelektrodenstruktur 295 aufweist, die ihrerseits einen Elektrodenfilm 230b und genau eine Doppelschicht 220b umfasst, die in einen Kanalbereich 202b des MOSFETs 290b eine kompressive mechanische Spannung 260b induziert.
  • Die 3 bezieht sich auf weitere Ausführungsformen einer Gateelektrodenstruktur 395 sowie eines MOS Feldeffekttransistors 390. Die Gateelektrodenstruktur 395 kann mindestens zwei Doppelschichten 320 umfassen, wobei jede Doppelschicht 320 einen Spannungsverstärkerfilm 321 und einen Deckfilm 322 umfasst. Die Doppelschichten 320 sind zu einem geschichteten Filmstapel angeordnet, wobei die Spannungsverstärkerfilme 321 und Deckfilme 322 einander abwechseln. Eine isolierende Kappenschicht 350 kann auf der Oberseite des geschichteten Filmstapels angeordnet werden. Entlang vertikaler Seitenwände des geschichteten Filmstapels können sich vertikale Seitenwandspacer 340 erstrecken. Die Gateelektrodenstruktur 395 kann oberhalb eines n-dotierten Kanalbereichs 302 angeordnet sein, der innerhalb eines Substrats 300 ausgebildet ist. Der Kanalbereich 302 trennt zwei p+-dotierte Störstellenregionen im Halbleitersubstrat 300, die jeweils einen Source/Drain-Bereich 301 eines p-Kanal MOS Feldeffekttransistors 390 ausbilden können. Zwischen dem unteren Spannungsverstärkerfilm 321 der unteren Doppelschicht 320 und dem Kanalbereich 302 kann ein Gatedielektrikum 310 angeordnet sein. Das Material des unteren Spannungsverstärkerfilms 321 kann eine Austrittsarbeit zwischen 4,7 und 5,3 eV aufweisen, beispielsweise 5,2 eV, und kann den Kristallisationsprozess des polykristallinen Materials des entsprechenden unteren Deckfilms 322 in der Weise beeinflussen, dass in den Kanalbereich 320 eine verstärkte kompressive mechanische Spannung 370 induziert wird.
  • In ähnlicher Weise kann auch der Elektrodenfilm 130 entsprechend der 1 entfallen, wenn der Spannungsverstärkerfilm 121 der unteren Doppelschicht 120 aus einem Material vorgesehen ist, der eine Austrittsarbeit von 3,8 bis 4,3 eV, beispielsweise etwa 4,1 eV aufweist.
  • Die 4A und 4B beziehen sich auf ein Verfahren zur Ausbildung einer Gateelektrodenstruktur bzw. eines MOS Feldeffekttransistors. Wie in der 4A dargestellt, wird zunächst das Substrat 400 bereitgestellt. Das Substrat 400 ist beispielsweise ein einkristallines Siliziumsubstrat, beispielsweise ein Halbleiterwafer. Der Ausdruck „Substrat”, wie er im Folgenden benutzt wird, kann sich auch auf Halbleiterstrukturen während deren Prozessierung beziehen und kann weitere Schichten umfassen, die im Vorangegangenen vorgesehen wurden. Das Halbleitersubstrat kann dotierte und undotierte Abschnitte, epitaktische Halbleiterschichten mit einem Basishalbleiter oder einem Basisisolator als Träger sowie weitere Halbleiterstrukturen aufweisen.
  • Auf einer Strukturoberfläche des Substrats 400 wird ein Gatedielektrikum 410 vorgesehen. Das Gatedielektrikum 410 kann eine thermisch aufgewachsene Siliziumoxidschicht sein. Gemäß anderen Ausführungsformen ist das Gatedielektrikum 410 beispielsweise Siliziumoxid, das nach der Abscheidung nitridiert wird, oder ein anderes Oxid oder Siliziumoxid eines Elements der dritten oder vierten Gruppe einschließlich der Oxide der seltenen Erden, beispielsweise Al2O3, HfO2, HfCO2, ZrSiO2, Dy-SiO2 oder eines anderen Materials mit hohem k-Wert. Über dem Gatedielektrikum 410 wird ein erster Spannungsverstärkerfilm 421 abgeschieden. Der erste Spannungsverstärkerfilm 421 kann, wie in der 4A dargestellt, direkt auf das Gatedielektrikum 410 abgeschieden werden. Gemäß anderer Ausführungsformen wird ein Elektrodenfilm aus einem Material mit einer geeigneten Austrittsarbeit auf dem Gatedielektrikum 410 vorgesehen, bevor der erste Spannungsverstärkerfilm 421 abgeschieden wird.
  • Die Dicke des Spannungsverstärkerfilms 421 beträgt zum Beispiel 2 bis 10 nm. Der Spannungsverstärkerfilm 421 ist beispielsweise ein TiN-Film. Auf dem Spannungsverstärkerfilm 421 wird ein Vorläufermaterial 429 abgeschieden. Das Vorläufermaterial 429 kann amorph, teilweise kristallin oder polykristallin sein. Während der Abscheidung oder nach der Abscheidung wird ein Kristallisations- oder Rekristallisationsprozess des Vorläufermaterials 429 gesteuert, beispielsweise mittels einer Wärmebehandlung. In Folge eines Grenzflächeneffekts an der Grenzfläche zwischen dem Spannungsverstarkerfilm 421 und dem Vorläufermaterial 429 wird ein Kristallisations- oder Rekristallisationsprozess des Vorlaufermaterials 429 durch den Spannungsverstärkerfilm 421 in der Weise gesteuert, dass nach dem Kristallisations- bzw. Rekristallisationsprozess sich aus dem Vorläufermaterial 429 ein Deckfilm 422, wie er in der 4B dargestellt ist, ergibt. Der Spannungsverstärkerfilm 421 sowie der Deckfilm 422 bilden eine Doppelschicht 420. Die aus der Formierung des Deckfilms 422 auf dem Spannungsverstärkerfilm 421 resultierende mechanische Spannung setzt sich im angrenzenden Abschnitt des Substrats 400 fort, so dass das Substrat 400 eine kompressive mechanische Spannung 470 erfahrt.
  • Es konnte durch die Erfinder gezeigt werden, dass der Betrag der in das Substrat induzierten mechanischen Spannung den Betrag einer mechanischen Spannung wesentlich übertrifft, die aufgrund üblicher Spannungsmechanismen, etwa unterschiedlicher thermischer Ausdehnungskoeffizienten des Deckfilms 422 und des Spannungsverstärkerfilms 421 und des Substrats 400, hätte erwartet werden können.
  • Gemäß der 4B kann auf dem Deckfilm 422 ein weiterer Spannungsverstärkerfilm 421 und auf dem weiteren Spannungsverstärkerfilm 421 eine weitere Schicht aus dem Vorläufermaterial 429 abgeschieden werden. Der Kristallisations-/Rekristallisationsprozess des Vorläufermaterials zur Ausbildung eines Deckfilms 422, das Abscheiden eines Spannungsverstärkerfilms 421 und das Abscheiden einer weiteren Schicht aus einem Vorläufermaterial 429 können zum Beispiel bis zu zehn Mal wiederholt werden.
  • Die 5A bis 5D beziehen sich auf ein weiteres Verfahren zur Ausbildung einer Gateelektrodenstruktur. Auf einer Strukturoberfläche 510 eines Substrates 500 wird ein Elektrodenfilm 530 abgeschieden, der aus einem Metall oder einer Metallverbindung mit geeigneter Austrittsarbeit besteht oder ein/eine solche enthält. Die Vorläuferfilme 529 sowie die Spannungsverstärkerfilme 521, die jeweils die gleichen oder unterschiedliche Materialien aufweisen, werden in abwechselnder Reihenfolge über dem Elektrodenfilm 530 abgeschieden. Die Dicke der Vorläuferfilme 529 kann etwa 10 bis 100 nm betragen. Die Dicke der Spannungsverstärkerfilme 521 beträgt beispielsweise 2 bis 10 nm.
  • Es folgt eine Wärmebehandlung. Wie in der 5B dargestellt, kristallisiert/rekristallisiert das Material der Vorläuferfilme 529 und bildet Deckfilme 522. Der Elektrodenfilm 530 sowie der untere Deckfilm 522 bilden eine untere Doppelschicht 522. Jedes Paar aus einem Spannungsverstärkerfilm 521 und einem weiteren Deckfilm 522 bildet eine weitere Doppelschicht 520. Das Material der Spannungsverstarkerfilme 521 ist beispielsweise amorpher pyrolytischer Kohlenstoff, der aus der thermischen Zersetzung einer geeigneten Kohlenwasserstoffverbindung hervorgeht. In jeder Doppelschicht 520 wird durch den Kristallisations-/Rekristallisationsprozess eine tensile mechanische Spannung erzeugt. Die mechanische Spannung setzt sich jeweils entlang der vertikalen Richtung fort. Jede Doppelschicht 520 tragt zu einer tensilen Summenspannung 570 im Substrat 500 bei.
  • Wie in der 5C dargestellt, wird der in der 5B dargestellte Filmstapel mittels photolithographischer Techniken strukturiert. Dazu wird beispielsweise auf der oberen Doppelschicht 520 eine Hartmaskenschicht abgeschieden. Auf der Hartmaskenschicht kann eine Photolackschicht abgeschieden und mittels photolithographischer Techniken strukturiert werden. Die Struktur des Photolacks kann in die Hartmaskenschicht übertragen werden, die im Folgenden als Ätzmaske fungieren kann. Der obere Abschnitt des Filmstapels kann beispielsweise schrittweise Film auf Film oder in einem einzigen, nicht-selektiven Ätzschritt geätzt werden. Die Ätzung kann beispielsweise auf dem Elektrodenfilm 530 enden.
  • Wie in der 5D dargestellt, können entlang der vertikalen Seitenwänden des resultierenden Elektrodenfilmstapels Seitenwandspacer 540 vorgesehen werden. Der Elektrodenfilm 530 kann geätzt werden, indem die Seitenwandspacer 540 als Ätzmaske benutzt werden, wobei die Formierung von Gateelektroden aus Metall und mit einheitlicher Weite unterstutzt wird.
  • Die 6A und 6B beziehen sich auf weitere Ausführungsformen der Gateelektrodenstruktur sowie von MOS Feldeffekttransistoren. Die 6A und 6B zeigen Querschnittsansichten entlang einander orthogonaler Querschnittsebenen. Zwei n+-dotierte Storstellengebiete sind beispielsweise innerhalb eines Halbleitersubstrats 600 ausgebildet. Die Störstellengebiete sind beispielsweise Source/Drain-Bereiche 601 eines MOS Feldeffekttransistors. Ein p-dotierter Kanalbereich 602 trennt die beiden Source/Drain-Bereiche 601 voneinander. Oberhalb des Kanalbereichs 602 ist eine Gateelektrodenstruktur 695 vorgesehen. Die Gateelektrodenstruktur 695 kann einen Elektrodenfilm 630 umfassen, der beispielsweise ein n-dotierter Polysiliziumfilm ist. Die Spannungsverstärkerfilme 621 und Deckfilme 622 können auf dem Elektrodenfilm 630 in alternierender Reihenfolge angeordnet sein. Auf einem oberen Deckfilm 622 kann eine isolierende Kappenschicht 650 vorgesehen sein. Entlang vertikaler Seitenwände des sich ergebenden geschichteten Elektrodenfilmstapels können sich Seitenwandspacer 640 erstrecken. Ein Gatedielektrikum 610 kann den Elektrodenfilm 630 vom Kanalbereich 602 separieren. Die Spannungsverstärker- und Deckfilme 621, 622 sind beispielsweise mit den Außenkanten zum Substrat 600 hin gebogen, bzw. gekrümmt, um die Grenzflächen zu vergrößern und damit die mittels der Doppelschichten erzeugten Spannungen zu verstärken. Die Krümmung entlang der Querschnittsebene der 6A entspricht der Krümmung entlang der Querschnittsebene von 6B, so dass die Krümmung sowohl längs als auch quer zur Kanalrichtung wirkt. Beide Anteile können dazu beitragen, die Elektronenbeweglichkeit und den Einschaltwiderstand Rdson zu verbessern.
  • Die 7A bis 7B beziehen sich auf weitere Ausführungsformen einer Gateelektrodenstruktur 795 sowie eines MOS Feldeffekttransistors 790. Die Gateelektrodenstruktur 795 unterscheidet sich von der in der 6 beschriebenen Elektrodenstruktur 695 darin, dass die Spannungsverstärker- und Deckfilme 721, 722 entlang einer einzigen Achse gekrümmt sind. Gemäß dieser Ausführungsform sind die Spannungsverstärkerfilme 721 und Deckfilme 722 entlang der Kanallängsachse, die durch die kürzeste Verbindung zwischen den beiden Source/Drain-Gebieten 701 bestimmt wird, mit den Außenkanten zum Substrat 700 hin gekrümmt. Entlang einer zur Kanallängsachse senkrechten Achse ist die Krümmung der Spannungsverstärkerfilme 721 und Deckfilme 722 geringer, bzw. sie entfällt ganz, da in n-Kanal Transistoren eine kompressive mechanische Spannung des Kanalbereichs quer zur Kanallängsachse die Löcherbeweglichkeit reduzieren kann, während eine kompressive Spannung längs der Kanallängsachse die Löcherbeweglichkeit erhöhen kann. Gekrümmte bzw. gebogene Spannungsverstärker- und Deckfilme können etwa dadurch vorgesehen werden, dass Opferstrukturen strukturiert werden, die Operstrukturen einbettende Seitenwandspacer ausgebildet werden, die Opferstrukturen entfernt werden, wobei zwischen den Seitenwandspacern Formgräben ausgebildet werden, und wobei im Anschluss die Spannungsverstärkerfilme sowie das Vorläufermaterial in die Formgräben abgeschieden wird. Die Grenzflächen können auch mit den Außenkanten vom Substrat weg gekrümmt sein.
  • Über das Steuern der Krümmung der Spannungsverstärker- und Deckfilme 721, 722 entlang zweier zueinander senkrechten Achsen kann der geschichtete Filmstapel sowohl an n-Kanal MOSFETs als auch an p-Kanal MOSFETs bezüglich unterschiedlicher Kanal- und Gitterorientierungen angepasst werden. Die geschichtete Gateelektrodenstruktur kann mit weiteren Strained-Silicon-Techniken, zum Beispiel SiGe/SiC-Source/Drain-Bereiche, SiGe-Kanalbereiche, spannungsinduzierende Nitridliner, kompressive/tensile Ätzstoppschichten, Stress-Memory-Techniken und weiteren kombiniert werden.
  • Die 8 zeigt eine Anordnung mit einem n-Kanal MOSFET 891 und einem p-Kanal MOSFET 892. Beide Transistoren 891, 892 sind auf einer Strukturoberfläche eines Halbleitersubstrates 800 vorgesehen. Ein oberer Abschnitt des Halbleitersubstrates 800 unterhalb des n-Kanal Transistors 891 ist p-dotiert, ein weiterer Abschnitt des Halbleitersubstrates 800 unterhalb des Transistors 892 ist n-dotiert. Im p-dotierten Abschnitt des Halbleitersubstrates 800 werden zwei n-dotierte Source/Drain-Bereiche 801 des ersten Transistors 891 ausgebildet. Innerhalb des n-dotierten Abschnitts werden zwei p-dotierte Source/Drain-Bereiche des zweiten Transistors ausgebildet. Der p-Kanal-Transistor 892 umfasst eine geschichtete Gateelektrodenstruktur, die Spannungsverstärkerfilme 821 und Deckfilme 822 in abwechselnder Reihenfolge aufweist. Der n-Kanal Transistor 891 kann beispielsweise eine einschichtige Gatestruktur aufweisen. Eine flache Grabenisolatorstruktur 880 kann in einem Graben ausgebildet sein, der den n-Kanal Transistor 891 und den p-Kanal Transistor 892 voneinander trennt.
  • Der Kanalbereich des zweiten Transistors 892 kann eine kompressive Spannung erfahren, die aus der geschichteten Gateelektrodenstruktur, wie sie oben beschrieben wurde, resultiert.
  • Der Kanalbereich des n-Kanal Transistors 891 kann eine tensile Spannung erfahren, die sich aus der Nachbarschaft zur flachen Grabenisolatorstruktur 880 ergibt. Zu diesem Zweck kann die flache Grabenisolatorstruktur 880 aus dem Füllen des Grabens mit einem Isolatormaterial hervorgehen, das anschließend durch Ausgasen flüchtiger Bestandteile verdichtet wird, so dass das verdichtete Isolatormaterial in den benachbarten Substratabschnitten eine tensile Spannung induziert.
  • Die 9 bezieht sich auf ein Verfahren zur Herstellung einer geschichteten Gateelektrodenstruktur mit gekrümmten Spannungsverstärker- und Deckfilmen 921, 922. Ein Elektrodenfilm 930 wird unter geeigneten Bedingungen in solcher Weise abgeschieden, dass im Zentrum der Gateelektrodenstruktur mehr Material abgeschieden wird als entlang der Kanten. Im folgenden werden die Spannungsverstärkerfilme 921 und die Deckfilme 922 abgeschieden, beispielsweise mittels Atomlagenabscheidung (atomic layer deposition, ALD).
  • Die 10 ist ein Diagramm zur Illustration der Spannungsverstärkungswirkung. Das Diagramm stellt die Krümmung eines Doppelschichtwafers 901 sowie eines Referenzwafers 902 jeweils in Abhängigkeit des jeweils vorangegangenen Prozessschritts dar. Schritt 1 ist die Abscheidung einer Titannitridschicht. Die Krümmung eines jeden Wafers beträgt danach etwa –20 μm. Auf dem Referenzwafer 902 wird im Schritt 2 auf der Titannitridschicht ein Silizimoxidnitridfilm abgeschieden. Der Doppelschichtwafer, auf den sich die Kurve 901 bezieht, wird stattdessen einer äquivalenten Wärmebehandlung ausgesetzt. Die Krümmung beider Wafer 901, 902 wird durch die Abscheidung des Siliziumoxinitridfilms kaum beeinflusst. Der Schritt 3 umfasst das Abscheiden einer ersten Polysiliziumschicht auf dem Referenzwafer 902 sowie auf dem Doppelschichtwafer 901. Die Abscheidung der ersten Polysiliziumschichten erhöht die Krümmung des jeweiligen Wafers 901, 902. Das Ausmaß der Krümmung ist unabhangig vom Material der Unterlage, die im Falle des Doppelschichtwafers 901 Titannitrid und im Falle des Referenzwafers 902 Siliziumoxinitrid ist. Im Schritt 4 wird auf der ersten Polysiliziumschicht eine zweite Polysiliziumschicht abgeschieden, wodurch die Biegung oder Krümmung der beiden Wafer 901, 902 verstärkt wird.
  • Bis einschließlich Schritt 4 kann die Krümmung bzw. die Verbiegung der Wafer 901, 902 und damit die durch die abgeschiedenen Polysiliziumschichten in die Wafer 901, 902 induzierte Spannung durch Abscheidungseffekte erklärt werden. Im Schritt 5 wird eine Wärmebehandlung ausgeführt, im Zuge derer die abgeschiedenen Polysiliziumschichten rekristallisieren. Im Falle des Referenzwafers 902 reduziert sich dabei dessen Krümmung, während im Falle des Doppelschichtwafers 901 die Krümmung wesentlich verstärkt wird. Die Siliziumoxinitridschicht, die auf dem Referenzwafer 902 die Titannitridschicht und die Polysiliziumschicht voneinander separiert, scheint demnach eine Wechselwirkung zwischen der Titannitridschicht und dem rekristallisierenden Polysilizium zu unterdrücken, die dazu führt, dass die mechanische Spannung im Doppelschichtwafer 901 deutlich erhöht wird. Die deutlich erhöhte mechanische Spannung im Doppelschichtwafer 901 kann in konventioneller Weise nicht erklärt werden.
  • Die 11 bezieht sich auf eine schematische Darstellung eines elektronischen Systems 911. Das elektronische System umfasst eine elektronische Einrichtung 912. Die elektronische Einrichtung 912 kann eine Gateelektrodenstruktur oder einen MOS Feldeffekttransistor, wie oben beschrieben, umfassen. Das elektronische System 911 kann ein Audiosystem, ein Videosystem, eine Grafikkarte eines Computersystems, ein Computersystem, zum Beispiel ein Server, ein Kommunikationssystem, zum Beispiel ein Mobiltelefon, ein Bildverarbeitungssystem, zum Beispiel eine Digitalkamera, ein Datenspeichersystem, zum Beispiel ein Datenspeichermodul für Computersysteme, eine tragbare Datenspeichereinrichtung oder ein digitales Verarbeitungssystem, beispielsweise ein Prozessor, sein.
  • Die 12 ist ein vereinfachtes Flussdiagramm für ein Verfahren zur Herstellung einer Gateelektrodenstruktur. Ein Spannungsverstärkerfilm wird vorgesehen, wobei der Spannungsverstärkerfilm ein Kristallisationsergebnis bzw. -produkt eines Vorläufermaterials zu bestimmen vermag (920), das auf dem Spannungsverstärkerfilm abgeschieden wird (922). Ein Kristallisationsprozess wird ausgefuhrt, wobei aus dem Vorläufermaterial ein Deckfilm aus einem polykristallinen Material hervorgeht (924). Das Vorläufermaterial kristallisiert in der Weise, dass eine mechanische Spannung im Deckfilm verstärkt wird, also größer ist als bei einer Kristallisation auf einer anderen Unterlage. Das Vorsehen eines Spannungsverstärkerfilms (920), das Abscheiden eines Vorläufermaterials (922) und das Durchführen eines Kristallisationsprozesses (924), der beispielsweise eine Wärmebehandlung ist, werden mindestens einmal in dieser Reihenfolge wiederholt.
  • Die 13 bezieht sich auf ein weiteres Verfahren zur Herstellung einer Gateelektrodenstruktur. Ein Spannungsverstärkerfilm, der das Kristallisationsprodukt eines Vorläufermaterials zu determinieren vermag, wird bereitgestellt. Auf den Spannungsverstärkerfilm wird das Vorläufermaterial abgeschieden (932). Das Vorsehen eines Spannungsverstärkerfilms (930) und das Abscheiden eines Vorläufermaterials (932) werden mindestens einmal wiederholt. Darauf wird ein Kristallisationsprozess ausgeführt (934), in dessen Zuge aus dem Vorläufermaterial ein Deckfilm aus einem polykristallinen Material hervorgeht, wobei das Vorläufermaterial in einer Weise kristallisiert, dass eine im Deckfilm erzeugte mechanische Spannung verstärkt wird, also größer ist als bei einer Kristallisation auf einer anderen Unterlage.

Claims (37)

  1. Gateelektrodenstruktur (190), umfassend: mindestens zwei Doppelschichten (120), wobei jede Doppelschicht (120) umfasst: einen Deckfilm (122), der ein polykristallines Material enthält; und einen Spannungsverstärkerfilm (121), der ein Kristallisationsergebnis des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm induzierte mechanische Spannung verstärkt wird, wobei die Doppelschichten (120) zu einem geschichteten Filmstapel mit den Spannungsverstärkungsschichten (121) und den Deckfilmen (122) in alternierender Reihenfolge angeordnet sind.
  2. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass eine durch die Deckfilme (122) in einem zur Gateelektrodenstruktur (190) benachbarten Substrat (100) induzierte mechanische Spannung (160) größer ist als die Summe der mechanischen Spannungen, die durch die Deckfilme (122) und Spannungsverstärkerfilme (121) jeweils einzeln induzierbar sind.
  3. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsverstärkerfilme (121) jeweils unmittelbar an den jeweiligen Deckfilm (122) der jeweiligen Doppelschicht (120) angrenzen.
  4. Gateelektrodenstruktur nach Anspruch 1, gekennzeichnet durch ein bis zehn weitere Doppelschichten (120).
  5. Gateelektrodenstruktur nach Anspruch 1, gekennzeichnet durch Polysilizium als das polykristalline Material.
  6. Gateelektrodenstruktur nach Anspruch 1, gekennzeichnet durch ein Gatedielektrikum (110) zwischen dem geschichteten Filmstapel und dem Substrat (100).
  7. Gateelektrodenstruktur nach Anspruch 6, gekennzeichnet durch einen Elektrodenfilm (130) zwischen dem Gatedielektrikum (110) und dem geschichteten Filmstapel.
  8. Gateelektrodenstruktur nach Anspruch 7, dadurch gekennzeichnet, dass das polykristalline Material n-dotiertes Polysilizium ist und die Austrittsarbeit des Elektrodenfilms (130) 3,8 bis 4,3 eV beträgt.
  9. Gateelektrodenstruktur nach Anspruch 7, dadurch gekennzeichnet, dass das polykristalline Material p-dotiertes Polysilizium und die Austrittsarbeit des Elektrodenfilms (130) 4,7 bis 5,3 eV beträgt.
  10. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Deckfilme (122) 10 bis 100 nm dick ist.
  11. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Spannungsverstärkerfilme (121) 2 bis 10 nm dick ist.
  12. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass mindestens einer der Spannungsverstärkerfilme (121) amorphen Kohlenstoff enthält.
  13. Gateelektrodenstruktur nach Anspruch 11, dadurch gekennzeichnet, dass ein die Spannungsverstärkerfilme (121) ausbildendes Material aus einer Gruppe ausgewählt ist, die leitfähige Verbindungen aus Ti, Ta, W, Mo, Ru, Re, Zr umfasst.
  14. Gateelektrodenstruktur nach Anspruch 13, dadurch gekennzeichnet, dass das Material der Spannungsverstärkerfilme (121) TiN ist.
  15. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsverstärkerfilme (121) gekrümmt sind, wobei die Grenzflächen zwischen den Spannungsverstärkerfilmen (121) und den Deckfilmen (122) vergrößert sind.
  16. Gateelektrodenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsverstärkerfilme (122) entlang zweier zueinander senkrechten Querschnitte parallel zur Achse des Filmstapels unterschiedlich stark gebogen sind.
  17. N-MOSFET (190) mit einer Gateelektrodenstruktur (195) umfassend mindestens eine Doppelschicht (120), wobei jede Doppelschicht (120) umfasst: einen Deckfilm (122), der ein polykristallines Material enthält, und einen Spannungsverstärkerfilm (121), der ein Kristallisationsprodukt des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm (122) in einen Kanalbereich (102) des n-MOSFETs (190) induzierte tensile Spannung (160) verstärkt ist.
  18. N-MOSFET nach Anspruch 17, dadurch gekennzeichnet, dass das polykristalline Material n-dotiertes Polysilizium ist.
  19. N-MOSFET nach Anspruch 17, dadurch gekennzeichnet, dass die Gateelektrodenstruktur (195) einen Elektrodenfilm (130) umfasst, der an ein zwischen dem Kanalbereich (102) und der Gateelektrodenstruktur (195) angeordnetes Gatedielektrikum (110) anschließt, wobei die Austrittsarbeit des Elektrodenfilms (130) 3,8 bis 4,3 eV beträgt.
  20. N-MOSFET nach Anspruch 17, dadurch gekennzeichnet, dass das Material eines jeden Spannungsverstärkerfilms (121) amorpher Kohlenstoff ist.
  21. N-MOSFET nach Anspruch 17, gekennzeichnet durch, mindestens zwei zu einem geschichteten Filmstapel angeordnete Doppelschichten (120), wobei die Spannungsverstärkerfilme (121) und die Deckfilme (122) einander abwechseln.
  22. P-MOSFET (290) mit einer Gateelektrodenstruktur (295) umfassend mindestens eine Doppelschicht (220), wobei jede Doppelschicht (220) umfasst: einen Deckfilm (222), der ein polykristallines Material enthält, und einen Spannungsverstärkerfilm (221), der ein Kristallisationsprodukt des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm (222) in einen Kanalbereich (202) des p-MOSFETs (290) induzierte kompressive Spannung (270) verstärkt ist.
  23. P-MOSFET nach Anspruch 22, dadurch gekennzeichnet, dass das polykristalline Material p-dotiertes Polysilizium ist.
  24. P-MOSFET nach Anspruch 22, dadurch gekennzeichnet, dass die Gateelektrodenstruktur (295) einen Elektrodenfilm (230) umfasst, der an ein zwischen dem Kanalbereich (202) und der Gateelektrodenstruktur (295) angeordnetes Gatedielektrikum (210) anschließt, wobei die Austrittsarbeit des Elektrodenfilms (230) 4,7 bis 5,3 eV beträgt.
  25. P-MOSFET nach Anspruch 22, dadurch gekennzeichnet, dass jeder der Spannungsverstärkerfilme (221) aus einem Material ausgebildet ist, das einer Gruppe angehört, die leitfähige Verbindungen von Ti, Ta, W, Mo, Ru, Re, Qc, Zr und Hf umfasst.
  26. P-MOSFET nach Anspruch 25, dadurch gekennzeichnet dass das Material der Spannungsverstärkerfilme (222) TiN ist.
  27. P-MOSFET nach Anspruch 22, dadurch gekennzeichnet dass ein Verhältnis der Kanalweite zur Kanallänge des p-MOSFETs ein Verhältnis der Löchermobilität in Längsrichtung zur Löchermobilität in Querrichtung übertrifft, wobei die Löcherbeweglichkeit in Längs- und Querrichtung jeweils parallel bzw. orthogonal zu einer Kanallängsachse definiert sind, und wobei das Material der Spannungsverstärkerfilme (222) pyrolytischer Kohlenstoff ist.
  28. P-MOSFET nach Anspruch 22, gekennzeichnet durch mindestens zwei zu einem geschichteten, Spannungsverstärkerfilme (221) und Deckfilme (222) in abwechselnder Reihenfolge aufweisenden Filmstapel angeordnete Doppelschichten (220).
  29. Verfahren zur Herstellung einer Gateelektrodenstruktur umfassend: (a) Vorsehen eines Spannungsverstärkerfilms, der ein Kristallisationsergebnis eines Vorläufermaterials bestimmt; (b) Abscheiden des Vorläufermaterials auf dem Spannungsverstärkerfilm; (c) Ausführen eines Kristallisationsprozesses, wobei das Vorläufermaterial kristallisiert und aus dem Vorläufermaterial ein Deckfilm aus einem aus dem Vorläufermaterial hervorgegangenen polykristallinen Material in der Weise ausgebildet wird, dass eine in den Deckfilm induzierte mechanische Spannung verstärkt wird; und (d) Wiederholen von (a) bis (c) mindestens einmal.
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet dass eine durch den Deckfilm in einem der Gateelektrodenstruktur benachbarten Substrat induzierte mechanische Spannung größer ist als die Summe der mechanischen Spannungen, die durch eine entsprechende Anzahl einzeln abgeschiedener Deck- und Stressverstärkerfilm induzierbar ist.
  31. Verfahren nach Anspruch 29, dadurch gekennzeichnet dass das Vorläufermaterial amorph oder polykristallin ist.
  32. Verfahren zur Herstellung einer Gateelektrodenstruktur umfassend: (a) Vorsehen eines Spannungsverstärkerfilms, der ein Kristallisationsergebnis eines Vorläufermaterials bestimmt; (b) Abscheiden des Vorläufermaterials auf dem Spannungsverstärkerfilm; (c) Wiederholen von (a) und (b) mindestes einmal; (d) Ausführen eines Kristallisationsprozesses zur Ausbildung von Deckfilmen aus einem aus dem Vorläufermaterial hervorgehenden polykristallinen Material, wobei das Vorläufermaterial kristallisiert und eine in den Deckfilm induzierte mechanische Spannung verstärkt wird.
  33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass die durch den Deckfilm in ein der Gateelektrodenstruktur benachbartes Substrat induzierte mechanische Spannung größer ist als die Summe der mechanischen Spannungen, die durch eine entsprechende Anzahl unabhängig voneinander abgeschiedener Deck- und Spannungsverstärkerfilme induzierbar ist.
  34. Verfahren nach Anspruch 33, dadurch gekennzeichnet, dass das Vorläufermaterial amorph oder polykristallin ist.
  35. Ein elektronisches System mit einer elektronischen Einrichtung umfassend einen n-MOSFET (190), wobei der n-MOSFET (190) eine Gateelektrodenstruktur (195) mit mindestens einer Doppelschicht (120) umfasst, welche aufweist: einen Deckfilm (122), der ein polykristallines Material enthält, und einen Spannungsverstärkerfilm (121), der ein Kristallisationsprodukt des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm (122) in einen Kanalbereich (102) des n-MOSFETs (190) induzierte tensile Spannung verstärkt ist.
  36. Ein elektronisches System mit einer elektronischen Einrichtung umfassend einen p-MOSFET (290), wobei der p-MOSFET (290) eine Gateelektrodenstruktur (295) mit mindestens einer Doppelschicht (220) umfasst, welche aufweist: einen Deckfilm (222), der ein polykristallines Material enthält, und einen Spannungsverstärkerfilm (221), der ein Kristallisationsprodukt des polykristallinen Materials in dieser Weise bestimmt, dass eine durch den Deckfilm (222) in einen Kanalbereich (202) des p-MOSFETs (290) induzierte kompressive Spannung verstärkt ist.
  37. Elektronisches System nach einem der Ansprüche 35 oder 36, dadurch gekennzeichnet, dass das elektronische System ein Audiosystem, ein Videosystem, ein Computersystem, eine Spielekonsole, ein Kommunikationssystem, ein Mobiltelefon, ein Datenspeichersystem, ein Datenspeichermodul, eine Grafikkarte oder eine tragbare Speichereinrichtung mit einem Interface zu einem Computersystem, einem Audiosystem, einem Videosystem, einer Spielekonsole oder einem Datenspeichersystem ist.
DE102007014962A 2007-02-15 2007-03-28 Gateelektrodenstruktur, Mosfeldeffekttransistoren und Verfahren zu deren Herstellung Expired - Fee Related DE102007014962B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/675,460 US7842977B2 (en) 2007-02-15 2007-02-15 Gate electrode structure, MOS field effect transistors and methods of manufacturing the same
US11/675,460 2007-02-15

Publications (2)

Publication Number Publication Date
DE102007014962A1 DE102007014962A1 (de) 2008-10-02
DE102007014962B4 true DE102007014962B4 (de) 2012-07-26

Family

ID=39705911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007014962A Expired - Fee Related DE102007014962B4 (de) 2007-02-15 2007-03-28 Gateelektrodenstruktur, Mosfeldeffekttransistoren und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US7842977B2 (de)
DE (1) DE102007014962B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778754B2 (en) * 2008-09-15 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N and P work functions in high-K/metal gate devices
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625217A (en) * 1992-12-11 1997-04-29 Intel Corporation MOS transistor having a composite gate electrode and method of fabrication
US6740913B2 (en) * 1999-06-28 2004-05-25 Intel Corporation MOS transistor using mechanical stress to control short channel effects

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426441B1 (ko) 2001-11-01 2004-04-14 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
US6812515B2 (en) * 2001-11-26 2004-11-02 Hynix Semiconductor, Inc. Polysilicon layers structure and method of forming same
US6696345B2 (en) 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US7923785B2 (en) * 2003-08-18 2011-04-12 Globalfoundries Inc. Field effect transistor having increased carrier mobility
US6894337B1 (en) * 2004-02-02 2005-05-17 Advanced Micro Devices, Inc. System and method for forming stacked fin structure using metal-induced-crystallization
US7208793B2 (en) * 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
US7598545B2 (en) * 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same
US7445976B2 (en) * 2006-05-26 2008-11-04 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an interlayer and structure therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625217A (en) * 1992-12-11 1997-04-29 Intel Corporation MOS transistor having a composite gate electrode and method of fabrication
US6740913B2 (en) * 1999-06-28 2004-05-25 Intel Corporation MOS transistor using mechanical stress to control short channel effects

Also Published As

Publication number Publication date
DE102007014962A1 (de) 2008-10-02
US20080197428A1 (en) 2008-08-21
US7842977B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
DE112018004626B4 (de) Verfahren zur herstellung von nanoblatttransistoren
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE60001601T2 (de) Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
DE102006062917B4 (de) Verfahren zum Betreiben eines Transistorbauelements
DE112012001158B4 (de) Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE10360874B4 (de) Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102010038742B4 (de) Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102012102781B4 (de) Verfahren zur Herstellung eines 3D-Halbleiterbauelements
DE112009000651B4 (de) Halbleitereinheit und Verfahren zum Bilden einer Halbleitereinheit
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE112010002895T5 (de) Verfahren und Struktur zur Bildung leistungsstarker FETs mit eingebetteten Stressoren
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102020100795A1 (de) Austrittsarbeitsschichten für transistor-gate-elektroden
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE112013001158T5 (de) Gate-all-around-Halbleiter-Nanodraht-FETs auf massiven Halbleiter-Wafern
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20121027

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee