DE102006035876A1 - Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul - Google Patents
Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul Download PDFInfo
- Publication number
- DE102006035876A1 DE102006035876A1 DE200610035876 DE102006035876A DE102006035876A1 DE 102006035876 A1 DE102006035876 A1 DE 102006035876A1 DE 200610035876 DE200610035876 DE 200610035876 DE 102006035876 A DE102006035876 A DE 102006035876A DE 102006035876 A1 DE102006035876 A1 DE 102006035876A1
- Authority
- DE
- Germany
- Prior art keywords
- electrical
- chip
- housing
- chip module
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Ein Chip-Modul (10) weist ein Gehäuse (1), eine Anzahl elektrischer Leiter (2), welche außerhalb des Gehäuses (1) eine entsprechende Anzahl Anschluss-Pins (2.1) aufweisen und innerhalb des Gehäuses (1) elektrische Anschlussflächen (2.2) aufweisen, einen Wärmeleiter (3), welcher außerhalb des Gehäuses (1) einen Anschluss-Pin (3.1) aufweist und innerhalb des Gehäuses (1) eine thermische Anschlussfläche (3.2) aufweist, und einen Chip (4), welcher mit einer seiner Hauptoberflächen mit der thermischen Anschlussfläche (3.2) verbunden ist und dessen elektrische Anschlüsse mit den elektrischen Anschlussflächen (2.2) verbunden sind, auf.
Description
- Die vorliegende Erfindung betrifft ein Chip-Modul, ein Verfahren zur Herstellung eines Chip-Moduls sowie ein Mehrfachchip-Modul.
- HINTERGRUND DER ERFINDUNG
- Ein Halbleiter-Chip wie ein Sensor-Chip oder dergleichen wird zumeist in einem im Spritzguss gefertigten Chip-Gehäuse montiert. Dies geschieht durch ein sogenanntes Mold-Verfahren, bei welchem ein Leadframe mit einem Kunststoff oder einer Formmasse derart umspritzt wird, dass ein Gehäuse gebildet wird. Die elektrischen Leitungsdrähte des Leadframes bilden im Inneren des Gehäuses elektrische Anschlussflächen, die durch einen Bonddraht mit den elektrischen Anschlüssen des Chips verbunden werden können. Der Chip kann auf einer dafür vorgesehenen Fläche im Innenraum des Gehäuses aufgeklebt werden. Außerhalb des Gehäuses enden die elektrischen Leitungsdrähte mit Anschluss-Pins, die beispielsweise in einer gemeinsamen Ebene liegen und durch die bekannte SMT-Technik (Surface Mounting Technique) mit den elektrischen Anschlussflächen einer Leiterplatte verbunden werden können.
- Es kann der Fall auftreten, dass der Chip innerhalb des Kunststoffgehäuses während seines Betriebs Wärme entwickelt, die abgeführt werden muss. Der Chip ist zumeist auf einer ebenen Oberfläche des Kunststoffs im Innenraum des Gehäuses beispielsweise mittels eines Klebstoffes aufgebracht. Der Kunststoff kann beispielsweise auf einer Epoxid-Harzbasis hergestellt sein. Derartige Kunststoffe sind jedoch oftmals nicht in der Lage, größere Wärmemengen des Chips zuverlässig und ohne Beschädigungen abzuführen.
- KURZE ZUSAMMENFASSUNG DER ERFINDUNG
- In einem erfindungsgemäßen Chip-Modul ist der Chip innerhalb eines Gehäuses mit einer seiner Hauptoberflächen mit einer thermischen Anschlussfläche eines Wärmeleiters verbunden, welcher außerhalb des Gehäuses einen Anschluss-Pin aufweist. Es sind außerdem elektrische Leiter vorgesehen, welche außerhalb des Gehäuse eine entsprechende Anzahl Anschluss-Pins aufweisen und innerhalb des Gehäuses elektrische Anschlussflächen aufweisen, die mit den elektrischen Anschlüssen des Chips verbunden sind. Bei einem erfindungsgemäßen Verfahren zur Herstellung des Chip-Moduls wird ein Leadframe bereitgestellt, welches eine Anzahl elektrischer Leiter mit Anschluss-Pins und elektrischen Anschlussflächen und einen Wärmeleiter mit einem Anschluss-Pin und einer thermischen Anschlussfläche aufweist, der Leadframe mit einem Kunststoff derart umspritzt wird, dass ein Gehäuse gebildet wird, bei welchem die Anschluss-Pins außerhalb des Gehäuses und die Anschlussflächen innerhalb des Gehäuses angeordnet sind, und ein Chip mit einer seiner Hauptoberflächen mit der thermischen Anschlussfläche verbunden wird und seine elektrischen Anschlüsse mit den elektrischen Anschlussflächen verbunden werden.
- KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
-
1 ein Ausschnitt eines Trägerbandes enthaltend zwei Leadframes für die erfindungsgemäße Verwendung; -
2 ein freigestanztes und gebogenes Leadframe für die erfindungsgemäße Verwendung in einer Seitenansicht (a), einer ersten perspektivischen Ansicht (b) und einer zweiten perspektivischen Ansicht (c); -
3 eine Seitenansicht der Biegeplatten und des zwischen ihnen befestigten Leadframes zur Durchführung des ersten Biegeschrittes (a) und eine Seitenansicht der Biegeplatten und des zwischen ihnen befestigten Leadframes für die Durchführung des zweiten Biegeschrittes (b); -
4 eine Querschnittsansicht des fertiggestellten Chip-Moduls (mit Chip, a), eine perspektivische Ansicht des Chip-Moduls (ohne Chip, b), und eine perspektivische Ansicht eines Chip-Moduls (mit Chip, c); -
5 eine schematische Darstellung eines Mehrfachchip-Moduls in einer Seitenansicht. - In der
1 ist zunächst ein vorgestanztes sogenanntes Trägerband100 in einem Ausschnitt dargestellt, welcher zwei erfindungsgemäß zu verwendende Leadframes50.1 und50.2 des Trägerbandes100 zeigt. Die Leadframes50.1 und50.2 enthalten jeweils eine Anzahl elektrischer Leiter2 , wobei im vorliegenden Fall in jedem der Leadframes50.1 und50.2 insgesamt sieben elektrische Leiter2 vorgesehen sind. Die elektrischen Leiter2 weisen jeweils elektrische Anschlussflächen2.2 auf, die dann bei dem fertiggestellten Gehäuse des Chip-Moduls im Innenraum des Gehäuses durch Bonddrähte mit den elektrischen Anschlüssen des Chips zu verbinden sind. Am anderen Ende der elektrischen Leiter2 , an welchem diese im Verlauf des Herstellungsprozesses durch Stanzen von dem Trägerband100 abgetrennt werden, werden Anschluss-Pins gebildet, die aus dem fertigzustellenden Gehäuse des Chip-Moduls herausragen und beispielsweise durch Oberflächen-Montagetechnik auf einer Leiterplatine kontaktiert werden können. Jedes der Leadframes50.1 und50.2 weist überdies einen Wärmeleiter3 auf, welcher jeweils eine thermische Anschlussfläche3.2 enthält, auf die später im fertiggestellten Gehäuse des Chip-Moduls der Chip mit einer seiner Hauptoberflächen geeignet aufgebracht werden soll. Jede thermische Anschluss fläche3.2 eines der Leadframes50.1 und50.2 ist jeweils an ihren kurzen Seiten durch Verankerungen3.3 mit dem Trägerstreifen100 verbunden, um während der Prozessierung, insbesondere während einer nachfolgend noch zu erläuternden Beschichtung die thermische Anschlussfläche3.2 zu stabilisieren und Verbiegungen zu vermeiden. Nach Fertigstellung des Chip-Moduls weist der Wärmeleiter3 einen aus dem Gehäuse herausragenden Anschluss-Pin auf. - Wie bereits erwähnt, soll der Chip, im vorliegenden Ausführungsbeispiel ein Drucksensor-Chip mit einer seiner Hauptoberflächen auf die thermische Anschlussfläche
3.2 in einem späteren Prozessierungsschritt aufgebracht werden. Um einen möglichst guten Wärmeübergang zwischen dem Drucksensor-Chip und der thermischen Anschlussfläche3.2 zu ermöglichen, erfolgt die Befestigung durch einen Lötvorgang. Im Unterschied dazu erfolgt die elektrische Kontaktierung des Drucksensor-Chips dadurch, dass Bonddrähte mit ihrem einen Ende auf den elektrischen Anschlussflächen2.2 gebondet werden und mit ihrem anderen Ende mit den entsprechenden elektrischen Anschlüssen des Drucksensor-Chips verbunden werden. Um die Eigenschaften des Leadframes hinsichtlich der Herstellung der Löt- und Bondkontakte zu verbessern, wird ein einheitliches Schichtsystem mit der Schichtfolge Ni/NiP/Pd/Au aufgebracht. Von diesem Schichtsystem hat sich gezeigt, dass es sowohl die Lötbarkeit als auch die Bondbarkeit der Leadframe-Oberfläche entscheidend verbessert. Die erste Schicht in dieser Schichtfolge ist eine duktile Ni-Schicht von relativ geringer Härte, etwa beispielsweise 180–250 HV, die dazu dient, ein Aufreißen der Schichten zu vermeiden. Auf diese Ni-Schicht wird eine NiP-Schicht aufgebracht, welche dem Verschleißschutz und dem Korrosionsschutz dient. Auf die NiP-Schicht wird eine Pd-Schicht aufgebracht, welche gleichermaßen als Bond- und Lötoberfläche dient. Schließlich wird noch eine Au-Schicht als eine Schutzschicht für die Pd-Schicht aufgebracht, da die Pd-Schicht anfällig ist für organische Verschmutzung. Die Au- Schicht dient ebenso gleichermaßen als gute Bond- und Lötoberfläche. - Im Anschluss an den Beschichtungsvorgang erfolgt die weitere Prozessierung jedes einzelnen Leadframes, welche sich im Wesentlichen in die drei folgenden Prozess-Schritte gliedert.
- 1. Die Verankerungen
3.3 der thermischen Anschlussfläche3.2 werden durch Ausstanzen von dem Trägerstreifen100 entfernt und einzelne Leadfreames von dem Trägerstreifen100 abgetrennt. - 2. Die elektrischen Leiter
2 und der Wärmeleiter3 mit der thermischen Anschlussfläche3.2 werden in die spätere Form vorgebogen. - 3. Die vorgebogene Form der elektrischen Leiter
2 wird aufgestellt und die thermische Anschlussfläche3.2 wird dadurch in Position geschoben. - In der
2 sind drei Darstellungen der gebogenen elektrischen Leiter und des Wärmeleiters nach Durchführung dieser drei Prozess-Schritte gezeigt, wovon das Teilbild (a) eine Seitenansicht ist und die Teilbilder (b) und (c) perspektivische Ansichten aus verschiedenen Raumrichtungen sind. Es ist deutlich zu sehen, dass die elektrischen Leiter2 derart gebogen worden sind, dass die Anschluss-Pins2.1 in einer gemeinsamen Grundebene liegen, während die elektrischen Anschlussflächen2.2 in einer von der Grundebene beabstandeten ersten horizontalen Ebene liegen. Der Wärmeleiter3 ist relativ zu den elektrischen Leitern derart in Position gebracht, dass die thermische Anschlussfläche3.2 in einer zweiten horizontalen Ebene angeordnet ist, welche zwischen der Grundebene und der ersten horizontalen Ebene liegt. Der Anschluss-Pin3.1 des Wärmeleiters3 liegt in der gemeinsamen Grundebene der Anschluss-Pins2.1 der elektrischen Leiter2 . - In der
3 ist ein Verfahren dargestellt, mit welchem die elektrischen Leiter2 in diejenige Form gebogen werden können, wie sie in der2 dargestellt ist. Dieses Verfahren ist unabhängig von der Verwendung eines Wärmeleiters und lässt sich somit auch auf die Herstellung von Chip-Modulen anwenden, bei denen kein Wärmeleiter integriert wird. Das Verfahren ist in zwei Biegeschritte unterteilt, die in den Teilbildern (a) und (b) dargestellt sind. In beiden Biegeschritten werden jeweils Biegeplatten mit einer vorgegebenen Oberflächenformgebung verwendet, um die elektrischen Leiter in der gewünschten Weise zu biegen. - In dem in der
3(a) dargestellten Biegeschritt werden zwei Biegeplatten31 und32 eingesetzt. Mit diesen Biegeplatten31 und32 können eine Mehrzahl von elektrischen Leitern2 gleichzeitig und auf gleiche Weise verbogen werden. Die Darstellung in der3(a) ist eine Querschnittsdarstellung durch die Biegeplatten31 und32 und einen der elektrischen Leiter2 , die in einer Richtung senkrecht zur Bildebene parallel nebeneinander aufgereiht sind. Beide Biegeplatten31 und32 weisen eine bestimmte Formgebung ihrer dem elektrischen Leiter2 zugewandten Hauptoberfläche auf, auf die im Folgenden noch näher eingegangen wird. Die der Hauptoberfläche abgewandten Abschnitte der Biegeplatten31 und32 sind für die Funktion unwesentlich und daher nicht realitätsgetreu eingezeichnet. - Die erste Biegeplatte
31 wird stationär gehaltert und die elektrischen Leiter2 in geeigneter Weise fixiert. Dagegen ist die zweite Biegeplatte32 in einer vertikalen Richtung beweglich und wird für den Biegevorgang mehrfach in Richtung auf die erste Biegeplatte31 bewegt und verbiegt dabei durch die Formgebung ihrer Hauptoberfläche die elektrischen Leiter2 . Für die Verbiegung der linksseitigen Reihe der elektrischen Leiter2 weist die zweite Formplatte32 eine erste Erhebung32.1 auf und für die Verbiegung der rechtsseitigen Reihe der elektrischen Leiter2 weist die zweite Formplatte eine zweite Erhebung32.2 auf. Der Biegevorgang betrifft einen vorderen Abschnitt jedes elektrischen Leiters2 , der sich von einer Kante X1 bis zu einer Kante X3 erstreckt. Der übri ge Teil der elektrischen Leiter ist fixiert. Indem die zweite Biegeplatte32 nach oben gedrückt wird, drückt die erste Erhebung32.1 gegen die linksseitigen elektrischen Leiter2 an der Position einer Kante X2 und biegt damit die elektrischen Leiter2 an der Kante X1 nach oben. In der ersten Biegeplatte31 befindet sich zwischen der Kante an der Position X1 und der Kante an der Position X2 eine steile Flanke, die an der Position X2 in eine Vertiefung mündet. In diese Vertiefung werden die elektrischen Leiter2 durch die erste Erhebung32.1 der zweiten Biegeplatte32 hineingedrückt, sodass die elektrischen Leiter2 an der Position X2 nach unten abgeknickt werden. Die Formgebung der ersten Biegeplatte31 bewirkt, dass die elektrischen Leiter2 an ihrem vorderen Endabschnitt bis zu der Position X3 nicht kontaktiert werden und somit die auf ihnen aufgebrachte Beschichtung nicht angegriffen wird. Dies ist durch die ovalen Kreise gekennzeichnet. Der für die linksseitigen elektrischen Leiter2 beschriebene Biegevorgang mittels der ersten Erhebung32.1 findet in symmetrischer Weise für die rechtsseitigen elektrischen Leiter2 mittels der zweiten Erhebung32.2 statt. - Der in der
3(b) dargestellte zweite Biegeschritt dient dazu, den zwischen den Punkten X2 und X3 liegenden Abschnitt der elektrischen Leiter2 nach oben zu biegen, sodass dieser in einer horizontalen Ebene zu liegen kommt. Zu diesem Zweck wird eine dritte Biegeplatte33 , die während dem Biegevorgang fixiert wird, und eine vierte Biegeplatte34 verwendet, die während dem Biegevorgang in einer vertikalen Richtung beweglich ist und gegen die elektrischen Leiter2 und die dritte Biegeplatte33 gedrückt wird. Die Biegeplatten33 und34 weisen jeweils den elektrischen Leitern2 zugewandte Hauptoberflächen auf, die eine bestimmte Oberflächenformgebung besitzen, durch die die gewünschten Verbiegungen erreicht werden können. Die den Hauptoberflächen abgewandten Abschnitte der Biegeplatten33 und34 sind in ihrer Form unwesentlich und daher nicht realitätsgetreu gezeichnet. Die Hauptoberfläche der Biegeplatte34 weist eine Grundfläche und eine zentrale Erhebung34.1 auf, die sich in lateraler Richtung beginnend ab der Position X2, an der sich der in dem ersten Biegeschritt erzeugte Knick bei den elektrischen Leitern2 befindet, bis mindestens zu der Endkante X3 der linksseitigen elektrischen Leiter2 erstreckt. In der dargestellten Ausführungsform erstreckt sich die zentrale Erhebung34.1 bis zu den gegenüberliegenden rechtsseitigen elektrischen Leitern2 , um dort in symmetrischer Weise die gewünschte Verbiegung zu erzeugen. Die Hauptoberfläche der dritten, feststehenden Biegeplatte33 weist eine Formgebung auf, die eine bei der Position X1 beginnende relativ steile Flanke enthält, die bei der Position X2 in den Bereich einer Schulter33.1 mündet. An diese Form mit der darin enthaltenen steilen Flanke können sich die elektrischen Leiter mit ihrer in dem ersten Biegeschritt erzeugten steilen Flanke anlegen. Wenn die vierte Biegeplatte34 nach oben bewegt wird, so drückt sie mit ihrer zentralen Erhebung34.1 gegen den im ersten Biegeschritt erzeugten abgeknickten Teil zwischen den Punkten X2 und X3 und drückt diesen nach oben gegen die Schulter33.1 . Die Schulter33.1 bewirkt überdies, dass auch bei dem zweiten Biegeschritt der vordere Endabschnitt nahe der Endkante X3 nicht berührt wird, sodass die darauf aufgebrachte Beschichtung nicht beeinträchtigt wird. Wie auch bei dem ersten Biegeschritt können auch bei dem zweiten Biegeschritt die Biegeplatten33 und34 in symmetrischer Weise geformt sein, sodass auch die den linksseitigen elektrischen Leitern2 gegenüberliegenden rechtsseitigen elektrischen Leiter2 in entsprechender Weise verbogen werden. - In der
4 sind verschiedene Darstellungen des fertiggestellten Chip-Moduls mit oder ohne eingesetzten Chip gezeigt. Die4(a) ist eine schematische Querschnittsansicht durch zwei der sich gegenüberstehenden elektrischen Leiter2 , deren elektrische Anschlussflächen2.2 , die thermische Anschlussfläche3.2 und den auf ihr mit einer seiner Hauptoberflächen aufgelöteten Chip4 . Das durch Kunststoffumspritzung erzeugte Gehäuse1 besitzt einen quadratischen Grundriss und weist oberhalb des Niveaus der elektrischen Anschlussflächen2.2 Seitenwände1A und1B auf. Wie in den Darstellungen der4(b) und4(c) zu sehen ist, sind die Seitenwände in sich geschlossen. Die elektrischen Leiter2 weisen Anschluss-Pins2.1 auf, die aus dem Gehäuse1 herausragen und in einer gemeinsamen Grundebene angeordnet sind. Sie eignen sich somit dazu, auf einer Leiterplatine, welche aufgedruckte Schaltflächen aufweist, durch die an sich bekannte SMT-Oberflächentechnik elektrisch kontaktiert zu werden. Die elektrischen Anschlussflächen2.2 sind in einer ersten horizontalen Ebene angeordnet, die von der Grundebene in definierter Weise beabstandet ist. In unmittelbarer Umgebung der elektrischen Anschlussflächen2.2 bildet der Kunststoff des Gehäuses1 eine Oberfläche, die mit der Oberfläche der elektrischen Anschlussflächen fluchtet. Zwischen den sich gegenüberstehenden elektrischen Anschlussflächen2.2 ist eine Aussparung vorgesehen, innerhalb der der Chip4 auf die am Boden der Aussparung freiliegende thermische Anschlussfläche3.2 aufgelötet wird. In den4(b) und4(c) ist die Ausnehmung im Inneren des Gehäuses1 zu sehen, in der sich der nach oben freiliegende Wärmeleiter3 befindet. In der4(c) ist gezeigt, wie der Chip4 , insbesondere ein Sensor-Chip, in der Ausnehmung auf dem Wärmeleiter3 aufgelötet ist und durch Bonddrähte mit einem Teil der elektrischen Anschlussflächen2.2 verbunden ist. Es kann vorgesehen sein, dass der Wärmeleiter3 zusätzlich als elektrischer Leiter für die Übermittlung von Signalen von und zu dem Chip4 benutzt wird. Zu diesem Zweck ist der Chip4 mit einem der Bonddrähte mit dem Wärmeleiter3 verbunden. - In der
5 ist ein Mehrfachchip-Modul20 in einer schematischen Seitenansicht bzw. Querschnittsansicht dargestellt. Das Mehrfachchip-Modul20 weist zwei Kammern25.1 und25.2 auf, die durch eine Zwischenwand23 aus Kunststoff voneinander getrennt sind. Im Übrigen weist das Mehrfachchip-Modul aus Kunststoff gefertigte Außenwände21 auf, auf die ein Deckel27 aufgesetzt ist, der die Außenwände21 und die Zwi schenwand28 kontaktiert. Ein Mehrzahl elektrischer Leiter ist vorgesehen, welche außerhalb des Gehäuses elektrische Anschluss-Pins22.1 bilden und durch Öffnungen der äußeren Gehäusewände21 in das Innere von einer der Kammern25.1 und25.2 geführt werden. In jeder der Kammern25.1 und25.2 ist ein Chip angeordnet und durch Bonddrähte mit elektrischen Anschlussflächen der elektrischen Leiter kontaktiert. In der Kammer25.1 ist beispielsweise ein Drucksensor-Chip24.1 angeordnet und in der Kammer25.1 ist beispielsweise ein Hall-IC-Chip angeordnet. Der Innenraum der Kammer25.1 ist im Übrigen mit einem Gel für die Druckankoppelung gefüllt. Unterhalb der Zwischenwand28 sind ein oder mehrere elektrische Leiter26 geführt, durch die die Chips elektrisch miteinander verbunden werden können. Der elektrische Leiter26 bildet in beiden Kammern elektrische Anschlussflächen, die durch Bonddrähte mit elektrischen Anschlüssen der Chips jeweils verbunden werden können. Die Chips24.1 und24.2 können in geeigneter Weise auf Befestigungsflächen29.1 bzw.29.2 aufgebracht, insbesondere aufgeklebt oder aufgelötet werden. Die Befestigungsflächen29.1 und29.2 können ein Teil der Kunststoffumspritzung sein. Sie können jedoch auch durch eine thermische Anschlussfläche eines Wärmeleiters gebildet sein, welcher durch eine Öffnung einer Außenwand21 in das Innere einer Kammer geführt wird und außerhalb des Gehäuses einen Anschluss-Pin aufweist. Auf diese Weise kann auch bei einem Mehrfachchip-Modul20 die überschüssige Wärme beispielsweise eines Drucksensor-Chips24.1 sicher und zuverlässig nach außen abgeführt werden.
Claims (25)
- Chip-Modul (
10 ), mit einem Gehäuse (1 ), einer Anzahl elektrischer Leiter (2 ), welche außerhalb des Gehäuses (1 ) eine entsprechende Anzahl Anschluss-Pins (2.1 ) aufweisen und innerhalb des Gehäuses (1 ) elektrische Anschlussflächen (2.2 ) aufweisen, einem Wärmeleiter (3 ), welcher außerhalb des Gehäuses (1 ) einen Anschluss-Pin (3.1 ) aufweist und innerhalb des Gehäuses (1 ) eine thermische Anschlussfläche (3.2 ) aufweist, und einem Chip (4 ), welcher mit einer seiner Hauptoberflächen mit der thermischen Anschlussfläche (3.2 ) verbunden ist und dessen elektrische Anschlüsse mit den elektrischen Anschlussflächen (2.2 ) verbunden sind. - Chip-Modul (
10 ) nach Anspruch 1, bei welchem auf die elektrischen Anschlussflächen (2.2 ) und die thermische Anschlussfläche (3.2 ) ein Schichtsystem enthaltend die Schichten Ni/NiP/Pd/Au abgeschieden ist. - Chip-Modul (
10 ) nach Anspruch 2, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 0,1–2 μm; NiP 10–200 nm; Pd 5–150 nm; Au 5–100 nm. - Chip-Modul (
10 ) nach Anspruch 3, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 1–2 μm; NiP 0,1–0,2 μm; Pd 80–150 nm; Au 50–100 nm. - Chip-Modul (
10 ) nach einem der vorhergehenden Ansprüche, bei welchem innerhalb des Gehäuses (1 ) die elektrischen Anschlussflächen (2.2 ) in einer ersten horizontalen Ebene angeordnet sind und die thermische Anschlussfläche (3.2 ) in einer zweiten hori zontalen Ebene angeordnet ist, wobei die zweite horizontale Ebene gegenüber der ersten horizontalen Ebene abgesenkt ist. - Mehrfachchip-Modul (
20 ), mit einem Gehäuse (21 ), welches eine Mehrzahl von Kammern (25.1 ,25.2 ), in welchen jeweils ein Chip (24.1 ,24.2 ) angeordnet ist, und mindestens eine die Kammern (25.1 25.2 ) jeweils von einander trennende Innenwand (23 ) enthält, eine Anzahl elektrischer Leiter (22 ), welche außerhalb des Gehäuses (21 ) eine entsprechende Anzahl Anschluss-Pins aufweisen und innerhalb des Gehäuses (21 ) elektrische Anschlussflächen aufweisen, einem elektrischen Leiter (26 ), welcher eine in einer ersten Kammer (25.1 ) liegende erste elektrische Chip-zu-Chip-Anschlussfläche und eine in einer der ersten Kammer (25.1 ) benachbarten zweiten Kammer (25.2 ) liegende zweite elektrische Chip-zu-Chip-Anschlussfläche aufweist, wobei die elektrischen Anschlüsse der Chips mit den elektrischen Anschlussflächen und/oder den elektrischen Chip-zu-Chip-Anschlussflächen verbunden sind. - Mehrfachchip-Modul (
20 ) nach Anspruch 6, mit einem Wärmeleiter, welcher außerhalb des Gehäuses (21 ) einen Anschluss-Pin enthält und innerhalb einer Kammer (25.1 ) des Gehäuses (21 ) eine thermische Anschlussfläche enthält, wobei ein Chip (24.1 ) mit einer seiner Hauptoberflächen mit der thermischen Anschlussfläche verbunden ist. - Mehrfachchip-Modul (
20 ) nach Anspruch 7, bei welchem in derjenigen Kammer (25.1 ), in der ein Wärmeleiter angeordnet ist, auf die elektrischen Anschlussflächen, die elektrischen Chip-zu-Chip-Anschlussflächen und die thermische Anschlussfläche ein Schichtsystem enthaltend die Schichten Ni/NiP/Pd/Au abgeschieden ist. - Mehrfachchip-Modul (
20 ) nach Anspruch 8, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 0,1–2 μm; NiP 10–200 nm; Pd 5–150 nm; Au 5–100 nm. - Mehrfachchip-Modul nach Anspruch 9, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 1–2 μm; NiP 0,1–0,2 μm; Pd 80–150 nm; Au 50–100 nm.
- Chip-Modul (
10 ) mit Mitteln zum Einhausen (1 ) eines Chips (4 ), Mitteln zum Leiten (2 ) elektrischer Signale, welche innerhalb der Mittel zum Einhausen (1 ) liegende Mittel zum elektrischen Anschließen (2.2 ) an den Chip (4 ) aufweisen, Mitteln zum Ableiten der Wärme (3 ) des Chips (4 ), welche innerhalb der Mittel zum Einhausen (1 ) liegende Mittel zum thermischen Verbinden (3.2 ) mit dem Chip (4 ) aufweisen, und einem Chip (4 ), welcher mit einer seiner Hauptoberflächen mit den Mitteln zum Ableiten der Wärme (3 ) verbunden ist und dessen elektrische Anschlüsse mit den Mitteln zum elektrischen Anschließen (2.2 ) verbunden sind. - Chip-Modul (
10 ) nach Anspruch 11, bei welchem auf die Mittel zum elektrischen Anschließen (2.2 ) und die Mittel zum thermischen Verbinden (3.2 ) ein Schichtsystem enthaltend die Schichten Ni/NiP/Pd/Au abgeschieden ist. - Chip-Modul (
10 ) nach Anspruch 12, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 0,1–2 μm; NiP 10–200 nm; Pd 5–150 nm; Au 5–100 nm. - Chip-Modul (
10 ) nach Anspruch 13, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden sind: Ni 1–2 μm; NiP 0,1–0,2 μm; Pd 80–150 nm; Au 50–100 nm. - Chip-Modul (
10 ) nach Anspruch 11, bei welchem innerhalb der Mittel zum Einhausen (1 ) die Mittel zum elektrischen Anschließen (2.2 ) in einer ersten horizontalen Ebene angeordnet sind und die Mittel zum thermischen Verbinden (3.2 ) in einer zweiten horizontalen Ebene angeordnet sind, wobei die zweite horizontale Ebene gegenüber der ersten horizontalen Ebene abgesenkt ist. - Verfahren zur Herstellung eines Chip-Moduls, mit den Schritten: a. Bereitstellen eines Leadframes, welches eine Anzahl elektrischer Leiter mit Anschluss-Pins und elektrischen Anschlussflächen und einem Wärmeleiter mit einem Anschluss-Pin und einer thermischen Anschlussfläche aufweist, b. Umspritzen des Leadframes mit einem Kunststoff derart, dass ein Gehäuse gebildet wird, bei welchem die Anschluss-Pins außerhalb des Gehäuses und die Anschlussflächen innerhalb des Gehäuses angeordnet sind, c. Verbinden eines Chips mit einer seiner Hauptoberflächen auf der thermischen Anschlussfläche und Kontaktieren seiner elektrischen Anschlüsse mit den elektrischen Anschlussflächen.
- Verfahren nach Anspruch 16, bei welchem im Schritt a. auf die elektrischen Anschlussflächen und die thermische Anschlussfläche ein Schichtsystem enthaltend die Schichten Ni/NiP/Pd/Au abgeschieden wird.
- Verfahren nach Anspruch 17, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden werden: Ni 0,1–2 μm; NiP 10–200 nm; Pd 5–150 nm; Au 5–100 nm.
- Verfahren nach Anspruch 18, bei welchem die Schichten mit folgenden Bereichen in der Schichtdicke abgeschieden werden: Ni 1–2 μm; NiP 0,1–0,2 μm; Pd 80–150 nm; Au 50–100 nm.
- Verfahren nach Anspruch 16, bei welchem im Schritt b. die elektrischen Leiter vor oder während dem Umspritzen derart gebogen werden, dass die Anschluss-Pins der elektrischen Leiter außerhalb des Gehäuses in einer Grundebene liegen und die elektrischen Anschlussflächen der elektrischen Leiter innerhalb des Gehäuses in einer ersten oberen horizontalen Ebene liegen.
- Verfahren nach Anspruch 20, bei welchem im Schritt b. der Wärmeleiter vor oder während dem Umspritzen derart gebogen wird, dass der Anschluss-Pin des Wärmeleiters in der Grundebene liegt und die thermische Anschlussflächen in einer zweiten horizontalen Ebene liegt, welche zwischen der Grundebene und der ersten horizontalen Ebene liegt.
- Verfahren zur Herstellung eines Chip-Moduls, mit den Schritten: a. Bereitstellen eines Leadframes, welches eine Anzahl in einer gemeinsamen Grundebene liegender elektrischer Leiter aufweist, welche jeweils Anschluss-Pins und Anschlussflächen aufweisen, b. Verbiegen mindestens eines Teils der elektrischen Leiter derart, dass deren Anschlussflächen in einer von der Grundebene beabstandeten ersten horizontalen Ebene zu liegen kommen, wobei b1. in einem ersten Biegeschritt die elektrischen Leiter jeweils an einer vorbestimmten ersten Biegekante aus der Grundebene herausgebogen werden, und b2. in einem zweiten Biegeschritt die elektrischen Leiter an einer zwischen der ersten Biegekante und einer Endkante liegenden zweiten Biegekante derart abgebogen werden, dass die jeweils zwischen der zweiten Biegekante und der Endkante liegenden Abschnitte in der ersten horizontalen Ebene zu liegen kommen.
- Verfahren nach Anspruch 22, bei welchem für die Durchführung des ersten Biegeschritts im Schritt b1. zwei erste Biegeplatten verwendet werden, welche jeweils eine Hauptoberfläche mit einer vorgegebenen Oberflächenform aufweisen, wobei die elektrischen Leiter zwischen den Hauptoberflächen angeordnet werden und die Biegeplatten zusammengedrückt werden.
- Verfahren nach Anspruch 22 oder 23, bei welchem für die Durchführung des zweiten Biegeschritts im Schritt b2. zwei zweite Biegeplatten verwendet werden, welche jeweils eine Hauptoberfläche mit einer vorgegebenen Oberflächenformgebung aufweisen, wobei die elektrischen Leiter zwischen den Hauptoberflächen angeordnet werden und die Biegeplatten zusammengedrückt werden.
- Verfahren nach Anspruch 22, bei welchem im Schritt a. ein Leadframe bereitgestellt wird, welches einen Wärmeleiter mit einem Anschluss-Pin und einer thermischen Anschlussfläche aufweist, und ein dritter Biegeschritt durchgeführt wird, bei welchem die thermische Anschlussfläche in einer zweiten horizontalen Ebene zu liegen kommt, welche zwischen der Grundebene und der ersten horizontalen Ebene liegt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610035876 DE102006035876A1 (de) | 2006-08-01 | 2006-08-01 | Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610035876 DE102006035876A1 (de) | 2006-08-01 | 2006-08-01 | Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006035876A1 true DE102006035876A1 (de) | 2008-02-07 |
Family
ID=38884811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610035876 Ceased DE102006035876A1 (de) | 2006-08-01 | 2006-08-01 | Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006035876A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011011861A1 (de) | 2011-02-21 | 2012-08-23 | Osram Opto Semiconductors Gmbh | Halbleiterchipgehäuseanordnung und Herstellungsverfahren |
DE102014218700A1 (de) * | 2014-09-17 | 2016-03-17 | Continental Teves Ag & Co. Ohg | Sensor mit variabler Schutzmassendicke |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1614668A1 (de) * | 1967-12-01 | 1970-10-29 | Semikron Gleichrichterbau | Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden |
DE2111788A1 (de) * | 1970-03-20 | 1971-10-07 | Amp Inc | Rahmenfoermiger Leitungstraeger fuer eine Halbleitervorrichtung und Verfahren zu seiner Herstellung |
US4209798A (en) * | 1976-10-21 | 1980-06-24 | Sgs-Ates Componenti Elettronici S.P.A. | Module for integrated circuits |
DD268562A1 (de) * | 1988-01-28 | 1989-05-31 | Hermsdorf Keramik Veb | Schichtsystem und verfahren zur kontaktierung integrierter schaltkreise |
US5334872A (en) * | 1990-01-29 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad |
EP0880178A2 (de) * | 1997-05-21 | 1998-11-25 | Nec Corporation | Herstellungsverfahren einer Halbleitervorrichtung mit einem Paar Strahlungsabschlüssen und einer Vielfalt von Aussenverbindungen die aus einem einzelnen Leiterrahmen geformt sind |
DE19808986A1 (de) * | 1998-03-03 | 1999-09-09 | Siemens Ag | Halbleiterbauelement mit mehreren Halbleiterchips |
-
2006
- 2006-08-01 DE DE200610035876 patent/DE102006035876A1/de not_active Ceased
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1614668A1 (de) * | 1967-12-01 | 1970-10-29 | Semikron Gleichrichterbau | Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden |
DE2111788A1 (de) * | 1970-03-20 | 1971-10-07 | Amp Inc | Rahmenfoermiger Leitungstraeger fuer eine Halbleitervorrichtung und Verfahren zu seiner Herstellung |
US4209798A (en) * | 1976-10-21 | 1980-06-24 | Sgs-Ates Componenti Elettronici S.P.A. | Module for integrated circuits |
DD268562A1 (de) * | 1988-01-28 | 1989-05-31 | Hermsdorf Keramik Veb | Schichtsystem und verfahren zur kontaktierung integrierter schaltkreise |
US5334872A (en) * | 1990-01-29 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad |
EP0880178A2 (de) * | 1997-05-21 | 1998-11-25 | Nec Corporation | Herstellungsverfahren einer Halbleitervorrichtung mit einem Paar Strahlungsabschlüssen und einer Vielfalt von Aussenverbindungen die aus einem einzelnen Leiterrahmen geformt sind |
DE19808986A1 (de) * | 1998-03-03 | 1999-09-09 | Siemens Ag | Halbleiterbauelement mit mehreren Halbleiterchips |
Non-Patent Citations (1)
Title |
---|
JP 06163784 A Pat. Abstr. of Japan * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011011861A1 (de) | 2011-02-21 | 2012-08-23 | Osram Opto Semiconductors Gmbh | Halbleiterchipgehäuseanordnung und Herstellungsverfahren |
WO2012113645A1 (de) | 2011-02-21 | 2012-08-30 | Osram Opto Semiconductors Gmbh | Halbleiterchipgehäuseanordnung und herstellungsverfahren |
DE102014218700A1 (de) * | 2014-09-17 | 2016-03-17 | Continental Teves Ag & Co. Ohg | Sensor mit variabler Schutzmassendicke |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE102008061068B4 (de) | Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements | |
DE10254910B4 (de) | Schaltkreisbildende Einheit und Verfahren zu deren Herstellung | |
DE19650148B4 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE4421077A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE102014102118A1 (de) | Halbleiterbauelement | |
DE19716668A1 (de) | Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen | |
DE112009000686T5 (de) | Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung | |
DE102017218138B4 (de) | Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung | |
DE69628964T2 (de) | Harzvergossenes Halbleiterbauteil und Herstellungsverfahren | |
DE102006033870B4 (de) | Elektronisches Bauteil mit mehreren Substraten sowie ein Verfahren zur Herstellung desselben | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE102014104497B4 (de) | Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung | |
WO2005013364A2 (de) | Elektronisches bauteil und nutzen zur herstellung desselben | |
DE69932135T2 (de) | Herstellungsverfahren einer Halbleiteranordnung | |
DE102013103351B4 (de) | Elektronikmodul | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE19649549C1 (de) | Anordnung, insbesondere zur Verwendung in einem elektronischen Steuergerät, und Verfahren zur Herstellung derselben | |
DE112006003664B4 (de) | Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei | |
DE102015118631B4 (de) | Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend | |
DE102006035876A1 (de) | Chip-Modul, Verfahren zur Herstellung eines Chip-Moduls und Mehrfachchip-Modul | |
EP1636854B1 (de) | Sensorbauteil und nutzen zu seiner herstellung | |
DE102017209904B4 (de) | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes | |
EP0907966B1 (de) | Integrierte halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |