DE102006035204A1

DE102006035204A1 - Monolithisch integrierbare Schaltungsanordnung

Info

Publication number: DE102006035204A1
Application number: DE102006035204A
Authority: DE
Inventors: Samir El Rai; Ralf Tempel
Original assignee: Atmel Duisburg GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 2006-07-29
Filing date: 2006-07-29
Publication date: 2008-01-31
Anticipated expiration: 2026-07-30
Also published as: US7633359B2; US20080048760A1; DE102006035204B4; WO2008014957A1

Abstract

Die Erfindung betrifft eine monolithisch integrierbare Schaltungsanordnung mit mindestens einer als Leiterschleife ausgebildeten Induktivität und mindestens einer mit der Leiterschleife verbundenen Kapazität. Erfindungsgemäß beinhaltet die Schaltungsanordnung (a) mindestens eine in mindestens einer ersten Metallisierungsebene angeordnete erste Leiterschleife mit einem ersten DC-Anschluß zum Anlegen eines ersten Gleichpotentials, (b) mindestens eine in mindestens einer zweiten Metallisierungsebene angeordnete zweite Leiterschleife mit einem zweiten DC-Anschluß zum Anlegen eines zweiten Gleichpotentials, (c) mindestens einen Metall-Isolator-Metall-Kondensator mit einer Kondensatorplatte, die in einer dritten Metallisierungsebene zwischen der ersten und der zweiten Metallisierungsebene angeordnet ist, und (d) mindestens ein zwischen der Kondensatorplatte und der ersten Leiterschleife angeordnetes metallisches Verbindungsmittel, das die Kondensatorplatte elektrisch leitend mit der ersten Leiterschleife verbindet. Die Erfindung betrifft weiterhin eine integrierte Schaltung mit einer solchen Schaltungsanordnung.

Description

Die vorliegende Erfindung betrifft eine monolithisch integrierbare Schaltungsanordnung mit mindestens einer als Leiterschleife ausgebildeten Induktivität und mindestens einer mit der Leiterschleife verbundenen Kapazität, sowie eine integrierte Schaltung mit einer solchen Schaltungsanordnung.
Schaltungsanordnungen dieser Art sind bekannt und werden insbesondere zur Verarbeitung von hochfrequenten elektromagnetischen Signalen beispielsweise im Gigahertzbereich eingesetzt, z.B. in Oszillatoren, Mischern, Verstärkern, Filtern und Anpassungsschaltungen für Sende-/Empfangsvorrichtungen von Kommunikationssystemen.
5 zeigt exemplarisch ein Schaltbild eines spannungsgesteuerten Oszillators (VCO) mit einer bekannten Schaltungsanordnung dieser Art. Der differentiell realisierte VCO weist einen Schwingkreis mit einer als Leiterschleife L1 ausgebildeten Induktivität und einer abstimmbaren Kapazität Ct sowie eine Verstärkerschaltung zur Aufrechterhaltung (Entdämpfung) der Schwingung auf. Die als Emitterschaltung aufgebaute Verstärkerschaltung ist sowohl eingangsseitig als auch ausgangsseitig mit der Leiterschleife verbunden, die zur Verdeutlichung der Größenverhältnisse in 5b nicht symbolisch, sondern in Form ihres Layouts dargestellt ist. Die Kollektoranschlüsse der Transistoren der Verstärkerschaltung werden über einen DC-Anschluß in der Mitte der Leiterschleife mit dem erforderlichen Gleichpotential (biss) Vc versorgt, während den Basisanschlüssen das Gleichpotential Vb über (Bias)Widerstände Rb zugeführt wird. Zum Abblocken von DC-Ausgleichsströmen sind Kapazitäten Cd vorgesehen.
Die Induktivität („Spule") wird also gleichzeitig im Hochfrequenzbereich (als Teil des Schwingkreises) verwendet und als DC-Zuführung benutzt. Als Koppelelement ist sie zwischen Ein- und Ausgängen der Verstärkertransistoren geschaltet, so daß aufgrund ihrer DC-Leitfähigkeit Block-Kondensatoren Cd erforderlich sind.
Nachteilig- ist hierbei, daß die Anordnung der Bauelemente im Bereich der beiden Enden der Leiterschleife problematisch ist. Die kapazitiven Elemente Ct, Cd benötigen eine relativ große (Chip)fläche, so daß teilweise lange Zuleitungen benötigt werden, was zu einer Zunahme parasitärer Effekte führt, oder aber die Flächenausdehnung der kapazitiven Elemente begrenzt werden muß, was sich nachteilig auf die Leistungsfähigkeit der VCO-Schaltung auswirkt (eingeschränkter Frequenzabstimmbarkeit, höheres Phasenrauschen etc.).
Nachteilig ist weiterhin, daß schon geringe Unterschiede in den Widerstandswerten der beiden Bias-Widerstände Rb z.B. infolge von Technologie- bzw. Prozeßschwankungen zu unterschliedlichen Potentialen an den Basen der Transistoren und damit zu unterschiedlichen Kollektorströmen führen. Dies hat einen unsymmetrischen Betrieb (Offset) zur Folge, woraus nachteiligerweise ein erhöhtes Rauschen und eine geringere Ausgangsleistung resultiert.
Außerdem ist nachteilig, daß die Block-Kondensatoren Cd den nutzbaren Frequenzabstimmbereich einengen und infolge von parasitären Kapazitäten das gesamte elektrische Verhalten der Schaltung verschlechtern.
Vor diesem Hintergrund liegt der Erfindung die Aufgabe zugrunde, eine einfach und kostengünstig zu implementierende Schaltungsanordnung der eingangs genannten Art anzugeben, die einen reduzierten Flächenbedarf aufweist, einen symmetrischen Betrieb ermöglicht, und flexibel in Oszillatoren, Mischern, Verstärkern, Filtern, Anpassungsschaltungen etc. eingesetzt werden kann, ohne deren Leistungsfähigkeit zu beeinträchtigen.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine monolithisch integrierbare Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 und eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 20.
Die erfindungsgemäße monolithisch integrierbare Schaltungsanordnung beinhaltet (a) mindestens eine in mindestens einer ersten Metallisierungsebene M1 angeordnete erste Leiterschleife mit einem ersten DC-Anschluß zum Anlegen eines ersten Gleichpotentials, (b) mindestens eine in mindestens einer zweiten Metallisierungsebene M2 angeordnete zweite Leiterschleife mit einem zweiten DC-Anschluß zum Anlegen eines zweiten Gleichpotentials, (c) mindestens einen Metall-Isolator-Metall-Kondensator mit einer Kondensatorplatte, die in einer dritten Metallisierungsebene M3 zwischen der ersten und der zweiten Metallisierungsebene M1 bzw. M2 angeordnet ist, und (d) mindestens ein zwischen der Kondensatorplatte und der ersten Leiterschleife angeordnetes metallisches Verbindungsmittel, das die Kondensatorplatte elektrisch leitend mit der ersten Leiterschleife verbindet.
Die erfindungsgemäße integrierte Schaltung weist eine solche Schaltungsanordnung auf.
Das Wesen der Erfindung besteht darin, mindestens eine zweite Leiterschleife in mindestens einer zweiten Metallisierungsebene M2 und mindestens eine Kondensatorplatte in einer dritten Metallisierungsebene M3, die zwischen den Ebenen M1 und M2 liegt, anzuordnen, um mindestens einen MIM-Kondensator zu integrieren. Hierdurch entsteht ein einfach zu implementierendes dreidimensionales Bauelement, das vorteilhaft einen reduzierten Flächenbedarf aufweist und eine flexiblere und platzsparende Anordnung weiterer Bauelemente im Bereich der Enden der Leiterschleifen ermöglicht.
Weiterhin ermöglicht die Integration des/der MIM-Kondensators/en das Zuführen eines zweiten, unterschiedlichen Gleichpotentials an einem zweiten DC-Anschluß der zweiten Leiterschleife, so daß aktive Bauelemente wie z.B. Transistoren entsprechender Schaltungen (Oszillatoren, Filter, Mischer, Verstärker, Anpassungsschaltungen etc.) vorteilhaft getrennt mit unterschiedlichen DC-Potentialen versorgt werden können. Bias-Widerstände sind hierfür nicht erforderlich, was einen symmetrischen Betrieb ohne Offset ermöglicht und zu einem niedrigeren Rauschniveau führt.
Aufgrund des größeren Leitungsquerschnitts sinkt außerdem der ohmsche Widerstand der Schaltungsanordnung, so daß sich die Eigenschaften der Induktivität („Spule") verbessern. Durch die metallischen Verbindungsmittel („via") zwischen der Kondensatorplatte und der ersten Leiterschleife werden magnetische Verluste weitgehend vermieden.
Mit den o.g. Block-Kondensatoren entfallen weiterhin deren parasitäre Kapazitäten, so daß vorteilhaft z.B. der nutzbare Frequenzabstimmbereich eines VCO nicht eingeschränkt wird und keine Verschlechterung der elektrischen Schaltungseigenschaften eintritt.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den abhängigen Ansprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung zu entnehmen.
In einer vorteilhaften Ausführungsform der Schaltungsanordnung bildet die zweite Leiterschleife eine weitere Kondensatorplatte des MIM-Kondensators. Hierdurch ist die Schaltungsanordnung besonders einfach zu implementieren.
In einer bevorzugten Ausführungsform ist die Kondensatorplatte zwischen einem Abschnitt der ersten Leiterschleife und einem benachbarten Abschnitt der zweiten Leiterschleife angeordnet. Indem die Kondensatorplatte zwischen zwei Abschnitten der Leiterschleifen angeordnet ist, die in der Draufsicht übereinander liegen oder sich zumindest teilweise überlappen, können die metallischen Verbindungsmittel vorteilhaft als einfache Durchkontaktierungen ausgebildet werden, die senkrecht zu den Metallisierungsebenen angeordnet sind.
In einer weiteren bevorzugten Ausführungsform weißt der MIM-Kondensator eine Isolatorschicht auf, deren Dicke wesentlich kleiner als ihre Breite ist, die im wesentlichen der Leiterbahnbreite oder aber der Breite des Überlappungsbereichs der Leiterbahnen entspricht. Vorzugsweise beträgt die Breite der Isolatorschicht mindestens das hundertfache der Dicke der Isolatorschicht. Hierdurch ist der Innenraum des MIM-Kondensators und damit der Innenraum zwischen den beiden Leiterschleifen praktisch frei von magnetischen Feldlinien, so daß magnetische Verluste sehr stark reduziert werden.
In einer weiteren bevorzugten Ausführungsform ist das/die metallische Verbindungsmittel als Durchkontaktierung („via") ausgebildet, die vorzugsweise senkrecht zu einer der Metallisierungsebenen angeordnet ist. Eine solche Schaltungsanordnung ist besonders einfach zu realisieren.
Vorzugsweise ist der erste und/oder der zweite DC-Anschluß in einer senkrecht auf einer Metallisierungsebene stehenden Symmetrieebene angeordnet. Bei differentiellen Schaltungsanordnungen wird hierdurch vorteilhaft eine bestmögliche Symmetrie gewährleistet.
In einer bevorzugten Ausführungsform weist die erste Leiterschleife mindestens einen ersten AC-Anschluß zum Anlegen oder Abgreifen eines ersten hochfrequenten Signals und/oder die zweite Leiterschleife mindestens einen zweiten AC-Anschluß zum Anlegen oder Abgreifen eines zweiten hochfrequenten Signals auf. Hierdurch kann die Schaltungsanordnung vorteilhaft hochfrequente Signale wie z.B. Ein- und Ausgangssignale von Verstärkern verarbeiten.
Vorzugsweise ist der erste und/oder der zweite AC-Anschluß spiegelsymmetrisch bzgl. einer senkrecht auf einer der Metallisierungsebenen stehenden Symmetrieebene angeordnet. Bei differentiellen Schaltungsanordnungen wird hierdurch vorteilhaft eine bestmögliche Symmetrie gewährleistet.
In einer vorteilhaften Ausführungsform sind die erste und die zweite Leiterschleife zumindest in einem Teilabschnitt überlappend angeordnet. Hierdurch läßt sich bei gegebener Leiterbahnbreite vorteilhaft die kapazitive Kopplung der beiden Leiterschleifen einstellen.
In einer bevorzugten Ausführungsform sind die erste und die zweite Leiterschleife zumindest in einem Teilabschnitt deckungsgleich ausgestaltet. Dies ermöglicht bei gegebener Leiterbahnbreite eine Maximierung der kapazitiven Kopplung sowie eine einfache und flächensparende Implementierung.
Vorzugsweise sind die erste und die zweite Leiterschleife mit Ausnahme von Bereichen um ihre Anschlüsse deckungsgleich ausgestaltet. Hierdurch werden magnetische Verluste besonders stark reduziert.
In einer weiteren vorteilhaften Ausführungsform beinhaltet die Schaltungsanordnung mindestens eine in mindestens einer vierten Metallisierungsebene angeordnete dritte Leiterschleife mit einem dritten DC-Anschluß zum Anlegen eines dritten Gleichpotentials, mindestens einen zweiten Metall-Isolator-Metall-Kondensator mit einer zweiten Kondensatorplatte, die in einer fünften Metallisierungsebene zwischen der vierten und der ersten Metallisierungsebene oder zwischen der vierten und der zweiten Metallisierungsebene angeordnet ist, und mindestens ein zwischen der zweiten Kondensatorplatte und einer benachbarten Leiterschleife angeordnetes zweites metallisches Verbindungsmittel, das die Kondensatorplatte elektrisch leitend mit der benachbarten Leiterschleife verbindet. Auf diese Weise können vorteilhaft z.B. Verstärker mit drei unterschiedlichen Gleichpotentialen beaufschlagt werden.
Vorzugsweise ist eine Verstärkungseinheit mit einem ersten und einem zweiten Anschluß vorgesehen, wobei der erste Anschluß mit der ersten Leiterschleife und der zweite Anschluß mit der zweiten Leiterschleife verbunden ist, und der erste Anschluß über den ersten DC-Anschluß und die erste Leiterschleife mit dem ersten Gleichpotential und der zweite Anschluß über den zweiten DC-Anschluß und die zweite Leiterschleife mit dem zweiten Gleichpotential beaufschlagbar ist. Ein mit Hilfe einer derartigen Schaltungsanordnung implementierter Oszillator, Verstärker, Filter etc. wird vorteilhaft ohne Bias-Widerstände über getrennte DC-Pfade mit unterschiedlichen Gleichpotentialen versorgt, beansprucht nur eine geringe Chipfläche und weist eine hohe Leistungsfähigkeit auf.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Hierbei zeigen
1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung (Draufsicht);
2 Querschnitte erfindungsgemäßer Schaltungsanordnungen;
3 weitere Ausführungsbeispiele einer erfindungsgemäßen Schaltungsanordnung (Draufsicht);
4 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung für einen spannungsgesteuerten Oszillator (Draufsicht); und
5 einen spannungsgesteuerten Oszillator nach dem Stand der Technik.
In den Figuren sind gleiche und funktionsgleiche Elemente und Signale – sofern nicht anders angegeben – mit denselben Bezugszeichen versehen.
1 zeigt ein Layout eines ersten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung in einer Draufsicht.
Die monolithisch integrierte Schaltungsanordnung 10 weist eine in einer ersten (oberen) Metallisierungsebene M1 angeordnete Leiterschleife L1 und eine in einer zweiten (unteren) Metallisierungsebene M2 angeordnete Leiterschleife L2 auf. Die Leiterschleife L1 ist mit einem DC-Anschluß A1 zum Anlegen eines ersten Gleichpotentials V1 und mit einem AC-Anschluß A3 zum Anlegen oder Abgreifen eines ersten hochfrequenten Signals ausgestattet, während die Leiterschleife L2 einen DC-Anschluß A2 zum Anlegen eines zweiten Gleichpotentials V2 und einen AC-Anschluß A4 zum Anlegen oder Abgreifen eines zweiten hochfrequenten Signals aufweist.
Weiterhin sind mehrere integrierte Metall-Isolator-Metall-(MIM-)Kondensatoren Cd mit je einer ersten (oberen) als Rechteck dargestellten Kondensatorplatte P1 vorgesehen, die in einer dritten (mittleren) Metallisierungsebene M3 zwischen den Ebenen M1 und M2 (und zwischen benachbarten Abschnitten der beiden Leiterschleifen L1, L2) angeordnet sind. Der jeweils unterhalb der Platte P1 liegende Abschnitt der unteren Leiterschleife L2 bildet die zweite (untere) Kondensatorplatte P2 des jeweiligen MIM-Kondensators Cd. Insgesamt sind in diesem Ausführungsbeispiel für die Schaltungsanordnung 10 drei parallele und beab standete Metallisierungsebenen M1, M2 und M3 vorgesehen, deren Abstände und Schichtdicken nachstehend mit Bezug auf 2 näher erläutert werden.
Zwischen den Ebenen M1 und M3 sind in den Bereichen der MIM-Kondensatoren Cd zwischen der oberen Leiterschleife L1 und den oberen Kondensatorplatten P1 als Punkte dargestellte metallische Verbindungsmittel VIA angeordnet, die die jeweilige obere Kondensatorplatte P1 elektrisch leitend mit dem jeweils darüberliegenden Abschnitt der oberen Leiterschleife L1 verbinden und vorzugsweise als Durchkontaktierungen (via) ausgebildet sind.
Vorzugsweise sind die beiden Leiterschleifen L1, L2 von oben betrachtet im wesentlichen deckungsgleich ausgestaltet, wie in 1 zu erkennen ist. Abweichungen von der Deckungsgleichheit können insbesondere in den Bereichen der Anschlüsse A1–A4 vorteilhaft sein, z.B. zur Vereinfachung der Plazierung weiterer Bauelemente. Die obere Leiterschleife L1 ist im Vergleich zur unteren Leiterschleife L2 nur zur Vereinfachung der Darstellung in 1 mit einer leicht erhöhten Leiterbahn breite dargestellt. Vorzugsweise haben die Leiterschleifen eine übereinstimmende Breite.
In weiteren Ausführungsformen sind die Leiterschleifen von oben betrachtet nur in einem oder mehreren Teilbereichen bzw. -abschnitten im wesentlichen deckungsgleich und/oder sie überlappen sich über ihre gesamte Länge oder aber in einem oder mehreren Teilbereichen/-abschnitten. Derartige Ausführungsbeispiele werden nachfolgend mit Bezug auf die 2 und 3 erläutert.
Die erfindungsgemäße Schaltungsanordnung ist bevorzugt differentiell realisiert, da sich hierdurch in vielen Anwendungsfällen vorteilhafte Eigenschaften ergeben (verringertes Phasenrauschen, verbesserte Unterdrückung von ungewünschten Harmonischen etc.). Wie in 1 dargestellt sind hierbei die Leiterschleifen L1, L2, die MIM-Kondensatoren Cd, die Verbindungsmittel VIA und die differentiellen AC-Anschlüsse A3, A4 spiegelsymmetrisch bzgl. der senkrecht auf einer Metallisierungsebene M1–M3 stehenden Symmetrieebene S ausgestaltet. Die DC-Anschlüsse A1, A2 befinden sich hierbei in einem mittleren Bereich ihrer jeweiligen Leiterschleife, d.h. in einem Bereich, der denselben Abstand entlang der Leiterschleife von deren Enden aufweist, und sind vorzugsweise in der Symmetrieebene S angeordnet, während die differentiellen AC-Anschlüsse A3, A4 im Bereich der Enden ihrer jeweiligen Leiterschleife angeordnet sind.
In weiteren Ausführungsformen ist die erfindungsgemäße Schaltungsanordnung nicht-differentiell („single ended") ausgeführt. In diesem Falle sind die DC-Anschlüsse an jeweils einem Ende der jeweiligen Leiterschleife und die nicht-differentiellen AC-Anschlüsse am jeweils anderen Ende der Leiterschleife angeordnet.
In weiteren Ausführungsformen weist die Leiterschleife L1 und/oder die Leiterschleife L2 zum Anlegen oder Abgreifen von weiteren hochfrequenten Signalen weitere (differentielle oder single-ended) AC-Anschlüsse A3 bzw. A4 auf.
Gemäß 1 weisen beide Leiterschleifen L1, L2 jeweils im wesentlichen eine Windung auf, die stückweise gerade bzw. polygonal ausgestaltet ist. In weiteren Ausführungsformen nehmen die Leiterschleifen bzw. deren Windungen eine im wesentlichen runde, ovale, rechteckige, quadratische etc. Form an.
In weiteren Ausführungsbeispielen sind mehrere Leiterschleifen L1 und/oder mehrere Leiterschleifen L2 vorgesehen bzw. weisen die Leiterschleifen L1 und/oder L2 jeweils mehr als eine Windung auf, die wiederum im wesentlichen stückweise gerade, polygonal, rund, oval, rechteckig, quadratisch etc. ausgebildet sind. Jede Leiterschleife L1, L2 ist hierbei in einer oder mehreren Metallisierungsebenen angeordnet. Solche Ausführungsbeispiele sind nachfolgend mit Bezug auf 3 beschrieben.
Anstelle von fünf rechteckförmigen Kondensatorplatten P1 können in weiteren Ausführungsformen MIM-Kondensatoren Cd bzw. Kondensatorplatten P1 in beliebiger Anzahl und mit beliebigen Formen (in der Draufsicht) gewählt werden. vorzugsweise ist der gesamte Bereich, in dem sich die beiden Leiterschleifen in der Draufsicht decken oder überlappen, mit einem oder mehreren MIM-Kondensatoren belegt, die ggf. zusammengenommen die Gestalt des Überdeckungs- bzw. Überlappungsbereiches annehmen. Sofern es die verwendete Halbleitertechnologie ermöglicht, ist nur ein einziger MIM-Kondensator vorgesehen, dessen Platte P1 über die gesamte Länge dem Verlauf des Überdeckungs- bzw. Überlappungsbereiches der Leiterschleifen folgt und dessen Form annimmt. Alternativ kann die Platte auch nur in einem Teilabschnitt diesem Verlauf folgen. Es können auch mehrere MIM-Kondensatoren mit stückweise gerader, runder, ovaler, rechteckiger, quadratischer etc. Form vorgesehen sein.
Schließlich können weitere Leiterschleifen in weiteren Metallisierungsebenen oberhalb der Ebene M1 und/oder unterhalb der Ebene M2 angeordnet sein, die über weitere MIM-Kondensatoren und weitere metallische Verbindungsmittel mit der benachbarten ersten bzw. zweiten Leiterschleife verbunden sind und je einen weiteren DC-Anschluß aufweisen, so daß vorteilhaft insgesamt mehr als zwei Gleichpotentiale an mehr als zwei DC-Anschlüssen zugeführt werden können.
2 zeigt Querschnitte verschiedener Ausführungsbeispiele von erfindungsgemäßen Schaltungsanordnungen.
Teilbild a) zeigt einen Querschnitt der Schaltungsanordnung 10 gemäß 1 entlang der Schnittlinie XI-XI. Insbesondere zeigt dieses Teilbild die in den Metallisierungsebenen M1 bzw. M2 angeordneten Leiterschleifen L1 und L2 sowie eine in der zwischen M1 und M2 liegenden Metallisierungsebene M3 angeordnete obere Kondensatorplatte P1. Zwischen der oberen Kondensatorplatte P1 und der durch die Leiterschleife L2 gebildeten unteren Kondensatorplatte P2 ist eine Isolatorschicht ISO angeordnet, so daß sich ein Metall-Isolator-Metall-(MIM)-Kondensator Cd ergibt. Die obere Leiterschleife L1 und die obere Kondensatorplatte P1 sind über metallische Verbindungsmittel VIA elektrisch leitend verbunden, die vorzugsweise senkrecht zu den Metallisierungsebenen M1–M3 angeordnet sind und daher senkrecht auf der oberen Kondensatorplatte P1 und der oberen Leiterschleife L1 „stehen". Unterhalb der Ebene M2 sowie zwischen M1 und M3 ist eine Schicht z.B. aus Siliziumoxid vorgesehen.
Wie aus Teilbild a) zu erkennen ist, weist die Isolatorschicht ISO eine Schichtdicke d1 auf, die wesentlich kleiner ist als ihre Breite w1, die in diesem Ausführungsbeispiel im wesentlichen mit der Breite der Leiterschleifen übereinstimmt.
Weiterhin ist aus Teilbild a) ersichtlich, daß die Isolatorschicht ISO eine Schichtdicke aufweist, die wesentlich dünner ist als diejenige der Leiterschleifen L1, L2 bzw. der Metallisierungen M1, M2, und die auch wesentlich kleiner ist als der Abstand zwischen den Ebenen M1 und M3 bzw. die Länge der Verbindungsmittel VIA.
Infolge des o.g. Größenverhältnisses (d1 < < w1) sowie der metallischen Verbindungsmittel VIA, die die Kondensatorplatte P1 mit der Leiterschleife L1 kurzschliessen, ist. der Raum zwischen den beiden Leiterschleifen weitgehend frei von magnetischen Feldlinien, so daß sich ein beide Leiterschleifen umgreifendes magnetisches Induktionsfeld B ergibt und beide Leiterschleifen daher eine starke magnetische Kopplung aufweisen. Magnetische Verluste infolge einer Strom verdrängung („proximity effect") werden weitgehend vermieden, während sich durch die Leiterschleife L2 die elektrischen Eigenschaften der Induktivität verbessern, da der parasitäre (Leiterbahn)Widerstand sinkt und damit die ohmschen Verluste reduziert werden.
Durch die Integration von MIM-Kapazitäten zwischen die beiden Leiterschleifen L1, L2 ergibt sich ein dreidimensionales Bauelement, das vorteilhaft einen reduzierten Flächenbedarf aufweist und eine flexiblere und platzsparende Anordnung weiterer Bauelemente z.B. an den Enden der Leiterschleifen ermöglicht.
Weiterhin ermöglicht die Integration von MIM-Kapazitäten eine Aufspaltung in zwei getrennte DC-Pfade unter gleichzeitiger Beibehaltung derselben Eigenschaften im Hochfrequenzbereich. So können an den DC-Anschlüssen A1 und A2 (siehe 1) vorteilhaft unterschiedliche Gleichpotentiale V1 bzw. V2 angelegt werden, die über die beiden Leiterschleifen L1 bzw. L2 und die AC-Anschlüsse A3 bzw. A4 getrennt dem oder den aktiven Bauelementen (Transistoren etc.) entsprechender Schaltungen (Oszillatoren, Verstärker, Filter, Anpassungsschaltungen etc.) zugeführt werden. Die AC-Anschlüsse A3 und A4 sind also DC-mäßig getrennt. Im Hochfrequenzbereich sind die AC-Anschlüsse A3 und A4 praktisch kurzgeschlossen, so daß die an ihnen anliegenden hochfrequenten Signale AC-mäßig stark gekoppelt (idealerweise identisch) sind. Das problematische zuführen von Gleichpotentialen über Halbleiterwiderstände (Biss-Widerstände, siehe 5) kann daher vorteilhaft entfallen, so daß ein symmetrischer Betrieb ermöglicht wird.
Teilbild b) zeigt einen Querschnitt eines weiteren Ausführungsbeispiels. Die beiden Leiterschleifen L1, L2 der Schaltungsanordnung 20 sind in der Draufsicht (in 2b von oben nach unten) nicht deckungsgleich, sondern überlappend ausgestaltet. Daher sind die Leiterschleifen im Querschnitt des Teilbildes b) nicht direkt übereinander, sondern horizontal versetzt dargestellt. Der MIM-Kondensator Cd und die Verbindungsmittel VIA erstrecken sich hier über den Überlappungsbereich der beiden Leiterschleifen. Die Dicke d1 der Isolatorschicht ISO ist auch in diesem Ausführungsbeispiel wesentlich kleiner als ihre Breite w1, die hier jedoch im wesentlichen der Breite des Überlappungsbereichs entspricht.
Teilbild c) zeigt einen vergrößerten Ausschnitt aus den Teilbildern a) und b). Die nachfolgend angegebenen Größenverhältnisse beziehen sich exemplarisch auf eine von der Anmelderin in einer 0,35 μm BiCMOS-Technologie realisierte integrierte Schaltungsanordnung für einen spannungsgesteuerten Oszillator eines „WiMax"-Transceivers gemäß IEEE 802.16 (worldwide interoperability for microwave access), der nachfolgend mit Bezug auf 4 näher erläutert wird. Während die Schichtdicken der Metallisierungen M1 und M2, aber auch der Abstand zwischen den Ebenen M1 und M2 im Bereich von ca. 600–1400 nm, typischerweise um 1 μm liegen, weist die Isolatorschicht ISO eine wesentlich kleinere Dicke d1 im Bereich von ca. 20–50 nm, typischerweise um 40 nm auf. Die Metallisierung M3 weist eine Dicke im Bereich von 35–200 nm, typischerweise um 40 nm auf. Der Abstand d2 zwischen der oberen Leiterschleife L1 und der Kondensatorplatte P1 (bzw. die Länge der Verbindungsmittel VIA) ist daher in diesem Fall wesentlich größer als der Abstand d1 zwischen der unteren Leiterschleife L2 und der Kondensatorplatte P1 (bzw. der Dicke der Isolatorschicht).
Die Breite w1 der Isolatorschicht ISO, die im wesentlichen der Breite der Leiterschleifen (siehe 2a) oder aber der Breite des Überlappungsbereichs der Leiterschleifen (siehe 2b) entspricht, liegt in einem Bereich von ca. 5-100 μm, typischerweise um 30 μm, und ist daher um ein Vielfaches größer als die Dicke d1 der Isolatorschicht ISO. Die Breite w1 der Isolatorschicht/der Leiterschleifen/des Überlappungsbereichs beträgt vorzugsweise mindestens das hundertfache der Dicke d1 der Isolatorschicht ISO.
3 zeigt – jeweils in einer Draufsicht – die Layouts weiterer Ausführungsbeispiele von erfindungsgemäßen Schaltungsanordnung.
Die in Teilbild a) dargestellte Schaltungsanordnung 30 weist eine obere Leiterschleife L1 und eine untere Leiterschleife L2 auf, die nur in ihrer oberen Hälfte deckungsgleich sind und insbesondere im Bereich ihrer AC-Anschlüsse A3, A4 weder deckungsgleich noch überlappend verlaufen. Die Kondensatorplatten P1 und damit die MIM-Kondensatoren Cd beschränken sich auf denjenigen Bereich, in dem sich die Leiterschleifen L1, L2 decken. Eine solche Ausgestaltung ist insbesondere dann vorteilhaft, wenn an den AC-Anschlüssen A3 und A4 Signale mit unterschiedlichen Amplituden gewünscht sind, wobei im Falle der 3a der AC-Anschluß A4 mit dem Signal geringerer Amplitude beaufschlagt wird. Dies ist z.B. bei Verstärkern der Fall, die eine optimale Leistungsverstärkung bei bestimmten unterschiedlichen Amplituden am Ein- und Ausgang erreichen.
Die in Teilbild b) dargestellte Schaltungsanordnung 40 weist eine obere Leiterschleife L1 mit zwei Windungen auf, die in insgesamt zwei Metallisierungsebenen angeordnet sind. Fast alle Abschnitte der Leiterschleife L1 liegen hierbei in einer oberen Metallisierungsebene M1a. Nur ein kurzer Abschnitt im Kreuzungsbereich, in 3a von links oben nach rechts unten, liegt in einer Metallisierungsebene M1 b unterhalb von M1a und ist an seinen Enden über Durchkontaktierungen mit in der Ebene M1a liegenden Abschnitten von L1 verbunden. Die Leiterschleife L1 weist einen DC-Anschluß A1 zum Anlegen eines Gleichpotentials V1 und einen AC-Anschluß A3 zum Anlegen oder Abgreifen eines ersten hochfrequenten Signals auf und ist spiegelsymmetrisch zur Symmetrieebene S ausgestaltet. Entlang der Leiterschleife L1 ist der DC-Anschluß A1 in der Mitte der Leiterbahn angeordnet, während der AC-Anschluß A3 an den Enden der Leiterbahn angeordnet und symmetrisch zur Ebene S ausgeführt ist.
Vorzugsweise weist die nicht in 3b dargestellte untere Leiterschleife L2 ebenfalls zwei Windungen auf, ist in zwei Metallisierungsebenen M2a, M2b angeordnet und im wesentlichen deckungsgleich mit der oberen Leiterschleife L1 ausgestaltet. Fast alle Abschnitte von L2 liegen hierbei in einer unteren Ebene M2b und nur ein Abschnitt im Kreuzungsbereich von links unten nach rechts oben in einer Ebene M2a oberhalb der Ebene M2b.
Vorzugsweise beansprucht die Schaltungsanordnung 40 für die beiden Leiterschleifen L1, L2 insgesamt nur zwei Metallisierungsebenen, wobei einerseits die vorgenannten Ebenen M1a und M2a und andererseits die Ebenen M1b und M2b zusammenfallen. Die obere Metallisierungsebene M1a = M2a weist hierbei mit Ausnahme des Kreuzungsabschnittes von links oben nach rechts unten alle Abschnitte von L1 sowie parallel zum L1-Kreuzungsabschnitt von links unten nach rechts oben den L2-Kreuzungsabschnitt von links unten nach rechts oben auf, während die untere Metallisierungsebene M1b = M2b mit Ausnahme eines Kreuzungsabschnittes von links unten nach rechts oben alle Abschnitte von L2 sowie parallel zum L2-Kreuzungsabschnitt von links oben nach rechts unten den L1-Kreuzungsabschnitt von links oben nach rechts unten enthält. Die oberen Kondensatorplatten P1 und die Verbindungsmittel VIA befinden sich in diesem Ausführungsbeispiel wiederum zwischen der oberen Ebene M1a = M2a und der unteren Ebene M1b = M2b, jedoch nicht im Kreuzungsbereich.
In weiteren Ausführungsbeispielen ist die untere Leiterschleife L2 in einer Draufsicht zumindest in einem Teilabschnitt überlappend mit der oberen Leiterschleife L1 ausgeführt. Außerdem sind in weiteren Ausführungsbeispielen mehr als zwei Windungen pro Leiterschleife vorgesehen.
Teilbild c) zeigt eine nichtdifferentielle („single ended") Schaltungsanordnung 50 mit einer spiralförmigen oberen Leiterschleife L1 mit zwei Windungen, die in einer Metallisierungsebene M1 angeordnet sind. Die untere Leiterschleife L2 ist in einer Metallisierungsebene M2 angeordnet und im wesentlichen deckungsgleich mit L1 ausgestaltet. Die DC-Anschlüsse A1, A2 sind an den innen liegenden Enden der Leiterschleifen L1 bzw. L2 angeordnet, während die AC-Anschlüsse A3, A4 an dem außen liegenden Enden vorgesehen sind. Eine solche Schaltungsanordnung kann vorteilhaft zur Anpassung eines Verstärkers mit einem kapazitiv wirkenden Eingang an einen gewünschten Wellenwiderstandswert eingesetzt werden.
Die erfindungsgemäße Schaltungsanordnung kann in unterschiedlichsten Anwendungen in Oszillatoren, Mischern, Verstärkern, Filtern, Anpassungsschaltungen etc. vorteilhaft eingesetzt werden, wie nachfolgend anhand eines weiteren Ausführungsbeispiels erläutert wird.
4 zeigt ein Schaltbild eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung für einen spannungsgesteuerten Oszillator (7 GHz) eines „WiMax"-Transceivers gemäß IEEE 802.16.
Die Schaltungsanordnung 60 weist zwei Leiterschleifen L1, L2, eine mit beiden Leiterschleifen verbundene Verstärkungseinheit AMP und eine mit der oberen Leiterschleife L1 verbundene kapazitive Einheit Ct auf.
Die Leiterschleifen L1, L2 sind weitgehend in Übereinstimmung mit dem vorstehend beschriebenen ersten Ausführungsbeispiel ausgestaltet (siehe die 1, 2a, 2c). Die obere Leiterschleife L1 weist insgesamt zwei (differentielle) AC-Anschlüsse A3 zum Anlegen oder Abgreifen jeweils eines hochfrequenten Signals auf. Anstelle mehrerer MIM-Kondensatoren (siehe 1) ist gemäß 4 nur ein einziger MIM-Kondensator Cd vorgesehen, dessen Kondensatorplatte P1 sich im wesentlichen über den vollen Umfang der Leiterschleifen erstreckt. Zur leitenden Verbindung der Leiterschleife L1 mit der Kondensatorplatte P1 sind wiederum metallische Verbindungsmittel VIA vorgesehen, die sich ebenfalls über den vollen Umfang der Leiterschleifen bzw. der Kondensatorplatte erstrecken.
Die Verstärkungseinheit AMP weist in diesem Ausführungsbeispiel zwei bipolare Transistoren T1 in einer Emitterschaltung auf. Die Kollektoranschlüsse T1c der Transistoren T1 sind hierbei über einen ersten Anschluß (Ausgang) der Verstärkungseinheit mit einem AC-Anschluß A3 der oberen Leiterschleife L1 verbunden, während die Basisanschlüsse T1b der Transistoren T1 über einen zweiten Anschluß (Eingang) der Verstärkungseinheit mit dem AC-Anschluß A4 der unteren Leiterschleife L2 verbunden sind. Die Emitteranschlüsse der beiden Transistoren liegen auf einem Bezugspotential, wie z.B. Masse.
Die kapazitive Einheit Ct ist mit einem weiteren AC-Anschluß A3 der oberen Leiterschleife L1 verbunden und weist zur Einstellung der Schwingungsfrequenz beispielsweise im Bereich von ca. 6,5 GHz bis ca. 7,5 GHz einen einstellbaren Kapazitätswert auf, der mit Hilfe mindestens eines Steuersignals eingestellt wird.
Die kapazitive Einheit Ct weist beispielsweise eine Einheit mit einem kontinuierlich veränderbaren Kapazitätswert, wie z.B. eine Varaktor-, Kapazitäts-, MOS-Diode (metal Oxide semiconductor) oder einen MEM-Varaktor (mikroelektromechanisch) oder/und eine Einheit mit einem schrittweise veränderbaren Kapazitätswert auf, die z.B. als geschalteter MIM-Kondensator (metal insulator metal), geschalteter Polycap oder als geschaltete Kondensatorbank (capacitive digital-to-analog converter, CDAC) ausgeführt ist. Vorzugsweise weist die kapazitive Einheit Ct eine Varaktordiode und eine geschaltete Kondensatorbank (CDAC) auf.
Aufgrund des zwischen den Leiterschleifen integrierten MIM-Kondensators Cd sind die Leiterschleifen L1, L2 DC-mäßig entkoppelt. Die Kollektoranschlüsse T1c der Transistoren T1 werden daher über je einen ersten DC-Pfad, der sich vom DC-Anschluß A1 über die obere Leiterschleife L1 bis zum ersten AC-Anschluß A3 erstreckt, mit einem ersten Gleichpotential (biss) Vc beaufschlagt, während die Basisanschlüsse T1b über je einen zweiten DC-Pfad, der sich vom DC-Anschluß A2 über die untere Leiterschleife L2 bis zum AC-Anschluß A4 erstreckt, mit einem unterschiedlichen zweiten Gleichpotential Vb versorgt werden. Halbleiterwiderstände (Biss-Widerstände) in den DC-Pfaden (siehe 5) entfallen daher vorteilhaft, so daß ein symmetrischer Betrieb auf einfache Weise ermöglicht wird.
Durch die Integration der MIM-Kapazität zwischen den beiden Leiterschleifen entfallen weiterhin die ansonsten erforderlichen Block-Kondensatoren (siehe 5). Wie aus 4 ersichtlich ist, sind im Bereich der Enden der Leiterschleifen nunmehr lediglich die kapazitive Einheit Ct sowie die Transistoren T1 zu plazieren und entsprechend zu verschalten. Daher können die Zuleitungen zum Anschluß der. Einheiten Ct und T1 kürzer ausgeführt und/oder die Flächenausdehnung dieser Einheiten vergrößert werden, so daß vorteilhafterweise parasitäre Effekte reduziert werden (und damit die Güte zunimmt und das Rauschniveau abnimmt) und/oder die Leistungsfähigkeit des VCO gesteigert wird (breiterer Frequenzabstimmbereich, niedrigeres Phasenrauschen etc.). Mit den o.g. Block-Kondensatoren entfallen weiterhin deren parasitäre Kapazitäten, so daß der nutzbare Frequenzabstimmbereich erweitert wird und eine Verbesserung der elektrischen Schaltungseigenschaften eintritt.
In weiteren Ausführungsbeispielen sind die bipolaren Transistoren in Kollektor- oder Basisschaltung verschaltet oder aber es kommen Feldeffekt-Transistoren (z.B. MOSFET) zum Einsatz, die in einer Source-, Drain- oder Gate-Schaltung verschaltet sind. Schließlich kann die Schaltungsanordnung auch nicht-differentiell realisiert sein.
Neben Oszillatoren kann die erfindungsgemäße Schaltungsanordnung auch zur Realisierung einer Vielzahl anderer Schaltungen verwendet werden. Die erfindungsgemäße Schaltungsanordnung kann immer dann vorteilhaft eingesetzt werden, wenn eine Induktivität gleichzeitig im Hochfrequenzbereich und als DC-Zuführung benutzt wird und darüber hinaus als Koppelement zwischen einem Eingang und einem Ausgang desselben oder unterschiedlicher Verstärkungselemente (Transistoren etc.) geschaltet ist. Beispiele solcher Schaltungen sind Verstärker, Mischer, Filter, Anpassungsschaltungen etc..
Die erfindungsgemäße Schaltungsanordnung ist vorzugsweise Bestandteil einer integrierten Schaltung (integrated circuit, IC), die z.B. als monolithisch integrierte Schaltung in einer Standard-Technologie, beispielsweise in einer BiCMOS-Technologie, als Hybridschaltung (Dünn- bzw. Dickschichttechnologie) oder als Multilager-Keramik-Schaltung ausgebildet ist.

10, 20, 30, ...: Schaltungsanordnung
AC: alternating current
AMP: Verstärkungseinheit
BiCMOS: bipolar complementary metal Oxide semiconductor
CDAC: capacitive digital-to-analog-converter, geschaltete Kondensatorbank
DC: direct current
IC: integrated circuit
ISO: Isolatorschicht
MIM: metal-isolator-metal
MOSFET: metal-Oxide-semiconductor field effect transistor
VCO: voltage controlled oscillator
VIA: metallisches Verbindungsmittel, Durchkontaktierung
WiMax: worldwide interoperability for microwave access
A1, A2: DC-Anschluß
A3, A4: AC-Anschluß
B: magnetische Induktion
Cd: MIM-Kondensator; Entkopplungskondensator (DC block)
Ct: kapazitive Einheit
d1: Dicke der Isolatorschicht; Abstand zw. M2 und M3 bzw. L2 und P1
d2: Länge der VIAs; Abstand zw. M1 und M3 bzw. zw. L1 und P1;
L1, L2: Leiterschleife; Leiterbahn; induktives Element; Spule
M1, M2, M3: Metallisierungsebene; Metallisierung
P1, P2: Kondensatorplatte
S: Symmetrieachse
T1: Transistor
T1b, T1c, T1e: Transistoranschlüsse
V1, V2: Gleichpotential, DC-Potential, Bias
Vb: Gleichpotential (Bias) am Basis- bzw. Gateanschluß
Vc: Gleichpotential (Bias) am Kollektor- bzw. Drainanschluß
w1: Breite der Isolatorschicht (quer zur Leiterbahn)

Claims

Monolithisch integrierbare Schaltungsanordnung (10; 20; 30; 40; 50; 60) mit mindestens einer als Leiterschleife ausgebildeten Induktivität und mindestens einer mit der Leiterschleife verbundenen Kapazität, beinhaltend a) mindestens eine in mindestens einer ersten Metallisierungsebene (M1) angeordnete erste Leiterschleife (L1) mit einem ersten DC-Anschluß (A1) zum Anlegen eines ersten Gleichpotentials (V1; Vc), b) mindestens eine in mindestens einer zweiten Metallisierungsebene (M2) angeordnete zweite Leiterschleife (L2) mit einem zweiten DC-Anschluß (A2) zum Anlegen eines zweiten Gleichpotentials (V2; Vb), c) mindestens einen Metall-Isolator-Metall-Kondensator (Cd) mit einer Kondensatorplatte (P1), die in einer dritten Metallisierungsebene (M3) zwischen der ersten und der zweiten Metallisierungsebene (M1, M2) angeordnet ist, und d) mindestens ein zwischen der Kondensatorplatte (P1) und der ersten Leiterschleife (L1) angeordnetes metallisches Verbindungsmittel (VIA), das die Kondensatorplatte (P1) elektrisch leitend mit der ersten Leiterschleife (L1) verbindet.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Metall-Isolator-Metall-Kondensator (Cd) eine durch die zweite Leiterschleife (L2) gebildete weitere Kondensatorplatte (P2) aufweist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kondensatorplatte (P1) zwischen einem Abschnitt der ersten Leiterschleife (L1) und einem benachbarten Abschnitt der zweiten Leiterschleife (L2) angeordnet ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Metall-Isolator-Metall-Kondensator (Cd) eine Isolatorschicht (ISO) aufweist, deren Dicke (d1) wesentlich kleiner als ihre Breite (w1) ist.
Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Breite (w1) der Isolatorschicht (ISO) mindestens das hundertfache der Dicke (d1) der Isolatorschicht (ISO) beträgt.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das metallische Verbindungsmittel als Durchkontaktierung (VIA) ausgebildet ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das metallische Verbindungsmittel (VIA) senkrecht zu einer der Metallisierungsebenen (M1–M3) angeordnet ist.
Schaltungsanordnung (10; 30; 40; 60) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste und/oder der zweite DC-Anschluß (A1, A2) in einer senkrecht auf einer Metallisierungsebene (M1–M3) stehenden Symmetrieebene (5) angeordnet ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Leiterschleife (L1) mindestens einen ersten AC-Anschluß (A3) zum Anlegen oder Abgreifen eines ersten hochfrequenten Signals und/oder die zweite Leiterschleife (L2) mindestens einen zweiten AC-Anschluß (A4) zum Anlegen oder Abgreifen eines zweiten hochfrequenten Signals aufweist.
Schaltungsanordnung (10; 30; 40; 60) nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der erste und/oder der zweite AC-Anschluß (A3, A4) spiegelsymmetrisch bzgl. einer senkrecht auf einer der Metallisierungsebenen (M–M3) stehenden Symmetrieebene S angeordnet ist.
Schaltungsanordnung (20) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und die zweite Leiterschleife (L1, L2) zumindest in einem Teilabschnitt überlappend angeordnet sind.
Schaltungsanordnung (10; 30; 40; 50; 60) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und die zweite Leiter schleife (L1, L2) zumindest in einem Teilabschnitt deckungsgleich ausgestaltet sind.
Schaltungsanordnung (10; 40; 50; 60) nach Anspruch 12, dadurch gekennzeichnet, daß die erste und die zweite Leiterschleife (L1, L2) mit Ausnahme von Bereichen um ihre Anschlüsse (A1–A4) deckungsgleich ausgestaltet sind.
Schaltungsanordnung (10; 20; 30; 40; 50; 60) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Leiterschleife (L1) und/oder die zweite Leiterschleife (L2) im wesentlichen eine oder mehrere Windungen aufweist.
Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Windung(en) der ersten und/oder der zweiten Leiterschleife im wesentlichen rund, oval, stückweise gerade, polygonal, rechteckig oder quadratisch ausgestaltet ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, beinhaltend a) mindestens eine in mindestens einer vierten Metallisierungsebene angeordnete dritte Leiterschleife mit einem dritten DC-Anschluß zum Anlegen eines dritten Gleichpotentials, b) mindestens einen zweiten Metall-Isolator-Metall-Kondensator mit einer zweiten Kondensatorplatte, die in einer fünften Metallisierungsebene zwischen der vierten und der ersten Metallisierungsebene oder zwischen der vierten und der zweiten Metallisierungsebene angeordnet ist, und c) mindestens ein zwischen der zweiten Kondensatorplatte und einer benachbarten Leiterschleife angeordnetes zweites metallisches Verbindungsmittel, das die Kondensatorplatte elektrisch leitend mit der benachbarten Leiterschleife verbindet.
Schaltungsanordnung (60) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Verstärkungseinheit (AMP) mit einem ersten und einem zweiten Anschluß vorgesehen ist, wobei der erste Anschluß (T1c) mit der ersten Leiterschleife (L1) und der zweite Anschluß (T1b) mit der zweiten Leiterschleife (L2) verbunden ist, und der erste Anschluß (T1c) über den ersten DC-Anschluß (A1) und die erste Leiterschleife (L1) mit dem ersten Gleichpotential (Vc) und der zweite Anschluß (T1b) über den zweiten DC-Anschluß (A2) und die zweite Leiterschleife (L2) mit dem zweiten Gleichpotential (Vb) beaufschlagbar ist.
Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Verstärkungseinheit (AMP) mindestens einen Transistor (T1) aufweist.
Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, daß der erste Anschluß (T1c) der Verstärkungseinheit (AMP) als Kollektor- bzw. Drainanschluß des Transistors (T1) und der zweite Anschluß (T1b) der Verstärkungseinheit als Basis- bzw. Gateanschluß des Transistors ausgebildet sind.
Integrierte Schaltung mit mindestens einer Schaltungsanordnung nach einem der Ansprüche 1 bis 19.
Integrierte Schaltung nach Anspruch 20, dadurch gekennzeichnet, daß die Schaltung als monolithisch integrierte Schaltung, als Hybridschaltung oder als Multilager-Keramik-Schaltung ausgebildet ist.