DE102006034549A1 - Vertiefungs-Photolack-Struktur einer Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben - Google Patents

Vertiefungs-Photolack-Struktur einer Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102006034549A1
DE102006034549A1 DE102006034549A DE102006034549A DE102006034549A1 DE 102006034549 A1 DE102006034549 A1 DE 102006034549A1 DE 102006034549 A DE102006034549 A DE 102006034549A DE 102006034549 A DE102006034549 A DE 102006034549A DE 102006034549 A1 DE102006034549 A1 DE 102006034549A1
Authority
DE
Germany
Prior art keywords
photoresist
recessed
light
baking
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006034549A
Other languages
English (en)
Inventor
Kim Sung Seongnam Moo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006034549A1 publication Critical patent/DE102006034549A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Vertiefungs-Photolack-Struktur eines Halbleiters und deren Herstellungs-Verfahren offenbart. Das Verfahren beinhaltet die Schritte: (a) Ausbilden einer Opfer-Oxidschicht auf einem Halbleiter-Substrat; (b) Applizieren eines HMDS auf der Opfer-Oxidschicht; (c) Applizieren eines Photolacks auf dem HDMS; (d) Weich-Backen des Photolacks; (e) Belichten des Photolacks mit Licht durch Defokussieren der DOF("depth of focus", "Tiefenschärfe") des auf das Substrat übertragenen Lichts; (f) Nach-Belichten-Backen des Photolacks; (g) Entwickeln des photografisch belichteten Photolacks zum Ausbilden einer Vertiefungsstruktur; und (h) Hart-Backen der Vertiefung-Photolack-Struktur. Es ist bevorzugt, dass das Belichten durch Plus(+) Defokussieren von Licht ausgeführt wird.

Description

  • Diese Anmeldung nimmt die Priorität der am 26. Juli 2005 eingereichten Koreanischen Anmeldung Nr. 10-2005-0067880 in Anspruch, welche hierin vollständig als Referenz aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Bereich der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellungs-Verfahren für eine Halbleiter-Vorrichtung, und spezieller ein Verfahren zum Ausbilden einer Vertiefungs-Photolack-Struktur, bei welcher durch Defokussieren der DOF ("depth of focus", "Tiefenschärfe") von Licht in einem photografischen Belichtungsschritt eine Oberkante gerundet ist.
  • Photolithographie, eine Basis-Technik, welche zu einer hochintegrierten Halbleiter-Vorrichtung führt, ist ein Verfahren zum Herstellen einer Photolack-Struktur auf einem Halbleiter-Substrat unter Verwendung von Licht.
  • Ein herkömmliches Verfahren zum Ausbilden einer Photolack-Struktur ist wie folgt. Wenn ein mit einem Photolack versehenes Substrat durch eine mit einer Struktur versehene Maske Licht ausgesetzt wird, wird eine photochemische Reaktion ausgeführt. Das auf das Substrat übertragene Licht sollte durch Einstellen der DOF ("depth of focus", "Tiefenschärfe") des Lichts einen besten Fokus (0 Fokus) aufweisen. Nach Eliminieren des photographisch belichteten Photolacks unter Verwendung einer Entwickler-Lösung verbleibt nur die Photolack-Struktur auf dem Substrat, um eine Vorrichtung zu bilden. Hierbei weist die Photolack-Struktur eine senkrecht geformte obere Kante auf. Diese Photolack-Struktur spielt eine Rolle als Maske bei einem Ätz-Prozess und einem Ionen-Implantations-Prozess.
  • 1 zeigt einen herkömmlichen Vertiefungs("well")-Ionenimplantations-Prozess, welcher eine Photolack-Struktur verwendet.
  • Ein Vertiefungs-Ionenimplantations-Prozess wird auf einem Halbleiter-Substrat 10 ausgeführt, welches eine Photolack-Struktur 30a aufweist. Hierbei werden einige der in das Substrat 10 injizierten Ionen 60 in Kollision/Konflikt mit der senkrechten Kante der Photolack-Struktur 30a gestreut. Wenn gestreute Ionen 60a in einen aktiven Bereich 70 eintreten, findet ein Vertiefungs-Nachbarschafts-Effekt statt. Spezieller werden durch den anschließenden/folgenden Prozess ein(e) Gate-Elektrode(n-Bereich) 70a und ein Source/Drain-Bereich 70b in dem aktiven Bereich 70 ausgebildet. Wenn die gestreuten Ionen 60a in einen aktiven Bereich 70 eintreten, wird daher eine Schwell-Spannung einer Vorrichtung vergrößert und ein Sättigungs-Strom vermindert.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zum Ausbilden einer Vertiefungs-Photolack-Struktur bereitzustellen, welche eine durch (+) Defokussieren des DOF von Licht in einem photographischen Belichtungs-Schritt gerundete Oberkante aufweist.
  • Ein anderes Ziel der vorliegenden Erfindung ist, beim Ausführen eines Vertiefungs-Ionenimplantations-Prozesses, durch Ausbilden einer Vertiefungs-Photolack-Struktur, welche eine gerundete Oberkante aufweist, einen Vertiefungs-Nachbarschafts-Effekt zu verhindern.
  • Um die oben genannten Ziele zu erreichen, umfasst eine Ausführungsform eines Verfahrens zum Ausbilden einer Vertiefungs-Photolack-Struktur gemäß der vorliegenden Erfindung die folgenden Schritte: (a) Ausbilden einer Opfer-Oxidschicht auf einem Halbleiter-Substrat; (b) Applizieren eines HMDS(Hexa-Methy-Di-Silazan) auf die Opfer-Oxidschicht; (c) Applizieren eines Photolacks auf das HMDS; (d) Weich-Backen des Photolacks; (e) Belichten des Photolacks mit Licht durch Defokussieren der DOF("depth of focus", "Tiefenschärfe") des auf das Substrat übertragenen Lichtes; (f) nach (dem) Belichten Backen des photografisch belichteten Photolacks; (g) Entwickeln des photografisch belichteten Photolacks zum Ausbilden einer Vertiefungs-Struktur; und (h) Hart-Backen der Vertiefungs-Photolack-Struktur. Es ist bevorzugt, dass das Belichten durch Plus(+) Defokussieren von Licht ausgeführt wird. Es ist auch bevorzugt, dass eine Oberkante der Vertiefungs-Photolack-Struktur eine gerundete Form aufweist.
  • Diese(r) und andere Aspekt(e) der Erfindung werden durch Bezug auf die folgende Beschreibung der Erfindung offensichtlich werden, welche sich häufig auf die begleitenden Zeichnungen bezieht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnitt-Ansicht eines herkömmlichen Vertiefungs-Ionenimplantations-Verfahrens, welches eine Photolack-Struktur verwendet.
  • 2 ist eine Querschnitt-Ansicht eines Verfahrens zum Ausbilden einer Opfer-Schicht auf einem Substrat und Applizieren eines HMDS(Hexa-Methy-Di-Silazan) und eines Photolacks gemäß der vorliegenden Erfindung.
  • 3 ist ein photographisches Belichtungs-Verfahren gemäß der vorliegenden Erfindung.
  • 4 ist eine Querschnitt-Ansicht einer Vertiefungs-Photolack-Struktur gemäß der vorliegenden Erfindung.
  • 5 ist ein Vertiefungs-Ionenimplantations-Prozess, welcher eine Vertiefungs-Photolack-Struktur gemäß der vorliegenden Erfindung verwendet.
    •
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Um den Punkt der vorliegenden Erfindung zu verdeutlichen, sind Techniken, welche im zugehörigen technischen Bereich bekannt sind, und nicht direkt mit der vorliegenden Erfindung in Beziehung stehen, in dieser Beschreibung nicht gezeigt. Aus demselben Grund sind in den begleitenden Zeichnungen einige Komponenten weggelassen, übertrieben oder näherungsweise gezeigt, daher gibt die Komponenten-Größe nicht immer die Realität wieder.
  • 2 bis 5 zeigen ein Verfahren zum Ausbilden einer Vertiefungs-Photolack-Struktur gemäß der vorliegenden Erfindung.
  • Wie in 2 gezeigt, wird zuerst eine Opfer-Oxidschicht 20 auf einem Halbleiter-Substrat 10 ausgebildet. Die Oxidschicht 20 verhindert ein tiefes Eindringen von Verunreinigungen in das Substrat, sowie Beschädigung des Substrats bei einem Ionenimplantations-Prozess.
  • Anschließend wird HMDS(Hexa-Methyl-Di-Silazan) auf/in die Opfer-Oxidschicht 20 injiziert, um die Adhäsions-Stärke eines Photolacks zu erhöhen. Nach Injizieren eines Photolacks 30 erfolgt Drehen des Substrats 10 mit einer hohen Rotationsrate zum Applizieren des Photolacks 30 in einer einheitlichen dünnen Schicht auf einer ganzen (Ober)fläche des Substrats. Anschließend wird durch Erhitzen des Substrats 10 ein Weich-Backen-Prozess ausgeführt. Wenn das Lösungsmittel aus dem Photolack durch Erhitzen verdampft wird, wird die Adhäsions-Stärke des getrockneten Photolacks 30 verbessert.
  • Anschließend wird durch eine Vertiefungs-Maske 40 unter Verwendung (eines) Steppers Licht 50 auf eine gesamte (Ober)fläche eines Substrats 10 iniziert, auf welcher ein Photolack 30 appliziert ist. Hierbei ist es bevorzugt, dass der Fokus des übertragenen Lichts 50 durch Einstellen des Licht-DOF Plus(+) defokussiert sein/werden sollte. Die Vertiefungs-Photolack-Struktur kann durch diesen Prozess eine gerundete Oberkante aufweisen. Anschließend wird (ein) Nach-Belichten-Back-Prozess ausgeführt. Hierbei kann ein wellenartiges Profil zwischen einem photografisch belichteten Bereich und einem unbelichteten Bereich verbessert werden.
  • Wie in 4 gezeigt, wird durch einen Entwicklungs-Prozess eine Vertiefungs-Photolack-Struktur 30b ausgebildet. Es ist bevorzugt, dass eine Entwicklungs-Lösung TMAH(Tetramethyl-Ammonium-Hydroxid) ist. Die Entwicklungs-Lösung kann den Photolack 30 in einem durch einen Belichtungs-Prozess gelockerten Abschnitt schmelzen und eliminieren. Hierbei wird eine Vertiefungs-Photolack-Struktur 30b mit einer gerundeten Oberkante fertiggestellt. Anschließend wird ein Hart-Backen-Prozess ausgeführt. Eine Vertiefungs-Photolack-Struktur 30b wird getrocknet und gehärtet, so dass die Stärke der Adhäsion der Photolack-Struktur auf dem Substrat 10 erhöht wird.
  • Die resultierende Vertiefungs-Photolack-Struktur kann eine Rolle als Maske spielen, wenn ein Vertiefungs-Ionenimplantations-Prozess ausgeführt wird. 5 zeigt einen Vertiefungs-Ionenimplantations-Prozess, welcher eine Vertiefungs-Photolack-Struktur verwendet.
  • Wenn ein Vertiefungs-Ionenimplantations-Prozess auf einem Halbleiter-Substrat 10 ausgeführt wird, welches eine Vertiefungs-Photolack-Struktur 30b aufweist, werden einige in das Substrat 10 injizierte Ionen 60 so gestreut, dass sie mit der Vertiefungs-Photolack-Struktur 30b in Konflikt kommen/kollidieren. Die Vertiefungs-Photolack-Struktur 30b weist eine gerundete Oberkante auf, so dass ein Vertiefungs- Nachbarschafts-Effekt der gestreuten Ionen 60a verhindert werden kann.
  • Das vorliegende Verfahren zum Ausbilden einer Vertiefungs-Photolack-Struktur auf einer Halbleiter-Vorrichtung kann einen Vertiefungs-Nachbarschafts-Effekt durch Abrunden einer Oberkante einer Vertiefungs-Photolack-Struktur verhindern. Darüber hinaus kann das Verhindern eines Vertiefungs-Nachbarschafts-Effekts die Schwell-Spannung und das Sättigungs-Strom-Volumen in einem normalen Bereich implementieren.
  • Auch wenn die Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen von ihr gezeigt und beschrieben wurde, versteht es sich für Fachleute der Technologie/Kunst, dass verschiedene Veränderungen in Form und Details daran ausgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert/begrenzt ist/sind.

Claims (3)

  1. Verfahren zum Ausbilden einer Vertiefungs-Photolack-Struktur auf einem Halbleiter, welches die folgenden Schritte umfasst: (a) Ausbilden einer Opfer-Oxidschicht auf einem Halbleiter-Substrat, (b) Applizieren einer HMDS auf der Opfer-Oxidschicht, (c) Applizieren eines Photolacks auf der HMDS, (d) Weich-Backen des Photolacks, (e) Belichten des Photolacks mit Licht durch Defokussieren der DOF("depth of focus", "Tiefenschärfe") des auf das Substrat übertragenen Lichts, (f) Nach-Belichten-Backen des Photolacks, (g) Entwickeln des photografisch belichteten Photolacks zum Ausbilden einer Vertiefungs-Struktur, (h) Hart-Backen der Photolack-Struktur.
  2. Verfahren gemäß Anspruch 1, wobei das Defokussieren der DOF von Licht (ein) Plus(+)-Defokussieren ist.
  3. Vertiefungs-Photolack-Struktur mit einer gerundeten Oberkante, welche gemäß Anspruch 1 oder Anspruch 2 gebildet wird.
DE102006034549A 2005-07-26 2006-07-26 Vertiefungs-Photolack-Struktur einer Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben Withdrawn DE102006034549A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0067880 2005-07-26
KR1020050067880A KR100633994B1 (ko) 2005-07-26 2005-07-26 반도체 소자의 웰 포토레지스트 패턴 및 그 형성 방법

Publications (1)

Publication Number Publication Date
DE102006034549A1 true DE102006034549A1 (de) 2007-02-22

Family

ID=37626199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006034549A Withdrawn DE102006034549A1 (de) 2005-07-26 2006-07-26 Vertiefungs-Photolack-Struktur einer Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US7488672B2 (de)
JP (1) JP2007036249A (de)
KR (1) KR100633994B1 (de)
CN (1) CN1904739A (de)
DE (1) DE102006034549A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838203B1 (en) 2006-11-13 2010-11-23 National Semiconductor Corporation System and method for providing process compliant layout optimization using optical proximity correction to improve CMOS compatible non volatile memory retention reliability
TWI441239B (zh) * 2006-12-12 2014-06-11 Asml Netherlands Bv 製造微影元件的方法、微影單元及電腦程式產品
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
JP2009025914A (ja) 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
US7855146B1 (en) * 2007-09-18 2010-12-21 National Semiconductor Corporation Photo-focus modulation method for forming transistor gates and related transistor devices
US7790491B1 (en) 2008-05-07 2010-09-07 National Semiconductor Corporation Method for forming non-volatile memory cells and related apparatus and system
JP2010021416A (ja) * 2008-07-11 2010-01-28 Renesas Technology Corp 半導体装置の製造方法
CN101673060B (zh) * 2008-09-09 2011-10-26 中芯国际集成电路制造(北京)有限公司 一种光刻后注入离子的方法
CN101635258B (zh) * 2009-06-09 2012-07-04 上海宏力半导体制造有限公司 一种防止新鲜高温氧化表面光致抗蚀剂翘曲的方法
JP2012209536A (ja) * 2011-03-11 2012-10-25 Sony Corp イオン注入シミュレーション方法及びイオン注入シミュレーション装置、半導体装置の製造方法、半導体装置の設計方法
CN102420128A (zh) * 2011-07-12 2012-04-18 上海华力微电子有限公司 一种利用光刻胶固化作用减少阱邻近效应的制程
CN103539064B (zh) * 2012-07-10 2016-03-02 无锡华润上华半导体有限公司 Mems结构的牺牲层湿法腐蚀方法及mems结构
US10362067B2 (en) * 2015-09-04 2019-07-23 Swim.IT Inc Method of and system for privacy awareness
CN107195539A (zh) * 2017-05-11 2017-09-22 武汉华星光电技术有限公司 改善光阻残膜的方法
KR102359373B1 (ko) 2018-06-11 2022-02-08 에스케이하이닉스 시스템아이씨 주식회사 고전압 반도체소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
JPH1126356A (ja) * 1997-07-08 1999-01-29 Sony Corp 半導体装置の製造方法
JP2000068509A (ja) * 1998-08-26 2000-03-03 Sony Corp 半導体装置の製造方法
US6627588B1 (en) * 1999-03-11 2003-09-30 Georgia Tech Research Corporation Method of stripping photoresist using alcohols
US6458656B1 (en) * 2000-03-16 2002-10-01 Advanced Micro Devices, Inc. Process for creating a flash memory cell using a photoresist flow operation
US6569606B1 (en) * 2000-07-27 2003-05-27 Advanced Micro Devices, Inc. Method of reducing photoresist shadowing during angled implants
TW526395B (en) * 2000-09-29 2003-04-01 United Microelectronics Corp Method to improve side profile of photoresist pattern
KR100415091B1 (ko) 2002-03-26 2004-01-13 주식회사 하이닉스반도체 미세패턴 형성 방법
US6777145B2 (en) * 2002-05-30 2004-08-17 Chartered Semiconductor Manufacturing Ltd. In-line focus monitor structure and method using top-down SEM
KR20050070689A (ko) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 반도체 소자의 이온 주입 방법

Also Published As

Publication number Publication date
US20070026627A1 (en) 2007-02-01
CN1904739A (zh) 2007-01-31
US7488672B2 (en) 2009-02-10
JP2007036249A (ja) 2007-02-08
KR100633994B1 (ko) 2006-10-13

Similar Documents

Publication Publication Date Title
DE102006034549A1 (de) Vertiefungs-Photolack-Struktur einer Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
EP0000702B1 (de) Verfahren zur Herstellung einer fliessbeständigen Resistmaske aus strahlungsempfindlichem Resistmaterial
DE4410274C2 (de) Verfahren zum Herstellen eines mehrschichtigen Resistmusters
DE69706910T2 (de) Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode
DE102007035766A1 (de) Resiststruktur-Verdickungsmarerial, Verfahren zum Ausbilden einer Resiststruktur, Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19825039B4 (de) Verfahren zum Strukturieren eines chemisch verstärkten Photoresists
DE102006002032A1 (de) Fotoempfindliche Beschichtung zum Verstärken eines Kontrasts einer fotolithographischen Belichtung
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE2643811A1 (de) Verfahren zur herstellung eines musters in einer photolackschicht und hierfuer geeignete maske
DE4200647C2 (de) Verfahren zur Herstellung einer Maske
EP2701181A2 (de) Verfahren zur Herstellung von Halbleiterbauelementen auf einem Substrat sowie Substrat mit Halbleiterbauelementen
DE19706495B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung fein getrennter Resistmuster
WO2005125291A1 (de) Ausscheiden von kupfer zur erzeugung von leiterbahnen
DE4443934A1 (de) Verfahren zur Bildung eines Resistmusters und eines darin verwendeten sauren, wasserlöslichen Materialgemisches
DE2855723C2 (de) Verfahren zum Herstellen eines Negativmusters einer Vorlage aus einem Positivlack
DE19857094A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE4339466A1 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE102007015499A1 (de) Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
DE10038928A1 (de) Photolithographische Maske
DE2425379A1 (de) Molybdaen-aetzmittel
DE102004031398B4 (de) Verfahren zur photolithographischen Projektion eines Musters auf einen Halbleiterwafer mit einer alternierenden Phasenmaske

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201