DE102006033175A1 - Elektronikanordnung - Google Patents
Elektronikanordnung Download PDFInfo
- Publication number
- DE102006033175A1 DE102006033175A1 DE102006033175A DE102006033175A DE102006033175A1 DE 102006033175 A1 DE102006033175 A1 DE 102006033175A1 DE 102006033175 A DE102006033175 A DE 102006033175A DE 102006033175 A DE102006033175 A DE 102006033175A DE 102006033175 A1 DE102006033175 A1 DE 102006033175A1
- Authority
- DE
- Germany
- Prior art keywords
- logic
- power
- substrate
- housing
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Abstract
Die Erfindung betrifft eine Elektronikanordnung (1) mit einem Leistungsteil (2) und einem Logikteil (3). Es ist die Ausbildung als einteiliges Elektronikmodul (5) vorgesehen, das sowohl das Leistungsteil (2) als auch das Logikteil (3) integral umfasst, wobei Leistungsteil (2) und Logikteil (3) zumindest teilweise in ein gemeinsames Modulgehäuse (5) eingebettet sind.
Description
- Stand der Technik
- Die Erfindung betrifft eine Elektronikanordnung mit einem Leistungsteil und einem Logikteil.
- Bekannte Elektronikeinheiten sehen eine räumliche Trennung zwischen Leistungsteil und Logikteil vor, also zwei einzelne, separate Baugruppen. Die Logik ist entweder auf einer Leiterplatte oder einem keramischen Substrat angeordnet. ist für den Logikteil ein keramisches Substrat vorgesehen, so wird der Leistungsteil zumeist ebenfalls auf einem weiteren keramischen Substrat angeordnet, das mit Leistungsbauelementen bestückt ist. Das Leistungsteil weist „verpackte" Bauelemente auf, also Bauelemente, die jeweils eingehaust sind. Die bekannte Lösung hat die Nachteile einer eingeschränkten Miniaturisierbarkeit. Ferner ist die bekannte Lösung wenig flexibel und integrationsfähig für den Einsatz bei einer konkreten Anwendung. Die keramischen Substrate weisen ferner in Bezug auf die Handhabung keine hinreichende Robustheit auf.
- Offenbarung der Erfindung
- Bei der erfindungsgemäßen Elektronikanordnung, die ein Leistungsteil und ein Logikteil aufweist, ist die Ausbildung als einteiliges Elektronikmodul vorgesehen, das sowohl das Leistungsteil als auch das Logikteil integral umfasst, wobei Leistungsteil und Logikteil zumindest teilweise in ein gemeinsames Moldgehäuse eingebettet sind. Die erfindungsgemäße Elektronikanordnung ist durch die Integration kompakt einstückig aufgebaut und durch das gemeinsame Moldgehäuse geschützt. Unter „Moldgehäuse" ist eine Verkapselung, insbesondere mittels Transfer-Molding-Verfahren, zu verstehen, d.h., die Elektronikanordnung wird in einen Werkstoff eingeschlossen, vorzugsweise mit einem Werkstoff, insbesondere Kunststoff, umspritzt, der aushärtet und einen sicheren Schutz bietet. Durch die aufgrund der Erfindung mögliche kompakte Anordnung ergibt sich eine Reduzierung des Bauraums und des Gewichts im Vergleich zu Elektronikanordnungen des Standes der Technik, die aus mehreren Einzelbaugruppen bestehen.
- Nach einer Weiterbildung der Erfindung ist vorgesehen, dass das Leistungsteil als Tragteil mindestens ein Leistungssubstrat aufweist, das mindestens ein Leistungsbauelement, insbesondere mindestens einen Leistungshalbleiter, trägt. Als Leistungssubstrat kann insbesondere eine Leiterplatte oder eine keramische Platte zum Einsatz kommen. Auf dem Leistungssubstrat ist mindestens ein Leistungsbauelement angeordnet. In dieser Zone entsteht aufgrund der gegenüber dem Logikteil höheren Leistungsbereitstellung ein entsprechender Wärmeanfall, der gezielt abgeführt werden kann, ohne dass das Logikteil allzu sehr erwärmt wird. Demzufolge ist bevorzugt vorgesehen, dass das Logikteil als Tragelement mindestens ein Logiksubstrat aufweist, das mindestens ein Logikbauelement trägt. Leistungssubstrat und Logiksubstrat sind getrennt voneinander ausgebildet, jedoch gemeinsam im einteiligen Elektronikmodul enthalten. Auf dem Logiksubstrat, das insbesondere als Leiterplatte oder keramisches Substrat ausgebildet sein kann, sind die Bauelemente für die Logik der Elektronikanordnung angeordnet. Die Elektronikanordnung kann beispielsweise ein Steuergerät, zum Beispiel für einen Elektromotor, sein, wobei das Leistungsteil mit der Leistungselektronik den Elektromotor entsprechend der Vorgabe der von dem Logikteil erfolgenden Ansteuerung steuert oder regelt.
- Eine Weiterbildung der Erfindung sieht vor, dass Logiksubstrat und Leistungssubstrat übereinander angeordnet sind. Hierunter ist zu verstehen, dass bei Horizontalanordnung der beiden Substrate diese mit Abstand zueinander, insbesondere parallel, übereinander liegen. Bevorzugt ist das Logiksubstrat oberhalb des Leistungssubstrats angeordnet.
- Für die Verdrahtung von Logiksubstrat und Leistungssubstrat beziehungsweise deren jeweilige Bauelemente untereinander kann insbesondere die Bond-Verbindungstechnik eingesetzt werden. Es sind jedoch auch andere Verbindungstechniken denkbar, wie Flexverbindungen (flexible Verbindungen, insbesondere flexible Flachleitungen) und/oder Durchkontaktierungen. Zusätzlich oder alternativ sind auch Lötverbindungen denkbar.
- Eine Weiterbildung der Erfindung sieht vor, dass das mindestens eine Leistungsbauelement mit dem Leistungssubstrat über mindestens eine Bond-Verbindung elektrisch verbunden ist. Dies gilt insbesondere für Anschlüsse des Leistungsbauelements, die abgewandt vom Leistungssubstrat liegen. Sofern das Leistungsbauelement elektrische Anschlüsse aufweist, die dem Leistungssubstrat zugewandt sind, können diese insbesondere über Lötverbindungen an entsprechende Strompfade des Leistungssubstrats angeschlossen werden.
- Eine Weiterbildung der Erfindung sieht vor, dass die Rückseite des Logiksubstrats mindestens eine elektrische Verbindungsfläche für die angrenzende Vorderseite des mindestens einen Leistungsbauelements aufweist. Die Anordnung ist vorzugsweise derart getroffen, dass auf der Vorderseite des Leistungsbauelements elektrische Anschlüsse liegen, die mit entsprechenden Strompfaden an der Rückseite des Logiksubstrats insbesondere durch Lötstellen elektrisch verbunden werden. Hierdurch ergibt sich ein sehr kompakter und einfacher Aufbau.
- Nach einer Weiterbildung der Erfindung ist die Vorderseite des Logiksubstrats außerhalb des Moldgehäuses angeordnet. Die Rückseite des Logiksubstrats liegt bevorzugt im Moldgehäuse. Bei dieser Anordnung ist somit der Logikteil nicht komplett in das Moldgehäuse eingebettet, sondern nur in Bezug auf seine Unterseite. Die auf der Vorderseite des Logikteils liegenden Logikkomponenten sind daher von außen her zugänglich.
- Kurze Beschreibung der Zeichnungen
- Die Zeichnungen veranschaulichen die Erfindung anhand von drei Ausführungsbeispielen und zwar zeigt:
-
1 einen Querschnitt durch ein erstes Ausführungsbeispiel einer Elektronikanordnung, -
2 ein weiteres Ausführungsbeispiel einer Elektronikanordnung im Querschnitt und -
3 ein weiteres Ausführungsbeispiel einer Elektronikanordnung im Querschnitt. - Ausführungsform(en) der Erfindung
- Die
1 zeigt eine Elektronikanordnung1 , die ein Leistungsteil2 und ein Logikteil3 aufweist. Die Elektronikanordnung1 ist als einteiliges Elektronikmodul4 ausgebildet, dass sowohl das Leistungsteil2 als auch das Logikteil3 integral umfasst, wobei Leistungsteil2 und Logikteil3 im Ausführungsbeispiel der1 vollständig und gemeinsam in einem Moldgehäuse5 eingebettet sind. In1 ist eine Hauptplatine6 (Leadframe) vorgesehen, die ein Fenster7 aufweist, in der die Elektronikanordnung1 bereichsweise angeordnet ist, wobei das Moldgehäuse5 mit an die Hauptplatine6 angespritzt ist. Bei dem Moldgehäuse5 handelt es sich um ein aus Kunststoff gespritztes Gehäuse, d.h., nach Fertigstellung des elektrischen Aufbaus der Elektronikanordnung1 wird dieser mit Kunststoff umspritzt. - Das Leistungsteil
2 weist ein Leistungssubstrat8 auf, das als keramisches Substrat9 ausgebildet ist. Das Leistungssubstrat8 bildet ein Tragelement10 für die Bauteile des Leistungsteils2 , insbesondere für Leistungsbauelemente11 , die als Leistungshalbleiter12 ausgebildet sind. Mittels Bond-Verbindungen13 , die als Bond-Drähte14 ausgebildet sind, sind die Leistungsbauelemente11 mit entsprechenden Strompfaden des Leistungssubstrats8 verbunden. Ferner bestehen Lötverbindungen15 zwischen der Vorderseite16 des Leistungssubstrats8 und den Leistungsbauelementen11 . - Mittels Abstandshalter
17 wird ein Logiksubstrat18 , das als keramisches Substrat19 ausgebildet ist, oberhalb des Leistungssubstrats8 an diesem gehalten, derart, dass sich zumindest ein Anteil der Bauelemente des Leistungsteils2 unterhalb des Logiksubstrats18 befinden. Das Logiksubstrat18 bildet ein Trageelement10' . Auf der Vorderseite20 des Logiksubstrats18 sind Logikbauelemente21 angeordnet. Hierunter sind auch Logikkomponenten zu verstehen. Mittels Bond-Verbindungen22 , die als Bond-Drähte14' ausgebildet sind, ist das Logiksubstrat18 mit dem Leistungssubstrat8 und/oder der Hauptplatine6 elektrisch verbunden. Die gesamte, vorstehend beschriebene Anordnung zusammen mit den erwähnten Bond-Verbindungen13 ,22 befindet sich innerhalb des Moldgehäuses5 . - Die Elektronikanordnung
1 des Ausführungsbeispiels der2 unterscheidet sich nur teilweise vom Ausführungsbeispiel der1 , sodass nachstehend nur auf die Unterschiede eingegangen wird. Alles Übrige entspricht der Ausgestaltung des Ausführungsbeispiels der1 . Beim Ausführungsbeispiel der2 sind die Abstandshalter17 derart kurz ausgebildet, dass die Rückseite23 des Logiksubstrats18 direkt an die Vorderseite24 der Leistungsbauelemente11 angrenzt, sodass elektrische Verbindungsflächen25 (Strompfade) an der Rückseite23 des Logiksubstrats18 über Lötverbindungen26 mit entsprechenden Kontaktstellen27 der Leistungsbauelemente11 elektrisch verbunden sind. Hierdurch wird ein besonders flacher Aufbau erzielt. - Das Ausführungsbeispiel der
3 zeigt eine Elektronikanordnung1 , die sich vom Ausführungsbeispiel der1 dadurch unterscheidet, dass das Moldgehäuse5 das Logikteil8 nicht komplett umgibt, sodass die Vorderseite28 des Logiksubstrats18 außerhalb des Moldgehäuses5 liegt und nur die Rückseite29 des Logiksubstrats18 im Moldgehäuse5 eingebettet ist. Mindestens eine Bondverbindung22 , die vom Logikteil3 zur Hauptplatine6 führt, liegt daher außerhalb des Moldgehäuses5 . - Aufgrund der Erfindung wird ein Elektronikmodul geschaffen, dass das Leistungsteil und das Logikteil, also das Ansteuerteil für das Leistungsteil enthält. Gegebenenfalls kann das Logikteil auch Sensorikbauelemente aufweisen. Ferner weist die erfindungsgemäße Elektronikanordnung die für den Aufbau erforderlichen Schaltungsträger (Substrate) und das Gehäuse auf, das als Moldgehäuse ausgebildet ist.
- Insbesondere kann vorgesehen sein, dass ein oder mehrere Leistungshalbleiter auf das Leistungssubstrat, wie zum Beispiel ein DCB-Substrat (DCB = direkt copper bonding), montiert werden. Dabei erfolgt die Verschaltung (Kontaktierung) der Leistungskomponenten untereinander entweder durch sogenannte Bonds und/oder Lötverbindungen, bevorzugt zweiseitige Lötverbindungen, insbesondere in einem Sandwichsaufbau. Die Leistungsbauelemente werden vorzugsweise gelötet, um eine optimale Entwärmung sicherstellen zu können. Zusätzlich oder alternativ kann als Verbindungstechnik auch Niedertemperatursintern zum Einsatz kommen. Für Anwendungen, bei denen hohe thermische Verluste auftreten, erfolgt die Entwärmung des Leistungsteils insbesondere über die Substratrückseite, also die Leistungssubstratrückseite. In einem solchen Fall ist vorgesehen, sie bei der Ausbildung des Gehäuses nicht mit abzudecken, d.h., die Substratrückseite bleibt im Moldprozess freigestellt. Für Anwendungen mit geringeren Verlustleistungen kann die Entwärmung über die Hauptplatine (Leadframe) ausreichend sein, sodass die vorstehend erwähnte Freistellung nicht notwendig ist und hierdurch der Aufwand reduziert wird.
- Das Logikteil wird vorzugsweise auf einem Keramiksubstrat oder einer üblichen Leiterplatte aufgebaut. Das jeweilige Substrat wird in das Moldgehäuse zumindest bereichsweise oder vollständig integriert. Ferner wird das Logiksubstrat bevorzugt oberhalb des Leistungsteils positioniert. Die Kontaktierung erfolgt bevorzugt mittels Ronden und/oder Flexverbinder (Flexfolie). Das Logiksubstrat kann im Aufbau als Sandwich ausgebildet sein. Zusätzlich oder gleichzeitig ist es möglich, dass die Rückseite des Logiksubstrats zur Kontaktierung der Oberseite der Leistungsbauteile verwendet wird.
- In einer speziellen Ausführungsform ist vorgesehen, dass das Logiksubstrat auf das Gehäuse, also auf das Moldpackage aufgesattelt wird. In diesem Falle erfolgt die Verdrahtung zwischen Logikteil und Leistungsteil über das Leadframe, eventuell in Kombination mit Flexverbinder. Die Bestückung der Ansteuerlogik und einer gegebenenfalls vorgesehenen Sensorik erfolgt vor der Montage des Logiksubstrats auf das Leistungssubstrat. Die Vorpositionierung des Logiksubstrats erfolgt bevorzugt über einfache Abstandshalter, die vorzugsweise aus Kupfer oder Keramik bestehen können.
- Aufgrund der Erfindung ergibt sich eine Miniaturisierung des Aufbaus. Vorteilhaft für die direkte Integration der Elektronik in die jeweilige Anwendung ist aufgrund der Erfindung die Reduzierung des Bauraums und Gewichts durch den Entfall externer Schaltungsträger, externer Verdrahtungselemente und weiterer Passivierungsmaßnahmen. Bei der Erfindung kommen bevorzugt Bare-Die-Bauelemente (unverpackte Bauelemente) für die Leistungsbauteile und die vorzugsweise aktiven Logikbauteile zur Anwendung, d.h., es werden platzintensive vorverpackte Bauelemente vermieden. Ferner lassen sich durch den Einsatz von Bare-Die-Bauelementen die Abmessungen der Substrate (Tragelemente) im Vergleich zur üblichen Technik kleiner gestalten, wodurch sich trotz Verwendung hochwertiger Substrate Kostenvorteile ergeben.
- Als Logiksubstrat wird vorzugsweise eine Keramik eingesetzt, die die Bestückung von Bare-Die-Bauelementen ermöglicht, wodurch auf eine Doppelverpackung von Bauelementen verzichtet wird. Die Bestückung einer Vielzahl von Logiksubstraten ist insbesondere als Großkarte möglich, wodurch eine Reihe von Fertigungsschritten, wie beispielsweise der Druck von Leitkleber kostengünstig parallel erfolgen kann. Zum Erhalt der einzelnen Logiksubstrate wird die Großkarte in Einzelelemente aufgetrennt. Alternativ ist es auch denkbar, das Substrat als Einzelsubstrat zu bestücken. Die Bestückung mit Bare-Die-Bauelementen kann auch im Flip-Chip-Technik realisiert werden, wodurch gegebenenfalls eine Reduzierung der benötigten Substratfläche möglich ist, was sich vorteilhaft auf die Modulbaugröße und den beanspruchten Bauraum in der jeweiligen Anwendung (Applikation) auswirkt. Die Bestückung in Flip-Chip-Technik kann sowohl in Form eines Löt- oder Klebe-Flip-Chips erfolgen, vorzugsweise allerdings als Klebeverbindung, da dieser Prozess besonders einfach bei Bestückungsvorgängen des Substrates realisiert werden kann.
- Die erwähnten Bare-Die-Bauelemente weisen deutlich weniger Bauraum auf, da sie keine Standardgehäuse aufweisen. Da das gesamte Modul mit einem Gehäuse (Moldgehäuse) versehen ist, können hierdurch Kosten verursachende Doppelverpackungen der Bauelemente vermieden werden.
- Bei der Erstellung des Gehäuses wird bevorzugt Niederdruck-Epoxidpressmasse eingesetzt. Die Ausführung des gesamten Modulgehäuses in Form eines im Transfer-Molding-Verfahren hergestellten Gehäuses ist vorteilhaft, da die für dieses Verfahren eingesetzten umweltverträglichen sogenannten Green Compounds Niederdruck Epoxidmassen besonders gut geeignet sind, die im Modul auftretenden Spalte blasenfrei zu füllen und die elektrischen Bauelemente, insbesondere die Bare-Die-Bauelemente, vor Umwelteinflüssen (zum Beispiel Flüssigkeiten, Staub und so weiter) zu schützen. Des weiteren sind diese Kunststoffe aufgrund ihrer physikalischen Eigenschaften gut geeignet, mögliche thermomechanische Fehlanpassungen der eingesetzten Komponenten auszugleichen. Ferner wird aufgrund der erwähnten Epoxidmassen eine hohe mechanische Stabilisierung des Aufbaus erzielt.
- Bei dem erfindungsgemäßen Modul sind Logik- und Leistungsteil vollständig von dem Moldgehäuse umschlossen und somit elektrisch isoliert. Hierdurch kann auf die Montage von zusätzlichen, elektrisch isolierenden Elementen, wie beispielsweise isolierende Folien, verzichtet werden, wodurch sowohl die Kosten des Isolationsmaterials, als auch die Kosten von dessen Montage eingespart werden.
- Insbesondere ermöglicht die ebene Anordnung von Leistungssubstrat und Logiksubstrat eine einfache Skalierbarkeit des Moduls hinsichtlich Größe und Anzahl der eingesetzten Halbleiter. Dies ist insbesondere vorteilhaft, wenn bei einer Anwendung Leistungshalbleiter unterschiedlichen Typs Verwendung finden sollen, die sich in den Dimensionen (Länge, Breite, Dicke) unterscheiden.
- Aufgrund der erfindungsgemäßen Zusammenfassung der beschriebenen Baugruppen ergibt sich eine Reduzierung der Schnittstellenanzahl. Durch eine multifunktionelle Verwendung von Komponenten, wie zum Beispiel Stanzgitter, kann die Anzahl an Fügeprozeßschritten reduziert werden, wobei gleichzeitig eine gute Verbindungsqualität garantiert ist.
- Insbesondere kann vorgesehen sein, dass die erfindungsgemäße Elektronikanordnung in entsprechende Applikationen integriert ist, beispielsweise in eine elektrische Maschine. Ferner können EMV-Maßnahmen in erfindungsgemäßen Modul vorgesehen sein (EMV = Elektromagnetische Verträglichkeit).
- In einer speziellen Ausführungsform ist die erfindungsgemäße Elektronikanordnung als Modul mit Leistungs- und Logikteil zur Ansteuerung eines Elektromotors vorgesehen. Dabei handelt es sich um ein Leistungsteil, das eine Brückenschaltung, zum Beispiel eine B6-Brücke (B6 ist ein stehender Begriff für eine Verschaltungskonfiguration), aufweist, die aus Leistungstransistoren und Dioden besteht. Das Logikteil weist ein Gatetreiber-IC mit dessen externer Beschaltung sowie optional zugehörige Sensorik auf. Als Substrat oder Substrate für das Leistungsteil und/oder das Logikteil wird beispielsweise eine DCB-Keramik (direct bonded copper) oder eine Hybridkeramik eingesetzt.
- Die Bestückung von Logiksubstraten erfolgt als Großkarte, auf der zunächst mittels eines Sieb- oder Schablonendrucks Leitkleber aufgebracht wird. Anschließend erfolgt die Bestückung der Großkarte mit den aktiven und passiven Bauelementen. Passive Bauelemente werden bevorzugt in SMD-Technik (SMD = surface mounted device) und aktive mit Die-Attach (Montagetechnik: Rückseite auf das Substrat) aufgebracht. Nach dem Aushärten des Leitklebers in einem Ofen werden die aktiven Bauelemente gebondet. Prinzipiell ist es auch möglich oder zusätzlich möglich, die aktiven Bauelemente in Flip-Chip-Technik zu bestücken. Anschließend erfolgt das Vereinzeln der Großkarte in Einzelsubstrate, die im weiteren Modulaufbau dann verarbeitet werden. Alternativ zur Klebetechnik ist auch das Auflöten der Bauelemente, insbesondere alternativ oder vereinzelt sogar als verpackte Bauelemente, möglich.
- Der Aufbau des Leistungsmoduls beginnt bevorzugt mit Lötpastendruck auf das Leistungssubstrat und Bestücken mit Leistungsbauelementen. Ferner wird das Lead-Frame bestückt und eventuelle Zusatzkomponenten auf das Leistungssubstrat, insbesondere aus DGB-Keramik, aufgebracht. Anschließend erfolgt ein Verlöten. Danach werden alle Bondverbindungen ausgeführt. Die Montage des Logiksubstrats kann anschließend auf vorab aufgelöteten oder aufgeklebten Sockeln (Abstandshalter) erfolgen. Der so entstandene Verbund durchläuft bei Bedarf einen Erwärmungsprozess (Ofen) in dem der Kleber an- beziehungsweise ausgehärtet wird. Nach dem Ofenprozess werden noch ausstehende Verbindungen zwischen Logiksubstrat und dem Leistungssubstrat beispielsweise durch Bonds oder Flexfolie hergestellt.
- Anschließend erfolgt die Verkapselung mittels Transfer-Molding Verfahrens, bei dem die Elektronik der Elektronikanordnung in der Kavität einer Moldform mit Kunststoff umspritzt wird, wodurch das Gehäuse des Elektronikmoduls ausgebildet wird. Das Moldwerkzeug besteht aus einem Ober- und Unterteil, die nach dem Einlegen der Elektronikanordnung geschlossen werden und die Kavität auf einem Stanzgitter, insbesondere einer sogenannten Dam-Bar, abdichten. Anschließend erfolgt der eigentliche Spritzprozess, der mit erhöhter Temperatur und Druck durchgeführt wird. Sobald der Kunststoff im Werkzeug vernetzt ist, wird die Moldform geöffnet und das Modul ausgestoßen beziehungsweise entnommen. Je nach eingesetztem Kunststoff und Anforderungen an die Verpackung (Gehäuse) ist optional ein Nachhärten als sogenanntes PMC (post-mold-cure) in einem Ofenverfahrensschritt möglich.
- Nach dem Molden sind die einzelnen Funktionselemente beziehungsweise -bereiche des Stanzgitters mittels der Dam-Bar miteinander verbunden, wodurch sich das Stanzgitter als ein Teil im Montageprozess handhaben lässt. Diese Verbindung bedingt, dass alle elektrischen Kontakte kurzgeschlossen sind, d.h., zur Herstellung der elektrischen Funktion werden diese Verbindungsstellen beispielsweise durch einen Stanzprozess aufgetrennt. Gegebenenfalls kann mit dem Stanzprozess ein Biegeprozess zur applikationsspezifischen Gestaltung der elektrischen und mechanischen Schnittstellen zur jeweiligen Anwendung kombiniert werden.
- Je nach Applikation kann das Modul in unterschiedlicher Weise in dieser montiert werden. Bei einer Integration von Sensorik kann jedoch eine spezielle Orientierung erforderlich sein, zum Beispiel derart, dass das Logikteil in Richtung Motorachse des erwähnten Elektromotors zeigt, wenn beispielsweise als Sensorik Hall-Sensoren über einem Polrad des Elektromotors positioniert werden müssen. In diesem Falle ist die Positionierung des oder der Sensoren innerhalb des Moduls und die Positionierung des Moduls in der Applikation abzustimmen. Dabei können insbesondere die Abstandsanforderungen, beispielsweise bei Hall-Sensoren, dazu führen, dass das Gehäuse im Bereich der Sensoren Konturen aufweist, die es erlauben, die geforderten Abstände einzuhalten und gleichzeitig Bauelemente mit größerer Dicke, im Vergleich zu den erwähnten Hall-Sensoren, zu verbauen.
- Im einfachsten Fall wird das erfindungsgemäße Modul ohne weitere Maßnahme direkt in die Applikation montiert. Dies kann insbesondere durch Schrauben oder Klemmen erfolgen. Denkbar ist es aber auch, dass das Modul beispielsweise nur in ein Teil des Gehäuses der Applikation eingelegt wird und durch die Montage eines Deckels der Applikation oder durch einen zusätzlichen Verguss fixiert wird.
Claims (9)
- Elektronikanordnung mit einem Leistungsteil und einem Logikteil, gekennzeichnet durch die Ausbildung als einteiliges Elektronikmodul (
4 ), das sowohl das Leistungsteil (2 ) als auch das Logikteil (3 ) integral umfasst, wobei Leistungsteil (2 ) und Logikteil (3 ) zumindest teilweise in ein gemeinsames Moldgehäuse (5 ) eingebettet sind. - Elektronikanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Leistungsteil (
2 ) als Tragteil (10 ) mindestens ein Leistungssubstrat (8 ) aufweist, das mindestens ein Leistungsbauelement (11 ), insbesondere mindestens einen Leistungshalbleiter (12 ), trägt. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Logikteil (
3 ) als Tragelement (10' ) mindestens ein Logiksubstrat (18 ) aufweist, das mindestens ein Logikbauelement (21 ), insbesondere mindestens einen Logikhalbleiter, trägt. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Logiksubstrat (
18 ) und Leistungssubstrat (8 ) übereinander angeordnet sind. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Logikteil (
3 ) und Leistungsteil (2 ), insbesondere Logiksubstrat (18 ) und Leistungssubstrat (8 ), über mindestens eine Bondverbindung (13 ,22 ) elektrisch miteinander verbunden sind. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das mindestens eine Leistungsbauelement (
11 ) mit dem Leistungssubstrat (8 ) über mindestens eine Bondverbindung (13 ,22 ) elektrisch verbunden ist. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseite (
23 ) des Logiksubstrats (18 ) mindestens eine elektrische Verbindungsfläche (25 ) für die angrenzende Vorderseite (24 ) des mindestens einen Leistungsbauelements (11 ) aufweist. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vorderseite (
28 ) des Logiksubstrats (18 ) außerhalb des Moldgehäuses (5 ) liegt. - Elektronikanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseite (
29 ) des Logiksubstrats (18 ) im Moldgehäuse (5 ) liegt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006033175A DE102006033175A1 (de) | 2006-07-18 | 2006-07-18 | Elektronikanordnung |
EP07730173A EP2044627B1 (de) | 2006-07-18 | 2007-06-14 | Elektronikanordnung |
PCT/EP2007/055919 WO2008009524A1 (de) | 2006-07-18 | 2007-06-14 | Elektronikanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006033175A DE102006033175A1 (de) | 2006-07-18 | 2006-07-18 | Elektronikanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006033175A1 true DE102006033175A1 (de) | 2008-01-24 |
Family
ID=38669893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006033175A Withdrawn DE102006033175A1 (de) | 2006-07-18 | 2006-07-18 | Elektronikanordnung |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2044627B1 (de) |
DE (1) | DE102006033175A1 (de) |
WO (1) | WO2008009524A1 (de) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010121860A1 (de) | 2009-04-21 | 2010-10-28 | Robert Bosch Gmbh | Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben |
DE102010002138A1 (de) * | 2010-02-19 | 2011-08-25 | Robert Bosch GmbH, 70469 | Substratanordnung für ein elektronisches Steuergerät einer Kraftfahrzeugkomponente |
DE102010040782A1 (de) | 2010-09-15 | 2012-03-15 | Robert Bosch Gmbh | Elektronikanordnung, Steuergerät |
DE102010042537A1 (de) | 2010-10-15 | 2012-04-19 | Robert Bosch Gmbh | Elektronikanordnung, insbesondere zur Getriebe- oder Motorsteuerung eines Fahrzeuges |
US8837150B2 (en) | 2009-09-15 | 2014-09-16 | Lisa Dräxlmaier GmbH | Electronic device for switching currents and method for producing the same |
EP2908409A1 (de) | 2014-02-12 | 2015-08-19 | Pierburg Pump Technology GmbH | Kraftfahrzeug-Nebenaggregat-Elektromotor |
DE102010016798B4 (de) * | 2009-05-15 | 2016-12-22 | Infineon Technologies Ag | Halbleiterchip-Package |
WO2019091728A1 (de) | 2017-11-10 | 2019-05-16 | Lpkf Laser & Electronics Ag | Verfahren und vorrichtung zur integration von halbleiter-wafern |
DE112016001165B4 (de) * | 2015-03-12 | 2019-11-14 | Hitachi Automotive Systems, Ltd. | Antriebssteuereinheit für einen Motor |
WO2021148281A1 (de) | 2020-01-23 | 2021-07-29 | Lpkf Laser & Electronics Ag | Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung |
WO2021228298A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen komponente sowie ein verfahren zur herstellung einer solchen verbundstruktur |
DE102021209480A1 (de) | 2021-08-30 | 2023-03-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Elektronikanordnung, Elektronikanordnung und Baugruppe |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021214847A1 (de) * | 2021-12-21 | 2023-06-22 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines elektronischen Bauteilverbunds, Bauteilverbund und Maschine |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3916980A1 (de) * | 1988-06-02 | 1989-12-14 | Burr Brown Corp | Mit kunststoff umhuellte, integrierte multichip-hybridschaltung |
JPH02291160A (ja) * | 1989-04-28 | 1990-11-30 | Mitsubishi Electric Corp | 半導体装置 |
DD290753A5 (de) * | 1989-12-22 | 1991-06-06 | Veb Werk F. Fernsehelektronik Im Veb Kme,De | Multi-smd-hybridbaugruppe |
DE19513619C1 (de) * | 1995-04-10 | 1996-09-19 | Siemens Ag | Anordnung von Leistungs- und Kontrollhalbleiterelementen zur Temperaturüberwachung |
WO1997024764A1 (en) * | 1996-01-02 | 1997-07-10 | Texas Instruments Incorporated | Integrated system package |
DE19955100A1 (de) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | On-Board Halbleitereinrichtung |
DE69907537T2 (de) * | 1998-02-12 | 2004-04-01 | Hitachi, Ltd. | Hybrid-Halbleitermodul aus vergossenem Kunstharz und Verfahren zuseiner Herstellung |
EP1424728A1 (de) * | 2002-11-27 | 2004-06-02 | Abb Research Ltd. | Leistungshalbleitermodul |
EP1650804A2 (de) * | 2001-09-12 | 2006-04-26 | Hitachi, Ltd. | Halbleiter-IC-Module, Herstellungsmethode und Verwendung |
EP1724833A2 (de) * | 2005-05-20 | 2006-11-22 | NEC Electronics Corporation | SIP (system-in-package) Gehäuse mit gestapelten analogen und digitalen Halbleiterchips und Verfahren zu seiner Herstellung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4037589B2 (ja) * | 2000-03-07 | 2008-01-23 | 三菱電機株式会社 | 樹脂封止形電力用半導体装置 |
KR100799562B1 (ko) * | 2002-03-25 | 2008-01-31 | 페어차일드코리아반도체 주식회사 | 반도체 전력 모듈 및 그 제조방법 |
TWI226110B (en) * | 2004-03-17 | 2005-01-01 | Cyntec Co Ltd | Package with stacked substrates |
-
2006
- 2006-07-18 DE DE102006033175A patent/DE102006033175A1/de not_active Withdrawn
-
2007
- 2007-06-14 EP EP07730173A patent/EP2044627B1/de not_active Expired - Fee Related
- 2007-06-14 WO PCT/EP2007/055919 patent/WO2008009524A1/de active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3916980A1 (de) * | 1988-06-02 | 1989-12-14 | Burr Brown Corp | Mit kunststoff umhuellte, integrierte multichip-hybridschaltung |
JPH02291160A (ja) * | 1989-04-28 | 1990-11-30 | Mitsubishi Electric Corp | 半導体装置 |
DD290753A5 (de) * | 1989-12-22 | 1991-06-06 | Veb Werk F. Fernsehelektronik Im Veb Kme,De | Multi-smd-hybridbaugruppe |
DE19513619C1 (de) * | 1995-04-10 | 1996-09-19 | Siemens Ag | Anordnung von Leistungs- und Kontrollhalbleiterelementen zur Temperaturüberwachung |
WO1997024764A1 (en) * | 1996-01-02 | 1997-07-10 | Texas Instruments Incorporated | Integrated system package |
DE69907537T2 (de) * | 1998-02-12 | 2004-04-01 | Hitachi, Ltd. | Hybrid-Halbleitermodul aus vergossenem Kunstharz und Verfahren zuseiner Herstellung |
DE19955100A1 (de) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | On-Board Halbleitereinrichtung |
EP1650804A2 (de) * | 2001-09-12 | 2006-04-26 | Hitachi, Ltd. | Halbleiter-IC-Module, Herstellungsmethode und Verwendung |
EP1424728A1 (de) * | 2002-11-27 | 2004-06-02 | Abb Research Ltd. | Leistungshalbleitermodul |
EP1724833A2 (de) * | 2005-05-20 | 2006-11-22 | NEC Electronics Corporation | SIP (system-in-package) Gehäuse mit gestapelten analogen und digitalen Halbleiterchips und Verfahren zu seiner Herstellung |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009002519A1 (de) | 2009-04-21 | 2010-10-28 | Robert Bosch Gmbh | Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben |
WO2010121860A1 (de) | 2009-04-21 | 2010-10-28 | Robert Bosch Gmbh | Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben |
DE102010016798B4 (de) * | 2009-05-15 | 2016-12-22 | Infineon Technologies Ag | Halbleiterchip-Package |
US8837150B2 (en) | 2009-09-15 | 2014-09-16 | Lisa Dräxlmaier GmbH | Electronic device for switching currents and method for producing the same |
DE102010002138A1 (de) * | 2010-02-19 | 2011-08-25 | Robert Bosch GmbH, 70469 | Substratanordnung für ein elektronisches Steuergerät einer Kraftfahrzeugkomponente |
DE102010040782A1 (de) | 2010-09-15 | 2012-03-15 | Robert Bosch Gmbh | Elektronikanordnung, Steuergerät |
DE102010042537A1 (de) | 2010-10-15 | 2012-04-19 | Robert Bosch Gmbh | Elektronikanordnung, insbesondere zur Getriebe- oder Motorsteuerung eines Fahrzeuges |
US10243421B2 (en) | 2014-02-12 | 2019-03-26 | Pierburg Pump Technology Gmbh | Motor vehicle auxiliary assembly electric motor |
EP2908409A1 (de) | 2014-02-12 | 2015-08-19 | Pierburg Pump Technology GmbH | Kraftfahrzeug-Nebenaggregat-Elektromotor |
DE112016001165B4 (de) * | 2015-03-12 | 2019-11-14 | Hitachi Automotive Systems, Ltd. | Antriebssteuereinheit für einen Motor |
WO2019091728A1 (de) | 2017-11-10 | 2019-05-16 | Lpkf Laser & Electronics Ag | Verfahren und vorrichtung zur integration von halbleiter-wafern |
US11515259B2 (en) | 2017-11-10 | 2022-11-29 | Lpkf Laser & Electronics Ag | Method and device for the integration of semiconductor wafers |
WO2021148281A1 (de) | 2020-01-23 | 2021-07-29 | Lpkf Laser & Electronics Ag | Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung |
WO2021228298A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen komponente sowie ein verfahren zur herstellung einer solchen verbundstruktur |
DE102020112879A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur |
DE102021209480A1 (de) | 2021-08-30 | 2023-03-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Elektronikanordnung, Elektronikanordnung und Baugruppe |
WO2023030784A1 (de) | 2021-08-30 | 2023-03-09 | Robert Bosch Gmbh | Verfahren zur herstellung einer elektronikanordnung, elektronikanordnung und baugruppe |
Also Published As
Publication number | Publication date |
---|---|
EP2044627B1 (de) | 2012-11-07 |
WO2008009524A1 (de) | 2008-01-24 |
EP2044627A1 (de) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2044627B1 (de) | Elektronikanordnung | |
DE102011053871B4 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
EP2422367B1 (de) | Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben | |
DE102009005650B4 (de) | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls | |
DE102015116152B4 (de) | Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung | |
DE112008001657T5 (de) | Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung | |
DE102006034679A1 (de) | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben | |
EP2019429A1 (de) | Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren | |
DE102014102118A1 (de) | Halbleiterbauelement | |
DE102014102006A1 (de) | Halbleitermodule und Verfahren zu deren Bildung | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102018103979B4 (de) | Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE102005053974B3 (de) | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung | |
US20210028093A1 (en) | Integrated circuit chip with a vertical connector | |
DE10352079A1 (de) | Elektromotor, sowie Verfahren zur Herstellung eines solchen | |
WO2014122021A1 (de) | Laserbauelement und verfahren zu seiner herstellung | |
DE102015107109B4 (de) | Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul | |
DE112014003204T5 (de) | Leistungsmodul | |
DE102016115722A1 (de) | Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung | |
DE102016207947A1 (de) | Optoelektronische Baugruppe, elektronische Baugruppe, Verfahren zum Ausbilden einer optoelektronischen Baugruppe und Verfahren zum Ausbilden einer elektronischen Baugruppe | |
DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102007002807B4 (de) | Chipanordnung | |
DE102014104013A1 (de) | Leistungshalbleiterbauteil | |
DE69433952T2 (de) | Verpackung eines BGA-integrierten Schaltkreises mit hoher thermischer Leitfähigkeit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
R005 | Application deemed withdrawn due to failure to request examination |
Effective date: 20130719 |