DE102006019836B4 - Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung - Google Patents

Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung Download PDF

Info

Publication number
DE102006019836B4
DE102006019836B4 DE102006019836.0A DE102006019836A DE102006019836B4 DE 102006019836 B4 DE102006019836 B4 DE 102006019836B4 DE 102006019836 A DE102006019836 A DE 102006019836A DE 102006019836 B4 DE102006019836 B4 DE 102006019836B4
Authority
DE
Germany
Prior art keywords
silicon
semiconductor region
containing semiconductor
polysilicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006019836.0A
Other languages
English (en)
Other versions
DE102006019836A1 (de
Inventor
Markus Lenski
Ralf van Bentum
Ekkehard Pruefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102006019836.0A priority Critical patent/DE102006019836B4/de
Priority to US11/567,802 priority patent/US7528026B2/en
Publication of DE102006019836A1 publication Critical patent/DE102006019836A1/de
Application granted granted Critical
Publication of DE102006019836B4 publication Critical patent/DE102006019836B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices

Abstract

Verfahren mit den nachfolgenden Schritten in der angegebenen Reihenfolge: Bilden dotierter Bereiche in einem siliziumenthaltenden Halbleitergebiet, das von einer dielektrischen Schicht bedeckt ist; Entfernen der dielektrischen Schicht; Bilden einer Opferbeschichtung auf dem siliziumenthaltenden Halbleitergebiet; Ausheizen des siliziumenthaltenden Halbleitergebiets, um Dotierstoffe zu aktivieren; Entfernen der Opferbeschichtung; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitergebiet, wobei Bilden einer Opferbeschichtung umfasst: Ausführen eines Schichtherstellungsprozesses unter Anwendung eines Oxidationsprozesses, der einen Oberflächenbereich des siliziumenthaltenden Halbleitergebiets verbraucht.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Halbleiterbauelemente mit Metallsilizidbereichen auf stark dotierten Halbleitergebieten, etwa Polysiliziumleitungen, Drain- und Sourcegebieten und dergleichen, um den Widerstand der Halbleitergebiete zu verringern.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen mit hoher Packungsdichte werden die Bauteilstrukturen ständig verkleinert, um das Leistungsverhalten und die Funktion zu verbessern. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die Vorteile aufheben können, die durch die reduzierten Strukturgrößen gewonnen werden. Im Allgemeinen kann das Reduzieren der Strukturgrößen von beispielsweise einem Transistorelement zu einem geringeren Kanalwiderstand in Transistorelementen führen, so dass ein höherer Durchlassstrom und eine höhere Schaltgeschwindigkeit des Transistors erreicht werden kann. Beim Verringern der Strukturgrößen dieser Transistorelemente wird der Anstieg des elektrischen Widerstands leitender Verbindungen, etwa der Gateelektroden oder anderer Polysiliziumleitungen und Kontaktgebiete, d. h. von Gebieten, die Transistorbereiche, etwa die Drain- und Sourcegebiete, mit der Peripherie des Transistorelements verbinden, ein wesentliches Problem, da die Querschnittsfläche dieser Leitungen und Gebiete mit abnehmenden Strukturgrößen ebenfalls kleiner wird. Die Querschnittsfläche bestimmt jedoch in Verbindung mit den Eigenschaften des die Leitungen und Kontaktgebiete bildenden Materials deren Widerstand.
  • Die obigen Probleme können beispielhaft für eine typische kritische Strukturgröße in dieser Hinsicht, die auch als eine kritische Abmessung (CD) bezeichnet wird, etwa die Länge des Kanals eines Feldeffekttransistors, der sich unter einer Gateelektrode zwischen einem Sourcegebiet und einem Draingebiet des Transistors ausbildet, dargelegt werden. Die Verringerung der Kanallänge kann deutlich das Bauteilverhalten im Hinblick auf die Anstiegs- und Abfallzeiten verbessern, wenn das Transistorelement in einem geschalteten Modus betrieben wird, auf Grund der geringeren Kapazität zwischen der Gateelektrode und dem Kanal und auf Grund des reduzierten Widerstands des kürzeren Kanals. Die Reduzierung der Kanallänge zieht jedoch auch die Verringerung der Größe von Leitungen, etwa der Gateelektrode des Feldeffekttransistors, nach sich, die häufig aus Polysilizium hergestellt ist, und zieht auch eine Verringerung der Kontaktgebiete nach sich, die den elektrischen Kontakt zu dem Drain- und Sourcegebieten des Transistors ermöglichen. Folglich wird der verfügbare Querschnitt für den Ladungsträgertransport verringert. Als Folge davon zeigen die Leitungen und die Kontaktgebiete einen höheren Widerstand, sofern der reduzierte Querschnitt nicht durch Verbesserung der elektrischen Eigenschaften des Materials kompensiert wird, das die Leitungen und Kontaktgebiete, etwa die Gateelektrode, und die Drain- und Sourcekontaktgebiete, bildet.
  • Es ist daher von großer Wichtigkeit, die Eigenschaften leitender Gebiete zu verbessern, die im Wesentlichen aus einem halbleitenden Material, etwa Silizium aufgebaut sind. Beispielsweise beruhen in modernen integrierten Schaltungen die einzelnen Halbleiterbauelemente, etwa Feldeffekttransistoren, Kondensatoren, und dergleichen, im Wesentlichen auf Silizium, wobei die einzelnen Bauelemente durch Siliziumleitungen und Metallleitungen verbunden sind. Während der Widerstand der Metallleitungen verbessert werden kann, indem das üblicherweise verwendete Aluminium durch beispielsweise Kupfer und Kupferlegierungen ersetzt wird, sehen sich Prozessingenieure mit einer herausfordernden Aufgabe konfrontiert, wenn eine Verbesserung der elektrischen Eigenschaften von siliziumenthaltenden Halbleiterleitungen und Halbleiterkontaktgebieten erforderlich ist. Daher wird ein gut leitendes Metallsilizid in Polysiliziumleitungen gebildet, etwa in Gateelektroden, und in den Drain- und Sourcegebieten, da das Metallsilizid typischerweise eine deutlich höhere Leitfähigkeit im Vergleich zu Polysilizium und kristallinem Silizium aufweist, selbst wenn diese stark dotiert sind. In konventionellen Verfahren werden eine Vielzahl moderner Silizidierungsschemata angewendet, um die gewünschten elektrischen Eigenschaften bereitzustellen. Beispielsweise werden hochschmelzende Metalle, etwa Nickel, Platin, Kobalt, Titan, Wolfram, und dergleichen, oder Verbindungen davon zum Verbessern der Leitfähigkeit der Polysiliziumleitungen und Kontaktgebiete verwendet. Unabhängig von dem speziellen verwendeten Silizidierungsverfahren wird der Prozess typischerweise nach der Fertigstellung der Transistorelemente ausgeführt, d. h. nach dem Ausführen von Hochtemperaturausheizprozessen zum Aktivieren von Dotierstoffen in den Drain- und Sourcegebieten und zum Verringern der implantationsbedingten Gitterschäden, da die leitenden Metallsilizidmaterialien typischerweise bei erhöhten Temperaturen, wie sie für die Dotierstoffaktivierung erforderlich sind, instabil sind.
  • Obwohl anspruchsvolle Silizidierungsverfahren verfügbar sind, zeigt es sich dennoch, dass in modernen Halbleiterbauelementen eine gewisse Art an Defekten an kritischen Bauteilpositionen beobachtet werden kann, in denen hoch dotierte Gebiete mit unterschiedlicher Leitfähigkeitsart nahe aneinander angeordnet sind. Beispielsweise können Polysiliziumleitungen Transistorelemente oder andere Schaltungselemente verbinden, wobei beispielsweise eine gemeinsame Gatepolysiliziumleitung gebildet wird, um damit zwei oder mehrere unterschiedliche Transistorelemente zu verbinden, wobei auf Grund einer unterschiedlichen Leitfähigkeitsart der entsprechenden Transistoren auch die entsprechende Polysiliziumleitung einen stark n-dotierten Bereich und einen stark p-dotierten Bereich aufweist. In der Nähe der entsprechenden Grenzfläche dieser stark invers dotierten Gebiete kann ein reduziertes oder fehlendes Metallsilizid nach dem Silizidierungsprozess beobachtet werden, woraus sich entsprechende Bauteilfehler auf Grund des deutlich erhöhten Widerstands der entsprechenden Polysiliziumleitung ergeben. Mit Bezug zu den 1a bis 1e werden die in modernen Silizidierungsprozessen beteiligten Probleme nunmehr detaillierter beschrieben.
  • 1a zeigt schematisch eine Draufsicht auf einen Bereich eines Halbleiterbauelements 100, der eine Polysiliziumleitung 110 aufweist, die beispielsweise mit Schaltungselementen 120 und 130 verbunden ist. Beispielsweise repräsentieren die Schaltungselemente 120, 130 Transistorelemente, wobei die Polysiliziumleitung 110 als eine Gateelektrode dienen kann, um ein Kanalgebiet zu steuern, das unter der Gateelektrode 110 gebildet und lateral entsprechende Drain- und Sourcegebiete 121 in dem Transistor 120 und entsprechende Drain- und Sourcegebiete 131 in dem Transistor 130 trennt. In einigen Konfigurationen repräsentieren das erste und das zweite Transistorelement 120, 130 Transistoren unterschiedlicher Leitfähigkeitsart, wodurch ein unterschiedliches Dotierstoffmaterial in den entsprechenden Drain- und Sourcegebieten 121, 131 und damit in den entsprechenden Bereichen der Polysiliziumleitung 110 erforderlich ist. Beispielsweise wird eine entsprechende Schaltungskonfiguration, in der eine Polysiliziumleitung unterschiedliche Transistorelemente verbinden kann, häufig in konventionellen statischen RAM-Zellen eingesetzt, in der typischerweise bis zu 6 Transistorelemente ein einzelnes Bit einer entsprechenden Speichereinrichtung bilden.
  • 1b zeigt schematisch eine Querschnittsansicht entlang des Schnitts Ib, wie er in 1a gezeigt ist. In dieser Fertigungsphase kann der Transistor 130 ein Substrat 101 aufweisen, das ein beliebiges geeignetes Trägermaterial, etwa ein Siliziumvollsubstrat, ein SOI-(Silizium-auf-Isolator-)Substrat, und dergleichen repräsentieren kann. Unabhängig von der Art des verwendeten Substrats ist eine siliziumenthaltende Halbleiterschicht 102 über dem Substrat 101 ausgebildet, um die entsprechenden Drain- und Sourcegebiete 131, 121 beispielsweise auf der Grundlage eines Ionenimplantationsprozesses 107 zu bilden. Wenn der Transistor 130 einen p-Kanaltransistor repräsentiert, können die Drain- und Sourcegebiete 131 darin ausgebildet eine hohe Konzentration eins p-Dotiermittels aufweisen, während wenn ein n-Kanaltransistor betrachtet wird, eine hohe Konzentration eines n-Dotiermittels in den Drain- und Sourcegebieten 131 vorgesehen sein kann. In ähnlicher Weise kann ein stark dotierter Bereich 110n in der Polysiliziumleitung 110 gebildet sein, die in diesen Schnitt des Halbleiterbauelements 100 als eine Gateelektrode dient und auf einer entsprechenden Gateisolationsschicht 104 gebildet ist, die aus Siliziumdioxid, Siliziumnitrid oder einem anderen geeigneten Material aufgebaut sein kann. Ferner kann eine Seitenwandabstandshalterstruktur 105 an Seitenwänden der Gateelektrode oder der Polysiliziumleitung 110 gebildet sein, und eine Deckschicht oder Beschichtung 106 ist beispielsweise als eine Siliziumdioxidbeschichtung auf exponierten Oberflächenbereichen von siliziumenthaltenden Materialien, etwa den Drain- und Sourcegebieten 131 und der Polysiliziumleitung 110 gebildet. Es sollte beachtet werden, dass der Transistor 120 einen ähnlichen Aufbau aufweisen kann, wobei, wie zuvor erläutert ist, die entsprechenden Drain- und Sourcegebiete 121 im Vergleich zu den Drain- und Sourcegebieten 131 invers dotiert sein können, und in ähnlicher Weise ist die Polysiliziumleitung 110 in der Nähe des Transistors 120 invers dotiert im Vergleich zu dem Bereich, wie er in 1b gezeigt ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in den 1a und 1b gezeigt ist, kann die folgenden Prozesse umfassen.
  • Nach dem Bereitstellen des Substrats 101 mit der darauf ausgebildeten siliziumenthaltenden Halbleiterschicht 102 werden entsprechende Transistorbereiche und Bereiche für andere Schaltungselemente, die ein dotiertes Halbleitermaterial in der Schicht 102 erfordern, auf der Grundlage gut etablierter Isolationsverfahren definiert. Beispielsweise werden in modernen Anwendungen Grabenisolationen typischerweise auf der Grundalge moderner Photolithographie-, Ätz-, Abscheide- und Einebnungsprozesse hergestellt. Der Einfachheit halber sind derartige Isolationsstrukturen in den 1a und 1b nicht gezeigt, wobei beachtet werden sollte, dass Bereiche der Polysiliziumleitung 110 über entsprechenden Isolationsstrukturen ausgebildet sein können. Danach werden entsprechende Implantationsprozesse ausgeführt, um die erforderliche vertikale Dotierstoffkonzentration in den entsprechenden aktiven Halbleiterbereichen in der Schicht 102, etwa p-Potentialtöpfe bzw. -Wannen, n-Wannen, und dergleichen, zu bilden. Anschließend werden geeignete Materialien für die Gateisolationsschicht 104 und die Gateelektroden, d. h. die Polysiliziumleitung 110, durch Oxidation und/oder Abscheidung bereitgestellt, woran sich anspruchsvolle Strukturierungsverfahren auf der Grundlage von Photolithographie und anisotropen Ätzverfahren anschließen. Des weiteren können nach dem Strukturieren der Polysiliziumleitung 110 und der Gateisolationsschichten 104 weitere Fertigungsprozesse ausgeführt werden, etwa das Einbringen eines verformten Halbleitermaterials in die entsprechenden Transistorbereiche, und dergleichen, wenn moderne verformte Transistorarchitekturen betrachtet werden. Nach dem Strukturieren der Polysiliziumleitung 110 werden geeignete Implantationsprozesse ausgeführt, um eine gewünschte laterale Dotierstoffprofilierung in den Drain- und Sourcegebieten 131 zu schaffen, wobei zwischenzeitlich die Seitenwandabstandshalter 105 und die Beschichtung 106 gebildet werden. Beispielsweise kann der letzte Implanationsschritt 107 auf der Grundlage der Seitenwandabstandshalterstruktur 105 und der Beschichtung 106 ausgeführt werden, um die Drain- und Sourcegebiete 131 fertigzustellen, wobei eine entsprechende Lackmaske den Transistor 120 abdecken kann, so dass eine geeignete Dotierstoffsorte in die Drain- und Sourcegebiete 121 dieses Transistors nach dem Herstellen der Drain- und Sourcegebiete 131 eingeführt werden kann. Während der Implantation 107n wird die hohe Dotierstoffkonzentration auch in den oberen Bereich der Polysiliziumleitung 110 eingeführt, d. h., in einen Bereich der Leitung 110, der zu dem Transistor 130 gehört, wodurch der Bereich 110n geschaffen wird.
  • 1c zeigt schematisch einen Teil des Bauelements 100 entsprechend der Schnittansicht, wie sie durch die Linie Ic in 1a dargestellt ist, während des Ionenimplantationsprozesses 107n. Eine entsprechende Lackmaske 108 ist über dem Transistor 120 in einem Teil der Polysiliziumleitung 110 gebildet, während der Transistor 130 und der zugehörige Teil der Polysiliziumleitung 110 freigelegt sind, wodurch der stark dotierte Bereich 110n geschaffen wird. Beispielsweise kann man annehmen, dass der Bereich 110n stark n-dotiert ist.
  • 1d zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Implantationsprozesses 107p, während welchem der Transistor 130 von einer Lackmaske 109 abgedeckt ist, während der Transistor 130 und der entsprechende Bereich der Polysiliziumleitung 110 freigelegt ist. Somit wird während der Implantation 107p ein stark dotierter Bereich 110p gebildet.
  • Danach kann ein geeigneter Ausheizprozess ausgeführt werden, um die Dotierstoffe in den entsprechenden Drain- und Sourcegebieten 121 und 131 zu aktivieren und um ferner durch die Implantation hervorgerufene Schäden in den Gebieten 131 und 121 zumindest zu einem gewissen Grade zu rekristallisieren. Als nächstes wird die Oxidbeschichtung 106 beispielsweise auf der Grundlage eines äußerst selektiven nasschemischen Ätzrezepts, etwa in Form einer wässrigen Fluorwasserstoffsäure (HF) entfernt, und nachfolgend wird eine geeignete Silizidierungsprozesssequenz ausgeführt. Zu diesem Zweck können beliebige geeignete Reinigungsprozesse ausgeführt werden und danach wird ein geeignetes hochschmelzendes Metall, etwa Kobalt, Nickel, Platin, und dergleichen abgeschieden und wird in ein Metallsilizid auf der Grundlage einer geeignet gestalteten Wärmebehandlung umgewandelt. Nach der chemischen Reaktion, die mehrere dazwischenliegende Prozessschritte aufweisen kann, abhängig von der Art des herzustellenden Metallsilizids, können weitere Stabilisierungsbehandlungen ausgeführt werden, wobei anzumerken ist, dass typischerweise entsprechende Metallsilizide bei erhöhten Temperaturen nicht stabil sind oder nicht gewünschte Eigenschaften aufweisen können, nachdem diese erhöhten Temperaturen ausgesetzt werden. Aus diesem Grund wird der Ausheizprozess für die Aktivierung der Dotierstoffe in den Drain- und Sourcegebieten 131, 121 vor dem entsprechenden Silizidierungsprozess ausgeführt.
  • 1e zeigt schematisch das Bauelement 100 nach dem Ende des Silizidierungsprozesses, wobei entsprechende Metallsilizidgebiete 111 in den stark dotierten Bereichen 110n, 110p gebildet sind. Jedoch kann eine hohe Wahrscheinlichkeit für Siliziddefekte bei modernen Halbleiterbauelementen beobachtet werden, insbesondere in einem Bereich 112, der der Grenzfläche zwischen den Bereichen 110n, 110p entspricht. In einigen Fällen kann das entsprechende Metallsilizid 111 sogar vollständig in dem Bereich 112 fehlen. In jedem Falle kann die Leitfähigkeit der Polysiliziumleitung 110, die im Wesentlichen auf der hohen Leitfähigkeit des Metallsilizids 111 beruht, deutlich auf Grund der Silizidunregelmäßigkeiten insbesondere im Bereich 112 beeinträchtigt sein, wodurch sich eine Reduzierung des Leistungsverhaltens oder sogar ein vollständiger Ausfall des Bauelements 100 ergibt, insbesondere, wenn die Polysiliziumleitung 110 als eine Verbindungsstruktur in statischen RAM-Zellen verwendet ist.
  • Die US 6 238 959 B2 offenbart Transistorstrukturen mit dotierten Gebieten 11 und 12 und mit Silizidgebieten, die in der Gateelektrode 40 gebildet sind. Das Bilden von Metallsiliziden in Transistorstrukturen von integrierten Schaltungen unter Verwendung von Schichten aus hochschmelzendem Metall wie Kobalt, Tantal, Titan, Zirkon, Wolfram, Nickel oder Legierungen daraus auf dem Siliziumgebiet ist beispielsweise aus der DE10214065A1 wohl bekannt. Aus der DE60102775T2 ist ein Entfernen von Metall und Siliziumoxid während eines Gasphasenätzprozesses bekannt. Dabei wird eine Siliziumdoxidschicht als Opferschicht verwendet, um eine Struktur von einem Substrat abzutrennen.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung ein verbessertes Verfahren bereitzustellen, das die Herstellung von Metallsilizidgebieten ermöglicht, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik für die Herstellung von Metallsilizidgebieten in Halbleiterbereichen und in Polysiliziumleitungen mit einer reduzierten Defektrate, indem ein zusätzlicher Mechanismus zum Entfernen von Kontaminationsstoffen oder anderen Unregelmäßigkeiten vor dem Ausführen einer Hochtemperaturbehandlung, etwa eines Ausheizprozesses zum Aktivieren von Dotierstoffen in Transistorbereichen, bereitgestellt wird. Folglich kann mittels des zusätzlichen Abtragungsprozesses für Kontaminationsstoffe vor einer Hochtemperaturbehandlung eine unerwünschte Modifizierung von Oberflächenunregelmäßigkeiten und anderen Ungleichförmigkeiten, die sich aus einer unerwünschten Temperatur aktivierten „Konsolidierung” derartiger Unregelmäßigkeiten vor und während des Silizidierungsprozesses ergeben, die Wahrscheinlichkeit für Defekte mit fehlendem Silizid deutlich verringert werden, insbesondere in Gebieten, in denen stark invers dotierte Polysiliziumbereiche aneinander anstoßen.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren nach Anspruch 1 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht eins Halbleiterelements mit einer Polysiliziumleitung zeigt, die invers dotierte Bereiche enthält;
  • 1b schematisch eine Querschnittsansicht eines Transistorelements des Bauelements aus 1a während einer speziellen Fertigungsphase gemäß einem konventionellen Prozessablauf zeigt;
  • 1c bis 1e schematisch eine Querschnittsansicht eines Teils der Polysiliziumleitung während der Herstellung von Metallsilizid darin gemäß einem konventionellen Prozessablauf für das Bauelement aus 1a zeigen; und
  • 2a bis 2f schematisch eine Querschnittsansicht eines Polysiliziumleitungsbereichs mit invers dotierten Bereichen zeigt, wie sie in einem Halbleiterbauelement, das in 1a gezeigt ist, verwendet werden, während diverser Fertigungsphasen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Metallsilizidgebieten, etwa Nickelsilizid, Kobaltsilizid, Platinsilizid, Kombinationen davon, und dergleichen, auf Schaltungselementen integrierter Schaltungen und insbesondere in stark größenreduzierten integrierten Schaltungen mit kritischen Abmessungen, d. h. einer Gatelänge von 100 nm und sogar deutlich weniger, wobei der entsprechende Silizidierungsprozessablauf mit verbesserter Gleichförmigkeit ausgeführt werden kann, wodurch sich auch die Wahrscheinlichkeit des Erzeugens von Siliziddefekten verringert, etwa von „fehlendem Silizid” insbesondere in Gebieten mit aneinanderstoßenden Polysiliziumgebieten mit hohen Dotierstoffpegeln. Zu diesem Zweck wird das Entfernen von Kontaminationsstoffen vor dem Silizidierungsprozess verbessert, und in einigen anschaulichen Ausführungsformen vor einem Hochtemperaturprozess, etwa dem Ausheizprozess zum Aktivieren von Dotierstoffen, um eine im Wesentlichen ungestörte Diffusion von Metall und Silizium während des entsprechenden Silizidierungsprozesses zu ermöglichen. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass kohlenstoffbasierte Kontaminationsstoffe während des konventionellen Prozessablaufs insbesondere in der Nähe eines Bereichs gebildet werden, in welchem zwei stark dotierte Polysiliziumbereiche eine Grenzfläche bilden, wobei die Eigenschaften der entsprechenden kohlenstoffbasierten Kontaminationsstoffe während des Hochtemperaturausheizprozesses zum Aktivieren der Dotierstoffe modifiziert werden, woraus sich eine höhere Ätzresistenz dieses modifizierten Kontaminationsstoffes während eines nachfolgenden Prozesses zum Entfernen der Oxidbeschichtung ergibt, die die entsprechenden Siliziumoberflächen während der vorhergehenden Prozessschritte schützt. Somit kann durch Vorsehen eines effizienten Prozesses zum Entfernen oder zumindest zum „Neutralisieren” der entsprechenden Unregelmäßigkeiten oder Kontaminationsstoffe vor der Hochtemperaturbehandlung eine effizientere Metalldiffusion und Siliziumdiffusion während des folgenden Silizidierungsprozesses erreicht werden. Es wird angenommen, dass entsprechende Kontaminationsstoffe, etwa Kohlenstoffe, und dergleichen, durch diverse Implantationsprozesse auf der Basis von Photolackmaterial erzeugt werden kann, wobei Reste davon zu einem gewissen Maß an Abscheidung von Kohlenstoff auf und in die Oxidbeschichtung führen können, wobei entsprechende Ereignisse insbesondere in der Nähe der entsprechenden Lackgrenzen auftreten, wie sie typischerweise während der Implantationssequenz zum Herstellen der stark dotierten Drain- und Sourcegebiete anzutreffen sind, während der auch die entsprechend stark dotierten Gebiete in den Polysiliziumbereichen geschaffen werden. Unabhängig von dem eigentlichen Ursprung der entsprechenden Kontaminationsstoffe und der genauen Art wird angenommen, dass sich eine entsprechende dünne Kontaminationsschicht ausbildet, insbesondere an den spezifizierten Oberflächenbereichen der Polysiliziumleitung, die deutlich ihre Eigenschaften während einer Hochtemperaturbehandlung ändern kann, woraus sich nicht entfernbare oder weniger effizient entfernbare Sorten während des nachfolgenden Entfernens der Oxidbeschichtung ergeben können.
  • Folglich wird in einigen anschaulichen Ausführungsformen das Entfernen oder „Deaktivieren” der Kontaminationsstoffe unter Prozessbedingungen mit einer Temperatur von ungefähr 500 Grad C und deutlich weniger ausgeführt, um eine wesentliche Änderung der Eigenschaften der Kontaminationsstoffe zu verhindern. In einer anschaulichen Ausführungsform wird ein entsprechendes Beschichtungsmaterial, das während der vorhergehenden Prozessschritte verwendet wird, etwa während einer Implantation, vor der Dotierstoffaktivierung entfernt und es wird eine zusätzliche Opferschicht auf der Grundlage eines Prozesses gebildet, in welchem eine spezielle Menge an Silizium aus dem Polysiliziummaterial verbraucht wird, wodurch Reste der Kontaminationsstoffe „eingebettet” werden, die noch auf der freiliegenden Polysiliziumoberfläche nach dem Entfernen des zuvor verwendeten Beschichtungsmaterials vorhanden sind. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen ein geeignet gestalteter Oxidationsprozess ausgeführt, wobei moderat geringe Prozesstemperaturen eingesetzt werden, um die restlichen Kontaminationsstoffe „einzubauen”. Danach kann der Prozessablauf fortgesetzt werden, indem die Dotiermittel aktiviert und danach das Opferbeschichtungsmaterial entfernt wird. Der nachfolgende Silizidierungsprozess kann unabhängig von den Gegebenheiten dieses Prozesses auf der Grundlage einer siliziumenthaltenden Oberfläche ausgeführt werden, die ein gleichförmigeres Diffusionsverhalten ermöglicht und damit zu einer deutlich reduzierten Wahrscheinlichkeit für die Erzeugung von Siliziddefekten beiträgt.
  • Es sollte beachtet werden, dass die vorliegende Erfindung vorteilhaft ist, wenn diese auf äußerst skalierte Halbleiterbauelemente mit MOS-Transistoren mit einer Gatelänge von 100 nm und weniger oder sogar 50 nm und weniger angewendet wird, da hier eine äußerst geringe Defektrate und eine hohe Gleichförmigkeit der entsprechenden Metallsilizidgebiete erforderlich ist, um die Zuverlässigkeit und die Gleichförmigkeit im Leistungsverhalten der entsprechender Leitungen zu gewährleisten. Beispielsweise kann die Zuverlässigkeit von entsprechenden Speicherzellen, in denen eine hochohmige Polysiliziumleitung zu einem Zellenversagen führen kann, deutlich verbessert werden, indem Siliziddefekte in Bereichen von aufeinandertreffenden Polysiliziumbereichen mit inverser Dotierung verringert werden. Sofern dies jedoch nicht in der Beschreibung und in den angefügten Patentansprüchen anders beschrieben ist, können die Prinzipien der vorliegenden Erfindung auch effizient auf weniger kritische Halbleiterbauelemente angewendet werden, wodurch auch deren Zuverlässigkeit und Leistungsverhalten deutlich verbessert wird.
  • Mit Bezug zu den 2a bis 2f in Verbindung mit den 1a bis 1c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Schnittansicht eines Halbleiterbauelements 200, das eine ähnliche Konfiguration aufweist, wie dies auch mit Bezug zu 1a beschrieben ist. Das Halbleiterbauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentieren kann, das zur Ausbildung einer siliziumenthaltenden Halbleiterschicht 202 geeignet ist, wobei die Konfiguration des Substrats 201 und der Halbleiterschicht 202 eine „Vollsubstrat-”Konfiguration repräsentieren kann, in der die Halbleiterschicht 202 ein Teil des Substrats 201 ist, oder diese Komponenten können eine SOI-Konfiguration repräsentieren, in der eine vergrabene isolierende Schicht (nicht gezeigt) auf dem Substrat 201 vorgesehen ist, um die Halbleiterschicht 202 elektrisch von dem Substrat 201 zu isolieren. In diesem Zusammenhang ist eine siliziumenthaltende Halbleiterschicht als ein Material zu verstehen, das einen wesentlichen Anteil an Silizium, beispielsweise mindestens 50 Atomprozent Silizium aufweist, um damit die Herstellung eines Metallsilizids darin zu ermöglichen. Somit kann die Halbleiterschicht 202 zusätzlich zu üblichen Dotiermaterialien mit der erforderlichen hohen Konzentration weitere Komponenten, etwa Germanium, Kohlenstoff, und dergleichen aufweisen, um damit die erforderlichen Eigenschaften der Schicht 202 bereitzustellen. In und über der Halbleiterschicht 202, die eine Vielzahl entsprechender Bauteilbereiche aufweisen kann, die voneinander durch eine entsprechende Isolationsstruktur 240 getrennt sein können und die geeignete dielektrische Materialien aufweisen, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen, sind entsprechende Schaltungselemente vorgesehen. Beispielsweise kann das Halbleiterbauelement 200 ein erstes Transistorelement 220 aufweisen, das in und auf einem entsprechenden Anteil der Halbleiterschicht 202 gebildet ist, und kann ferner einen zweiten Transistor 230 aufweisen, der in einem anderen Bereich der Schicht 202 ausgebildet ist. Es sollte beachtet werden, dass der erste und der zweite Transistor 220 und 230 ein beliebiges Schaltungselement eines modernen Halbleiterbauelements repräsentieren können, die durch eine Polysiliziumleitung verbunden sind. Beispielsweise können der erste und der zweite Transistor 220 und 230 im Wesentlichen den gleichen Aufbau aufweisen, wie dies mit Bezug zu den 1a und 1b beschrieben ist. Z. B. können die Transistoren 220 und 230 entsprechende Transistoren einer statischen RAM-Zelle repräsentieren, wobei in typischen Gestaltungen sechs Transistoren eine Speicherzelle für das Speichern eines einzelnen Informationsbits repräsentieren können. In diesem Falle sind die diversen Transistoren durch eine oder mehrere gemeinsame Polysiliziumleitungen, etwa eine Leitung 210, verbunden, wie sie in 2a gezeigt ist, um damit die Transistoren 220 und 230 zu verbinden, die auch als eine entsprechende Gateelektrode dieser Transistoren dient. Somit ist in dem ersten und in dem zweiten Transistor 220 und 230 die Polysiliziumleitung 210 auf einer entsprechenden Gateisolationsschicht 204 ausgebildet, die nicht über der Isolationsstruktur 240 gebildet ist, wenn ein Oxidationsprozess verwendet wurde, um die Gateisolationsschichten 204 zu bilden. In anderen Fallen kann die Gateisolationsschicht 204 auch auf der Isolationsstruktur 240 ausgebildet sein. Ferner umfasst in dem in 2a gezeigten Fertigungsstadium die Polysiliziumleitung 210 einen stark dotierten Bereich 210n, der beispielsweise eine hohe Konzentration an n-Dotiermitteln aufweisen kann, während ein zweiter Bereich 210p invers dotiert ist, wenn die Transistoren 230 und 220 einen n-Kanaltransistor und einen p-Kanaltransistor repräsentieren. Des weiteren kann eine Deckschicht 206, die beispielsweise eine Siliziumdioxidschicht ist, auf der Polysiliziumleitung 210 und auch auf anderen freiliegenden Bereichen der Halbleiterschicht 202 ausgebildet sein.
  • Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage im Wesentlichen der gleichen Prozesssequenz hergestellt werden, wie sie zuvor mit Bezug zu den 1a bis 1d beschrieben ist. Wie zuvor erläutert ist, wird angenommen, dass insbesondere in einem Bereich 212, d. h. in der Nähe der Grenzfläche zwischen den stark dotierten Bereichen 210n, 210p, eine erhöhte Wahrscheinlichkeit besteht, dass Unregelmäßigkeiten oder Kontaminationsbereiche 250 gebildet werden, deren Auftreten mit den vorhergehenden Implantationsprozessen korreliert sein kann, etwa den Implantationen 107n, 107p, wie sie zuvor mit Bezug zu den 1c und 1d beschrieben sind. Obwohl die entsprechenden Kontaminationsstoffe 250 im Prinzip an jedem beliebigen Bereich der Polysiliziumleitung 210 in entsprechenden Drain- und Sourcegebieten der Transistoren 220, 230 während der Implantation der p-Dotiermittel und n-Dotiermittel gebildet werden können, wird angenommen, dass eine erhöhte Wahrscheinlichkeit in dem Bereich 212 auf Grund des Maskierungsschemas besteht, das für die Implantationen 107n, 107p angewendet wird. Da die entsprechenden Kontaminationsstoffe 250 deutlich ihre Eigenschaften ändern, wenn diese erhöhten Temperaturen ausgesetzt werden, wie sie typischerweise für die Dotierstoffaktivierung eingesetzt werden, d. h. Temperaturen deutlich über 600 Grad C, wird in einer anschaulichen Ausführungsform die Deckschicht 206 vor jeglichen Hochtemperaturprozessen entfernt, um in effizienter Weise die Größe und/oder die Anzahl der Kontaminationsbereiche 250 auf und innerhalb der Deckschicht 206 zu reduzieren.
  • 2b zeigt schematisch das Halbleiterbauelement 200 während eines entsprechend gestalteten Ätzprozesses 251, in welchem die Deckschicht 206 effizient von der Polysiliziumleitung 210 und selbstverständlich von anderen Silizium- oder dielektrischen Oberflächenbereichen, etwa freiliegenden Bereichen der Isolationsstruktur 240, und dergleichen, entfernt wird, wie dies in 1b für die Beschichtung 106 gezeigt ist. Während des Ätzprozesses 251 wird die Anzahl und/oder die Größe der Kontaminationen 250 verringert, wodurch sich eine modifizierte Anzahl und/oder Größe an Kontaminationen 250a ergibt. Es sollte beachtet werden, dass das Entfernen der Deckschicht 206 in dieser Fertigungsphase bereits für eine deutliche Reduzierung von Kontaminationsstoffen 250 sorgt. In einer anschaulichen Ausführungsform ist der Ätzprozess 251 als ein nasschemischer Prozess gestaltet, der dadurch eine hohe Ätzselektivität zu den darunter liegenden Materialien, etwa Polysilizium und kristallines Silizium, aufweist. Wenn beispielsweise die Deckschicht 206 im Wesentlichen aus Siliziumdioxid aufgebaut ist, können gut etablierte Rezepte auf der Grundlage einer verdünnten Fluorwasserstoffsäure (HF) angewendet werden, um in effizienter Weise die Schicht 206 zu entfernen und um ebenso die Kontaminationen 250 zu reduzieren. Um ferner mögliche potentielle Kontaminationen 250a von der Oberfläche der Polysiliziumleitung 210 zu entfernen, kann ein weiterer Prozess in Gang gesetzt werden, während welchem ein Oberflächenbereich der Polysiliziumleitung 210 beginnend von einer anfänglichen Dicke 210i bis zu einer speziellen Tiefe modifiziert wird, um die Kontaminationen 250a „einzubauen” und/oder ebenso zu modifizieren.
  • 2c zeigt schematisch das Halbleiterbauelement 200 während einer entsprechenden Behandlung 252, um eine Opferbeschichtung 253 zu bilden, in der die entsprechenden Kontaminationsstoffe 250a vollständig oder teilweise eingebaut werden. Erfindungsgemäß beinhaltet die Behandlung 252 einen Oxidationsprozess, der bevorzugt bei Temperaturen unter ungefähr 500 Grad C in einer geeigneten oxidierenden Umgebung mit Sauerstoff ausgeführt wird, wobei die weiteren Prozessparameter, etwa die Durchflussrate weiterer Trägergase, der Druck und die Dauer des Oxidationsprozesses 252 entsprechend gut etablierter Rezepte eingestellt werden, da die Herstellung von Siliziumdioxid im Stand der Technik gut verstanden ist. In einigen Ausführungsformen kann die entsprechende oxidierende Umgebung der Behandlung 252 als eine Plasmaumgebung mit Sauerstoff errichtet werden, wobei die Oxidationstiefe auf der Grundlage der Plasmaparameter, etwa der Anregungsleistung, des Drucks, der Sauerstoffdurchflussrate, und dergleichen eingestellt werden kann. In anderen Ausführungsformen wird ein Ofenprozess angewendet, um eine oxidierende Umgebung für die Behandlung 252 zu erhalten. In noch anderen anschaulichen Ausführungsformen kann die Behandlung 252 eine nasschemische Oxidation beispielsweise auf der Grundlage von deionisiertem Wasser mit Ozon aufweisen. Es können auch andere nasschemische Mittel angewendet werden, um die Opferschicht 253 in Form einer Siliziumdioxidschicht zu bilden, wie dies häufig als effizienter Reinigungsprozess eingesetzt wird. In einigen anschaulichen Ausführungsformen kann der Betrag des Materialverbrauchs der anfänglichen Polysiliziumschicht 210 so gesteuert werden, dass ungefähr 1 bis 10 nm der Beschichtung 210 verbraucht werden. Alternativ kann eine Dicke der Deckschicht 253 im Bereich von ungefähr 1,5 bis 10,0 nm oder mehr liegen, abhängig von dem genauen stoichiometrischen Verhältnis des Oxidmaterials in der Opferbeschichtung 253. In anderen Ausführungsformen können andere „materialverbrauchende” Prozesse eingesetzt werden, etwa ein Nitrierungsprozess auf der Grundlage eines geeigneten Stickstoffplasmas. Folglich kann die letztliche Dicke 210f der Polysiliziumleitung 210 um die Materialmenge reduziert werden, die durch Behandlung 252 aufgebracht wird. Spezielle Prozessparameter für die Behandlung 252, wenn diese beispielsweise einen Oxidationsprozess beinhaltet, können auf der Grundlage von Testuntersuchungen mit Halbleiterstrukturen mit freiliegendem siliziumenthaltenden Oberflächenbereichen durchgeführt werden, die im Wesentlichen die gleiche Prozessgeschichte im Vergleich zu der Polysiliziumleitung 210 und im Vergleich zu im Wesentlichen kristallinen Siliziumbereichen, etwa Drain- und Sourcegebieten der Transistoren 220 und 230 durchlaufen haben. Es sollte beachtet werden, dass während der Behandlung 252 die Reaktionsgeschwindigkeit für Polysiliziummaterial und im Wesentlichen kristallines Siliziummaterial, wie es in den entsprechenden Drain- und Sourcegebieten vorzufinden ist, unterschiedlich sein kann, so dass die Opferbeschichtung 253 eine unterschiedliche Dicke im Abhängigkeit der Kristallstruktur des darunter liegenden siliziumenthaltenden Materials besitzen kann. Der Materialverlust, der durch die Behandlung 252 in der Polysiliziumleitung 210 und in anderen siliziumenthaltenden oxidierbaren Materialien verursacht wird, kann bei Bedarf durch geeignetes Umgestalten des Fertigungsprozesses kompensiert werden, um beispielsweise eine erhöhte Polysiliziumdicke vor dem eigentlichen Strukturieren der Polysiliziumleitung 210 vorzusehen.
  • 2d zeigt schematisch das Halbleiterbauelement 200 während eines Ausheizprozesses 254 zum Aktivieren von Dotierstoffen in den entsprechenden Drain- und Sourcegebieten, etwa den Gebieten 131, 121, die in den Transistorelementen 220, 230 gebildet werden. Während des Ausheizprozesses 254, der auf Grundlage geeigneter Rezepte ausgeführt werden kann, die beispielsweise blitzlichtbasierte Ausheizprozesse, lasergestützte Ausheizprozesse, schnelle thermische Ausheizprozesse, und dergleichen enthalten können, kann die Opferschicht 253 freiliegende Oberflächenbereiche schützen und kann ebenfalls darin eingebaut restliche Kontaminationsstoffe 250a aufweisen, die während der vorhergehenden Behandlung modifiziert wurden, oder im Wesentlichen vollständig in die Schicht 253 eingebaut wurden. Folglich kann nach dem Ausheizprozess 254 die Opferbeschichtung 253 in effizienter Weise auf der Grundlage geeigneter Ätzverfahren entfernt werden, wobei in einigen anschaulichen Ausführungsformen, wenn die Opferbeschichtung 253 im Westlichen aus Siliziumdioxid aufgebaut ist, äußerst selektive nasschemische Ätzrezepte, beispielsweise auf der Grundlage einer verdünnten Fluorwasserstoffsäure (HF) eingesetzt werden. Während des entsprechenden Abtragungsprozesses ermöglicht die effiziente „Einkapselung” von Resten oder Kontaminationsstoffen 250a einen effizienten Ätzangriff, da die entsprechenden eingekapselten Kontaminationsstoffe 250a „unterätzt” werden und damit ebenso während des Ätzprozesses entfernt werden. Folglich kann die Oberfläche der Polysiliziumleitung 210 und eines anderen Materials des Bauelements 200 gleichförmiger im Vergleich zur konventionellen Vorgehensweise freigelegt werden, wodurch deutlich die Prozessbedingungen für einen nachfolgenden Silizidierungsprozess verbessert werden. Beispielsweise wird in anschaulichen Ausführungsformen das Entfernen der Opferbeschichtung 253 auf der Grundlage eines äußerst effizienten und selektiven nasschemischen Ätzprozesses als der letzte reaktive Prozess vor dem Abscheiden eines hochschmelzenden Metalls ausgeführt. Beispielsweise wird ein Sputter-Reinigungsprozess, wie er konventioneller Weise vor dem eigentlichen Abscheideprozess eines hochschmelzenden Metalls eingesetzt wird, auf Grund der äußerst gleichförmig freiliegenden Siliziumoberflächen, die durch den vorhergehenden nasschemischen Ätzprozess erhalten werden, weggelassen, um damit das Erzeugen von durch die Sputterung hervorgerufenen Kontaminationsstoffe zu vermeiden. Nach dem Entfernen der Opferbeschichtung 253 wird eine geeignete konventionelle Silizidierungssequenz durchgeführt.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wobei eine Schicht aus hochschmelzendem Metall 255, die ein beliebiges geeignetes Metall, etwa Nickel, Kobalt, Platin, Wolfram, oder eine Kombination davon, aufweisen kann, auf freiliegenden Oberflächen des Bauelements 200 ausgebildet ist. Danach wird eine chemische Reaktion zwischen dem Material der Schicht 255 und dem darunter liegenden Silizium oder Polysiliziummaterial in Gang gesetzt, wobei eine erhöhte Diffusionsgleichförmigkeit auf Grund eines effizienten Entfernes von diffusionsblockierenden Kontaminationsstoffen, etwa den Kontaminationen 250 und 250a erreicht wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des Silizidierungsprozesses. Somit sind gut leitende Metallsilizidgebiete 212 auf der Polysiliziumleitung 210 ausgebildet, wodurch eine Verbindung mit geringem Widerstand zwischen den Transistoren 220 und 230 geschaffen wird.
  • Folglich kann auf der Basis der Metallsilizidgebiete 212 eine erhöhte Zuverlässigkeit von Verbindungen innerhalb der Ebene auf der Grundlage der Polysiliziumleitungen auf Grund der verbesserten Prozessgleichförmigkeit während eines vorhergehenden Silizidierungsprozesses erreicht werden. Z. B. kann eine erhöhte Zuverlässigkeit statischer RAM-Bereiche auf der Grundlage des Metallsilizids 212 mit der reduzierten Defektrate erreicht werden, insbesondere in einem Bereich, in welchem die stark dotierten Polysiliziumbereiche 210n und 210p miteinander in Kontakt sind.
  • In den dargestellten Ausführungsformen, die zuvor mit Bezug zu den 2a und 2b beschrieben sind, wird die Deckschicht 206 entfernt, um in einem ersten Schritt die Größe und/oder die Anzahl der Kontaminationen 250 zu verringern. In noch anderen anschaulichen Ausführungsformen wird die Deckschicht 206 beibehalten und die Opferschicht 253 (siehe 2c) wird auf der Grundlage der Deckschicht 206 gebildet, wenn diese aus einem Material aufgebaut ist, das eine Sauerstoffdiffusion in einer oxidierenden Umgebung zulässt. Folglich kann die Opferschicht 253 gebildet werden, indem ein Oberflächenbereich der Polysiliziumleitung 210 durch die Deckschicht 206 hindurch oxidiert wird, wodurch deren Dicke vergrößert wird, um damit in effizienter Weise gesamt oder teilweise die entsprechenden Kontaminationen 250 aufzunehmen. Zu diesem Zweck kann ein plasmagestützter Oxidationsprozess auf der Grundlage geeignet ausgewählter Prozessparameter eingesetzt werden, wobei die Prozesstemperatur bei 500 Grad C oder weniger gehalten wird. Nach einem gewünschten Verbrauch an Polysiliziummaterial, d. h. nach ungefähr 1 bis 10 nm an verbrauchtem Polysiliziummaterial der Leitung 210 wird der Ausheizprozess 254 ausgeführt, um die Dotierstoffe in den entsprechenden Transistorbereichen zu aktivieren. Danach werden die kombinierten Schichten 206, 253 in einem gemeinsamen Prozess, beispielsweise auf der Grundlage einer verdünnten Fluorwasserstoffsäure (HF) entfernt, wobei die effizient eingekapselten Kontaminationen 250 ebenso entfernt werden, wie dies zuvor erläutert ist.
  • Es gilt also: Die vorliegende Erfindung stellt ein verbessertes Verfahren für die Herstellung von Metallsilizidgebieten in modernen Halbleiterbauelementen bereit, indem ein Oberflächenbereich von freiliegenden Siliziumbereichen, etwa Polysiliziumleitungen, modifiziert wird, um damit in effizienter Weise Kontaminationsstoffe einzukapseln oder zu passivieren, die während der vorhergehenden Bearbeitung gebildet worden sein können, bevor Hochtemperaturbehandlungen, etwa ein Ausheizprozess zum Aktivieren von Dotierstoffen ausgeführt werden. In einigen anschaulichen Ausführungsformen wird eine effiziente Passivierung entsprechender Kontaminationsstoffe auf der Grundlage des Umwandelns von Silizium oder Polysiliziummaterial in Oxid erreicht, um damit die Kontaminationsstoffe darin einzubauen. Nach der Hochtemperaturbehandlung werden das modifizierte Polysilizium oder Siliziummaterial auf der Grundlage selektiver Ätzrezepte abgetragen, wodurch auch in effizienter Weise Kontaminationsstoffe entfernt werden. In noch anderen anschaulichen Ausführungsformen wird eine anfänglich gebildete Deckschicht vor der Hochtemperaturbehandlung entfernt und nachfolgend wird ein Opferbeschichtungsmaterial gebildet, indem freiliegendes Polysilizium- oder Siliziummaterial beispielsweise auf der Grundlage einer Oxidation verbraucht wird, das dann als eine Schutzschicht während des Hochtemperaturprozesses verwendet werden kann. Danach wird die Opferschicht ebenso effizient auf der Grundlage geeignet gestalteter effektiver Ätzprozesse abgetragen. Folglich kann während des nachfolgenden Silizidierungsprozesses eine deutlich verbesserte Prozessgleichförmigkeit erreicht werden, wodurch die Wahrscheinlichkeit für das Erzeugen von Siliziddefekten insbesondere an Positionen, in denen invers dotierte Polysiliziumbereiche aneinanderstoßen, verringert werden. Somit kann der Polysiliziumleitungswiderstand und damit die Zuverlässigkeit entsprechender Schaltungselemente, etwa statischer RAM-Zellen, deutlich verbessert werden.

Claims (10)

  1. Verfahren mit den nachfolgenden Schritten in der angegebenen Reihenfolge: Bilden dotierter Bereiche in einem siliziumenthaltenden Halbleitergebiet, das von einer dielektrischen Schicht bedeckt ist; Entfernen der dielektrischen Schicht; Bilden einer Opferbeschichtung auf dem siliziumenthaltenden Halbleitergebiet; Ausheizen des siliziumenthaltenden Halbleitergebiets, um Dotierstoffe zu aktivieren; Entfernen der Opferbeschichtung; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitergebiet, wobei Bilden einer Opferbeschichtung umfasst: Ausführen eines Schichtherstellungsprozesses unter Anwendung eines Oxidationsprozesses, der einen Oberflächenbereich des siliziumenthaltenden Halbleitergebiets verbraucht.
  2. Verfahren nach Anspruch 1, wobei Bilden der dotierten Bereiche umfasst: Implantieren eines Dotiermittels einer ersten Leitfähigkeitsart in einen ersten Bereich des siliziumenthaltenden Halbleitergebiets, während ein zweiter Bereich davon abgedeckt ist, und Implantieren eines Dotiermittels einer zweiten Leitfähigkeitsart in den zweiten Bereich, während der erste Bereich abgedeckt ist.
  3. Verfahren nach Anspruch 1, wobei der Oxidationsprozess bei einer Temperatur von 500 Grad C oder weniger ausgeführt wird.
  4. Verfahren nach Anspruch 1, wobei der Oxidationsprozess eine nasschemische Oxidation umfasst.
  5. Verfahren nach Anspruch 3, wobei der Oxidationsprozess einen Plasmaoxidationsprozess umfasst.
  6. Verfahren nach Anspruch 1, wobei die Opferschicht auf der Grundlage eines nasschemischen Ätzprozesses entfernt wird.
  7. Verfahren nach Anspruch 6, wobei der nasschemische Prozess auf der Grundlage von Fluorwasserstoffsäure (HF) ausgeführt wird.
  8. Verfahren nach Anspruch 1, wobei die dielektrische Schicht aus Siliziumdioxid aufgebaut ist.
  9. Verfahren nach Anspruch 1, wobei eine Dicke der Opferbeschichtung im Bereich von 2 bis 10 nm liegt.
  10. Verfahren nach Anspruch 2, wobei das siliziumenthaltende Halbleitergebiet eine Polysiliziumleitung repräsentiert, die mindestens zwei Feldeffekttransistoren unterschiedlicher Leitfähigkeitsart verbindet.
DE102006019836.0A 2006-04-28 2006-04-28 Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung Expired - Fee Related DE102006019836B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006019836.0A DE102006019836B4 (de) 2006-04-28 2006-04-28 Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung
US11/567,802 US7528026B2 (en) 2006-04-28 2006-12-07 Method for reducing silicide defects by removing contaminants prior to drain/source activation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006019836.0A DE102006019836B4 (de) 2006-04-28 2006-04-28 Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung

Publications (2)

Publication Number Publication Date
DE102006019836A1 DE102006019836A1 (de) 2007-10-31
DE102006019836B4 true DE102006019836B4 (de) 2016-09-01

Family

ID=38542343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006019836.0A Expired - Fee Related DE102006019836B4 (de) 2006-04-28 2006-04-28 Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung

Country Status (2)

Country Link
US (1) US7528026B2 (de)
DE (1) DE102006019836B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687355B2 (en) * 2007-03-30 2010-03-30 Hynix Semiconductor Inc. Method for manufacturing fin transistor that prevents etching loss of a spin-on-glass insulation layer
KR102571109B1 (ko) * 2015-03-13 2023-08-25 뉴사우스 이노베이션즈 피티와이 리미티드 실리콘 재료의 가공 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238959B1 (en) * 1999-08-03 2001-05-29 United Microelectronics Corp. Method of fabricating LDMOS transistor
DE10214065A1 (de) * 2002-03-28 2003-10-23 Advanced Micro Devices Inc Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
US20040224450A1 (en) * 1999-09-16 2004-11-11 Matsushita Electric Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
DE60102775T2 (de) * 2000-10-27 2005-05-12 Air Products And Chemicals, Inc. Verfahren zur Entfernung von Metallen und Siliziumoxid während des Gasphasenätzens vom Opferoxid

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930256B2 (ja) * 2001-02-07 2007-06-13 スパンション エルエルシー 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238959B1 (en) * 1999-08-03 2001-05-29 United Microelectronics Corp. Method of fabricating LDMOS transistor
US20040224450A1 (en) * 1999-09-16 2004-11-11 Matsushita Electric Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
DE60102775T2 (de) * 2000-10-27 2005-05-12 Air Products And Chemicals, Inc. Verfahren zur Entfernung von Metallen und Siliziumoxid während des Gasphasenätzens vom Opferoxid
DE10214065A1 (de) * 2002-03-28 2003-10-23 Advanced Micro Devices Inc Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung

Also Published As

Publication number Publication date
DE102006019836A1 (de) 2007-10-31
US20070254437A1 (en) 2007-11-01
US7528026B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102009023298B4 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE10255849A1 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit großem ε
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102009023250B4 (de) Halbleiterbauelement-Herstellverfahren mit erhöhter Ätzstoppfähigkeit während der Strukturierung von siliziumnitridenthaltenden Schichtstapeln durch Vorsehen einer chemisch hergestellten Oxidschicht während der Halbleiterbearbeitung
DE102009015749B3 (de) Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102006019836B4 (de) Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee