DE102006010463A1 - Anordnung eines Chipstapels und Verfahren zu dessen Herstellung - Google Patents

Anordnung eines Chipstapels und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006010463A1
DE102006010463A1 DE102006010463A DE102006010463A DE102006010463A1 DE 102006010463 A1 DE102006010463 A1 DE 102006010463A1 DE 102006010463 A DE102006010463 A DE 102006010463A DE 102006010463 A DE102006010463 A DE 102006010463A DE 102006010463 A1 DE102006010463 A1 DE 102006010463A1
Authority
DE
Germany
Prior art keywords
chip
substrate
support elements
produced
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006010463A
Other languages
English (en)
Inventor
Kimyung Yoon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006010463A priority Critical patent/DE102006010463A1/de
Publication of DE102006010463A1 publication Critical patent/DE102006010463A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Die Bonding (AREA)

Abstract

Der Erfindung, die eine Anordnung eines Chipstapels mit einem Substrat, einem ersten und einem zweiten Chip sowie ein Verfahren zu seiner Herstellung betrifft, liegt die Aufgabe zu Grunde, übereinander liegende Chips mit einem Substrat oder mit einem darunter liegenden Chip mittels Drahtbonden zu verbinden und dabei die Gefahr eines Kippens infolge der Bondkraft zu minimieren. Dies wird anordnungsseitig dadurch gelöst, dass zwischen der Unterseite des zweiten Chips, die über die Oberseite des ersten Chips übersteht, und der Oberseite des Substrats elektrisch nicht leitende Stützelemente angeordnet sind. Die verfahrensseitige Lösung der Aufgabenstellung sieht vor, dass diese Stützelemente in dem Zwischenraum zwischen der Unterseite des zweiten Chips und der Oberseite des Substrats eingebracht werden.

Description

  • Die Erfindung betrifft eine Anordnung eines Chipstapels mit einem Substrat mit einer Unterseite und einer der Unterseite gegenüber liegenden Oberseite zur Aufnahme eines Chipstapels mit ersten Substratbondinseln und mit zweiten Substratbondinseln, die auf der Oberseite des Substrats angeordnet sind. Die Anordnung weist einen ersten Chip auf, der seinerseits mit einer ersten Unterseite und einer der Unterseite gegenüber liegenden Oberseite versehen ist. Der erste Chip ist mit seiner Unterseite auf der Oberseite des Substrats angeordnet. Der Chip ist mit ersten Chipbondinseln versehen. Der erste Chip ist mittels elektrisch leitenden Verbindungen mit der ersten Substratbondinsel verbunden.
  • Die Anordnung ist mit einem zweiten Chip versehen, der seinerseits mit einer Unterseite und einer der Unterseite gegenüber liegenden Oberseite versehen ist. Der Chip ist mit Teilen seiner Unterseite auf der Oberseite des ersten Chips angeordnet. Die Unterseite des zweiten Chips steht teilweise über die Oberseite des ersten Chips über. Der zweite Chip ist mit zweiten Chipbondinseln auf seiner Oberseite versehen und mittels zweiten elektrisch leitenden Verbindungen in Form von Bonddrähten mit den ersten Chipbondinseln und/oder den zweiten Chipbondinseln verbunden.
  • Die Erfindung betrifft auch ein Verfahren zur Herstellung einer Anordnung eines Chipstapels, bei dem ein erster Chip mit seiner Unterseite auf eine Oberseite eines Substrats aufgebracht wird. Zwischen dem Substrat und dem ersten Chip, wird eine erste elektrisch leitende Verbindung erzeugt. Anschließend wird ein zweiter Chip mit seiner Unterseite auf die Oberseite des ersten Chips aufgebracht. Dabei steht die Unterseite des zweiten Chips teilweise über die Oberseite des ersten Chips über. Zwischen dem zweiten Chip und dem Substrat oder dem Substrat und dem ersten Chip wird mittels Drahtbonden eine zweite elektrisch leitende Verbindung erzeugt.
  • Eine Anordnung der eingangs genannten Art und ein Verfahren zu dessen Herstellung sind beispielsweise aus der US 2004/02062774 A1 und dort insbesondere aus der Darstellung des Standes der Technik bekannt. Auf einem Substrat ist ein erster Chip mit nach oben gerichteten und Bondinseln montiert. Auf der Oberseite des ersten Chips ist mit einem Abstandshalter ein zweiter Chip montiert. Auch der zweite Chip weist auf seiner Oberseite Bondinseln auf. Die Chipbondinseln sowohl des ersten Chip als auch des zweiten Chip sind mittels Bonddrähten mit korrespondierenden Bondinseln auf dem Substrat über Bonddrähte verbunden. Die Chips selbst weisen eine rechteckige Form auf und sind in ihrer Längserstreckung zueinander im rechten Winkel liegend angeordnet. Damit überdeckt die Unterseite des zweiten Chips die in Oberseite des ersten Chips nur teilweise. Mit anderen Worten steht die Unterseite des zweiten Chips teilweise über die Oberseite des ersten Chips über. Bei dem Bondvorgang wird nun eine Bondkraft auf den überstehenden Chipteil ausgeübt, wodurch der Chip kippt. Durch diesen Vorgang wird der Abstandshalter deformiert, so dass die Schräglage des Chips erhalten bleibt. Diese Schräglage ist für nachfolgende Montageprozesse sehr hinderlich.
  • Gelöst wird diese Problematik gemäß dieser Druckschrift dadurch, dass elektrisch leitende Verbindungselemente vorgesehen werden. Dabei wird der zweite Chip mit seinen Chipbondinseln nach unten auf den ersten Chip aufgelegt. Die elektrisch leitenden Verbindungselemente verbinden nunmehr die Chipbondinseln des zweiten Chips mit den Substratbondinseln auf dem Substrat. Damit wird das Aufbringen einer Bondkraft auf den überstehenden Teil des zweiten Chips vermieden und somit ein Kippen des zweiten Chips verhindert. Die elektrisch leitenden Verbindungselemente bestehen aus einer Mehrzahl übereinander angeordneter Bumps. Damit sind diese elektrisch leitenden Verbindungselemente relativ fragile Gebilde. Die Herstellung einer elektrisch leitenden Verbindung mittels Bonddrahtverbindungen bleibt nach wie vor der sicherere Weg.
    •
  • Die Aufgabe der Erfindung besteht vielmehr darin, übereinander liegende Chips mit einem Substrate oder mit einem darunter liegenden Chip mittels Drahtbonden zu verbinden und dabei die Gefahr eines Kippens infolge der Bondkraft minimieren.
  • Die Aufgabe der Erfindung wird anordnungsseitig dadurch gelöst, dass zwischen der Unterseite des zweiten Chips, die über die Oberseite des ersten Chips übersteht, und der Oberseite des Substrats elektrisch nicht leitende Stützelemente angeordnet sind.
  • Durch die Stützelemente werden gleicher Kräfte, die auf den Teil des zweiten Chips aufgebracht werden, der über dem darunter liegenden ersten Chip übersteht, auf das Substrat abgeleitet. Damit wird ein Kippen des zweiten Chips vermieden. Es ist dabei unerheblich, ob das obere zweite Chip größer als das untere erste Chip ist oder beide Chips nur eine unterschiedliche Form ihrer Flächen haben und es dadurch zu einem Überstand über das untere erste Chip kommt. Die Stützelemente können dabei auf der überstehenden Unterseite des zweiten Schrittes an jeder beliebigen Position angebracht sein. Zweckmäßig ist es jedoch, dass die Stützelemente in einem möglichst großen Abstand von der Kante des unteren ersten Chips angeordnet sind. Die untere Kante wirkt nämlich für die Bondkräfte als Drehpunkt des Hebels des überstehenden Chips. Insbesondere wird es zweckmäßig sein, die Stützelemente an den Ecken des überstehenden Schrittes anzuordnen.
  • In einer zweckmäßigen Ausgestaltung der Erfindung ist vorgesehen, dass die Stützelemente aus Epoxydharz bestehen. Epoxydharz ist ein leicht formbares Material, was mit verschiedenen Technologien aufgebracht werden kann.
  • In einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Stützelemente als Lack bestehen. Lack wird in vielfältiger Weise ohnehin in den Technologien der Halbleitertechnik verwendet. Besonders geeignet ist hierbei ein Photolack. Auch Photolack dort in vielen Bereichen der Halbleitertechnologie verwendet. Stützelemente aus Photolack können mit herkömmlichen Technologien, beispielsweise einer Lithographie, strukturiert werden. Andererseits ist es jedoch auch möglich, Photolack ohne Nutzung der photolithografischen Eigenschaften einfach zur Erzeugung der Stützelemente zu verwenden.
  • Eine weitere günstige Ausgestaltung der Erfindung sieht vor, dass die Stützelemente aus Lötstopplack bestehen. Lötstopplack ist ebenfalls ein sehr gebräuchlicher Werkstoff in der Halbleiterherstellungstechnologie. Dieser Lack kann ebenfalls erfindungsgemäßen Stützelemente entstehen.
  • Eine andere Alternative besteht darin, dass die Stützelemente aus Klebstoff bestehen. In der Halbleiterherstellungstechnologie wird an mehreren Stellen Klebstoff verwendet. Dieser Klebstoff kann vorzugsweise ein so genannter B-stage-Klebstoff sein. Dieser Berta-stage-Klebstoff härtet bei einer ersten Temperatur noch nicht vollständig aus, wird jedoch ausreichend fest. Erst beim Einsetzen einer zweiten Temperatur erhärtet dieser Klebstoff vollständig und irreversibel. Somit wird es möglich, die Stützelemente anzuordnen, mit der B-stage-Temperatur temporär zu befestigen und anschließend nach der Chipmontage, das heißt der Montage des zweiten Chips, endgültig auszuhärten.
  • In einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass sowohl der erste Chip als auch der zweite Chip mittels einer Bonddrahtverbindung mit dem Substrat beziehungsweise untereinander verbunden sind. Hierzu sind die ersten Substratbondinseln auf der Oberseite des Substrates und die ersten Chipbondinseln auf der Oberseite des ersten Chips außerhalb der Überdeckung durch den zweiten Chip angeordnet. Die ersten elektrischen Verbindungen sind hierbei in Form von Bonddrahtverbindungen ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass von den Chipbondinseln auf der Oberseite des ersten Chips Bonddrahtverbindungen zum Substrat hin hergestellt sind. Um diese Bonddrahtverbindungen nicht zu stören, ist der zweite Chip mittels Abstandshalter auf den ersten Chip montiert. Im Einzelnen ist dazu vorgesehen, dass die Substratbondinseln auf der Oberseite des Substrates und die ersten Chipbondinseln auf der Oberseite des ersten Chips durch das zweite Chip überdeckt angeordnet sind. Die ersten elektrischen Verbindungen sind dabei in Form von Bonddrahtverbindungen ausgebildet und zwischen der Oberseite des ersten Chips und der Unterseite des zweiten Chips sind die Abstandshalter angeordnet.
  • In einer weiteren günstigen Ausgestaltung der erfindungsgemäßen Anordnung ist vorgesehen, dass die Abstandshalter aus dem gleichen Material wie die Stützelemente bestehen. Somit wird es möglich, die Abstandshalter mit der gleichen Technologie wie die Stützelemente zu erzeugen.
  • In einer anderen Ausführungsform der Erfindung ist es möglich, dass der erste Chip "face down" auf das Substrat aufgelegt wird. Hierzu ist im Einzelnen vorgesehen, dass die ersten Substratbondinseln auf der Oberseite des Substrates und die ersten Chipbondinseln auf der Unterseite des ersten Chips angeordnet sind. Die ersten elektrischen Verbindungen sind als Lötverbindungen oder als elektrisch leitende Klebe-Verbindungen aus elektrisch leitfähigem Kleber ausgebildet.
  • In der anderen Variante der erfindungsgemäßen Anordnung ist vorgesehen, dass der erste Chip ebenfalls wieder „face down" auf das Substrat aufgelegt ist. Hier sind in dem Substrat Bondkanäle vorgesehen, durch die die ersten Chipbondinseln mit den Substratbondinseln mittels Bonddrähten verbunden werden können. Im Einzelnen sind hierzu die ersten Substratbondinseln auf der Unterseite des Substrates und die ersten Chipbondinseln auf der Unterseite des ersten Chips angeordnet. In dem Substrat ist der Bondkanal angeordnet. Die ersten elektrisch leitenden Verbindungen, sind durch den Bondkanal geführt.
  • Die verfahrensseitige Lösung der erfindungsgemäßen Aufgabenstellung sieht vor, dass vor der Erzeugung der zweiten elektrisch leitenden Verbindung zwischen der Unterseite des zweiten Chips, die über die Oberseite des ersten Chips übersteht, und der Oberseite des Substrates elektrisch nicht leitende Stützelemente eingebracht werden. Das Einbringen der Stützelemente sollte dabei so erfolgen, dass die Stützelemente ihre Stützkraft vor dem Aufbringen einer Bondkraft auf den zweiten Chip entfalten.
  • In einer Variante des erfindungsgemäßen Verfahrens ist vorgesehen, dass die Stützelemente vor dem Aufbringen des zweiten Chips auf den ersten Chip auf die Unterseite des zweiten Chips aufgebracht werden. Somit können die zweiten Chips bereits vorgefertigt auf den ersten Chip montiert werden.
  • Eine Alternative hierzu bietet die Möglichkeit, dass die Stützelemente vor dem Aufbringen des zweiten Chips auf den ersten Chip auf die Oberseite des Substrates aufgebracht werden.
  • An verschiedenen Stellen halbleitertechnologischer Prozesse wird Epoxydharz eingesetzt. Epoxydharz bietet die Möglichkeit, sehr feste Formkörper herzustellen. Aus diesem Grunde ist eine Alternative des erfindungsgemäßen Verfahrens dadurch ausgebildet, dass die Stützelemente mittels Epoxydharz erzeugt werden.
  • Alternativ hierzu ist es möglich, dass die Stützelemente mittels Lack erzeugt werden. Dieser Lack kann ein Photolack sein. Eine andere Alternative bietet die Herstellung der Stützelemente mittels Lötstopplacks.
  • Schließlich können die Stützelemente auch mittels Klebstoff erzeugt werden. Insbesondere welche ist es hierbei zweckmäßig, einen B-stage-Klebstoff einzusetzen. Der B-stage-Klebstoff hat die Eigenschaft, dass er bei einer ersten Temperatur (B-stage-Temperaturbild) zu einen vorläufig gehärteten Zustand einnimmt. In der endgültigen Montage, dass heißt beispielsweise nach der Montage des zweiten Chips auf den ersten Chip, kann sodann das endgültige Aushärten in bei der so genannten curing-Temperatur erfolgen. Damit wird gleichzeitig der zweite Chip auf dem Substrat festgelegt.
  • Die Stützelemente können mittels dem ein sich bekannten Siebdruckverfahren hergestellt werden.
  • Alternativ hierzu ist es möglich, dass das Material, aus dem die Stützelemente erzeugt werden, bei der Erzeugung der Stützelemente auf die Fläche, auf die die Stützelemente zu erzeugen sind, auf getropft wird.
  • Es ist aber auch möglich, dass bei der Erzeugung der Stützelemente auf die Fläche, auf der die Stützelemente zu erzeugen sind, eine Folie mit den strukturierten Stützelementen aufgebracht wird.
  • Wenn vorgesehen ist, dass das erste Chip ebenfalls mittels Bonddrahtverbindungen mit dem Substrat verbunden wird, sieht eine Ausgestaltung des erfindungsgemäßen Verfahrens vor, dass die elektrisch leitfähigen Verbindungen von der Oberseite des ersten Chips zu der Oberseite des Substrates mittels Drahtbondverfahren erzeugt werden und zwischen der Oberseite des ersten Chips und der Unterseite des zweiten Chips ein Abstandshalter erzeugt wird.
  • Besonders günstig ist es in diesem Falle, dass der Abstandshalter aus dem Material der Stützelemente erzeugt wird. Dabei bietet sich die Möglichkeit, dass der Abstandshalter nach dem gleichen Verfahren, wie die Stützelemente, erzeugt wird. Eine weitere vorteilhafte Ausführung ergibt sich in diesem Falle dadurch, dass der Abstandshalter zusammen mit den Stützelementen erzeugt wird.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 einen Querschnitt durch einen erfindungsgemäßen Chipstapel in entlang der Linie in I-I in 2 in einer ersten Ausführungsform
  • 2 eine Draufsicht auf den erfindungsgemäßen Chipstapel in der ersten Ausführungsform
  • 3 einen Querschnitt durch einen erfindungsgemäßen Chipstapel entlang der Linie III-III in 4 in einer zweiten Ausführungsform
  • 4 eine Draufsicht auf den erfindungsgemäßen Chipstapel in der zweiten Ausführungsform
  • 5 einen Querschnitt in durch einen erfindungsgemäßen Chipstapel entlang der Linie V V 6 in einer dritten Ausführungsform
  • 6 eine Draufsicht auf dem erfindungsgemäßen Chipstapel in der dritten Ausführungsform
  • 7. einen Querschnitt durch einen erfindungsgemäßen Chipstapel entlang in deren Linien VII-VII in 8 und 9 in einer vierten Ausführungsform
  • 8 eine Draufsicht auf den erfindungsgemäßen Chipstapel in der vierten Ausführungsform und
  • 9 eine Unteransicht auf den erfindungsgemäßen Chipstapel in der vierten Ausführungsform.
  • Wie in 1 dargestellt, ist auf einem Substrat 1 mittels einer ersten Klebeverbindung 2 ein erster Chip 3 aufgebracht. Mittels einer zweiten Klebeverbindung 4 ist auf dem ersten Chip 3 ein zweiter Chip 5 aufgebracht. Das Substrat 1 ist mit ersten Substratbondinseln 6 versehen. Korrespondierend hierzu weist der erste Chip 3 erste Chipbondinseln 7 auf. Analog hierzu ist das Substrat 1 mit zweiten Substratbondinseln 8 versehen. Der zweite Chip 5 weist zudem zweiten Substratbondinseln 8 korrespondierende zweite Chipbondinseln 9 auf. Die ersten Substratbondinseln 6 sind mit den ersten Chipbondinseln 7 über erste Drahtbondverbindungen 10 miteinander elektrisch leitend verbunden. In gleicher Weise sind die zweiten Substratbondinseln mit den zweiten Chipbondinseln 9 über zweite Drahtbondverbindungen 11 miteinander elektrisch leitend verbunden.
  • Sowohl der erste Chip 3 als auch in der zweite Chip 5 zeigen, wie in 2 dargestellt, eine rechteckige Grundfläche. Der erste Chip 3 weist eine Längserstreckung 12 auf. Bedingt durch die rechteckige Grundfläche weist auch der zweite Chip 5 eine Längserstreckung 13 auf. Deren erster Chip 3 und der zweite Chip 5 sind nun auf das Substrat 1 beziehungsweise aufeinander so angeordnet, dass die Längserstreckungsrichtungen 12 und 13 zu einander einen rechten Winkel einschließen. Dadurch bedingt, steht die Unterseite 14 des zweiten Chips 5 über die Oberseite 15 des ersten Chip 3 in einem Bereich 16 über. Zur Vermeidung eines Kippens des zweiten Chip 5 einem Aufbringen von Bondkräften zur Herstellung der zweiten Drahtbondverbindungen sind zwischen der Unterseite 14 des zweiten Chip 5 und der Oberseite 17 des Substrates 1 Stützelementen 18 eingebracht. Die Stützelemente 18 bestehen aus einzelnen Bumps 19 aus B-stage-Kleber.
  • Herstellungsseitig werden die Stützelemente 18 so aufgebracht, dass die einzelnen Bumps 19 auf die Oberseite 17 des Substrates 1 aufgebracht werden. Vor der Montage der Chips 3 und 5 werden dann die Stützelementen 18 der B-stage-Temperatur ausgesetzt. Damit nehmen die Bumps 19 eine Festigkeit ein, ohne jedoch ihre Klebereigenschaften zu verlieren. Nach dem Aufbringen des zweiten Chip 5 wird der Verbund dann mit der Aushärtetemperatur endgültig ausgehärtet, wodurch der zweite Chip 5 zusätzlich mit dem Substrat 1 mechanisch verbunden wird. Durch in diese mechanische Verbindung wird es grundsätzlich auch möglich, dass die zweite Klebeverbindung 4 entfallen kann. Da die Stützelementen 18 nach dem endgültigen Aushärten eine ausreichende mechanische Festigkeit aufweisen, können Bondkräfte, die insbesondere auf die zweiten Chipbondinseln 7 einwirken, wenn die zweiten Drahtbondverbindungen 11 hergestellt werden, auf das Substrat in 1 abgeleitet werden. Somit kann eine Hebelwirkung des Bereiches 16, der zu einem Kippen des zweiten Chips 5 bei Aufbringen einer Bondkraft führen würde, vermieden werden.
  • In 3 ist eine zweite Ausführungsform der Erfindung dargestellt, die einen grundsätzlich ähnlichen Aufbau wie die Ausführungsform gemäß 1 und 2 aufweist, was durch die gleichen Bezugszeichen ausgedrückt werden soll.
  • Allerdings ist hier der erste Chip 3 kleiner als der zweite Chip 5. Damit liegen die ersten Drahtbondverbindungen 10 unter der Unterseite 14 des zweiten Chips 5. Um zu gewährleisten, dass die ersten Drahtbondverbindungen 10 beim Aufbringen des zweiten Chips 51 keine Beschädigung erfahren, wird ein Abstandshalter 20 auf die Oberseite 15 des ersten Chips 3 aufgebracht. Durch diesen Abstandshalter in 20 wird ein Abstand zwischen der Oberseite 15 des ersten Chip 3 und der Unterseite 14 des zweiten Chips 5 eingestellt. Mithin liegen die ersten Drahtbondverbindungen 10 frei. Die Stützelemente 18 werden entsprechend höher ausgebildet.
  • In 5 und 6 ist eine dritte Ausführungsform dargestellt. Auch diese dritte Ausführungsform weist Ähnlichkeiten zu den vorher dargestellten Ausführungsformen auf, was durch gleiche Bezugszeichen ausgedrückt wird. Im Unterschied zu den vorher vorgestellten Ausführungsformen ist der erste Chip 3 mit seinen ersten Chipbondinseln 7 nach unten gekehrt. Die elektrisch leitenden Verbindungen zwischen den ersten Chipbondinseln 7 und den ersten Substratbondinseln 6 werden durch Lotkugeln 21 hergestellt. Nach dem Auflöten des ersten Chips 3 kann sodann in bereits erläuterter Art und Weise der zweite Chip 5 aufgebracht werden. Die Stützelemente 18 werden auch hier wieder zwischen der Unterseite 14 des zweiten Chips 5 und der Oberseite 17 des Substrates 1 eingebracht und übernehmen die Bondkräfte beim Herstellen der zweiten Drahtbondverbindungen 11.
  • Schließlich ist in den 7 bis 9 eine vierte Ausführungsform der Auffindung dargestellt, bei der der erste Chip 3 ebenfalls wieder "face down" auf das Substrat 1 aufgebracht ist. Das bedeutet, dass die ersten Chipbondinseln 7 ebenfalls wieder zur Oberseite 17 des Substrates 1 weisen. Allerdings ist hier eine Verbindung zwischen den ersten Chipbondinseln 7 und den zweiten Substratbondinseln 8 mittels erster Drahtbondverbindungen 10 vorgesehen. Dazu sind die ersten Substratbondinseln 6 auf der Unterseite 22 des Substrates 1 angeordnet. Dazu ist ein Bondkanal 23 in das Substrat 1 eingebracht, durch den die ersten Drahtbondverbindungen 10 geführt werden. Auch bei dieser Ausführungsvariante übernehmen die Stützelemente 18 wieder die Aufgabe der Verhinderung des Kippens über den Bereich 16.
    • 1
    Substrat
    2
    erste Klebeverbindung
    3
    erster Chip
    4
    zweite jede Verbindung
    5
    zweiter Chip
    6
    erste Substratbondinsel
    7
    Chipbondinsel
    8
    zweite Substratbondinsel
    9
    zweite Chipbondinseln
    10
    erste Drahtbondverbindungen
    11
    zweite Drahtbondverbindungen
    12
    Längserstreckung des ersten Chip
    13
    Längserstreckung des zweiten Chip
    14
    Unterseite des zweiten Chip
    15
    Oberseite des ersten Chip
    16
    Bereich
    17
    Oberseite des Substrates
    18
    Stützelementen
    19
    Bump
    20
    Abstandshalter
    21
    Lotkugel
    22
    Unterseite des Substrates
    23
    Bondkanal

Claims (28)

  1. Anordnung eines Chipstapels mit einem Substrat (1) mit einer Unterseite (22), einer der Unterseite (22) gegenüber liegenden Oberseite (17) zur Aufnahme des Chipstapels, mit ersten Substratbondinseln (6) und mit zweiten Substratbondinseln (8), die auf der Oberseite (17) des Substrats (1) angeordnet sind, mit einem ersten Chip (3) mit einer Unterseite und einer der Unterseite gegenüber liegenden Oberseite (15), der mit seiner Unterseite auf der Oberseite (17) des Substrats (1) angeordnet ist, das mit ersten Chipbondinseln (7) versehen ist und das mittels ersten elektrisch leitenden Verbindungen (10) mit den ersten Substratbondinseln (6) verbunden ist, und mit einem zweiten Chip (5) mit einer Unterseite (14) und einer Unterseite (14) gegenüber liegenden Oberseite, der mit Teilen seiner Unterseite (14) auf der Oberseite (15) des ersten Chips (3) so angeordnet ist, dass die Unterseite (14) des zweiten Chip (5) teilweise über die Oberseite (15) des ersten Chip (3) übersteht, das mit zweiten Chipbondinseln (9) auf seiner Oberseite versehen ist und das mittels zweiten elektrisch leitenden Verbindungen (11) in Form von Bonddrähten mit den ersten Chipbondinseln (7) und/oder zweiten ersten Substratbondinseln (6) verbunden ist, dadurch gekennzeichnet, dass zwischen der Unterseite (14) des zweiten Chip (5), die über die Oberseite (15) des ersten Chip (2) übersteht, und der Oberseite (17) des Substrates (1) elektrisch nicht leitfähige Stützelemente (18) angeordnet sind.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Stützelemente (18) aus Epoxydharz bestehen.
  3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Stützelemente (18) aus Lack bestehen.
  4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Stützelemente (18) aus Photolack bestehen.
  5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Stützelemente (18) aus Lötstopplack bestehen.
  6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Stützelemente (18) aus Klebstoff bestehen.
  7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Stützelemente (18) aus B-stage-Klebstoff bestehen.
  8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die ersten Substratbondinseln (6) auf der Oberseite (17) des Substrats (1) und die ersten Chipbondinseln (7) auf der Oberseite (15) des ersten Chips (3) außerhalb der Überdeckung durch den zweiten Chip (5) angeordnet sind und dass die ersten elektrischen Verbindungen in Form von Bonddrahtverbindungen (10) ausgebildet sind.
  9. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die ersten Substratbondinseln (6) auf der Oberseite (17) des Substrats (1) und die ersten Chipbondinseln (7) auf der Oberseite (15) des ersten Chips (3) durch den zweiten Chip (5) überdeckt angeordnet sind, dass die ersten elektrischen Verbindungen in Form von Bonddrahtverbindungen (10) ausgebildet sind und dass zwischen der Oberseite (15) des ersten Chip (3) und der Unterseite (14) des zweiten Chips (5) Abstandshalter (20) angeordnet sind.
  10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Abstandshalter (20) aus dem gleichen Material wie die Stützelemente (18) bestehen.
  11. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die ersten Substratbondinseln, (6) auf der Oberseite (17) des Substrats (1) und die ersten Chipbondinseln (7) auf der Unterseite des ersten Chips (3) angeordnet sind und die ersten elektrischen Verbindungen als Lötverbindungen (21) oder als Klebeverbindungen aus elektrisch leitfähigem Kleber ausgebildet sind.
  12. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die ersten Substratbondinseln (6) auf der Unterseite (22) des Substrats (1) und die ersten Chipbondinseln (7) auf der Unterseite des ersten Chips (3) angeordnet sind, dass in dem Substrat (1) ein Bondkanal (23) angeordnet ist und dass die ersten elektrisch leitenden Verbindungen in Form von Bonddrahtverbindungen (10) ausgebildet sind die durch den Bondkanal (23) geführt sind.
  13. Verfahren zur Herstellung einer Anordnung eines Chipstapels, bei dem ein erster Chip (3) mit seiner Unterseite auf eine Oberseite (17) eines Substrats (1) aufgebracht wird, eine erste elektrisch leitende Verbindung (10) zwischen dem Substrat (1) und dem ersten Chip (3) erzeugt wird, anschließend ein zweiter Chip (5) mit seiner Unterseite (14) (15) auf die Oberseite des ersten Chip (3) aufgebracht wird, wobei die Unterseite (14) des zweiten Chip (5) teilweise über die Oberseite (15) des ersten Chip (3) übersteht, und eine zweite elektrisch leitende Verbindung (11) zwischen dem zweiten Chip (5) und dem Substrat (1) oder dem Substrat (1) und dem ersten Chip (3) mittels Drahtbonden erzeugt wird, dadurch gekennzeichnet, dass vor der Erzeugung der zweiten elektrischen Verbindung (11) zwischen der Unterseite (14) des zweiten Chip (5), die über die Oberseite (15) des ersten Chip (3) übersteht, und der Oberseite (17) des Substrates (1) elektrisch nicht leitfähige Stützelemente (18) eingebracht werden.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Stützelemente (18) vor dem Aufbringen des zweiten Chips (5) auf den ersten Chip (3) auf die Unterseite (14) des zweiten Chips (3) aufgebracht werden.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Stützelemente (18) vor dem Aufbringen des zweiten Chips (5) auf den ersten Chip (3) auf die Oberseite (17) des Substrats (1) aufgebracht werden.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Stützelemente (18) mittels Epoxydharz erzeugt werden.
  17. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Stützelemente (18) mittels Lack erzeugt werden.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Stützelemente (18) mittels Photolack erzeugt werden.
  19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Stützelemente (18) mittels Lötstopplack erzeugt werden.
  20. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Stützelemente (18) mittels Klebstoff erzeugt werden.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Stützelemente (18) mittels B-stage-Klebstoff erzeugt werden.
  22. Verfahren nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass bei der Erzeugung der Stützelemente (18) auf die Fläche, auf der die Stützelemente (18) zu erzeugen sind, eine Siebdruckschablone aufgelegt wird und die Stützelemente (18) im Siebdruckverfahren aufgebracht werden.
  23. Verfahren nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass bei der Erzeugung der Stützelemente (18) auf die Fläche, auf der die Stützelemente (18) zu erzeugen sind, das Material der Stützelemente (18) aufgetropft wird.
  24. Verfahren nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass bei der Erzeugung der Stützelemente (18) auf die Fläche, auf der die Stützelemente (18) zu erzeugen sind, eine Folie mit den strukturierten Stützelementen (18) aufgebracht wird.
  25. Verfahren nach einem der Ansprüche 13 bis 24, dadurch gekennzeichnet, dass die ersten elektrisch leitfähigen Verbindungen (10) von der Oberseite (15) des ersten Chips (3) zu der Oberseite (17) des Substrates (1) mittels Drahtbondverfahren erzeugt werden und zwischen der Oberseite (15) des ersten Chips (3) und der Unterseite (14) des zweiten Chips (5) ein Abstandshalter (20) erzeugt wird.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass der Abstandshalter (20) aus dem Material der Stützelemente (18) erzeugt wird.
  27. Verfahren nach Anspruch 25 oder 26, dadurch gekennzeichnet, dass der Abstandshalter (20) nach dem gleichen Verfahren, wie die Stützelemente (18) erzeugt wird.
  28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass der Abstandshalter (20) zusammen mit den Stützelementen (18) erzeugt wird.
DE102006010463A 2006-03-03 2006-03-03 Anordnung eines Chipstapels und Verfahren zu dessen Herstellung Ceased DE102006010463A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006010463A DE102006010463A1 (de) 2006-03-03 2006-03-03 Anordnung eines Chipstapels und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006010463A DE102006010463A1 (de) 2006-03-03 2006-03-03 Anordnung eines Chipstapels und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102006010463A1 true DE102006010463A1 (de) 2007-09-06

Family

ID=38329339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006010463A Ceased DE102006010463A1 (de) 2006-03-03 2006-03-03 Anordnung eines Chipstapels und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102006010463A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
EP0967647A2 (de) * 1998-06-22 1999-12-29 Fujitsu Limited Verfahren zur Versiegelung einer Halbleitervorrichtung mit Verpackung zur Oberflächenmontage
US20030038374A1 (en) * 2001-08-27 2003-02-27 Shim Jong Bo Multi-chip package (MCP) with spacer
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
EP0967647A2 (de) * 1998-06-22 1999-12-29 Fujitsu Limited Verfahren zur Versiegelung einer Halbleitervorrichtung mit Verpackung zur Oberflächenmontage
US20030038374A1 (en) * 2001-08-27 2003-02-27 Shim Jong Bo Multi-chip package (MCP) with spacer
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE10239866B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE102014206608A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
WO2005115072A2 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
EP2179443A1 (de) Baugruppe sowie herstellung einer baugruppe
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE102006010463A1 (de) Anordnung eines Chipstapels und Verfahren zu dessen Herstellung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102006009540A1 (de) Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit
DE102009005996A1 (de) Verfahren zum Herstellen einer elektrischen und mechanischen Verbindung und Anordnung, die eine solche aufweist
EP3718136A1 (de) Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
DE102012103430B4 (de) Verfahren zum Heften von Chips auf ein Substrat
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection