-
Die
vorliegende Erfindung betrifft eine Hochfahrschaltung und ein Verfahren,
welches es erlaubt, Schaltungsanordnungen mit mehreren miteinander gekoppelten
Regelkreisen sicher hochzufahren.
-
In
Schaltungsanordnungen mit miteinander gekoppelten oder verschachtelten
Regelkreisen besteht häufig
das Problem, dass sich beim Hochfahren die Regelkreise gegenseitig
blockieren, da sie voneinander abhängen. In diesem Fall erreicht
die Schaltungsanordnung dann keinen stabilen Arbeitspunkt.
-
In
der
DE 10 2004
030 812 A1 ist beispielsweise ein Multi-Bit-Delta-Sigma-Wandler beschrieben,
bei dem neben einem üblichen äußeren Regelkreis
als Sigma-Delta-Modulator ein zweiter innerer Regelkreis vorgesehen
ist. Als innerer Regelkreis ist dort der Quantisierer als Nachlauf-Analog-Digital-Wandler
realisiert.
-
In
der 1 ist ein entsprechender
Sigma-Delta-Wandler dargestellt. Der Sigma-Delta-Wandler wandelt
ein analoges Eingangssignal ZA in ein digitales Ausgangssignal ZD.
Dazu wird aus dem Ausgangssignal ZD mittels einer Einrichtung zum
dynamischen Elementeabgleich DEM und einem Rückkopplungs-Analog-Digital-Wandlers FDAC ein Rückkopplungssignal
ZF gewonnen, welches dem analogen Eingangssignal ZA über einen
Addierer abgezogen wird. Das derart gewonnene Signal Z1 ist einem
Filter CTF zugeführt,
das in der Regel als Integrierer ausgeführt ist. Durch Quantisieren
des gefilterten Signals Z2, welches mit einer Taktfrequenz eines
Taktsignals CLK abgetastet wird, gewinnt man ein digitales Signal
ZD.
-
Die
Quantisierung erfolgt gemäß der
DE 10 2004 030 812
A1 mittels eines Nachlauf-Analog-Digital-Wandlers, welcher
im einfachsten Fall lediglich einen Komparator aufweist, der das
Signal Z2 mit einer internen Referenzspannung ZR vergleicht, welche mittels
eines Digital-Analog-Wandlers DAC aus dem Ausgangssignal ZD gewonnen
wird. Eine dem Quantisierer bzw. Komparator Q nachgeschaltete Zählereinrichtung
UDC zählt
in Abhängigkeit
des Vergleichsergebnisses bzw. quantisierten Signals Z3 hoch oder
runter. Durch die Änderung
dieses Zählerstandes
wird auch die Ausgangsspannung ZR des Digital-Analog-Wandlers DAC verändert.
-
Somit
liegt ein äußerer Regelkreis
RK1 und ein innerer Regelkreis RK2 vor. Insbesondere nach dem Einschalten
des Sigma-Delta-Wandlers
wird während
einer Hochfahrphase die Differenz zwischen den beiden Eingängen des
Komparators bzw. Quantisierers Q sehr groß und setzt sich als Quantisierungsfehler
in dem Ausgangssignal ZD fort. Mit jedem Takt folgt der Zähler UDC
dem Wert des Eingangssignals ZA bzw. Z2. Somit nähert sich in der Hochfahrphase
das Ausgangssignal ZR des Digital-Analog-Wandlers DAC an das Signal Z2
an und der Quantisierungsfehler wird geringer.
-
Da
kurz nach dem Einschalten des Sigma-Delta-Wandlers die Kapazitäten des
Schleifenfilters CTF zunächst
entladen sind und aufgeladen werden müssen und weitere Bauelemente
in einen Betriebszustand gebracht werden müssen, ist es möglich, dass
kein stabiler Arbeitspunkt gefunden wird. Da bei der Verwendung
des Nachlauf-Analog-Digital-Wandlers das zeitlich folgende Quantisiererergebnis
von dem jeweiligen vorhergehenden abhängt, ist der Quantisierungs-
oder Restfehler zu Betriebsbeginn besonders groß. Durch die Verkoppelung der
inneren und äußeren Regelschleife
RK1, RK2 kann das Vorliegen eines großen Quantisierungsfehlers in
der inneren Schleife die Gesamtregelung RK1 derart stören, dass
der entsprechende Sigma-Delta-Wandler
nie einen stabilen Betriebspunkt findet.
-
Es
wurde daher vorgeschlagen, für
die Zeit des Hochfahrens den Nachlaufquantisierer als (bitbreiten
erniedrigten) Flash-Digital-Analog-Wandler zu
betreiben, also die innere Rückkoppelschleife
aufzutrennen. Sobald die Schaltung einen stabilen Arbeitspunkt gefunden
hat, wird zum Zeitpunkt eines Null-Durchgangs des Eingangssignals ZA in
den Nachlaufmodus umgeschaltet. Es ist allerdings schwierig, den
günstigsten
Umschaltzeitpunkt bei einem Signal-Null-Durchgang zu detektieren.
Gerade bei Multitonsignalen, für
die häufig
eine Sigma-Delta-Wandlung
benötigt
wird, ist dies bei schnell wechselnden Signalformen oftmals unmöglich.
-
Das
Problem eines instabilen Verhaltens während der Hochfahrphase kann
auch auftreten, wenn anstelle eines Nachlauf-Quantisierers Analog-Digital-Wandler
mit dem Verfahren der sukzessiven Approximation mit Noise-Shaper
oder interne Sigma-Delta-Wandler verwendet werden. Allgemein ergeben
sich häufig
dann Stabilitätsschwierigkeiten in
einer Hochfahrphase, wenn mehrere Regelkreise miteinander gekoppelt
sind.
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltung
und ein Verfahren zu schaffen, das zuverlässig ein Hochfahren von Schaltungsanordnungen
mit miteinander gekoppelten Regelkreisen ermöglicht.
-
Diese
Aufgabe wird durch eine Hochfahrschaltung mit den Merkmalen des
Patentanspruchs 1 gelöst.
Ferner löst
ein Verfahren zum stabilen Hochfahren einer Schaltungsanordnung
mit miteinander gekoppelten Regelkreisen gemäß dem Patentanspruch 10 diese
Aufgabe.
-
Demgemäß ist eine
Hochfahrschaltung zum stabilen Hochfahren einer Schaltungsanordnung
mit miteinander gekoppelten Regelkreisen vorgesehen, wobei ein Ausgangssignal
der Schaltungsanordnung als Regelgröße für die Regelkreise verwendet
ist. Dabei weist die Hochfahrschaltung eine Dämpfungseinrichtung auf, welche
ein Eingangssignal für
die Schaltungsanordnung über
einen vorbestimmten Zeitraum während
einer Hochfahrphase der Schaltungsanordnung dämpft.
-
Bei
dem erfindungsgemäßen Verfahren
zum stabilen Hochfahren einer Schaltungsanordnung mit miteinander
gekoppelten Regelkreisen wird über
einen vorbestimmten Zeitraum das Eingangssignal für die Schaltungsanordnung
während
einer Hochfahrphase der Schaltungsanordnung gedämpft.
-
Durch
das erfindungsgemäße Dämpfen in dem
vorbestimmten Zeitraum nach dem Einschalten der entsprechenden Schaltungsanordnung
wird ermöglicht,
dass in der Schaltung vorhandene Speicher oder Kapazitäten oder
Referenzpotenziale in eine Mittelstellung gebracht werden und die
jeweilige äußerste Regelschleife
zunächst
einen stabilen Arbeitspunkt finden kann. Durch das erfindungsgemäße Dämpfen unterscheidet
sich das der äußersten Regelschleife
zugeführte
Eingangssignal nur unwesentlich von einem Mittelwertsignal, und
die äußere Regelschleife
wird nicht von der inneren Regelschleife gestört. Eine Hochfahrphase tritt
beispielsweise beim erstmaligen Einschalten der Schaltungsanordnung
oder bei einem Reset auf.
-
Vorzugsweise
weist die Dämpfungseinrichtung
mindestens einen zuschaltbaren Widerstand auf. Ein derartiger Shunt-Widerstand
dämpft
das Eingangssignal um einen von dem jeweiligen Widerstandswert abhängigen Betrag.
Bei mehreren zuschaltbaren Widerständen ist so eine stufenweise Dämpfung des
Eingangssignals möglich.
-
In
einer alternativen Ausführungsform
weist die Dämpfungseinrichtung
mindestens einen Transistor mit einer steuerbaren Strecke auf, wobei
die steuerbare Strecke einen steuerbaren Widerstandswert aufweist.
In diesem Fall erfolgt die Dämpfung
in der Hochfahrphase kontinuierlich. So kann nach dem vorbestimmten
Zeitraum der gesteuerte Widerstandswert bzw. die entsprechende Dämpfung heruntergefahren
werden, wenn die je weilige äußere Regelschleife
bereits ihren Arbeitspunkt gefunden hat.
-
In
einer bevorzugten Weiterbildung der erfindungsgemäßen Hochfahrschaltung
wird die Schaltungsanordnung mit einem Taktsignal getaktet, und die
Hochfahrschaltung weist eine Zähleinrichtung auf,
welche die Taktperioden zählt.
Somit kann vorzugsweise die Zähleinrichtung
in Abhängigkeit
von der Anzahl der gezählten
Taktperioden Steuersignale für
die Dämpfungseinrichtung
generieren. Nach Ablauf einer vorgegebenen Anzahl von Taktperioden, welche
dem vorbestimmten Zeitraum entspricht, liefern dann die Steuersignale,
beispielsweise Schaltsignale für
die zuschaltbaren Widerstände
oder Steuersignale für
steuerbare Strecken von Transistoren.
-
In
einer bevorzugten Weiterbildung ist ferner eine Regeleinrichtung
vorgesehen, welche in Abhängigkeit
von dem Ausgangssignal der Schaltungsanordnung die Zähleinrichtung-
und/oder die Dämpfungseinrichtung
steuert. Durch diese Regelung der Dämpfung in der Hochfahrphase
der Schaltungsanordnung können
ferner spezielle ungünstige
Situationen im Hochfahrverhalten erkannt werden und durch eine eingestellte
Dämpfung
behoben werden. Beispielsweise ist ein erneutes Zurücksetzen
der Schaltungsanordnung und Hochfahrschaltung in einen Grundzustand
möglich,
falls das Ausgangssignal der Schaltungsanordnung auf eine Blockierung
hindeutet.
-
In
einem ersten bevorzugten Ausführungsbeispiel
ist die Schaltungsanordnung als Sigma-Delta-Wandler ausgeführt, wobei
mindestens ein Summierer, ein Filter, ein Quantisierer mit Komparatoren und
ein Rückkopplungs-Digital-Analog-Wandler
einen ersten Regelkreis ausbilden, und wobei eine Steuerlogik, welche
in Abhängigkeit
von dem Ausgangssignal des Quantisierers die Komparatoren steuert
einen zweiten Regelkreis ausbilden.
-
In
einer alternativen Ausführungsform
der Schaltungsanordnung als Sigma-Delta-Wandler bilden mindestens
ein Summierer, ein Filter, ein Quantisierer mit Komparatoren und
ein Rückkopplungs-Digital-Analog-Wandler
einen ersten Regelkreis aus, und eine Steuerlogik, welche in Abhängigkeit
von dem Ausgangssignal des Quantisierers ein Eingangssignal des
Quantisierers mit einem Potenzial-Offset beaufschlagt, bilden einen
zweiten Regelkreis aus. In letzterem Fall weist die Steuerlogik
vorzugsweise einen Digital-Analog-Wandler auf.
-
In
den Ausführungsformen
als Sigma-Delta-Wandler mit einem jeweiligen Nachlauf-Quantisierer
treten insbesondere die Hochfahrprobleme, wie eingangs geschildert,
auf. Die erfindungsgemäße Hochfahrschaltung
wiederum ermöglicht
ein zuverlässiges
Hochfahren ohne dass eine Blockierung der beiden gekoppelten Regelkreise
geschieht.
-
Weitere
vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche sowie der
im Folgenden erläuterten
Ausführungsbeispiele. Es
werden dabei bevorzugte Ausführungsformen
der Erfindung unter Bezugnahme auf die Figuren näher erläutert. Es zeigt dabei:
-
1:
einen Sigma-Delta-Wandler mit zwei verschachtelten Regelkreisen
nach dem Stand der Technik;
-
2:
eine Schaltungsanordnung mit einer erfindungsgemäßen Hochfahrschaltung;
-
3:
eine schematische Darstellung der erfindungsgemäßen Hochfahrschaltung für einen Sigma-Delta-Wandler;
und
-
4:
Signalformen eines Sigma-Delta-Wandlers mit einer erfindungsgemäßen Hochfahrschaltung.
-
In
den Figuren sind, sofern nichts Anderes angegeben wurde, gleiche
bzw. funktionsgleiche Elemente mit denselben Bezugszeichen versehen
worden.
-
Die 2 zeigt
ein Blockschaltbild eines Sigma-Delta-Wandlers mit zwei miteinander gekoppelten
Regelkreisen 3, 4. Dabei ist dem Sigma-Delta-Wandler 2 ein
analoges Eingangssignal ZB zugeführt,
und es wird ein digitales Ausgangssignal ZD ausgekoppelt. Das Ausgangssignal
ZD wird einerseits als Regelgröße für einen
Rückkopplungs-Digital-Analog-Wandler 5 verwendet
sowie als Regelgröße für einen
Nachlauf-Quantisierer 6, 7, 8.
-
Eingangsseitig
ist dem Sigma-Delta-Wandler 2 eine erfindungsgemäße Hochfahrschaltung 1 vorgeschaltet.
Die Hochfahrschaltung weist eine einstellbare Dämpfungseinrichtung auf, die
ein Eingangssignal ZA entgegennimmt und als gedämpftes Eingangssignal ZB ausgibt.
-
Der
Sigma-Delta-Wandler
2 weist einen Rückkopplungs-Digital-Analog-Wandler
5 auf,
der aus dem Ausgangssignal ZD ein analoges Rückkopplungssignal ZF erzeugt,
welches über
einen Addierer
9 von dem Eingangssignal ZB subtrahiert
wird. Das gewonnene Signal Z1 ist einem hier als Continuous-Time-Filter
ausgeführten
Filter
10 zugeführt. Das
entsprechende gefilterte Signal Z2 wird über einen weiteren Addierer
8 einem
Quantisierer
6 zugeführt,
der das digitale Ausgangssignal ZD liefert. Der Quantisierer
6 ist
beispielsweise mit einer Bitbreite von mehreren Bits ausgeführt. Dem
dem Quantisierer
6 vorgeschalteten Addierer
8 ist
ein Potenzial-Offset Z0 zugeführt,
welcher von einem Digital-Analog-Wandler
7 aus dem Ausgangssignal
ZD erzeugt ist. Somit wird das Eingangssignal des Quantisierers
6 mit
einem von dem Ausgangssignal des Quantisierers ZD abhängigen Potenzial-Offset
Z0 beaufschlagt. Dadurch wird erreicht, dass das dem Quantisierer
zugeführte
Signal Z3 immer in der Nähe
eines relativ engen Wandlerfensters liegt. D. h., der Quantisierer
6 kann
mit einer verhält nismäßig niedrigen Bitbreite,
also mit nur wenigen Komparatoren, betrieben werden, wie es beispielsweise
in der eingangs genannten
DE 10 2004 030 812 A1 näher erläutert ist.
-
In
einer Hochfahrphase kann nachteilig, wie eingangs beschrieben wurde,
das Einstellen eines stabilen Arbeitspunktes durch gegenseitiges
Blockieren der beiden Regelkreise 3, 4 verhindert
sein. Die erfindungsgemäße Hochfahrschaltung
mit der Dämpfungseinrichtung 1 dämpft daher
das Eingangssignal für
einen vorbestimmten Zeitraum zunächst
stark, beispielsweise –20
dB. Dadurch gelingt es, die in dem Quantisierer 6 den Wandlern 5, 7 und dem
Filter 10 potenziell vorgehaltenen Zähler auf einen mittleren Wert
zu bringen und weitere Elemente in einen definierten stabilen Betriebszustand
zu bringen. Bei einem sehr kleinen (erfindungsgemäß gedämpften)
Eingangssignal ZB werden sich daher zunächst in der Schaltung 2 vorgesehene
Potenzialknoten auf einen Wert einstellen, der einem Mittelwertsignal
(Common Mode-Signal) entspricht. So kann die Sigma-Delta-Modulator-Regelschleife 4 zunächst ihren
optimalen Arbeitspunkt finden ohne von der inneren Regelung 3 für den Nachlauf-Quantisierer 6, 6, 8 gestört zu werden.
Dieser Zeitraum kann abgeschätzt
werden, sodass dann stufenweise oder kontinuierlich die Dämpfung verringert
wird. Da die äußere Regelschleife 4 dann
bereits ihren Arbeitspunkt gefunden hat, ist es erfindungsgemäß auch zuverlässig möglich, den
Arbeitspunkt der inneren Regelschleife 3 festzulegen.
-
In
der 3 ist eine Weiterbildung der Erfindung schematisch
dargestellt.
-
Dabei
ist einem Sigma-Delta-Modulator eine erfindungsgemäße Hochfahrschaltung 11 eingangsseitig
vorgeschaltet, welche ein analoges Eingangs-Signal ZA während einer
Hochfahrphase dämpft.
Der Sigma-Delta-Wandler weist ein Continuous-Time-Filter 10,
eine Quantisierereinrichtung 12 und einen Rückkopplungs-Digital-Analog-Wandler 5 auf.
Dabei bildet das Filter 10, der Quantisierer 12 und
der Rückkopplungs-Digital- Analog-Wandler 5,
welcher das Rückkopplungssignal
ZF erzeugt, einen ersten Regelkreis.
-
Die
Quantisierer-Einrichtung 12 ist als Nachlauf-Quantisierer
ausgeführt
und weist hier beispielhaft dargestellt einen Komparator 14 mit
einem Vergleichseingang 15 und einem Referenzeingang 16 sowie
einem Ausgang 17 auf und liefert ein Vergleichsergebnis
Z3. Nachgeschaltet ist eine getaktete und rücksetzbare Zählereinrichtung 18 vorgesehen,
der ein Taktsignal CLK und ein Rücksetzsignal RES
zugeführt
ist. Die Zähleinrichtung
liefert das digitale Ausgangssignal ZD, welches ferner einem weiteren
Digital-Analog-Wandler 19 zugeführt ist, welcher ein Referenzsignal
ZR an den Referenzeingang 16 des Komparators liefert. Somit
bildet der Nachlauf-Quantisierer
einen zweiten Regelkreis aus.
-
Das
Filter 10 ist, wie in der 3 dargestellt, aus über Kondensatoren 22 kapazitiv
rückgekoppelten
Verstärkern 20 und
Widerständen 21 aufgebaut. Dabei
lässt sich
das Filter 10 ebenfalls über ein Rücksetzsignal RES initialisieren
bzw. zurücksetzen.
-
Das
hier dargestellte Ausführungsbeispiel der
Hochfahrschaltung 100 weist eine Regeleinrichtung 23 auf,
welche das digitale Ausgangssignal ZD abgreift und in Abhängigkeit
von dem Ausgangssignal ZD das Rücksetzsignal
RES erzeugt, welches dem Filter 10, der Quantisierereinrichtung 12 und
einer Zähleinrichtung 13 zugeführt ist.
Die Zähleinrichtung 13 ist
von dem Taktsignal CLK getaktet und erzeugt Steuer- bzw. Schaltsignale
SW1, SW2 an die Dämpfungseinrichtung 11.
Die Hochfahrschaltung umfasst in dem hier dargestellten Ausführungsbeispiel
also die Dämpfungseinrichtung 11,
die Zähleinrichtung 13 und
die Regeleinrichtung 23.
-
Die
von der Zähleinrichtung 13 erzeugten Schaltsignale
SW1, SW2 schalten jeweils einen Dämpfungswiderstand 25, 26 mittels
steuerbarer Schalter 28, 29 an den Eingang des
Sigma-Delta- Wandlers.
Somit ist ein abgestuftes Dämpfen
jeweils in Abhängigkeit
von dem Widerstandswert des zuschaltbaren Widerstandes 24, 25 möglich. Es
sind in dem Signalpfad der Dämpfungseinrichtung 11 ferner
zwei Widerstände 26, 27 vorgesehen.
-
Die
Funktionsweise der Hochfahrschaltung wird im Folgenden anhand von
Signalkurven, welche in der 4 dargestellt
sind, näher
erläutert.
In der 4 ist der zeitliche Verlauf eines beispielhaften Taktsignals
CLK, des Rücksetzsignals
RES, der Schalt- bzw. Steuersignale SW1, SW2, des digitalen Ausgangssignals
ZD und einem als Sinuskurve angenommenen analogen Eingangssignals
ZA dargestellt.
-
In
der 4A erfolgt keine erfindungsgemäße Dämpfung des
Eingangssignals in der Hochfahrphase. Somit sind die Widerstände 24, 25 nicht
zur Dämpfung
zugeschaltet. Die entsprechenden Steuersignale liegen auf logischem
L-Pegel. Somit ergibt sich an einem Eingang des Sigma-Delta-Wandlers für das Signal
ZB praktisch dieselbe Signalform von ZA wie sie in der 4A dargestellt ist, wenn auch durch die
Widerstände 26, 27 leicht
gedämpft.
Während
der ersten beiden Takte ist das Rücksetzsignal RES auf logischem
H-Pegel gesetzt und erzeugt somit eine Initialisierung des Filters 10 und
der Zählerstände des
Zählers 18 und
der Zähleinrichtung 13.
-
In
dem auf den Reset folgenden Zeitraum ergibt sich nun die Schwierigkeit,
dass sowohl der Regelkreis in dem Nachlauf-Quantisierer 12 als auch des
Sigma-Delta-Modulators selbst einschwingen muss und einen stabilen
Arbeitspunkt finden sollte. Wie jedoch bereits eingangs erläutert, ist
dies bei dem zeitlich ändernden
Eingangssignal ZA nicht rasch genug möglich, sodass das digitale
Ausgangssignal ZD praktisch keine Korrelation mit dem Eingangssignal
ZA aufweist und sich beispielsweise Eigenschwingungen einstellen.
-
Demgegenüber ergibt
sich erfindungsgemäß, wie es
in der 4B dargestellt ist, eine schnelle
Einstellung des Arbeits punktes für
beide Regelkreise, welche in der Schaltungsanordnung gemäß der 3 vorhanden
sind. In der 4B ist wiederum das Taktsignal
CLK und ein in den ersten beiden Takten gesetztes Rücksetzsignal
RES dargestellt. Die Zähleinrichtung 13 zählt die
Taktperioden des Taktsignals CLK und setzt in dem hier dargestellten Beispiel
das Schaltsignal SW1 über
eine vorgegebene Anzahl von Taktperioden auf logischen H-Pegel. Gleichzeitig
ist das zweite Schaltsignal SW2 auf logischem H-Pegel. Die Schaltsignale
SW1, SW2 steuern die steuerbaren Schalter 28, 29,
welche die Dämpfungswiderstände 24, 25 an
den Eingang des Sigma-Delta-Wandlers 2 schalten und somit
das Eingangssignal ZA dämpfen.
In der 4B ist das entsprechend gedämpfte Eingangssignal
ZB dargestellt. Im Vergleich zu dem ungedämpften Signal ZA, wie es in
der 4A dargestellt ist, ist der Pegel
zunächst beispielsweise
30 dB bis zum Zeitpunkt t1 gedämpft, was
einer ersten vorgegebenen Anzahl von Taktzyklen entspricht, und
ab einem Zeitpunkt t2 nur noch um 20 dB, was einer weiteren Anzahl
von Taktperioden entspricht, gedämpft.
Die Zähleinrichtung 13 liefert
also in Abhängigkeit
von der gezählten
Anzahl der Taktperioden die beiden Schaltsignale SW1, SW2.
-
Dadurch
ergibt sich die in der 4B dargestellte
Signalform des digitalen Ausgangssignals ZD. Während des erfindungsgemäßen Dämpfens ist
der Eingangssignalpegel ZB sehr niedrig, sodass zunächst ein
Einschwingen des äußeren Regelkreises der
Sigma-Delta-Modulation erreicht wird. Da das Eingangssignal ZB in
der Nähe
eines Mittelwertsignals verläuft,
fluktuiert das digitale Ausgangssignal zwischen wenigen Bits um
einen Nullwert. Sobald der äußere Regelkreis
des Modulators den stabilen Arbeitspunkt gefunden hat, wird die
Dämpfung
aufgehoben, sodass auch der Nachlaufquantisierer seinen Arbeitspunkt
zuverlässig
auffinden kann. Für
Zeiten > t2 ergibt
sich daher die entsprechende Signalform der 4B.
-
Die
erfindungsgemäße Hochfahrschaltung 100 gemäß der 3 sieht
ferner die Regeleinrichtung 23 vor, welche das digitale Ausgangssignal
ZD überwacht
und gegebenenfalls ein Rücksetzsignal RES
generiert. Falls beispielsweise über
eine vorgegebene Anzahl von Taktzyklen das digitale Ausgangssignal
ZD lediglich kontinuierlich ansteigt, kann ein Rücksetzsignal erzeugt werden.
Das kontinuierlich ansteigende Ausgangssignal lässt auf eine Instabilität beim Auffinden
der jeweiligen Arbeitspunkte schließen. Somit lässt sich
einerseits eine Steuerung durch die Zähleinrichtung 13 erzielen,
wie auch eine Regelung des Hochfahrverhaltens durch die Regeleinrichtung 23.
Ein nicht erfolgtes Einschwingen kann sich beispielsweise auch durch
Ausgangssignale bemerkbar machen, die über einen langen Zeitraum konstant
Maximal- oder Minimalpegel aufweisen.
-
Die
Erfindung schafft somit eine Hochfahrschaltung und ein Verfahren
zum Hochfahren von Schaltungsanordnungen mit miteinander verschachtelten
Regelkreisen, die zuverlässig
gewährleisten, dass
eine Arbeitspunkteinstellung beim Hochfahren aller Regelkreise erfolgt.
Die erfindungsgemäße Hochfahrschaltung
bzw. das Verfahren ist einfach implementierbar und unabhängig von
der konkreten Ausführungsform
der jeweiligen Schaltungsanordnung.
-
Obwohl
die vorliegende Erfindung anhand einiger Ausführungsbeispiele näher erläutert wurde, ist
sie nicht darauf beschränkt,
sondern auf vielfältige Art
und Weise modifizierbar. Beispielsweise sind weitere Dämpfungsmittel
zum Dämpfen
des Eingangssignals in der Hochfahrphase möglich. Die Erfindung ist nicht
nur für
den Einsatz in Sigma-Delta-Modulatoren geeignet, sondern findet
bei beliebigen Schaltungen mit vielen Rückkopplungsschleifen Anwendung.
Der jeweilige Zeitraum zum Dämpfen
während der
Hochfahrphase muss nicht durch eine Zähleinrichtung ermittelt werden,
sondern kann beispielsweise auch abgespeichert vorliegen oder flexibel
programmiert werden. Die hier beispielhaft genannten Dämpfungen
von 20 und 30 dB sind selbstverständlich an die jeweilige Anwendungssituation
anpassbar. Obgleich die Ausführungsbeispiele
anhand von Single-ended Signalformen beschrieben sind, können selbstverständlich differenzielle
Ausführungsformen der
erfindungsgemäßen Schaltungsanordnungen verwendet
und realisiert werden.
-
- ZA
- Eingangssignal
- ZD
- Ausgangssignal
- Z1,
Z2, Z3
- Zwischensignale
- Q
- Komparator
- CLK
- Taktsignal
- UDC
- Zähler
- DAC
- Digital-Analog-Wandler
- FDAC
- Rückkopplungs-Digital-Analog-Wandler
- ZF
- Rückkopplungssignal
- AD
- Addierer
- CTF
- Filter
- DEM
- Dynamischer
Elementeabgleich
- ZR
- Referenzsignal
- RK1,
RK2
- Regelkreis
- ZB
- gedämpftes Eingangssignal
- Z0
- Referenzsignal
- RES
- Rücksetzsignal
- SW1,
SW2
- Schaltsignal
- t1,
t2
- Zeitpunkt
- 1
- Hochfahrschaltung
- 2
- Schaltungsanordnung
- 3,
4
- Regelkreis
- 5
- Rückkopplungs-Digital-Analog-Wandler
- 6
- Quantisierer
- 7
- Digital-Analog-Wandler
- 8
- Summierer
- 9
- Summierer
- 10
- Filter
- 11
- Dämpfungseinrichtung
- 12
- Quantisiereinrichtung
- 13
- Zähleinrichtung
- 14
- Komparator
- 15
- Eingang
- 16
- Referenzeingang
- 17
- Ausgang
- 18
- Zähler
- 19
- Digital-Analog-Wandler
- 20
- Verstärker
- 21
- Widerstand
- 22
- Kondensator
- 23
- Regeleinrichtung
- 24,
25
- Dämpfungswiderstand
- 26,
27
- Widerstand
- 28,
29
- steuerbare
Schalter
- 100
- Hochfahrschaltung