DE102005036648A1 - IC-Karte und IC-Kartensystem - Google Patents

IC-Karte und IC-Kartensystem Download PDF

Info

Publication number
DE102005036648A1
DE102005036648A1 DE200510036648 DE102005036648A DE102005036648A1 DE 102005036648 A1 DE102005036648 A1 DE 102005036648A1 DE 200510036648 DE200510036648 DE 200510036648 DE 102005036648 A DE102005036648 A DE 102005036648A DE 102005036648 A1 DE102005036648 A1 DE 102005036648A1
Authority
DE
Germany
Prior art keywords
command
interrupt
card
cmd
resume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510036648
Other languages
English (en)
Inventor
Takashi Kikuchi
Joong-Chul Yoon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005036648A1 publication Critical patent/DE102005036648A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2412—Dispatching of interrupt load among interrupt handlers in processor system or interrupt controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Abstract

Die Erfindung bezieht sich auf eine IC-Karte (200) mit einem Prozessor (230) zum Ausführen eines ersten Befehls und auf ein IC-Kartensystem. DOLLAR A Erfindungsgemäß ist eine Unterbrechungs-/Wiederaufnahmesteuereinheit (220) vorhanden, welche dafür eingerichtet ist, nach Empfang eines auf einen zweiten Befehl bezogenen Unterbrechungsbefehls die Ausführung des ersten Befehls anzuhalten und eine aktuelle Zustandsinformation zu speichern. DOLLAR A Verwendung z. B. für IC-Kartensysteme mit Speicherkarten oder Smartcards.

Description

  • Die Erfindung betrifft eine IC-Karte, d.h. eine Karte mit integriertem Schaltkreis, und ein IC-Kartensystem.
  • IC-Karten, auch integrierte Schaltkreiskarten bezeichnet, erfreuen sich zunehmender Popularität, sind in verschiedenen Ausführungsvarianten auf dem Markt und wenden verschiedene Technologien zum Speichern und Kommunizieren von Daten an. Sogenannte Smartcards bilden eine Klasse von IC-Karten, die eine Speicherschaltung zum Speichern von Daten verwenden, im Unterschied zu herkömmlichen Kreditkarten, die zu diesem Zweck einen Magnetstreifen verwenden. Speicherkarten, welche allgemein als tragbare Speichermedien benutzt werden, bilden eine weitere Klasse von IC-Karten. Herkömmliche Speicherkarten umfassen SM-Karten (Smart-Media-Karten), SD-Karten (Secure-Digital-Karten), CF-Karten (Compact-Flash-Karten), XD-Karten, MS-Karten (Memory-Stick-Karten) und MMC (Multi-Media-Karten).
  • Moderne Entwicklungen in der Halbleiterintegrationstechnologie haben die Gesamtabmessungen der auf IC-Karten angeordneten Speicherbauelemente reduziert und gleichzeitig die Speicherkapazität erweitert.
  • Auch die Sicherheitseigenschaften der herkömmlichen IC-Karten sind merklich verbessert worden.
  • Typischerweise arbeiten IC-Karten in Reaktion auf eine Sequenz von Befehlen welche von einem Host-Gerät, wie z.B. einem Computersystem, einem Transaktionsterminal und/oder einem Kartenleser, empfangen werden. Verschiedene Befehle innerhalb der Befehlssequenz weisen verschiedene Wichtigkeiten oder Prioritäten innerhalb des Interaktionskontextes zwischen dem Host-Gerät und der IC-Karte auf. So kann das Host-Gerät beispielsweise einen ersten Befehl an die IC-Karte übertragen und direkt im Anschluss einen Vorgang ausführen, welcher zu einem zweiten Befehl führt, der an die IC-Karte übertragen werden soll. Weist der zweite Befehl eine höhere Priorität als der erste Befehl auf, welcher von der IC-Karte ausgeführt wird, dann erzwingt das Host-Gerät einen Abbruch der Ausführung des ersten Befehls und überträgt danach den zweiten Befehl zur Ausführung an die IC-Karte. Nach Ausführung des zweiten Befehls überträgt das Host-Gerät den ersten Befehl zur Ausführung an die IC-Karte.
  • Bisher führt die beschriebene Befehlssequenz dazu, dass die IC-Karte eine Anzahl von so genannten Aktivposten (Assets), welche sich auf den ersten Befehl beziehen, verwirft oder löscht. Die Aktivposten umfassen Datenstrukturen, Datenwerte, Zwischenergebnisse, Zwischenregisterwerte, temporäre Verzeichnisse, Registerwerte, Datenflags, Werte von Variablen und ähnliche Elemente, welche während eines Empfangs, einer Ausführung und einer Auflösung eines Befehls benutzt, definiert, gespeichert oder übertragen werden. Viele oder alle dieser Aktivposten werden gelöscht, wenn die IC-Karte eine vom zweiten Befehl verursachte Unterbrechungsaufforderung (Interrupt) empfängt.
  • Nach dem Ausführen des zweiten Befehls und dem erneuten Empfangen des ersten Befehls vom Host-Gerät muss die IC-Karte jedoch mit den Vorgängen beginnen, die sich auf den ersten Befehl vom Zwischenregister beziehen. Das bedeutet, dass die mit dem ersten Befehl assoziierten Aktivposten vollständig neu erzeugt werden müssen, unabhängig von deren vorherigem Zustand direkt vor der Unterbrechungsaufforderung. Diese Unzulänglichkeit beeinflusst den Befehlsratendurchsatz für das IC-Kartensystem wesentlich.
    •
  • Es ist Aufgabe der Erfindung, eine IC-Karte und ein IC-Kartensystem zur Verfügung stellen, welche eine gegenüber dem oben erläuterten Stand der Technik verbesserte Unterbrechungs-/Wiederaufnahmefunktionalität aufweisen.
  • Die Erfindung löst diese Aufgabe durch eine IC-Karte mit den Merkmalen des Patentanspruchs 1 und durch ein IC-Kartensystem mit den Merkmalen des Patentanspruchs 23.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
    •
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
  • 1 ein Blockdiagramm eines IC-Kartensystems,
  • 2 ein detailliertes Blockdiagramm eines Host-Gerätes und einer IC-Karte für ein Ausführungsbeispiel des IC-Kartensystems aus 1,
  • 3 eine schematische Darstellung eines Unterbrechungs-/Wiederaufnahmevorgangs im IC-Kartensystem gemäß 2,
  • 4 ein detailliertes Blockdiagramm einer Struktur einer Unterbrechungs-/Wiederaufnahmesteuereinheit aus 2,
  • 5 eine Darstellung einer Datenstruktur eines Unterbrechungs-/Wiederaufnahmeausführungsregister, welches in eine Steuerlogik aus 4 eingebettet ist,
  • 6 eine Darstellung einer Datenstruktur eines Unterbrechungs-/Wiederaufnahmeüberwachungsregisters, welches in eine Steuerlogik aus 4 eingebettet ist,
  • 7 ein Flussdiagramm einer Befehlsausführungssequenz der IC-Karte aus 2,
  • 8 eine schematische Darstellung eines Ausführungsbeispiels einer Unterbrechungstabelle aus 4 zum Speichern von Unterbrechungsbefehlen,
  • 9 ein Blockdiagramm eines weiteren IC-Kartensystems, welches zwei mit einem Host-Gerät verbundene IC-Karten umfasst, und
  • 10 eine schematische Darstellung einer Unterbrechungs-/Wiederaufnahmesteuersequenz für das IC-Kartensystem gemäß 9.
  • 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen IC-Kartensystems, das im Wesentlichen ein Host-Gerät 100 und eine IC-Karte 200 umfasst. Die IC-Karte 200 kann eine von vielen verschiedenen Formen aufweisen, einschließlich der Form einer Smartcard oder einer Speicherkarte. Wie oben erwähnt, kann die IC-Karte 200 z.B. als SM-Karte, SD-Karte, CF-Karte, XD-Karte, MS-Karte oder MMC ausgeführt sein. Das Host-Gerät 100 kann ebenfalls viele verschiedene Formen annehmen, einschließlich eines Kartenlesers, eines Transaktionsterminals oder eines Computersystems.
  • Im allgemeinen Zusammenhang kann der Betrieb des IC-Kartensystems dadurch charakterisiert werden, dass das Host-Gerät 100 einen Befehl CMD einer Befehlssequenz an die IC-Karte 200 überträgt. Die IC-Karte 200 führt den vom Host-Gerät 100 empfangenen Befehl aus und überträgt während der Zeitperiode, in welcher die IC-Karte 200 den Befehl ausführt, ein Beschäftigt-Signal BUSY an das Host-Gerät 100.
  • 2 zeigt ein genaueres Blockdiagramm des IC-Kartensystems gemäß 1. Im dargestellten Ausführungsbeispiel umfasst das Host-Gerät 100 einen nicht dargestellten Speicher zum Speichern von mindestens einer Applikation 110 und 120 und einen nicht dargestellten Prozessor zum Ausführen der Applikationen 110 und 120. Befehle der Applikationen 110 und 120, welche an die IC-Karte 200 übertragen werden sollen, werden einer Steuerprogrammeinheit (Scheduler) 130 zur Verfügung gestellt. Die Steuerprogrammeinheit 130 stellt die Befehle einem Kartentreiber 140 zur Verfügung. Anschließend überträgt der Kartentreiber 140 die Befehle an eine IC-Kartenschnittstelle 210. Eine Kommunikation, z.B. ein Senden und Empfangen, der Befehle und/oder zugehöriger Daten zwischen dem Kartentreiber 140 und der IC-Kartenschnittstelle 210 wird gemäß mindestens einem herkömmlichen Protokoll ausgeführt.
  • In Ausgestaltung der Erfindung umfasst die IC-Karte 200 zusätzlich zur IC-Kartenschnittstelle 210 eine Unterbrechungs-/Wiederaufnahmesteuerschaltung 220, einen Prozessor 230, einen flüchtigen Speicher 240 und einen nichtflüchtigen Speicher 250. Der nichtflüchtige Speicher 250 speichert systemeigene IC-Kartenapplikationen, welche mit den Applikationen 110 und 120 korrespondieren, die auf dem Host-Gerät 100 ablaufen. Der nichtflüchtige Speicher 250 kann als beliebiger Typ eines elektrisch lösch- und programmierbaren Nur-Lesespeichers (EEPROM) ausgeführt sein, einschließlich eines Flashspeichers, eines Masken-ROM, M-RAM, P-RAM und Fe-RAM. Der flüchtige Speicher 240 wird allgemein dazu verwendet, die Aktivposten (Assets) zu speichern, welche vom Prozessor 230 zum vollständigen Ausführen eines Befehls benötigt werden. Der flüchtige Speicher 240 kann beispielsweise als dynamischer Speicher mit direktem Zugriff (DRAM) oder als statischer Speicher mit direktem Zugriff (SRAM) ausgeführt sein.
  • Der Betrieb der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 besteht im Wesentlichen in einer Unterbrechungsverarbeitung. Das bedeutet, dass nach dem Empfang einer Unterbrechungsaufforderung (Interrupt) oder eines ähnlichen Befehls vom Host-Gerät 100 die Ausführung des aktuellen Befehls durch den Prozessor 230 von der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 angehalten wird. Zudem bewirkt die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220, dass wenigstens für den Prozessor 230 und optional für den flüchtigen Speicher 240 eine „aktuelle Zustandsinformation" im nichtflüchtigen Speicher 250, im flüchtigen Speicher 240 und/oder in einem anderen Speicherbauelement, einem Register oder einer Tabelle gespeichert wird. Die aktuelle Zustandsinformation kann im Prozessor 230 gespeicherte Aktivposten wie Befehle, Daten, Werte von Variablen, Datenstrukturen, Registerinhalte, Programmzählerwerte, Adressen, Operationscodes usw. umfassen. Die aktuelle Zustandsinformation kann auch Aktivposten umfassen, welche im flüchtigen Speicher 240 gespeichert sind, wie z.B. Ausführungsdaten, d.h. Daten, welche sich auf die Ausführung eines aktuellen Befehls beziehen oder vom aktuell ausgeführten Befehl erzeugt werden. Ausführungsdaten umfassen beispielsweise berechnete Zwischenwerte, Werte von Variablen, Flagwerte, temporäre Datenwerte usw.
  • 3 zeigt eine schematische Darstellung eines Unterbrechungs-/Wiederaufnahmevorgangs im IC-Kartensystem gemäß 2. Wird ein erster Befehl CMD-A, welcher der ersten Applikation 110 zugeordnet ist, zur IC-Karte 200 übertragen, dann führt der Prozessor 230 den Befehl aus. Während die IC-Karte 200 den ersten Befehl CMD-A ausführt, wird ein zweiter Befehl CMD-B, welcher der zweiten Applikation 120 zugeordnet ist und eine höhere Priorität als der erste Befehl CMD-A aufweist, in der Steuerprogrammeinheit 130 platziert. Um den zweiten Befehl CMD-B vor dem ersten Befehl CMD-A auszuführen, bewirkt die Steuerprogrammeinheit 130, dass das Host-Gerät 100 einen Unterbrechungsbefehl an die IC-Karte 200 überträgt und in einen Unterbrechungsvorbereitungszustand eintritt.
  • Nach dem Empfang des Unterbrechungsbefehls initiiert die IC-Kartenschnittstelle 210 den Betrieb der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220. Die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 hält daraufhin den Betrieb des Prozessor 230 an und speichert die aktuelle Zustandsinformation des Prozessors 230 und des flüchtigen Speichers 240. Die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 bewirkt, dass die IC-Karte 200 eine Unterbrechungsvorbereitungsabschlussanzeige an das Host-Gerät 100 überträgt. Nach dem Empfang der Unterbrechungsvorbereitungsabschlussanzeige schließt das Host-Gerät 100 den Unterbrechungsvorbereitungszustand ab. Zu diesem Zeitpunkt wird die Steuerprogrammeinheit 130 dazu freigegeben, den zweiten Befehl CMD-B an die IC-Karte 200 zu übertragen.
  • Nach dem Empfang des zweiten Befehls CMD-B führt die IC-Karte 200 den Befehl unter Verwendung des Prozessors 230, des flüchtigen Speichers 240 und des nichtflüchtigen Speichers 250 aus. Während der Zeitperiode, in welcher der Prozessor 230 den zweiten Befehl CMD-B ausführt, ist das Beschäftigt-Signal BUSY aktiviert. Nach dem Abschluss des zweiten Befehls CMD-B wird das Beschäftigt-Signal BUSY deakti viert. Wird das Beschäftigt-Signal BUSY deaktiviert, dann überträgt die Steuerprogrammeinheit 130 im Host-Gerät 100 einen Wiederaufnahmebefehl an die IC-Karte 200.
  • Nach dem Empfang des Wiederaufnahmebefehls vom Host-Gerät 100 initiiert die IC-Kartenschnittstelle 210 erneut den Betrieb der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220. Die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 lädt daraufhin die aktuelle Zustandsinformation des ersten Befehls CMD-A in den flüchtigen Speicher 240 und in Speicher und/oder Register, welche mit dem Prozessor 230 assoziiert sind. Dann wird die Ausführung des ersten Befehls CMD-A innerhalb des Prozessors 230 erneut gestartet. Auf diese Weise nimmt der Prozessor 230 die Ausführung des ersten Befehls CMD-A an dem Punkt wieder auf, an welchem dessen vorherige Ausführung angehalten wurde.
  • Wie aus 3 ersichtlich ist, sei angenommen, dass ungefähr 20ms erforderlich sind, um den ersten Befehl CMD-A auszuführen, und ungefähr 10ms erforderlich sind, um den zweiten Befehl CMD-B auszuführen. Die Gesamtzeit T, welche erforderlich ist, um den ersten Befehl CMD-A bis zum und mit der Unterbrechung auszuführen, den zweiten Befehl CMD-B auszuführen und dann zum ersten Befehl CMD-A zurückzukehren und diesen vollends auszuführen, kann durch die Gleichung T=[(20-X)+S+10+R+X]ms ausgedrückt werden, wobei X die restliche Zeitdauer zur Ausführung des ersten Befehls CMD-A gemessen ab dem Unterbrechungszeitpunkt repräsentiert, S die erforderliche Zeitdauer zum Unterbrechen des Betriebs des Prozessors 230 bei der Ausführung des ersten Befehls CMD-A repräsentiert und R die erforderliche Zeitdauer zur Wiederaufnahme der Ausführung des ersten Befehls CMD-A repräsentiert.
  • Durch die oben angegebene Gleichung wird ersichtlich, dass sich durch die Erfindung im ungünstigsten Fall, d.h. einer längsten Gesamtausführungszeit, eine Gesamtausführungszeit von (30+S+R)ms ergibt. Im Gegensatz dazu ergibt sich bei einem herkömmlichen IC-Kartensystem im ungünstigsten Fall eine Gesamtausführungszeit von ((fast 50)+S+R)ms, wenn der erste Befehl CMD-A kurz vor seinem Abschluss angehalten wird.
  • 4 zeigt ein detailliertes Blockdiagramm eines Ausführungsbeispiels der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 aus 2, die in diesem Fall ein Befehlsregister 221, ein Flagregister 222, einen Mischer 223, eine Steuerlogik 224 und eine Unterbrechungstabelle 225 umfasst.
  • Das Host-Gerät 100 und die IC-Karte 200 können mindestens eine Unterbrechungs-/Wiederaufnahmebefehlskombination benutzen, um die bisher beschriebenen Vorgänge auszuführen. Die genaue Art dieser Befehle ist entwurfsabhängig, wobei hier zwei Ausführungsformen beschrieben werden. Ein Beispiel betrifft einen hexadezimal codierten Befehl und das andere Beispiel einen Befehl zum Setzen eines Flagbits. Im Ausführungsbeispiel gemäß 4 können das Befehlsregister 221 oder das Flagregister 222 für den Empfang und die Ausführung eines Unterbrechungsbefehls vom Host-Gerät 100 verwendet werden.
  • Die vom Host-Gerät 100 übertragenen Unterbrechungs-/Wiederaufnahmebefehle werden der Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 über die IC-Kartenschnittstelle 210 zur Verfügung gestellt. Das Befehlsregister 221 ist daran angepasst, hexadezimal codierte Unterbrechungs-/Wiederaufnahmebefehle zu speichern, welche vom Host-Gerät 100 empfangen werden, und das Flagregister 222 ist daran angepasst, Flagsetzbits der Unterbrechungs-/Wiederaufnahme-befehle vom Host-Gerät 100 zu speichern.
  • Wird mindestens ein Unterbrechungs-/Wiederaufnahmebefehl im Befehlsregister 221 oder im Flagregister 222 gespeichert, dann stellt der Mischer 223 der Steuerlogik 224 ein Steuersignal zur Verfügung, welches die Steuerlogik 224 freigibt, um einen Unterbrechungs-/Wiederaufnahmevorgang zu beginnen.
  • Die Steuerlogik 224 speichert den aktuellen Zustand des Prozessors 230 und des flüchtigen Speichers 240. Der Prozessor 230 referenziert neben anderen Aktivposten einen nicht dargestellten Programmzähler und Statusregister, welche Adressen speichern, die mit dem nichtflüchtigen Speicher 250 assoziiert sind. Wird ein Unterbrechungsbefehl während der Ausführung des ersten Befehls CMD-A in der IC-Karte 200 empfangen, dann identifiziert die Steuerlogik 224 Aktivposten, welche mit der Ausführung des ersten Befehls CMD-A assoziiert sind, und speichert diese temporär im nichtflüchtigen Speicher 250, im flüchtigen Speicher 240 oder an einem anderen Platz, wie der Unterbrechungstabelle 225. Die gespeicherten Aktivposten umfassen beispielsweise einen aktuellen Programmzählerwert, welcher bei einer Ausgestaltung der Erfindung in der Unterbrechungstabelle 225 gespeichert wird. Die aktuellen Werte von Statusregistern im Prozessor 230 werden bei einer Ausgestaltung der Erfindung in Speicherplätzen, welche eine vorbestimmte Adresse im flüchtigen Speicher 240 aufweisen, oder in einem unabhängigen temporären Register gespeichert. Dadurch werden alle gespeicherten Aktivposten während der Ausführung des zweiten Befehls CMD-B erhalten und nach der Ausführung des zweiten Befehls CMD-B wieder an ihre vorherigen Plätze in der IC-Karte 200 zurückgebracht.
  • 5 zeigt eine Datenstruktur eines Ausführungsbeispiels eines Unterbrechungs-/Wiederaufnahmeausführungsregisters 226, welches in der Steuerlogik 224 eingebettet ist. Das Unterbrechungs-/Wiederaufnahmeausführungsregister 226 speichert ein SE-Bit und ein RE-Bit.
  • Das RE-Bit und das SE-Bit werden von der Steuerprogrammeinheit 130 im Host-Gerät 100 zurückgesetzt. Die Steuerlogik 224 initiiert einen Unterbrechungsmodus, wenn das SE-Bit auf einen Wert „1" gesetzt ist, während sie in einen Wiederaufnahmemodus eintritt, wenn das RE-Bit auf einen Wert „1" gesetzt ist.
  • 6 zeigt eine Datenstruktur eines Ausführungsbeispiels eines Unterbrechungs-/Wiederaufnahmeüberwachungsregisters 227, welches in der Steuerlogik 224 eingebettet ist. Das Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 speichert ein SB-Bit und ein RB-Bit, welche einen Unterbrechungs-/Wiederaufnahmeausführungsbereich der Steuerlogik 224 anzeigen. In Reaktion auf einen Unterbrechungsbefehl veranlasst die Steuerlogik 224 den Prozessor 230, die Ausführung des aktuellen Befehls anzuhalten, den aktuellen Zustand zu speichern und das SB-Bit während einer Unterbrechungsübergangsperiode von „S" ms auf den Wert „1" zu setzen. In Reaktion auf einen Wiederaufnahmebefehl veranlasst die Steuerlogik 224 während einer Wiederaufnahmeübergangsperiode von „R" ms, dass der Prozessor 230 die Ausführung des angehaltenen Befehls wieder aufnimmt und das RB-Bit auf den Wert „1" setzt.
  • Wird die Unterbrechungs-/Wiederaufnahmeübergangsperiode abgeschlossen, dann werden das RB-Bit und das SB-Bit beide auf den Wert „0" zurückgesetzt. Nach dem Übertragen eines Unterbrechungsbefehls von der Steuerprogrammeinheit 130 des Host-Gerätes 100 zur IC-Karte 200 wird der zweite Befehl CMD-B übertragen, wenn das im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 gespeicherte SB-Bit auf den Wert „0" zurückgesetzt wird. Außerdem überträgt die Steuerprogrammeinheit 130 nach der Übertragung eines Wiederaufnahmebefehls an die IC-Karte 200 den ersten Befehl CMD-A, wenn das im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 gespeicherte RB-Bit auf den Wert „0" zurückgesetzt wird.
  • 7 zeigt ein Flussdiagramm einer beispielhaften Befehlsausführungssequenz für die IC-Karte 200. Empfängt die IC-Karte 200 im Schritt S300 den ersten Befehl vom Host-Gerät 100 über die IC-Kartenschnittstelle 210, dann führt die IC-Karte 200 im Schritt 301 unter Verwendung des Prozessors 230 den ersten Befehl aus. Ein Beschäftigt-Signal wird aktiviert. Wird im Schritt S302 ein Unterbrechungsbefehl empfangen, während der Prozessor 230 den ersten Befehl ausführt, dann setzt die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 das SB-Bit im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 auf den Wert „1" und hält die Ausführung des ersten Befehls im Schritt S303 an, d.h. die Ausführung des ersten Befehls wird unterbrochen. Das Beschäftigt-Signal wird deaktiviert. Ist die Unterbrechungsfunktion beendet, dann wird das SB-Bit im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 auf den Wert „0" zurückgesetzt. Mit dem Zurücksetzen des SB-Bits im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 auf den Wert „0" wird im Schritt S304 der zweite Befehl vom Host-Gerät 100 empfangen. Der Prozessor 230 führt im Schritt S305 den zweiten Befehl aus. Das Beschäftigt-Signal wird deaktiviert. Ist die Ausführung des zweiten Befehls bei der Überprüfung im Schritt S306 abgeschlossen, dann wird das Beschäftigt-Signal aktiviert. Speziell wird im Schritt S307 ein Abschlusssignal des zweiten Befehls ausgegeben. Mit dem Deaktivieren des Beschäftigt-Signals wird im Schritt S308 ein Wiederaufnahmebefehl vom Host-Gerät 100 empfangen. Die Unterbrechungs-/Wiederaufnahmesteuerschaltung 220 setzt das RB-Bit im Unterbrechungs-/Wiederaufnahmeüberwachungsregister 227 auf den Wert „1" und initiiert im Schritt S309 eine Wiederaufnahmefunktion für den ersten Befehl. Nachfolgend wird der restliche Teil des ersten Befehls ausgeführt.
  • Wie oben ausgeführt, ist die erfindungsgemäße IC-Karte 200 mit der beschriebenen Unterbrechungs-/Wiederaufnahmefunktionalität ausgeführt, wodurch die Leistungsfähigkeit hinsichtlich Befehlsverarbeitung verbessert wird.
  • 8 zeigt einen beispielhaften Betrieb unter Verwendung der Unterbrechungstabelle 225 zum Speichern von Adressenwerten, z.B. von Programmzählerwerten, welche mit Unterbrechungsbefehlen assoziiert sind. Wird ein erster Unterbrechungsbefehl bezogen auf einen unterbrechenden zweiten Befehl CMD-B während der Ausführung eines ersten Befehls CMD-A durch die IC-Karte 200 empfangen, dann wird die Ausführung des ersten Befehls CMD-A angehalten und ein zugehöriger Programmzählerwert 1000 als ein erster Eintrag in der Unterbrechungstabelle 225 gespeichert, siehe 225a.
  • Dann wird während der Ausführung des zweiten Befehls CMD-B durch die IC-Karte 200 ein zweiter Unterbrechungsbefehl bezogen auf einen unterbrechenden dritten Befehl CMD-C empfangen und die Ausführung des zweiten Befehls CMD-B wird angehalten und ein zweiter Programmzählerwert 2000 wird als ein zweiter Eintrag in der Unterbrechungstabelle 225 gespeichert, siehe 225b.
  • Nach dem Abschluss der Ausführung des dritten Befehls CMD-C wird der erste Befehl CMD-A wieder aufgenommen und der erste Eintrag aus der Unterbrechungstabelle 225 entfernt, siehe 225c. In ähnlicher Weise wird nach dem Abschluss der Ausführung des ersten Befehls CMD-A der zweite Befehl CMD-B wieder aufgenommen und der zweite Eintrag wird aus der Unterbrechungstabelle 225 entfernt, siehe 225d.
  • Daher wirkt die im Ausführungsbeispiel gemäß 8 dargestellte Unterbrechungstabelle 225 als First-In-First-Out-Puffer (FIFO-Puffer). Es können jedoch auch andere Arten von Registern und Speichern verwendet werden, um die Unterbrechungstabelle 225 zu implementieren.
  • 9 zeigt ein Blockdiagramm eines weiteren Ausführungsbeispiels eines IC-Kartensystems, welches zwei mit einem Host-Gerät 400 verbundene IC-Karten 510 und 520 umfasst. Das Host-Gerät 400 umfasst beispielsweise zwei Kartenleser 440 und 450, welche jeweils mit den IC-Karten 510 und 520 korrespondieren. Die IC-Karten 510 und 520 umfassen jeweils eine Unterbrechungs-/Wiederaufnahmesteuerschaltung 511 und 521.
  • 10 zeigt ein Unterbrechungs-/Wiederaufnahmesteuerschema für das IC-Kartensystem gemäß 9. Eine in 9 dargestellte Steuerprogrammeinheit 430 steuert die Applikationsprogramme 410 und 420 so, dass Multitaskingvorgänge für die Applikationsprogramme 410 und 420 in den IC-Karten 510 und 520 ausgeführt werden.
  • Das IC-Kartensystem gemäß 9, in welchem die IC-Karten 510 und 520 mit einem einzigen Host-Gerät 400 verbunden sind, kann durch eine Erweiterung der im Zusammenhang mit dem IC-Kartensystem mit einer einzigen IC-Karte oben beschriebenen Prinzipien umgesetzt werden. Das bedeutet, dass die beschriebenen Unterbrechungs-/Wiederaufnahmefunktionen gleichartige Anwendung in einem Multi-IC-Kartensystem finden.

Claims (23)

  1. IC-Karte mit – einem Prozessor (230) zum Ausführen eines ersten Befehls (CM D-A), gekennzeichnet durch – eine Unterbrechungs-/Wiederaufnahmesteuereinheit (220), welche dafür eingerichtet ist, nach Empfang eines Unterbrechungsbefehls die Ausführung des ersten Befehls (CMD-A) anzuhalten und eine aktuelle Zustandsinformation zu speichern.
  2. IC-Karte nach Anspruch 1, dadurch gekennzeichnet, dass die aktuelle Zustandsinformation Aktivposten umfasst, welche sich auf den ersten Befehl (CMD-A) beziehen.
  3. IC-Karte nach Anspruch 2, dadurch gekennzeichnet, dass die Aktivposten einen ersten Programmzählerwert umfassen, welcher sich auf die Ausführung des ersten Befehls (CMD-A) bezieht.
  4. IC-Karte nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Programmspeicher (250) zum Speichern von wenigstens einer Applikation (110, 120), welche dem ersten Befehl (CMD-A) zugeordnet ist.
  5. IC-Karte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Unterbrechungsbefehl auf einen zweiten Befehl (CMD-B) bezogen ist und/oder die Unterbrechungs-/Wiederaufnahmesteuerschaltung (220) dafür eingerichtet ist, die Ausführung des ersten Befehls (CMD-A) nach Empfang eines Wiederaufnahmebefehls wieder aufzunehmen.
  6. IC-Karte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Prozessor (230) einen Programmzähler umfasst, welcher einen aktuellen Programmzählerwert speichert.
  7. IC-Karte nach einem der Ansprüche 1 bis 6, gekennzeichnet durch einen flüchtigen Speicher (240), welcher eingerichtet ist, Ausführungsdaten zu speichern, welche die Ausführung des ersten Befehls (CMD-A) betreffen, wobei die aktuelle Zustandsinformation und/oder die Aktivposten die Ausführungsdaten umfassen.
  8. IC-Karte nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die Unterbrechungs-/Wiederaufnahmesteuereinheit (220) eine Unterbrechungstabelle (225) umfasst, welche den ersten Programmzählerwert und/oder den aktuellen Programmzählerwert speichert.
  9. IC-Karte nach Anspruch 8, dadurch gekennzeichnet, dass die Unterbrechungstabelle (225) als FIFO-Puffer ausgeführt ist.
  10. IC-Karte nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Unterbrechungsbefehl in Reaktion auf eine Unterbrechungsanforderung erzeugt wird, welche sich auf den zweiten Befehl (CMD-B) bezieht, wobei der Prozessor (230) nach dem Speichern der aktuellen Zustandsinformation den zweiten Befehl (CMD-B) ausführt.
  11. IC-Karte nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass der aktuelle Programmwert im Programmzähler gespeichert ist, wenn die aktuelle Zustandsinformation wieder geladen ist.
  12. IC-Karte nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, dass die Unterbrechungs-/Wiederaufnahmesteuereinheit (220) eingerichtet ist, die aktuelle Zustandsinformation wieder zu laden und die Ausführung des ersten Befehls (CMD-A) nach Empfang des Wiederaufnahmebefehls wieder aufzunehmen.
  13. IC-Karte nach Anspruch 12, dadurch gekennzeichnet, dass der erste Programmwert in einem mit dem Prozessor (230) assoziierten Programmzähler gespeichert ist, wenn die aktuelle Zustandsinformation wieder geladen ist.
  14. IC-Karte nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, dass die Unterbrechungs-/Wiederaufnahmesteuereinheit (220) ein Befehlsregister (221), welches eingerichtet ist, den Unterbrechungsbefehl und den Wiederaufnahmebefehl zu empfangen, und/oder ein Flagregister (222) umfasst, welches eingerichtet ist, Unterbrechungs-/Wiederaufnahmesetzbits zu empfangen, die den Unterbrechungs- und den Wiederaufnahmebefehl anzeigen.
  15. IC-Karte nach einem der Ansprüche 5 bis 14, dadurch gekennzeichnet, dass die Unterbrechungs-/Wiederaufnahmesteuereinheit (220) eine Steuerlogik (224) umfasst, welche auf den Unterbrechungs- und den Wiederaufnahmebefehl reagiert.
  16. IC-Karte nach einem der Ansprüche 5 bis 15, dadurch gekennzeichnet, dass die Unterbrechungs-/Wiederaufnahmesteuereinheit (220) ein Unterbrechungs-/Wiederaufnahmeausführungsregister (226) und/oder ein Unterbrechungs-/Wiederaufnahmeüberwachungsregister (227) umfasst, welche dafür eingerichtet sind, Rücksetzbits und Setzbits zu speichern, die den Unterbrechungs- und den Wiederaufnahmebefehl anzeigen.
  17. IC-Karte nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass – der Unterbrechungsbefehl eine Unterbrechungsübergangsperiode (S) definiert, während der die Ausführung des ersten Befehls durch den Prozessor (230) angehalten und die aktuelle Zustandsinformation gespeichert wird, und – der Wiederaufnahmebefehl eine Wiederaufnahmeübergangsperiode (R) definiert, während der die aktuelle Zustandsinformation wieder geladen wird und der Prozessor (230) die Ausführung des ersten Befehls (CMD-A) wieder startet.
  18. IC-Karte nach Anspruch 17, dadurch gekennzeichnet, dass das Unterbrechungs-/Wiederaufnahmeausführungsregister (226) wenigstens ein Datenbit speichert, welches die Unterbrechungsübergangsperiode (S) anzeigt, und wenigstens ein anderes Datenbit speichert, welches die Wiederaufnahmeübergangsperiode (R) anzeigt.
  19. IC-Karte nach einem der Ansprüche 4 bis 18, dadurch gekennzeichnet, dass der Programmspeicher ein nichtflüchtiger Speicher (250) ist.
  20. IC-Karte nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass die IC-Karte (200) als Speicherkarte ausgeführt ist.
  21. IC-Karte nach Anspruch 20, dadurch gekennzeichnet, dass die Speicherkarte einen Flashspeicher umfasst.
  22. IC-Karte nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass die IC-Karte (200) als Smartcard ausgeführt ist.
  23. IC-Kartensystem mit – einer Host-Einheit (100), die einen ersten Befehl (CMD-A) und einen zweiten Befehl (CMD-B) überträgt und einen Programmspeicher umfasst, welcher wenigstens eine dem ersten und zweiten Befehl (CMD-A, CMD-B) zugeordnete Applikation (110, 120) speichert, und – einer IC-Karte (200), welche auf den ersten und zweiten Befehl (CMD-A, CMD-B) reagiert und einen Prozessor (230) umfasst, welcher dafür eingerichtet ist, den ersten und zweiten Befehl (CMD-A, CMD-B) auszuführen, dadurch gekennzeichnet, dass – die IC-Karte (200) eine solche nach einem der Ansprüche 1 bis 22 ist.
DE200510036648 2004-08-09 2005-07-27 IC-Karte und IC-Kartensystem Withdrawn DE102005036648A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0062430 2004-08-09
KR1020040062430A KR101051703B1 (ko) 2004-08-09 2004-08-09 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템

Publications (1)

Publication Number Publication Date
DE102005036648A1 true DE102005036648A1 (de) 2006-05-04

Family

ID=36201982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510036648 Withdrawn DE102005036648A1 (de) 2004-08-09 2005-07-27 IC-Karte und IC-Kartensystem

Country Status (3)

Country Link
US (3) US8616437B2 (de)
KR (1) KR101051703B1 (de)
DE (1) DE102005036648A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2328086A1 (de) * 2009-11-27 2011-06-01 Giesecke & Devrient GmbH Verfahren zum Priorisieren von Kommandos auf einem tragbaren Datenträger

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1563423B1 (de) * 2002-11-22 2014-04-09 Gemalto SA Überwachen der verwendung von diensten in einem telekommunikationsnetz
KR101051703B1 (ko) * 2004-08-09 2011-07-25 삼성전자주식회사 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템
ITMI20050063A1 (it) * 2005-01-20 2006-07-21 Atmel Corp Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash
US7523323B2 (en) * 2005-09-15 2009-04-21 Intel Corporation Method and apparatus for quick resumption
CN101098527B (zh) * 2006-06-27 2012-06-13 雅斯拓（北京）智能卡科技有限公司 同时处理个人令牌中的数据传输会话的线程控制器
JP2010211516A (ja) * 2009-03-10 2010-09-24 Toshiba Corp 携帯可能電子装置および携帯可能電子装置におけるアクセス制御方法
JP2010256942A (ja) * 2009-04-21 2010-11-11 Hitachi Ltd ストレージの操作権限管理を含む計算機システム
JP2011022840A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 携帯可能電子装置の処理システム、携帯可能電子装置、及び携帯可能電子装置の処理装置
JP5259541B2 (ja) * 2009-09-17 2013-08-07 株式会社東芝 携帯可能電子装置、携帯可能電子装置の制御方法及びｉｃカード
US8751802B2 (en) * 2010-06-30 2014-06-10 Sandisk Il Ltd. Storage device and method and for storage device state recovery
US9792463B2 (en) 2011-07-28 2017-10-17 Kenneth L. Miller Combination magnetic stripe and contactless chip card reader
US10096350B2 (en) * 2012-03-07 2018-10-09 Medtronic, Inc. Memory array with flash and random access memory and method therefor, reading data from the flash memory without storing the data in the random access memory
US9658789B2 (en) * 2014-08-05 2017-05-23 Sandisk Technologies Llc Storage module and method for optimized power utilization
US20160062925A1 (en) * 2014-08-28 2016-03-03 Samsung Electronics Co., Ltd. Method and system for managing storage device operations by a host device
DE102014018208A1 (de) * 2014-12-08 2016-06-09 Giesecke & Devrient Gmbh Verfahren zum Betreiben eines Sicherheitsmoduls
KR102428450B1 (ko) * 2017-12-21 2022-08-01 삼성전자주식회사 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
KR20190090614A (ko) 2018-01-25 2019-08-02 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10671407B2 (en) 2018-06-07 2020-06-02 Oracle International Corporation Suspending and resuming a card computing device
CN109840148B (zh) * 2019-01-22 2020-10-13 飞天诚信科技股份有限公司 一种多应用智能卡操作系统及其更新应用优先级的方法
KR20220073998A (ko) * 2020-11-27 2022-06-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US20220291947A1 (en) * 2021-03-10 2022-09-15 Meta Platforms, Inc. Apparatus, systems, and methods for facilitating efficient hardware-firmware interactions

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711831B1 (fr) 1993-10-26 1997-09-26 Intel Corp Procédé et circuit de mémorisation et de hiérarchisation d'ordres d'effacement dans un dispositif de mémoire.
US5664231A (en) * 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
JP3691871B2 (ja) 1995-03-20 2005-09-07 富士通株式会社 カード型記憶媒体
JPH09114678A (ja) 1995-10-17 1997-05-02 Sanyo Electric Co Ltd マイクロコンピュータの割り込み処理装置
US6148360A (en) 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
KR20000033771A (ko) 1998-11-25 2000-06-15 윤종용 프로그램 서스팬드 동작 및 리쥼 동작이 가능한멀티-뱅크 플래시 메모리 장치
CN1227588C (zh) 1999-07-13 2005-11-16 太阳微系统有限公司 用于根据应用生存周期管理该应用的方法和设备
US7055752B2 (en) * 2000-05-22 2006-06-06 Matsushita Electric Industrial Co., Ltd. IC card
JP2002024790A (ja) * 2000-07-05 2002-01-25 Toshiba Corp 情報処理システム、携帯可能電子装置、及びキー変更方法
JP4517502B2 (ja) * 2000-12-12 2010-08-04 ソニー株式会社 Ｉｃカード、ｉｃカードシステムおよびデータ処理装置
JP2002183692A (ja) * 2000-12-14 2002-06-28 Sony Corp Ｉｃカードおよびｉｃカードシステム
US7363474B2 (en) 2001-12-31 2008-04-22 Intel Corporation Method and apparatus for suspending execution of a thread until a specified memory access occurs
JP4004811B2 (ja) 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
KR100494854B1 (ko) * 2003-04-04 2005-06-14 주식회사 팬택앤큐리텔 무선통신단말기에서 스마트카드를 이용하여 네트워크정보를 등록하는 방법
US20050044377A1 (en) * 2003-08-18 2005-02-24 Yen-Hui Huang Method of authenticating user access to network stations
US7383982B2 (en) * 2003-08-27 2008-06-10 Ricoh Company, Ltd. Card recognition system for recognizing standard card and non-standard card
KR100566260B1 (ko) * 2003-11-27 2006-03-29 삼성전자주식회사 무선주파수 식별 태그와 스마트 카드가 결합된 이동단말기및 그 이동단말기에서의 무선 식별 방법
KR101051703B1 (ko) * 2004-08-09 2011-07-25 삼성전자주식회사 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템
ITMI20050063A1 (it) 2005-01-20 2006-07-21 Atmel Corp Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
KR100673027B1 (ko) 2006-01-31 2007-01-24 삼성전자주식회사 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치
KR100725417B1 (ko) 2006-02-22 2007-06-07 삼성전자주식회사 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
KR100816748B1 (ko) 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2328086A1 (de) * 2009-11-27 2011-06-01 Giesecke & Devrient GmbH Verfahren zum Priorisieren von Kommandos auf einem tragbaren Datenträger

Also Published As

Publication number Publication date
US20140095736A1 (en) 2014-04-03
KR101051703B1 (ko) 2011-07-25
US9004349B2 (en) 2015-04-14
US8870062B2 (en) 2014-10-28
US8616437B2 (en) 2013-12-31
US20060027644A1 (en) 2006-02-09
KR20060013829A (ko) 2006-02-14
US20150012672A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
DE102005036648A1 (de) IC-Karte und IC-Kartensystem
DE102006010091B4 (de) Smartcard sowie Verfahren zur Steuerung einer Smartcard
DE69835879T2 (de) Multifunktionschipkarte mit delegierungsmerkmal
DE4244266C2 (de) Verfahren und Schaltungseinrichtung zum dynamischen Konfigurieren von Gerätetreibern für Computersystem-Betriebsmittel
DE19839310C2 (de) Datensicherungsystem zum Sichern und Speichern von Daten, die von einer sich in einem Fahrzeug befindlichen Terminalvorrichtung verwendet werden, in einem Sicherungszentrum, das per Datenkommunikation mit dem Fahrzeug in Kontakt steht.
DE102010019487B4 (de) Speichervorrichtung, Datenverarbeitungsvorrichtung und Verfahren
DE112009004900T5 (de) Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern
DE2902465A1 (de) Datenverarbeitungsanordnung
DE202006011978U1 (de) Elektronische Vorrichtung mit beschleunigtem Boot-Prozess
DE102006021087A1 (de) Simultaner Schnittstellenbetrieb
DE10317289A1 (de) Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren
DE69921880T2 (de) Chipkarte mit einer Steuereinheit zur Speicherinhaltsübertragung und Methode zur Datenspeicherung in einer Chipkarte
DE60224438T2 (de) Aggregation von hardwareereignissen in mehrfach knotensystemen
DE102006014557A1 (de) Datensicherungsverfahren, Computerspeicherbauelement und Datenspeichervorrichtung
DE4238099C2 (de) Mikroprozessor mit mehreren Betriebsmoden
DE102008022543A1 (de) Kommunikationssystem und Verfahren zum Betreiben eines Kommunikationssystems
DE60211211T2 (de) Kommunikationsgerät, empfangprozessausführungsverfahren-und-programm, und rechnerlesbares medium auf dem dieses programm gespeichert ist
DE102004050039B4 (de) Karte mit integrierter Schaltung, Betriebsverfahren und Kartensystem
DE69630851T2 (de) Leistungssteuerung eines Informationsverarbeitungssystems
EP1610218B1 (de) Tragbarer Datenträger, System mit einem solchen Datenträger und Verfahren zum Betreiben eines solchen Datenträgers
DE19928939A1 (de) Datenträger sowie Verfahren zur Datenübertragung und zur Speicherverwaltung
DE102005022578A1 (de) IC-Kartensystem, Speicherkarte und Verfahren zur Zustandsbestimmung
JP3607658B2 (ja) 携帯可能電子装置
DE112010005372T5 (de) Kommunizieren von Betriebssystem-Boot-Informationen
DE60213632T2 (de) Byte-übertragungsverwaltung in einer chipkarte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee