DE102005029425A1 - Bilden einer Mehrzahl von Dünnfilmbauelementen - Google Patents

Bilden einer Mehrzahl von Dünnfilmbauelementen Download PDF

Info

Publication number
DE102005029425A1
DE102005029425A1 DE102005029425A DE102005029425A DE102005029425A1 DE 102005029425 A1 DE102005029425 A1 DE 102005029425A1 DE 102005029425 A DE102005029425 A DE 102005029425A DE 102005029425 A DE102005029425 A DE 102005029425A DE 102005029425 A1 DE102005029425 A1 DE 102005029425A1
Authority
DE
Germany
Prior art keywords
polymer
thin film
planarization
applying
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005029425A
Other languages
English (en)
Inventor
Carl Philip Redwood Taussig
Ping Palo Alto Mel
William Riis Palo Alto Hamburgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE102005029425A1 publication Critical patent/DE102005029425A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/946—Step and repeat

Abstract

Ein Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden einer Mehrzahl von Dünnfilmbauelementen. Das Verfahren umfasst das grobe Strukturieren von zumindest einem Dünnfilmmaterial auf einem flexiblen Substrat und das Bilden einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat mit einem selbst ausgerichteten Prägelithografie(SAIL)-Prozess.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von Halbleiterbauelementen und insbesondere auf ein Verfahren und System zum Bilden einer Mehrzahl von Dünnfilmbauelementen.
  • In der Halbleiterverarbeitungsindustrie gibt es derzeit einen starken Trend zum Verkleinern von bestehenden Strukturen und Herstellen von kleineren Strukturen. Dieser Prozess wird allgemein als Mikroherstellung bezeichnet. Ein Bereich, in dem die Mikroherstellung eine wesentliche Auswirkung hatte, ist im mikroelektronischen Bereich. Insbesondere ermöglicht es das Verkleinern mikroelektronischer Strukturen, dass die Strukturen weniger aufwendig sind, eine höhere Leistungsfähigkeit aufweisen, einen reduzierten Leistungsverbrauch zeigen und für eine bestimmte Abmessung mehr Komponenten enthalten. Obwohl Mikroherstellung überwiegend in der Elektronikindustrie sehr wirksam war, wurde dieselbe auch bei anderen Anwendungen angewendet, wie zum Beispiel Biotechnologie, Optik, mechanische Systeme, Erfassungsvorrichtungen und Reaktoren.
  • Mikroherstellung kann verwendet werden, um PIRM-Arrays (PIRM = permanent inexpensive rugged memory = permanente unaufwendige stabile Speicher) herzustellen. PIRM ist ein äußerst kostengünstiger Archivhalbleiterspeicher für Digitalfotografie, Digitalaudio und andere Anwendungen. Aus der Herstellungsperspektive umfasst PIRM eine Reihe von Halbleitern und anderen Dünnfilmen, die zwischen einer strukturierten oberen Metallschicht und einer strukturierten unteren Metallschicht angeordnet sind. Wo diese Metallschichten sich kreuzen, bildet sich eine Zwei-Tor-Vorrichtung. Präge lithografie ist ein Herstellungsverfahrenstyp, der verwendet wird, um diese Arrays herzustellen.
  • Prägelithografie wird typischerweise verwendet, um Dünnfilme auf einem Substratmaterial mit hoher Auflösung zu strukturieren, unter Verwendung von einem Kontakt zwischen einem Master mit den Merkmalen der Struktur, die hergestellt werden soll, und dem Substratmaterial, das strukturiert werden soll. Die strukturierten Dünnfilme können Dielektrika, Halbleiter, Metalle oder organisch sein und können als Dünnfilme oder einzelne Schichten strukturiert werden. Prägelithografie ist besonders sinnvoll bei Rolle-zu-Rolle-Verarbeitung, da dieselbe einen höheren Durchsatz hat, breite Substrate handhaben kann und sich nicht auf die optische Flachheit des Substrats verlässt, um eine hohe Auflösung zu liefern. Die Beschränkungen dieser Implementierung beziehen sich jedoch auf die Tatsache, dass eine geprägte Maske mit bis zu sieben einzelnen Höhen benötigt wird, um das Lexikon von Zwei-Tor-Vorrichtungen in der PIRM-Struktur zu erzeugen. Folglich legt eine geprägte Maske mit dieser Anzahl von Höhen eine größere Belastung auf die Maskenverwaltungs-, Ätz- und Prägeprozesse auf.
  • Folglich werden ein Verfahren und ein System zum Herstellen einer Mehrzahl von Dünnfilmvorrichtungen benötigt, die die oben erwähnten Probleme in Bezug auf den PIRM-Herstellungsprozess überwinden. Das Verfahren und das System sollten einfach und unaufwendig sein und leicht an bestehende Technologie angepasst werden können. Die vorliegende Erfindung adressiert diese Bedürfnisse.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden einer Mehrzahl von Dünnfilmelementen, ein System zum Bilden einer Mehrzahl von Dünnfilmelementen sowie eine Struktur mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und 35, ein System gemäß Anspruch 20 sowie eine Struktur gemäß Anspruch 33 gelöst.
  • Ein Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden einer Mehrzahl von Dünnfilmbauelementen. Das Verfahren umfasst das Strukturieren von zumindest einem Material auf einem flexiblen Substrat auf eine grobe Weise und das Bilden einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat mit einem SAIL-Prozess (SAIL process = selfaligned imprint litography process = selbst ausgerichteter Prägelithografieprozess).
  • Andere Aspekte und Vorteile der vorliegenden Erfindung werden von der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen, die die Prinzipien der Erfindung darstellen, offensichtlich werden.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Flussdiagramm auf hoher Ebene eines Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Draufsicht der grob strukturierten Primärdünnfilme, die drei Regionen definieren, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 den Bruchteil des Chips, der durch diese Regionen besetzt ist, als Funktion der Ausrichtungs- und Strukturierungstoleranzen;
  • 4 ein Diagramm, das die Beziehung zwischen der Anzahl von Abschnitten auf dem Chip, der Ausrich tungstoleranz und der Chipmenge zeigt, die für den Speicher verfügbar ist;
  • 5 ein detaillierteres Flussdiagramm von Schritt 120 des Flussdiagramms von 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine Darstellung eines Kreuzungspunktelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 eine perspektivische Ansicht einer Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 einen Prozess zum Bilden einer Mehrzahl von Dünnfilmbauelementen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 8(a) – 8(g) die resultierende Struktur während der Implementierung des Prozesses von 8 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine perspektivische Ansicht einer Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 einen Prozess zum Bilden einer Mehrzahl von Dünnfilmbauelementen gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; und
  • 10(a) – 10(e) die resultierende Struktur während der Implementierung des Prozesses von 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und System zum Bilden einer Mehrzahl von Dünnfilmelementen.
  • Die folgende Beschreibung wird präsentiert, um es einen Durchschnittsfachmann auf diesem Gebiet zu ermöglichen, die Erfindung herzustellen und zu verwenden und wird in dem Zusammenhang einer Patentanmeldung und ihren Anforderungen bereitgestellt. Verschiedene Modifikationen der Ausführungsbeispiele und der allgemeinen Prinzipien und Merkmale, die hierin beschrieben sind, werden für Fachleute auf diesem Gebiet ohne weiteres offensichtlich. Somit soll die vorliegende Erfindung nicht durch das gezeigte Ausführungsbeispiel beschränkt sein, sondern soll den weitesten Schutzbereich haben, der mit den hierin beschriebenen Prinzipien und Merkmalen übereinstimmt.
  • Wie es in den Zeichnungen zu Darstellungszwecken gezeigt ist, sind ein Verfahren und ein System zum Bilden eines Halbleiterbauelements offenbart. Verschiedene Ausführungsbeispiele des Verfahrens und Systems liefern einen Grobstrukturierungsschritt, der in Verbindung mit einem selbst ausgerichteten Prägelithografie-(SAIL-)Prozess verwendet werden soll, um eine Mehrzahl von Dünnfilmelementen auf einem flexiblen Substrat zu bilden. Folglich wird eine volle elektrische Isolierung der Dünnfilmelemente erreicht, unabhängig von der Struktur derselben. Außerdem kann durch das Bereitstellen eines Grobstrukturierungsschritts in Verbindung mit dem SAIL-Prozess die Anzahl von einzelnen Höhen, die durch die angeordnete Prägemaske verwendet werden, wesentlich reduziert werden, wodurch die Anzahl von Maskenherstellungs- und Ätzschritten in dem Gesamtprozess reduziert wird.
  • Der herkömmliche Prozess hat zwei Hauptnachteile, die durch die offenbarten Ausführungsbeispiele angesprochen werden. Erstens verließ sich der herkömmliche SAIL-Prozess auf die Verwendung einer intrinsischen amorphen Si-Schicht in der Diode, um eine elektrische Isolation zwischen benachbarten Elementen in dem PIRM-Array zu liefern. Dies wird problematisch, wenn die Speicherzelle eine metallische Barriereschicht enthält. Unter Verwendung der offenbarten Ausfüh rungsbeispiele wird unabhängig von der Struktur der Kreuzungspunktelemente eine volle elektrische Isolation der Kreuzungspunktelemente geliefert.
  • Der zweite Nachteil des herkömmlichen Prozesses ist, dass der Prozess die Aufbringung einer PECVD-Siliziumschicht (PECVD = Plasma Enhanced Chemical Vapor Deposition = plasmagestützte chemische Dampfaufbringung) auf der geprägten Polymermaske erfordert. Die Temperatur dieser Aufbringung beträgt 250°. Aufgrund dieser hohen Temperatur sind die Maskenmaterialien die für den SAIL-Prozess verwendet werden können, begrenzt. Durch Verwenden der offenbarten Ausführungsbeispiele können alle PECVD-Prozesse vor irgendeinem der Prägelithografieprozesse durchgeführt werden. Nur die Aufbringung des oberen Metalls, ein Vorgang bei Zimmertemperatur, wird auf die geprägte Polymermaske aufgebracht. Dies ermöglicht die Verwendung von Maskenmaterialien mit geringen Temperaturhöchstgrenzen und ermöglicht, dass alle kritischen Schichten nacheinander aufgebracht werden, ohne der Umgebungstemperaturumgebung ausgesetzt zu sein.
  • 1 ist ein Flussdiagramm auf hoher Ebene eines Verfahrens zum Bilden eines Halbleiterbauelements. Ein erster Schritt 110 umfasst das Strukturieren von zumindest einem Material auf einem flexiblen Substrat auf eine grobe Weise. Bei einem Ausführungsbeispiel umfasst dieser Schritt das Strukturieren mehrerer Dünnfilmschichten. Ein Endschritt 120 umfasst das Bilden einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat mit einem SAIL-Prozess.
  • Obwohl das oben beschriebene Konzept in dem Zusammenhang beschrieben ist, dass es in Verbindung mit einem flexiblen Substrat verwendet wird, sollte angemerkt werden, dass der Prozess auch in Verbindung mit einem nicht flexiblen Substrat implementiert werden könnte.
  • Die offenbarten Ausführungsbeispiele sind möglich, weil das Layout der PIRM-Schaltungsanordnung wiederholbar ist. Folg lich kann die PIRM-Schaltung bei einem Ausführungsbeispiel in eine wiederholte Struktur von drei Regionen unterteilt werden: eine, die nur Schaltdiodenspeicherzellen enthält, eine, die nur Dioden und Überkreuzungen enthält, und eine, die nur Durchgangslöcher und isolierte Überkreuzungen enthält. Falls eine grobe Vorstrukturierung des Substrats durchgeführt wird, wodurch die Struktur den vorher erwähnten drei Regionen entspricht, ist die Komplexität der Leistungsfähigkeit eines nachfolgenden SAIL-Prozesses wesentlich reduziert.
  • 2 zeigt einen Querschnitt einer Struktur, die die wiederholte Struktur dieser drei Regionen zeigt. Die Struktur 200 umfasst eine Speicherzellenregion 210, eine Diodenregion 220 und eine Durchgangslochregion 230. Ein unteres Metall 240 ist ebenfalls gezeigt. Die Durchgangslochregion 230 umfasst nur das untere Metall 240. Die Diodenregion 220 umfasst eine Diodenschicht auf dem unteren Metall 240. Bei einem Ausführungsbeispiel ist die Diodenschicht eine PIN-Dünnfilmsiliziumstruktur. Die Speicherzellenregion 210 umfasst das untere Metall 240, das durch eine Diodenschicht und eine Schaltschicht bedeckt ist. Bei einem Ausführungsbeispiel ist die Schaltschicht ein amorphes Siliziumantisicherungs- oder ein Polymersicherungsmaterial.
  • Es sollte angemerkt werden, dass aus Leistungs- und Zuverlässigkeitsgründen jede PIRM-Schicht in zwischen 10 und 1000 Abschnitte unterteilt ist, die die drei Regionen 210, 220, 230 enthalten. Die minimale Breite der Dioden- und Durchgangslochregionen 220, 230 in jedem Abschnitt ist durch die Ausrichtungs- und Strukturierungstoleranzen zwischen den grob strukturierten Regionen und der nachfolgenden Polymermaske begrenzt, die auf die Regionen geprägt ist. 3 zeigt den Bruchteil des Chips, der durch diese Regionen besetzt ist, als Funktion der Ausrichtungs- und Strukturierungstoleranzen. Wie es in 3 ersichtlich ist, ist eine Toleranz von+/- S/2 an den Grenzen zwischen jeder der drei Regionen 210, 220, 230, wobei S der Gesamt ausrichtungsfehler ist, der sich aus allen Quellen ergibt: Fehlausrichtung, Substratverzerrung, Über/Unterätzen, Über/Unterbelichtung, usw. und die minimale Breite jeder Region bestimmt. Falls folglich die Regionen schmaler wären, könnte ein Durchgangsloch eine Diode werden oder eine Diode könnte eine Speicherzelle werden.
  • Außerdem ist 4 ein Diagramm, das die Beziehung zwischen der Anzahl von Abschnitten auf dem Chip, die Ausrichtungstoleranz und die Chipmenge, die für Speicher verfügbar ist, zeigt. Allgemein führen eine größere Anzahl von Abschnitten und schlechtere Ausrichtungsergebnisse zu weniger Chipfläche, die für den Speicher verfügbar ist. Falls beispielsweise 100 Abschnitte (10 Zeilen und 10 Spalten) mit einer Ausrichtungstoleranz von +/-50 μm verwendet werden, dann sind grob 30% eines 25 × 25 mm Chips nicht verfügbar für den Speicher. Für die Zwecke dieser Patentanmeldung ist „grobstrukturiert" zwischen 10 und 50 Mikrometer, wobei 25 μm einen vernünftigen Kompromiss darstellt zwischen der aktiven Fläche, die für Ausrichtungstoleranzen verloren geht, und den Kosten des Prozesses, der erforderlich ist, um eine Ausrichtung mit dieser Genauigkeit zu liefern.
  • Bei einem Ausführungsbeispiel wird Schritt 110 mit einem zusätzlichen Prozess erreicht, zum Beispiel einer Schattenmaskierungstechnik. Bei der Schattenmaskierung wird eine physikalische Maske (Schattenmaske), die aus einem flexiblen Film, wie zum Beispiel einer Dünnmetallfolie oder einer Kunststofflage hergestellt ist, direkt über das Substrat platziert. Die Maske hat Aperturen, die Stellen entsprechen, wo Material auf das Substrat aufgebracht werden soll. In allen anderen Regionen blockiert die Schattenmaske das Aufbringungsmaterial physikalisch. Nach einer gewissen Verwendungszeit muss die Maske von dem aufgebauten Material gereinigt werden oder entsorgt werden.
  • Bei einem weiteren Ausführungsbeispiel wird Schritt 110 mit einem subtraktiven Prozess erreicht. Bei diesem Ausfüh rungsbeispiel werden alle Bauelementschichten bis zu der obersten Metallschicht als fortlaufende Hüllen aufgebracht, wobei das Strukturieren der fortlaufenden Filme in den Regionen, die in 2 dargestellt sind, unter Verwendung von Ätzprozessen erreicht wird. Aufgrund der relativ großen Größe der Regionen können die Masken für den Ätzprozess mit Siebdruck oder Rolle-zu-Rolle-Fotolithografie aufgebracht werden.
  • Obwohl in Verbindung mit den oben beschriebenen Ausführungsbeispielen additive und subtraktive Prozesse beschrieben sind, wird ein Durchschnittsfachmann auf diesem Gebiet ohne weiteres erkennen, dass eine Vielzahl unterschiedlicher Prozesse, wie zum Beispiel Tintenstrahldrucken, verwendet werden könnten, um die Dünnfilmschichten grob zu strukturieren.
  • Wie es vorher beschrieben wurde, ist die selbstausgerichtete Prägelithografie (SAIL) ein Prozess zum Strukturieren von Dünnfilmen auf einem Substratmaterial mit hoher Auflösung durch Formen einer 3D-Polymermaske auf dem beschichteten Substrat unter Verwendung eines nachgiebigen Stempels. Die strukturierten Dünnfilme können Dielektrika, Halbleiter, Metalle oder organisch sein und können als Dünnfilmstapel oder einzelne Schichten strukturiert werden. Prägelithografie ist besonders sinnvoll bei Rolle-zu-Rolle-Verarbeitung, da dieselbe einen höheren Durchsatz hat, breitere Substrate handhaben kann und ein nicht planares Substrat toleriert.
  • 5 ist ein detaillierteres Flussdiagramm von Schritt 120 des Flussdiagramms von 1. Ein erster Schritt 121 umfasst das Aufbringen von einer oder mehreren Materialschichten über das flexible Substrat. Bei einem Ausführungsbeispiel umfassen die Materialschichten ein unteres Metall, eine Diodenschicht und eine Schaltschicht. Ein zweiter Schritt 122 umfasst das Bilden einer dreidimensionalen (3D-) Struktur über den Materialschichten. Bei einem Ausführungsbeispiel ist die 3D-Struktur ein Prägepolymer und wird durch Verwenden eines Stempelwerkzeugs erzeugt. Ein Verfahren zum Verwenden eines Stempelwerkzeugs zum Erzeugen einer 3D-Struktur in einer Materialschicht ist in einer Patentanmeldung 10/184,587 mit dem Titel „A Method and System for Forming a Semiconductor Device" beschrieben, die hierin durch Bezugnahme aufgenommen ist. Ein Endschritt 123 umfasst das Strukturieren des zumindest einen Materials gemäß den gewünschten Charakteristika der Mehrzahl von Dünnfilmbauelementen.
  • Sobald die 3D-Struktur in dem Prägepolymer gebildet ist, kann die resultierende Struktur in der Bildung einer Vielzahl von Halbleiterbauelementen implementiert werden. Folglich ist die Struktur besonders sinnvoll bei der Bildung von Kreuzungspunktspeicherarrays.
  • Kreuzungspunktarrays
  • Das Kreuzungspunktspeicherarray umfasst vorzugsweise zwei Schichten orthogonaler Sätze von beabstandeten parallelen Leitern, die mit einer Halbleiterschicht zwischen denselben angeordnet sind. Die beiden Sätze von Leitern bilden Zeilen- und Spaltenelektroden, die auf eine solche Weise überlagert sind, dass jede der Zeilenelektroden jede der Spaltenelektroden an genau einer Stelle schneidet.
  • Für ein detaillierteres Verständnis eines Kreuzungspunktarrays wird auf 6 Bezug genommen. 6 ist eine Darstellung eines einzigen Elements eines Kreuzungspunktarrays 600. An jeder der Schnittstellen wird eine Verbindung zwischen der Zeilenelektrode 610 und der Spaltenelektrode 620 durch eine Halbleiterschicht 630 hergestellt, die auf die Art einer Diode und einer Sicherung in Reihe wirkt. Die Dioden in dem Array sind alle so ausgerichtet, dass, falls ein gemeinsames Potenzial zwischen allen Zeilenelektroden und alle Spaltenelektroden angelegt wird, alle Dioden in der gleichen Richtung vorgespannt sind. Das Sicherungselement kann als getrenntes Element realisiert werden, das einen Leerlaufzustand annimmt, wenn ein kritischer Strom durchgeleitet wird, oder dasselbe kann in das Verhalten der Diode eingebaut sein.
  • Ein Durchschnittsfachmann auf diesem Gebiet wird ohne weiteres erkennen, dass die oben beschriebenen Kreuzungspunktarrays bei der Bildung einer Vielzahl von Halbleiterbauelementen verwendet werden könnten, einschließlich, aber nicht beschränkt auf, Widerstände, Kondensatoren, Dioden, Sicherungen, Antisicherungen, usw.
  • 7 zeigt eine perspektivische Ansicht einer Struktur gemäß einem Ausführungsbeispiel. Die Struktur 700 umfasst ein flexibles Substrat 710, eine untere Metallschicht 720, eine Diodenschicht 730, eine Schaltschicht 740 und zwei Abschnitte einer geprägten 3D-Polymermaske 750, 760. Jeder geprägte Polymermaskenabschnitt 750, 770 umfasst alle Merkmale die benötigt werden, um die Strukturen zu erzeugen, die erforderlich sind, um ein PIRM-Array zu erzeugen: Regionen ohne Dünnfilme, strukturierte untere Metalllinien, strukturierte obere Metalllinien, isolierte Überkreuzungen, Verbindungen zwischen oberem Metall und unterem Metall (Durchgangslöcher), Kreuzungspunktdioden und Kreuzungspunktspeicherzellen. Außerdem sind fünf einzelne Stufenhöhen 761, 762, 763, 764, 765 zu sehen. Ein dünner (∼ 100 nm) Polymerrest 755 kann die Abstände zwischen den beiden geprägten Polymermaskenabschnitten 750, 760 überbrücken. Ferner ist die vertikale Trennung zwischen benachbarten Maskenebenen in der Größenordnung von 0,5 bis 1,0 Mikrometer.
  • Bei einem Ausführungsbeispiel ist das flexible Substrat 710 ein Polyimidmaterial. Die untere Metallschicht 720 kann eine oder mehrere Schichten aus Metall oder anderen leitfähigen Materialien sein, einschließlich leitfähiger Oxide oder organische Materialien. Die Diodenschicht 730 kann eine Dünnfilmsilizium-PIN-Diode sein. Die Schaltschicht 740 kann eine amorphe Siliziumschichtantisicherung sein, bei der eine Metallschicht zwischen der amorphen Siliziumschichtantisicherung und der darunterliegenden Diode liegt. Alternativ kann die Schaltschicht eine organische Polymersicherung sein. Die geprägten Polymermaskenabschnitte 750, 760 bestehen aus einem fotohärtbaren Polymermaterial oder dergleichen.
  • 8 zeigt einen Prozess zum Bilden einer Mehrzahl von Dünnfilmbauelementen gemäß einem Ausführungsbeispiel. Zu Darstellungszwecken zeigen 8(a) – 8(g) die resultierende Struktur während der Implementierung des Prozesses von 8.
  • Ein erster Schritt 801 umfasst das Entfernen eines ersten Teils der 3D-Struktur. Dieser Schritt umfasst das Ätzen jeglichen Polymerrestes und aller Dünnfilme bis hinunter zu dem Substrat. Ein Nass- und Trockenätzprozess kann hier verwendet werden, solange die Dünnfilme mit einer im wesentlichen höheren Rate geätzt werden als diejenigen der Polymermaske. 8(a) zeigt die resultierende Struktur nach der Leistung von Schritt 801. Wie es ersichtlich ist, ist ein erster Teil des flexiblen Substrats 701 freigelegt.
  • Ein zweiter Schritt 802 umfasst das Aufbringen eines ersten Planarisierungspolymers auf die 3D-Struktur. Beispiele von Planarisierungspolymeren sind Fotoresist, UV-härtbare Polymere und Aufschleuderglas. Es ist wichtig, dass die 3D-Struktur und das erste Planarisierungspolymermaterial so ausgewählt werden, dass es einen Ätzprozess gibt, der jedes Material angreifen kann, während das andere im Wesentlichen unbeeinträchtigt bleibt. Bei einem Ausführungsbeispiel wird in einer Rolle-zu-Rolle-Umgebung eine Neuplanarisierung durchgeführt, unter Verwendung von Verfahren, wie zum Beispiel Gravurstreichbeschichten. Gravurstreichbeschichten ist auf dem Gebiet des seriellen Druckens weit verbreitet, um eine dünne, gut gesteuerte Materialschicht auf eine fle xible Bahn zu übertragen, unter Verwendung einer texturierten Rolle.
  • Ein dritter Schritt 803 umfasst das Entfernen eines Teils des ersten Planarisierungspolymers. 8(b) zeigt die Struktur, die einen verbleibenden Abschnitt eines ersten Planarisierungspolymers 770 umfasst. Bei einem Ausführungsbeispiel wird das erste Planarisierungspolymer durch einen Trockenätzprozess entfernt, wie zum Beispiel reaktives Ionenätzen (RIE) oder Ionenfräsen, wodurch das Ätzen bezüglich der 3D-Polymerstruktur selektiv ist.
  • Bei einem RIE-Prozess wird das Substrat in einen Reaktor platziert, in den mehrere Gase eingeführt werden. Ein Plasma wird unter Verwendung einer HF-Leistungsquelle in die Gasmischung gestoßen, wodurch Gasmoleküle in Ionen und reaktive Spezies aufgespalten werden.
  • Die Ionen und reaktiven Spezies reagieren mit der Oberfläche des Materials, das geätzt wird, und bilden ein weiteres gasförmiges Material. Dies ist bekannt als der chemische Teil des RIE-Ätzens. Es gibt auch einen physikalischen Teil, der in der Art her ähnlich ist wie ein Sputteraufbringungsprozess.
  • Falls die Ionen eine ausreichend hohe Energie haben, können dieselben Atome aus dem Material herausschlagen, das ohne chemische Reaktion geätzt werden soll. Es ist eine sehr komplexe Aufgabe, Trockenätzprozesse zu entwickeln, die chemisches und physikalisches Ätzen ausgleichen, da viele Parameter einzustellen sind. Durch Ändern des Gleichgewichts ist es möglich, die Anisotropie des Ätzens zu beeinflussen, da der chemische Teil isotrop ist und der physikalische Teil hoch anisotrop ist. Folglich ist RIE in der Lage, ein sehr gerichtetes Ätzen durchzuführen.
  • Ionenfräsen ist eine physikalische Trockenätztechnik, bei der eine Probe einem kollimierten Strahl von beschleunigten monoenergetischen inerten Ionen ausgesetzt wird, wodurch Material aufgrund Ionenaufprall entfernt wird. Die Ionenfrässysteme umfassen typischerweise eine Doppelgitterionenquelle des Kaufman-Typs, die Beschleunigungsspannungen liefern, die von ∼ 200 V bis ∼ 1,5 kV reichen. Argon (p∼2E-4 Torr) wird typischerweise als das Arbeitsgas verwendet. Die Probe wird auf einer drehenden wassergekühlten Stufe befestigt, die bezüglich der auftreffenden Ar-Ione geneigt werden kann.
  • Ionenfräsen wird für die Herstellung von Submikrometergittern verwendet, und auch zum Strukturieren von Proben, die sehr unterschiedliche Materialien umfassen, wie zum Beispiel Metall/Isolator/Halbleiterkombinationen, da die Ätzraten dieser Materialien eine vergleichbare Größe aufweisen (z. B. GaAs: 80 nm/min, Au: 75 nm/min, Siliziumnitrid: 25nm/min, Fotoresist: ∼20nm/min für 500 eV-Ar-Ionen). Folglich liefert Ionenfräsen ein sehr flexibles Werkzeug für die Durchführung von gerichtetem Ätzen.
  • Obwohl Ionenfräs- und RIE-Ätzprozesse in Verbindung mit dem oben beschriebenen Ausführungsbeispiel beschrieben wurden, wird ein Durchschnittsfachmann auf diesem Gebiet ohne weiteres erkennen, dass eine Vielzahl unterschiedlicher Ätzprozesse verwendet werden können, während die Wesensart und der Schutzbereich der vorliegenden Erfindung eingehalten werden.
  • Ein vierter Schritt 804 umfasst das Entfernen eines zweiten Teils der 3D-Struktur. Hier wird eine Stufenhöhe von der 3D-Struktur entfernt. 8(c) zeigt die Struktur, nachdem eine weitere Stufenhöhe von der/den 3D-Struktur(en) 750, 760 entfernt wurde. Die freigelegten Oberflächen können die untere Metallschicht, die Diodenschicht oder die Schaltschicht sein, abhängig von der Grobstrukturierung unter der 3D-Struktur. Bei einem Ausführungsbeispiel hat dieser Ätzschritt die Selektivität, das geprägte Polymer aber nicht das erste Planarisierungspolymer zu entfernen.
  • Es sollte angemerkt werden, dass in dem Fall, wo die Schaltschicht eine leitfähige Polymersicherung ist, die Schaltschicht durch eine nicht organische Barriere geschützt werden muss, um zu verhindern, dass die Schaltschicht während dem vorhergehenden Ätzprozess weggeätzt wird. In diesem Fall wird die nicht organische Barriere an diesem Punkt in dem Prozess weggeätzt. Dieser Schritt ist nicht notwendig, falls eine Metallbarriereschicht in Verbindung mit einer Schallschicht aus einem amorphen Silizium verwendet wird.
  • Ein fünfter Schritt 805 umfasst das Aufbringen einer oberen Metallschicht auf den verbleibenden Abschnitt der Struktur. 8d) zeigt die Struktur nach der Aufbringung der oberen Metallschicht 780. Ähnlich zu der unteren Metallschicht ist die obere Metallschicht 880 eine oder mehrere Schichten aus Metall, organischen Verbindungen, Dielektrika oder Halbleitern.
  • Ein nächster Schritt 806 umfasst das Aufbringen eines zweiten Planarisierungspolymers auf die obere Metallschicht. Dieses Polymer kann der gleiche Typ sein wie das erste Planarisierungspolymer oder es kann ein anderes Polymer verwendet werden. Ein nächster Schritt 807 umfasst das Entfernen eines ersten Teils des zweiten Planarisierungspolymers, wodurch ein erster Teil der oberen Metallschicht freigelegt wird. 8(e) zeigt die Struktur, die einen verbleibenden Teil des zweiten Planarisierungspolymers 790 und den freigelegten Abschnitt der oberen Metallschicht 780 umfasst. Bei einem Ausführungsbeispiel wird das zweite Planarisierungspolymer durch einen Trockenprozess entfernt, wie zum Beispiel RIE oder Ionenfräsen, wodurch das Ätzen bezüglich der oberen Metallschicht selektiv ist.
  • Ein nächster Schritt 808 umfasst das Entfernen eines zweiten Teils des zweiten Planarisierungspolymers, wodurch ein weiterer Teil des oberen Metalls freigelegt wird. 8(f) zeigt die Struktur, die einen verbleibenden Abschnitt des zweiten Planarisierungspolymers 790 und einen weiteren freigelegten teil der oberen Metallschicht 780 umfasst. Wie es in 8(f) ersichtlich ist, ist ein Teil der Schaltschicht 720 ebenfalls freigelegt.
  • Ein nächster Schritt 809 umfasst das Entfernen jeglichen Metalls von den Seitenwänden des zweiten Planarisierungspolymers. Bei einem Ausführungsbeispiel hat dieser Ätzschritt die Selektivität, die obere Metallschicht aber nicht das zweite Planarisierungspolymer oder das Substrat zu entfernen.
  • Ein Endschritt 810 umfasst das Entfernen des verbleibenden Teils des zweiten Planarisierungspolymers. 8(g) zeigt die Struktur, die das vollständige Lexikon von Dünnfilmelementen umfasst, die bei der Herstellung eines PIRM-Arrays verwendet werden: nur oberes Metall, Durchgangsloch, Kreuzungspunktdiode, Kreuzungspunktspeicherzelle, Überkreuzung (elektrische Verbindungsisolation, die durch Prägepolymer geliefert wird), nur unteres Metall und freigelegtes Substrat. Obwohl die Überkreuzung über einen Bereich mit einer Speicherzelle gezeigt ist, sollte angemerkt werden, dass die Überkreuzung auch genauso gut über eine Fläche mit nur Dioden oder eine Fläche mit nur unterem Metall aufgebracht werden könnte.
  • 9 zeigt eine perspektivische Ansicht einer Struktur gemäß einem weiteren Ausführungsbeispiel. Die Struktur 900 umfasst ein flexibles Substrat 910, eine untere Metallschicht 920, eine Diodenschicht 930, eine Schaltschicht 940 und zwei Abschnitte einer geprägten 3D-Polymermaske 950, 960. Jeder geprägte Polymermaskenabschnitt 950, 960 umfasst alle Merkmale, die benötigt werden, um die Strukturen zu erzeugen, die erforderlich sind, um ein PIRM-Array zu erzeugen: Regionen ohne Dünnfilme, strukturierte untere Metallleitungen, strukturierte obere Metallleitungen, isolierte Überkreuzungen, Oberes-Metall-Zu-Unteres-Metall- Verbindungen (Durchgangslöcher), Kreuzungspunktdioden und Kreuzungspunktspeicherzellen.
  • Außerdem sind sieben einzelne Stufenhöhen 961, 962, 963, 964, 965, 966, 967 ersichtlich. Ein dünner (∼100nm) Polymerrest 955 kann die Zwischenräume zwischen den beiden geprägten Polymermaskenabschnitten 950, 960 überbrücken. Ferner ist die vertikale Trennung zwischen benachbarten Maskenebenen in der Größenordnung von 0,5 bis 1,0 Mikrometer.
  • Ähnlich zu dem oben beschriebenen Ausführungsbeispiel ist das flexible Substrat 910 ein Polyimidmaterial. Die untere Metallschicht 920 kann eine oder mehrere Schichten aus Metall oder anderen leitfähigen Materialien sein, einschließlich leitfähigen Oxiden oder organischen Materialien. Die Diodenschicht 930 kann eine Dünnfilm-Silizium-PIN-Diode sein. Die Schaltschicht 940 kann eine amorphe Siliziumschichtantisicherung sein, wobei eine Metallbarriere zwischen der amorphen Siliziumschichtantisicherung und der darunterliegenden Diode liegt. Alternativ kann die Schaltschicht eine organische Polymersicherung sein. Die geprägten Polymermaskenabschnitte 950, 960 bestehen aus einem fotohärtbaren Polymermaterial oder dergleichen.
  • 10 zeigt einen Prozess zum Bilden einer Mehrzahl von Dünnfilmbauelementen gemäß einem Ausführungsbeispiel. Zu Darstellungszwecken zeigen 10(a) – 10(e) die resultierende Struktur während der Implementierung des Prozesses von 10.
  • Ein erster Schritt 1001 umfasst das Entfernen eines ersten Teils der 3D-Struktur. Dieser Schritt umfasst das Ätzen jeglichen Polymerrests und aller Dünnfilme nach unten bis zu dem Substrat. Ein Nass- oder Trockenätzprozess kann hier verwendet werden, solange die Dünnfilme mit einer im Wesentlichen höheren Rate geätzt werden als diejenigen der Polymermaske. 10(a) zeigt die resultierende Struktur der Leistung von Schritt 1001. Wie es ersichtlich ist, ist ein erster Teil des flexiblen Substrats 910 freigelegt.
  • Ein zweiter Schritt 1002 umfasst das Aufbringen eines ersten Planarisierungspolymers auf die 3D-Struktur. Beispiele von Planarisierungspolymeren sind Fotoresist, UV-härtbare Polymere und Aufschleuderglas. Es ist wichtig, dass die 3D-Struktur und das erste Planarisierungspolymermaterial ausgewählt sind, sodass es einen Ätzprozess gibt, der jedes Material angreifen kann, während die anderen im Wesentlichen unbeeinträchtigt bleiben. Bei einem Ausführungsbeispiel wird in einer Rolle-zu-Rolle-Umgebung eine Neuplanarisierung durchgeführt, unter Verwendung von Verfahren, wie zum Beispiel Gravurstreichbeschichten. 10(b) zeigt die Struktur nach der Aufbringung des ersten Planarisierungspolymers 970.
  • Ein dritter Schritt 1003 umfasst das Entfernen eines zweiten Teils der 3D-Struktur. Hier wird eine Stufenhöhe von der 3D-Struktur entfernt. 10(c) zeigt die Struktur nachdem eine weitere Stufenhöhe von der/den 3D-Struktur(en) 950, 960 entfernt wurde. Die freigelegten Oberflächen können die untere Metallschicht, die Diodenschicht oder die Schaltschicht sein, abhängig von der Grobstrukturierung unterhalb der 3D-Struktur. Hier ist die freigelegte Oberfläche die untere Metallschicht 920. Bei einem Ausführungsbeispiel hat dieser Ätzschritt die Selektivität, das geprägte Polymer aber nicht das erste Planarisierungspolymer zu entfernen.
  • Ein vierter Schritt 1004 umfasst das Entfernen eines dritten Teils der 3D-Struktur. Hier wird eine weitere Stufenhöhe von der 3D-Struktur entfernt. 10(d) zeigt die Struktur, nach dem eine weitere Stufenhöhe von der/den 3D-Struktur(en) 950, 960 entfernt wurde. Die freigelegte Oberfläche ist die Diodenschicht 930. Bei einem Ausführungsbeispiel ist dieser Ätzschritt anisotrop und hat die Selekti vität, das geprägte Polymer aber nicht das erste Planarisierungspolymer zu entfernen.
  • Ein fünfter Schritt 1005 umfasst das Entfernen eines vierten Teils der 3D-Struktur. Hier wird eine weitere Stufenhöhe von der 3D-Struktur entfernt. 10(e) zeigt die Struktur, nachdem eine weitere Stufenhöhe von der/den 3D-Struktur(en) 950, 960 entfernt wurde. Die freigelegte Oberfläche ist hier die Schaltschicht 940. Bei einem Ausführungsbeispiel ist dieser Ätzschritt anisotrop und hat die Selektivität, das geprägte Polymer aber nicht das erste Planarisierungspolymer zu entfernen. Die verbleibenden Schritte in diesem Prozess spiegeln die Schritte 805-810 des in 8 dargestellten Prozesses.
  • Verschiedene Ausführungsbeispiele des Verfahrens und des Systems liefern einen Grobstrukturierungsschritt, der in Verbindung mit einem selbst ausgerichteten Prägelithografie-(SAIL-) Prozess verwendet werden soll, um eine Mehrzahl von Dünnfilmelementen auf einem flexiblen Substrat zu bilden. Folglich wird eine volle elektrische Isolierung der Dünnfilmelemente erreicht, unabhängig von den Strukturen derselben. Außerdem kann durch Bereitstellen eines Grobstrukturierungsschritts in Verbindung mit dem SAIL-Prozess die Anzahl von einzelnen Höhen, die durch die zugeordnete Prägemaske verwendet werden, wesentlich reduziert werden, wodurch die Anzahl von Maskenherstellungs- und Ätzschritten in dem gesamten Prozess reduziert wird.

Claims (38)

  1. Verfahren zum Bilden einer Mehrzahl von Dünnfilmelementen, das folgende Schritte umfasst: grobes Strukturieren (110) von zumindest einem Dünnfilmmaterial (720-740) auf einem flexiblen Substrat (710); und Bilden (120) einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat (710) mit einem selbstausgerichtetem Prägelithografie-(SAIL-) Prozess.
  2. Verfahren gemäß Anspruch 1, bei dem das grobe Strukturieren (110) von zumindest einem Dünnfilmmaterial (720-740) folgenden Schritt umfasst: Strukturieren des zumindest einen Dünnfilmmaterials (720-740) mit einem additiven Prozess.
  3. Verfahren gemäß Anspruch 1, bei dem das grobe Strukturieren von zumindest einem Dünnfilmmaterial (720-740) folgenden Schritt umfasst: Strukturieren des zumindest einen Dünnfilmmaterials (720-740) mit einem subtraktiven Prozess.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Bilden einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat (710) mit einem selbst ausgerichteten Prägelithografie-(SAIL-) Prozess folgende Schritte umfasst: Aufbringen (121) von zumindest einem Material (720-740) über das flexible Substrat 8710); Bilden (122) einer 3D-Struktur (750) über das zumindest eine Material (720-740); und Strukturieren (123) des zumindest einen Materials gemäß gewünschten Charakteristika der Mehrzahl von Dünnfilmelementen.
  5. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Bilden einer Mehrzahl von Dünnfilmelementen auf dem flexiblen Substrat (710) mit einem selbst ausgerichteten Prägelithografie-(SAIL-) Prozess folgenden Schritt umfasst: Aufbringen eines Planarisierungsmaterials (770).
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Mehrzahl von Dünnfilmelementen zumindest entweder ein Durchgangsloch, eine Diode, eine isolierte Überkreuzung oder eine Speicherzelle umfasst.
  7. Verfahren gemäß einem der Ansprüche 2 bis 6, bei dem der additive Prozess Schattenmaskierungstechniken verwendet, um das zumindest eine Dünnfilmmaterial (720-740) auf eine grobe Weise zu strukturieren.
  8. Verfahren gemäß einem der Ansprüche 3 bis 6, bei dem der additive Prozess Tintenstrahldrucken verwendet, um das zumindest eine Dünnfilmmaterial (720-840) auf eine grobe Weise zu strukturieren.
  9. Verfahren gemäß einem der Ansprüche 4 bis 8, bei dem der subtraktive Prozess Siedruckmasken verwendet, um das zumindest eine Dünnfilmmaterial (720-740) auf eine grobe Weise zu strukturieren.
  10. Verfahren gemäß einem der Ansprüche 4 bis 8, bei dem der subtraktive Prozess Rolle-zu-Rolle-Fotolithografie verwendet, um das zumindest eine Dünnfilmmaterial (720-840) auf eine grobe Weise zu strukturieren.
  11. Verfahren gemäß einem der Ansprüche 4 bis 10, bei dem die 3D-Struktur (750) ein Polymermaterial umfasst.
  12. Verfahren gemäß einem der Ansprüche 4 bis 11, bei dem das Bilden einer 3D-Struktur (750) über das zumindest eine Material folgende Schritte umfasst: Prägen eines Polymers über das zumindest eine Material; und Bilden einer 3D-Struktur in dem Polymer.
  13. Verfahren gemäß einem der Ansprüche 4 bis 12, bei dem die 3D-Struktur (750) vier einzelne vertikale Höhen umfasst.
  14. Verfahren gemäß einem der Ansprüche 5 bis 13, bei dem das Planarisierungsmaterial zumindest entweder ein Fotoresist, ein UV-härtbares Polymer oder ein Aufschleuderglas umfasst.
  15. Verfahren gemäß Anspruch 13 oder 14, bei dem das Aufbringen von zumindest einem Material folgende Schritte umfasst: Aufbringen einer unteren Metallschicht auf das strukturierte flexible Substrat; Aufbringen eines Diodenmaterials in Kontakt mit der unteren Metallschicht; und Aufbringen einer Schaltschicht (720).
  16. Verfahren gemäß Anspruch 15, das ferner folgende Schritte umfasst: Entfernen (801) eines ersten Teils der 3D-Struktur; Aufbringen (802) eines ersten Planarisierungspolymers in Kontakt mit der 3D-Struktur; Ätzen (803) des ersten Planarisierungspolymers; Entfernen (804) eines zweiten Teils der 3D-Struktur; Aufbringen (805) eines oberen Metalls; Aufbringen (806) eines zweiten Planarisierungspolymers; Durchführen (807) eines ersten Ätzens des zweiten Planarisierungspolymers und dadurch Freilegen eines ersten Teils des oberen Metalls; Durchführen (808) eines zweiten Ätzens des zweiten Planarisierungspolymers und dadurch Freilegen eines zweiten Teils des oberen Metalls; Entfernen (809) jeglichen Metalls von einer Seitenwand des zweiten Planarisierungspolymers; und Entfernen (810) eines Teils des zweiten Planarisierungspolymers.
  17. Verfahren gemäß Anspruch 16, bei dem das erste Planarisierungspolymer (770) bezüglich des Polymers selektiv entfernt werden kann.
  18. Verfahren gemäß Anspruch 16 oder 17, bei dem das erste Planarisierungspolymer (770) das gleiche ist wie das zweite Planarisierungspolymer (790).
  19. Verfahren gemäß einem der Ansprüche 16 bis 18, das ferner folgenden Schritt umfasst: Bilden eines PIRM-Arrays.
  20. System zum Bilden einer Mehrzahl von Dünnfilmelementen, das folgende Merkmale umfasst: eine Einrichtung zum groben Strukturieren von zumindest einem Dünnfilm (720-740) auf einem flexiblen Substrat (710); eine Einrichtung zum Bilden der Mehrzahl von Dünnfilmelementen mit einem SAIL-Prozess.
  21. System gemäß Anspruch 20, bei dem die Mehrzahl von Dünnfilmelementen ein PIRM-Array umfasst.
  22. System gemäß Anspruch 21, bei dem die Einrichtung zum groben Strukturieren des zumindest einen Dünnfilms (720-740) folgendes Merkmal umfasst: eine Einrichtung zum Strukturieren des zumindest einen Dünnfilms (720-740) auf eine grobe Weise mit Schattenmaskierungstechniken.
  23. System gemäß Anspruch 21, bei dem die Einrichtung zum groben Strukturieren des zumindest einen Dünnfilms (720-740) folgendes Merkmal umfasst: eine Einrichtung zum Strukturieren des zumindest einen Dünnfilms (720-740) auf eine grobe Weise mit Fotolithografietechniken.
  24. System gemäß einem der Ansprüche 21 bis 23, bei dem die Einrichtung zum Bilden der Mehrzahl von Dünnfilmelementen mit einem SAIL-Prozess folgende Merkmale umfasst: eine Einrichtung zum Aufbringen von zumindest einem Material (720-740) über das flexible Substrat (710); eine Einrichtung zum Bilden einer 3D-Struktur (750) über das zumindest eine Material (720-740); und eine Einrichtung zum Strukturieren des zumindest einen Materials (720-740) gemäß den gewünschten Charakteristika der Mehrzahl von Dünnfilmelementen.
  25. System gemäß einem der Ansprüche 21 bis 24, bei dem die Mehrzahl von Dünnfilmelementen zumindest entweder ein Durchgangsloch, eine Diode, eine isolierte Überkreuzung oder eine Speicherzelle umfasst.
  26. System gemäß Anspruch 24 oder 25, bei dem die 3D-Struktur (750) aus einem Prägepolymer besteht.
  27. System gemäß einem der Ansprüche 24 bis 26, bei dem die Einrichtung zum Bilden einer 3D-Struktur (750) über das zumindest eine Material folgende Merkmale umfasst: eine Einrichtung zum Aufbringen eines Prägepolymers über das zumindest eine Material; und eine Einrichtung zum Bilden einer 3D-Struktur in dem Prägepolymer.
  28. System gemäß einem der Ansprüche 24 bis 27, bei dem die 3D-Struktur (750) vier einzelne vertikale Höhen umfasst.
  29. System gemäß Anspruch 27 oder 28, bei dem die Einrichtung zum Aufbringen des zumindest einen Materials folgende Merkmale umfasst: eine Einrichtung zum Aufbringen einer unteren Metallschicht auf das strukturierte flexible Substrat; eine Einrichtung zum Aufbringen eines Diodenmaterials in Kontakt mit der unteren Metallschicht; und eine Einrichtung zum Aufbringen einer Schaltschicht (720).
  30. System gemäß Anspruch 29, das ferner folgende Merkmale umfasst: eine Einrichtung zum Entfernen eines ersten Teils der 3D-Struktur (750); eine Einrichtung zum Aufbringen eines ersten Planarisierungspolymers in Kontakt mit der 3D-Struktur (750); eine Einrichtung zum Ätzen des ersten Planarisierungspolymers (770); eine Einrichtung zum Entfernen eines zweiten Teils der 3D-Struktur (750); eine Einrichtung zum Aufbringen eines oberen Metalls; eine Einrichtung zum Aufbringen eines zweiten Planarisierungspolymers (790); eine Einrichtung zum Durchführen eines ersten Ätzens des zweiten Planarisierungspolymers (790) und dadurch Freilegen eines ersten Abschnitts des oberen Metalls; eine Einrichtung zum Durchführen eines zweiten Ätzens des zweiten Planarisierungspolymers (770) und dadurch Freilegen eines zweiten Teils des oberen Metalls; eine Einrichtung zum Entfernen jeglichen Metalls von einer Seitenwand des zweiten Planarisierungspolymers (790); und eine Einrichtung zum Entfernen eines Teils des zweiten Planarisierungspolymers (790).
  31. System gemäß Anspruch 30, bei dem das erste Planarisierungspolymer (770) selektiv bezüglich des Prägepolymers entfernt werden kann.
  32. System gemäß Anspruch 30 oder 31, bei dem das erste Planarisierungspolymer (770) gleich ist wie das zweite Planarisierungspolymer (790).
  33. Struktur, die folgende Merkmale umfasst: eine grob strukturierte Mehrzahl von Materialien auf einem flexiblen Substrat (710); und eine Mehrzahl von elektrisch isolierten Elementen in Kontakt mit dem flexiblen Substrat (710).
  34. Struktur gemäß Anspruch 33, bei der die Mehrzahl von elektrisch isolierten Elementen zumindest ein Durchgangsloch, eine Diode und eine Speicherzelle umfasst.
  35. Verfahren zum Bilden einer Mehrzahl von Dünnfilmelementen, das folgende Schritte umfasst: Strukturieren von zumindest einem Dünnfilmmaterial auf einem flexiblen Substrat (710) auf eine grobe Weise; und Aufbringen von zumindest einem Material über das flexible Substrat (710); Bilden einer 3D-Struktur (750) über das zumindest eine Material, wobei die 3D-Struktur (750) vier einzelne vertikale Höhen umfasst; und Strukturieren des zumindest einen Materials gemäß den gewünschten Charakteristika der Mehrzahl von Dünnfilmelementen.
  36. Verfahren gemäß Anspruch 35, bei dem das Aufbringen von zumindest einem Material folgende Schritte umfasst: Aufbringen einer unteren Metallschicht auf das strukturierte flexible Substrat (710); Aufbringen eines Diodenmaterials in Kontakt mit der unteren Metallschicht; und Aufbringen einer Schaltschicht (720).
  37. Verfahren gemäß Anspruch 36, das ferner folgende Schritte umfasst: Entfernen (801) eines ersten Teils der 3D-Struktur; Aufbringen (802) eines ersten Planarisierungspolymers in Kontakt mit der 3D-Struktur; Ätzen (803) des ersten Planarisierungspolymers; Entfernen (804) eines zweiten Teils der 3D-Struktur; Aufbringen (805) eines oberen Metalls; Aufbringen (806) eines zweiten Planarisierungspolymers; Durchführen (807) eines ersten Ätzens des zweiten Planarisierungspolymers, und dadurch Freilegen eines ersten Abschnitts des oberen Metalls; Durchführen (808) eines zweiten Ätzens des zweiten Planarisierungspolymers, und dadurch Freilegen eines zweiten Abschnitts des oberen Metalls; Entfernen (809) jeglichen Metalls von einer Seitenwand des zweiten Planarisierungspolymers; und Entfernen (810) eines Teils des zweiten Planarisierungspolymers.
  38. Verfahren gemäß Anspruch 37, bei dem das erste Planarisierungspolymer (770) selektiv bezüglich des Prägepolymers entfernt werden kann.
DE102005029425A 2004-07-21 2005-06-24 Bilden einer Mehrzahl von Dünnfilmbauelementen Withdrawn DE102005029425A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/895,584 2004-07-21
US10/895,584 US7195950B2 (en) 2004-07-21 2004-07-21 Forming a plurality of thin-film devices

Publications (1)

Publication Number Publication Date
DE102005029425A1 true DE102005029425A1 (de) 2006-02-16

Family

ID=35657809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005029425A Withdrawn DE102005029425A1 (de) 2004-07-21 2005-06-24 Bilden einer Mehrzahl von Dünnfilmbauelementen

Country Status (4)

Country Link
US (1) US7195950B2 (de)
JP (1) JP2006032975A (de)
DE (1) DE102005029425A1 (de)
TW (1) TW200605326A (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8431264B2 (en) * 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8021778B2 (en) * 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8404376B2 (en) * 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8445130B2 (en) * 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8535396B2 (en) * 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8236443B2 (en) * 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8728285B2 (en) * 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
KR100585951B1 (ko) * 2004-02-18 2006-06-01 한국기계연구원 조합/분리형 독립구동이 가능한 복수 개의 모듈을 갖는 임프린팅 장치
US6975784B1 (en) * 2004-09-10 2005-12-13 Intel Corporation Singulated dies in a parallel optics module
US8636876B2 (en) * 2004-12-08 2014-01-28 R. Ernest Demaray Deposition of LiCoO2
US7959769B2 (en) * 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
US7521313B2 (en) * 2005-01-18 2009-04-21 Hewlett-Packard Development Company, L.P. Thin film device active matrix by pattern reversal process
CA2643510C (en) 2006-02-27 2014-04-29 Microcontinuum, Inc. Formation of pattern replicating tools
US8062708B2 (en) * 2006-09-29 2011-11-22 Infinite Power Solutions, Inc. Masking of and material constraint for depositing battery layers on flexible substrates
US8197781B2 (en) * 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
EP2174360A4 (de) 2007-06-29 2013-12-11 Artificial Muscle Inc Wandler mit elektroaktivem polymer für anwendungen der sensorischen rückmeldung
US9334557B2 (en) * 2007-12-21 2016-05-10 Sapurast Research Llc Method for sputter targets for electrolyte films
US8268488B2 (en) * 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
US8466068B2 (en) 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
CN101983469B (zh) * 2008-04-02 2014-06-04 无穷动力解决方案股份有限公司 与能量采集关联的储能装置的无源过电压/欠电压控制和保护
EP2319101B1 (de) * 2008-08-11 2015-11-04 Sapurast Research LLC Stromvorrichtung mit integrierter sammelfläche zur gewinnung elektomagnetischer energie sowie verfahren dafür
JP5650646B2 (ja) * 2008-09-12 2015-01-07 インフィニット パワー ソリューションズ， インコーポレイテッド 電磁エネルギーを介したデータ通信のための一体型伝導性表面を有するエネルギーデバイスおよび電磁エネルギーを介したデータ通信のための方法
US8508193B2 (en) * 2008-10-08 2013-08-13 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
KR20110082035A (ko) * 2008-10-08 2011-07-15 인피니트 파워 솔루션스, 인크. 발에 의해 동력 공급되는 신발 삽입형 센서-트랜시버
EP2239793A1 (de) 2009-04-11 2010-10-13 Bayer MaterialScience AG Elektrisch schaltbarer Polymerfilmaufbau und dessen Verwendung
KR20120025521A (ko) * 2009-05-20 2012-03-15 인피니트 파워 솔루션스, 인크. 전기화학 디바이스를 픽스쳐에 통합하는 방법
EP2474056B1 (de) * 2009-09-01 2016-05-04 Sapurast Research LLC Bestückte leiterplatte mit integrierter dünnschichtbatterie
EP2362421A1 (de) 2010-02-26 2011-08-31 STMicroelectronics S.r.l. Anpassbares flexibles Blatt einer monolithisch hergestellten Anordnung aus trennbaren Zellen, die jeweils eine vollständig organische integrierte Schaltung enthalten, die zur Durchführung einer bestimmten Funktion angepasst wurde
US20110300432A1 (en) 2010-06-07 2011-12-08 Snyder Shawn W Rechargeable, High-Density Electrochemical Device
US8877531B2 (en) 2010-09-27 2014-11-04 Applied Materials, Inc. Electronic apparatus
KR20140008416A (ko) 2011-03-01 2014-01-21 바이엘 인텔렉쳐 프로퍼티 게엠베하 변형가능한 중합체 장치 및 필름을 제조하기 위한 자동화 제조 방법
US9195058B2 (en) 2011-03-22 2015-11-24 Parker-Hannifin Corporation Electroactive polymer actuator lenticular system
CN103052491B (zh) * 2011-03-30 2015-09-23 绿点高新科技股份有限公司 具有三维表面浮凸图案的模具及其制作方法
WO2013142552A1 (en) 2012-03-21 2013-09-26 Bayer Materialscience Ag Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices
WO2013192143A1 (en) 2012-06-18 2013-12-27 Bayer Intellectual Property Gmbh Stretch frame for stretching process
US9590193B2 (en) 2012-10-24 2017-03-07 Parker-Hannifin Corporation Polymer diode
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR102420081B1 (ko) 2015-03-27 2022-07-13 삼성디스플레이 주식회사 박막 형성 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
WO2002027768A2 (en) 2000-09-27 2002-04-04 Nüp2 Incorporated Fabrication of semiconductor devices
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6599796B2 (en) * 2001-06-29 2003-07-29 Hewlett-Packard Development Company, L.P. Apparatus and fabrication process to reduce crosstalk in pirm memory array
US6861365B2 (en) * 2002-06-28 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for forming a semiconductor device
US8148251B2 (en) * 2004-01-30 2012-04-03 Hewlett-Packard Development Company, L.P. Forming a semiconductor device
US7056834B2 (en) * 2004-02-10 2006-06-06 Hewlett-Packard Development Company, L.P. Forming a plurality of thin-film devices using imprint lithography

Also Published As

Publication number Publication date
US7195950B2 (en) 2007-03-27
US20060019504A1 (en) 2006-01-26
TW200605326A (en) 2006-02-01
JP2006032975A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
DE102005029425A1 (de) Bilden einer Mehrzahl von Dünnfilmbauelementen
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE112006002726B4 (de) Isolierung von selbstausgerichteten Gates
DE10222609B4 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
WO2007068590A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE19748274B4 (de) Verfahren zur Herstellung eines Kondensators
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE102007054077A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE60204239T2 (de) Elektroden, verfahren und vorrichtung für eine speicherstruktur
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE69331602T2 (de) Verfahren zur Herstellung einer hochintegrierten nichtflüchtigen Halbleiter-Speicheranordnung
DE112020006213T5 (de) Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff
DE10127888A1 (de) Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
DE4200284A1 (de) Verdrahtungsschicht fuer eine halbleitereinrichtung und verfahren zu deren herstellung
DE102022130643B4 (de) Mehrfachgestapelter kondensator und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal