DE102005027691A1 - Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu - Google Patents
Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu Download PDFInfo
- Publication number
- DE102005027691A1 DE102005027691A1 DE102005027691A DE102005027691A DE102005027691A1 DE 102005027691 A1 DE102005027691 A1 DE 102005027691A1 DE 102005027691 A DE102005027691 A DE 102005027691A DE 102005027691 A DE102005027691 A DE 102005027691A DE 102005027691 A1 DE102005027691 A1 DE 102005027691A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- clock
- circuit block
- blocks
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft eine Schaltanordnung zur Aktivierung eines Schaltungsblocks (11) in einer elektronischen Schaltung, die mehrere Schaltungsblöcke (11-13) aufweist, mit: einer Ein-/Ausschalteinrichtung (14) zum Einschalten/Ausschalten eines Schaltungsblocks der elektronischen Schaltung, einer Detektionseinrichtung (16), die erkennt, wenn ein ausgeschalteter Schaltungsblock wieder eingeschaltet werden soll, einer Steuereinrichtung (15) zur Steuerung eines Taktsignals für die Schaltungsblöcke der Schaltanordnung, wobei, wenn die Detektionseinrichtung (16) erkennt, dass der ausgeschaltete Schaltungsblock eingeschaltet werden soll, die Steuereinheit (15) den Takt für die Schaltungsblöcke (12, 13) für eine vorbestimmte Zeitspanne aussetzt, wobei die Ein-/Ausschalteinrichtung während dieser Zeitspanne den Schaltungsblock (11) einschaltet.
Description
- Die vorliegende Erfindung betrifft eine Schaltanordnung zur Aktivierung eines Schaltungsblocks in einer elektronischen Schaltung, die mehrere Schaltungsblöcke aufweist und ein Verfahren zur Aktivierung eines ausgeschalteten Schaltungsblocks. Die Erfindung findet insbesondere, jedoch nicht ausschließlich Anwendung bei integrierten Schaltungen, um Leckstromverluste zu minimieren.
- Um diese Leckstromverluste zu reduzieren, besteht die Möglichkeit zeitweise nicht benötigte Schaltungsblöcke der elektronischen Schaltung, beispielsweise einer digitalen CMOS-Schaltung abzuschalten. Hierfür wird ein so genannter Sleep-Transistor oder Power-Switch zwischen den abzuschaltenden Schaltungsblock und wahlweise VDD oder VSS geschaltet. Der Sleep-Transistor oder Power-Switch kann entweder ein einzelner, lokalisierter Fingertransistor oder aber verteilt über den Schaltungsblock als Parallelschaltung kleiner Schalter ausgeführt sein. Im eingeschalteten Zustand stellt der Power-Switch einen parasitären Widerstand im Spannungsversorgungsnetz dar. Der Spannungsabfall über diesen Widerstand reduziert die effektive Betriebsspannung für die Schaltungsblöcke, wodurch die Schaltgeschwindigkeit reduziert wird. Um diesen negativen Effekt klein zu halten, muss der Power-Switch ausreichend groß dimensioniert werden, um den Spannungsabfall über den parasitären Widerstand des Schalters klein zu halten. Im ausgeschalteten Zustand wird der Sleep-Transistor abgeschaltet. Da dieser üblicherweise eine geringere Gesamtweite als die geschaltete Logik und zudem nach Möglichkeit auch eine höhere Einsatzspannung als die Logikvorrichtungen aufweist, wird der Gesamtleckstrom hierdurch drastisch reduziert. Da die Gesamtheit der Logiktransistoren einen deutlich höheren Leckstrom verursachen, wird das geschaltete (virtuelle) Betriebspotenzial in Richtung des nicht geschalteten Betriebspotenzials umgeladen, bis sich die Leckströme in Logik und dem Schalter angleichen. Dies bedeutet, dass bei Verwendung eines NMOS-Sleep-Transistors zwischen dem Logikblock und VSS das virtuelle Potenzial VSS (VVSS) Richtung VDD floatet. Bei Verwendung eines PMOS-Sleep-Transistors entleert sich das virtuelle VDD-Potenzial (VVDD) in Richtung VSS. Bei diesem Vorgang entladen sich die in der Schaltung vorhandenen inneren Kapazitäten, und der Schaltungsblock verliert seinen inneren logischen Zustand. Soll der Schaltungsblock aus dem deaktivierten Zustand wieder in den aktivierten Zustand gebracht werden, müssen seine inneren Kapazitäten wieder aufgeladen werden, was zu einem verstärkten Stromfluss führt. Während des Wiedereinschaltvorganges treten ebenfalls starke unkontrollierte Schaltaktivitäten (Glitches) auf, die zusätzlich zum Ladestrom den Stromfluss in den Versorgungsleitungen verursachen. Der Gesamtstrom beim Einschalten eines Schaltungsblocks ist demzufolge kurzzeitig sehr hoch, was zu einem merklichen Spannungsabfall auf dem Spannungsversorgungsnetz führt. Dadurch bricht die Betriebsspannung, die von den anderen, benachbarten Schaltungsblöcken gesehen wird, ein. Die kurzfristig reduzierte Spannungsversorgung führt zu geringeren Stromflüssen, was zu einer kurzzeitigen Reduktion der Schaltgeschwindigkeit führt. Diese Reduktion der Schaltgeschwindigkeit kann zu Fehlfunktionen durch Timing-Verletzungen im kritischen Pfad führen, was zu Fehlfunktionen bzw. zu einem Systemabsturz führen kann. Jedoch ist ein Verlust von Daten, die in den FlipFlops der Blöcke gespeichert sind für ein sinnvoll dimensioniertes Versorgungsnetz nicht zu erwarten.
- Der durch das Wiedereinschalten eines Schaltungsblocks bedingte Spannungseinbruch kann nicht durch Regelung der Spannungsversorgung vermieden werden, da die Einschaltstromspitzen viel geringere Zeitkonstanten als der Spannungsregler besitzen. Ein Spannungsregler wäre zu träge, um diese Stromschwankungen abzufangen.
- Eine kapazitive Pufferung der Spannungsversorgung ist zwar prinzipiell möglich, jedoch wären hierfür sehr große Kapazitäten auf dem Chip der elektronischen Schaltung notwendig, deren Flächenverbrauch nicht praktikabel ist.
- Im Stand der Technik ist es bekannt, diesen Spannungseinbruch dadurch zu reduzieren, dass das Schaltelement zum Wiedereinschalten, welches physikalisch immer aus einer Parallelschaltung einzelner Transistoren besteht, in diskreten Schritten eingeschaltet wird. Diese Teilschalter werden nacheinander eingeschaltet, um den maximalen Strom auf den Sättigungsstrom der Teilschalter zu begrenzen. Dies bedeutet jedoch, dass für diese sequenzielle Ansteuerung zusätzlich eine nicht abgeschaltete Logik notwendig ist, die die Einschaltsequenz erzeugt und die Teilschalter ansteuert. Diese eingeschaltete Logik muss in eigentlich abgeschalteten Schaltungsblöcken arbeiten, was die Verdrahtung dieser Logik verkompliziert. Ein weiterer Nachteil besteht darin, dass sich die Wiedereinschaltzeit automatisch auf ein Vielfaches der Periodendauer des Systemtakts erhöht, was eine Anwendung der Blockabschaltung für kurze Zeiten in kleineren Schaltungsblöcken erschwert. Wenn Blöcke, wie in Zukunft notwendig sein wird, auch für sehr kurze Zeiten abgeschaltet werden sollen, ist es notwendig, diese Blöcke funktionell auch schnell wieder zur Verfügung zu haben, wenn erkannt wird, dass sie benötigt werden. Aus diesem Grund ist die im Stand der Technik oben erwähnte lange Einschaltzeit von Nachteil. Die aktuell verwendeten Mikroschalter der Außeneinschalteinrichtungen weisen eine Gesamtweite der enthaltenen Transistoren von ca. 10 μm auf. Der Sättigungsstrom durch diesen Schalter beträgt beim Wiedereinschalten bereits 5-10 mA, was zu einem starken Spannungsabfall führt. Im Stand der Technik kann der Spannungsabfall nur effizient vermieden werden, wenn der Sleep-Transistor in wirklich sehr kleine Teilschalter zerlegt wird, was wiederum die Wiedereinschaltzeit erhöhen würde.
- Ein weiteres Problem hierbei ist, dass während des Betriebs mit Abschaltung von Schaltungsblöcken frühzeitig erkannt werden muss, wann welcher Schaltungsblock benötigt wird. Bei Abschaltung von kleinen Teilbereich kann es jedoch vorkommen, dass erst ein Systemzyklus vorher erkannt wird, bevor der betreffende Schaltungsblock wieder benötigt wird. Damit bleibt keine Zeit mehr diesen Block zu aktivieren, so dass vorausgeschätzt werden muss, wann der Funktionsblock benötigt werden wird. Dies kann auch oft zu Fehlaktivierungen führen, wodurch zusätzlich Verlustleistung erzeugt wird.
- Folglich ist es eine Aufgabe der vorliegenden Erfindung, eine Schaltanordnung bereitzustellen, mit der es möglich ist, Schaltungsblöcke in kurzen Zeiträumen zu aktivieren, ohne dass benachbarte Schaltungsblöcke negativ beeinflusst werden.
- Diese Aufgabe wird erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche gelöst. In den abhängigen Ansprüche sind bevorzugte Ausführungsformen der Erfindung angegeben.
- Erfindungsgemäß weist eine Schaltanordnung zur Aktivierung eines Schaltungsblocks in einer elektronischen Schaltung, die mehrere Schaltungsblöcke aufweist, eine Ein-/Ausschalteinrichtung zum Einschalten/Ausschalten eines Schaltungsblocks der elektronischen Schaltung auf. Weiterhin ist eine Detektionseinrichtung vorgesehen, die erkennt, wann ein ausgeschalteter Schaltungsblock wieder eingeschaltet werden soll. Ebenso ist eine Steuerungsvorrichtung zur Steuerung des Taktsignals für die Schaltungsblöcke der Schaltanordnung vorgesehen. Diese erhält ein Systemtaktsignal und steuert die Weitergabe an die verschiedenen Schaltungsblöcke. Wenn nun die Detektionseinrichtung erkennt, dass der ausgeschaltete Schaltungsblock eingeschaltet werden soll, setzt die Steuereinrichtung den Takt für die Schaltungsblöcke für eine vorbestimmte Zeitspanne aus. Während dieser Zeitspanne schaltet dann die Ein-/Ausschaltvorrichtung den ausgeschalteten Schaltungsblock wieder ein. Durch das Aussetzen des Taktsignals für die Schaltungsblöcke, d.h. durch Einfrieren des Taktzyklus für diese Schaltungsblöcke (Clock-Gating) kann der betreffende Schaltungsblock schnell eingeschaltet werden, da die damit auftretende Stromspitze und der daraus resultierende Spannungsabfall nicht zu Fehlern in den anderen Schaltungsblöcken führen kann. Nach Ende der Zeitspanne stehen sowohl die bisher aktiven Schaltungsblöcke als auch der neu eingeschaltete Schaltungsblock zur Verfügung.
- In einer bevorzugten Ausführungsform ist die Ein-/Ausschalteinrichtung ein Transistor, der die Versorgungsspannung des auszuschaltenden oder einzuschaltenden Schaltungsblocks steuert. Selbstverständlich sind auch andere Schalter verwendbar, die die Spannungsversorgung für einen Schaltungsblock aktivieren und deaktivieren können.
- Gemäß einer bevorzugten Ausführungsform setzt die Steuerungseinrichtung den Takt für einen einzigen Taktzyklus aus, wobei in diesem Taktzyklus die Ein-/Ausschaltvorrichtung den ausgeschalteten Schaltungsblock wieder einschaltet bzw. aktiviert. Das Einschalten erfolgt bevorzugt schlagartig und nicht schrittweise wie im Stand der Technik. Dadurch wird der Block schnell aktiviert und steht schon im nächsten Taktzyklus zur Verfügung. Hierdurch ist ein schnelles Reaktivieren von Schaltungsblöcken möglich, insbesondere bei kurzzeitiger feingranularer Abschaltung von Schaltungsblöcken. Bei diesen wird erst oft kurz vorher erkannt, dass sie wieder benötigt werden, so dass sie schnell wieder eingeschaltet werden sollten. Die abgeschalteten Schaltungsblöcke bzw. Logikblöcke können mithilfe starker Treiber schnell eingeschaltet werden. Durch das Aussetzen des Taktzyklus für einen Takt kann beispielsweise eine Totzeit zwischen 0,1 ns und 2 ns, vorzugsweise zwischen 0,5 ns und 1,4 ns erzeugt werden. Diese Totzeit kann in den meisten Anwendungen akzeptiert werden.
- Durch die kurze Wiedereinschaltzeit liegt ein weiterer Vorteil der Erfindung darin, dass erst einen Taktzyklus zuvor bekannt sein muss, wann ein Schaltungsblock wieder benötigt wird. Wird erkannt, dass ein Schaltungsblock benötigt wird, hält die Steuerungseinrichtung im nächsten Takt das System für einen Zyklus an, die Einschaltungseinrichtung schaltet den Schaltungsblock wieder ein, wobei anschließend die Taktversorgung des gesamten Systems wieder aktiviert wird. Eine Logik zur Vorherbestimmung, wann ein Schaltungsblock benötigt werden kann, ist nicht mehr nötig. Ebenso ist eine Logik zum sequentiellen Einschalten des Schaltungsblocks ebenfalls nicht mehr notwendig.
- Selbstverständlich kann die Steuerungseinrichtung den Takt nicht nur für einen einzigen Taktzyklus aussetzen, sondern auch für zwei Taktzyklen, oder eine andere beliebige Anzahl von Taktzyklen. Vorzugsweise wird jedoch der Taktzyklus für die Schaltungsblöcke so kurz wie möglich ausgesetzt.
- Falls die elektrische Schaltung Schaltungsblöcke enthält, die einen kontinuierlichen Datenstrom aufnehmen oder ausgeben müssen, würde die Totzeit beim „Einfrieren" des Taktsignals zu Fehlern führen, da beispielsweise ein Sende- oder Empfangsbit ausfallen würde. In diese Schaltungsblöcke kann beispielsweise ein FIFO-Speicher (First-in-First-out) eingefügt werden, wodurch der Sende- bzw. Empfangsstrom die Zeit überbrücken kann, die der Rest der Schaltung durch das Aussetzen des Taktzykluses eingefroren ist.
- Auf bevorzugte Weise setzt die Steuereinrichtung den Takt für die Schaltungsblöcke aus, die von der Spannungsquelle versorgt werden, die auch den einzuschaltenden Schaltungsblock versorgt. Die Schaltungsblöcke, die an der gleichen Spannungsversorgung hängen, wie der einzuschaltende Schaltungsblock, würden durch den kurzzeitigen Spannungsverlust in Mitleidenschaft gezogen werden, so dass diese Schaltungsblöcke in der vorbestimmte Zeitspanne nicht mit dem Taktsignal versorgt werden.
- Die Erfindung betrifft ebenso ein Verfahren zum Aktivieren eines ausgeschalteten Schaltungsblocks in einer elektrischen Schaltung mit mehreren Schaltungsblöcken, die von einem Taktsignal getaktet werden, wobei das Verfahren folgende Schritte aufweist: Zuerst wird ein Aktivierungssignal detektiert, dass ein ausgeschalteter Schaltungsblock eingeschaltet werden soll. Anschließend wird das Taktsignal für die Schaltungsblöcke der elektronischen Schaltung für die vorbestimmte Zeitspanne ausgesetzt und während dieser Zeitspanne der ausgeschaltete Schaltungsblock eingeschaltet. Danach wird das Taktsignal den Schaltungsblöcken wieder zugeführt.
- Die Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen anhand eines Ausführungsbeispiels näher erläutert. Hierbei zeigen:
-
1 eine schematische Aktivierungsschaltung gemäß der Erfindung, -
2 den Signalverlauf der verschiedenen Komponenten der Schaltung von1 , und -
3 beispielhaft den Spannungsverlauf beim Aktivieren von Schaltungsblöcken. - In
1 ist schematisch ein Teil einer elektronischen Schaltung dargestellt, die verschiedene Schaltungsblöcke11 ,12 ,13 aufweist. Diese Schaltungsblöcke werden von einer Versorgungsspannung VDD gespeist. In der dargestellten Ausführungsform kann der Schaltungsblock11 durch eine Ein-/Ausschaltvorrichtung14 deaktiviert und reaktiviert werden. Aus Übersichtlichkeitsgründen ist die Ein-/Ausschalteinrichtung14 nur für den Block11 dargestellt. Selbstverständlich können auch die anderen Schaltungsblöcke12 und13 durch ähnliche Ein-/Ausschalteinrichtungen gesteuert werden. Weiterhin ist eine Taktsteuerung15 vorgesehen, welcher der Systemtakt CLK zugeführt wird. - Die Schaltung kann nun derart ausgebildet sein, dass der Funktionsblock
11 zur Minimierung von Leckstromverlusten ausgeschalten ist. Wird der ausgeschaltete Funktionsblock11 der Schaltung wieder benötigt, kann beispielsweise von einer nicht dargestellten Systemsteuerung ein Aktivierungssignal BA einem Detektor16 zugeführt werden, der detektiert, wenn ein ausgeschalteter Schaltungsblock wieder eingeschaltet werden soll. Wenn ein derartiges Signal am Detektor16 anliegt, teilt der Detektor dies der Taktsteuerung15 mit. Die Taktsteuerung hält den Taktzyklus für eine vorbestimmte Zeit an, der an die Schaltungsblöcke11 ,12 und13 ausgegeben wird. Innerhalb dieser Zeitspanne schaltet die Ein-/Ausschalteinrichtung den Schaltungsblock11 wieder ein. Entweder der Detektor aktiviert den Ein-/Ausschalter, nachdem der Befehl an die Taktsteuerung15 gegeben wurde, den Takt einzufrieren, oder die Taktsteuerung aktiviert selbst den Ein-Ausschalter14 , nachdem sie den Takt für die Blöcke11 -13 angehalten hat. - In
3 ist der zeitliche Spannungsverlauf von VDD angegeben. Bei einem schnellen Wiedereinschalten des Schaltungsblocks tritt ein merklicher Spannungsabfall31 auf. In3 sind ebenfalls die Grenzwerte32 eingezeichnet, die bei ca. 0,4 × VDD liegen. Diese Grenzwerte32 , der so genannte Dynamic Noise Margin oder Static Noise Margin geben an, wann bei Änderung des Spannungssignals die nachgeschaltete Logik einen geänderten logischen Zustand sehen würde, was den Informationsinhalt der Logik zerstören würde. Wie aus3 zu erkennen ist, ist der durch das schnelle Einschalten des Schaltungsblocks bedingte Spannungsverlust geringer als die Grenzwerte32 , so dass beispielsweise der Informationsgehalt von nachgeschalteten FlipFlops nicht zerstört werden würde. Es ist also möglich, einen Schaltungsblock schnell einzuschalten, ohne den Logikzustand anderer Blöcke zu ändern. - Weiterhin ist in
3 der Grenzwert33 dargestellt, der den unteren Spannungswert angibt, der die maximal tolerierbare Geschwindigkeitsdegradation angibt. Fällt VDD unter den Grenzwert33 , würde dies zu nicht tolerierbaren Schaltungsgeschwindigkeitsänderungen führen. Aus diesem Grund müsste der Schaltungsblock während einer langen Zeitspanne34 wieder eingeschalten werden, was jedoch über eine Vielzahl von Taktzyklen dauern würde. Die Zeitspanne35 beim schnellen Einschalten des Schaltungsblocks ist erkennbar kürzer, wobei diese Zeitspanne innerhalb eines Taktzyklus liegen kann. Da der Taktzyklus in der Zeitspanne35 angehalten wird, hat der Spannungsabfall keinen Einfluss auf die Schaltungsgeschwindigkeiten. - In
2 ist der Signalverlauf der Schaltung von1 näher dargestellt. Im oberen Graph ist der Systemtakt CLK dargestellt, wie er beispielsweise der Taktsteuerung15 von1 zugeführt wird. Weiterhin ist ein Blockaktivierungssignal BA dargestellt. Nach Ende des ersten Taktzyklus in der Zeitspanne t1 bis t2 wird dem Detektor16 das Blockaktivierungssignal zum Zeitpunkt t3 zugeführt. Weiterhin ist der zeitliche Verlauf des Signals sel dargestellt, das die Aktivierung des Blocks darstellt. Nach dem Blockaktivierungssignal wird zum Zeitpunkt t4 beim nächsten Taktsignal der ausgeschaltete Schaltungsblock wieder eingeschaltet, so dass das Signal sel im vorliegenden Beispiel wieder auf einen hohen logischen Zustand geschaltet wird. Das Signal sel kann beispielsweise vom Detektor16 der Ein-/Ausschalteinrichtung14 zugeführt werden, die dann den Schaltungsblock11 von1 wieder einschaltet. Wie in der untersten Kurve des Spannungsverlaufs zu erkennen ist, führt das Wiedereinschalten des Schaltungsblocks zu einem kurzzeitigen Spannungsverlust31 , der dem von3 gezeigten Spannungsverlust entspricht. Der von der Taktsteuerung15 an die Schaltungsblöcke weitergeleitete Taktzyklus wird jedoch für diese Zeitspanne ausgesetzt, wie es der Verlauf der Kurve CPint zeigt. Der von dem Systemtakt zugeführte Taktzyklus zwischen t4 und t5, wird wie im Verlauf von CPint zu erkennen ist, nicht an die Funktionsblöcke der elektronischen Schaltung weitergeleitet. Dieser Takt fällt dementsprechend für die Funktionsblöcke aus, so dass in den Schaltungsblöcken in diesem Zeitraum keine Schaltungen stattfinden. - Wie aus
2 zu erkennen ist, reicht es aus, dass das Aktivierungssignal zum Einschalten des Schaltungsblocks einen Taktzyklus vor des Taktzykluses detektiert wird, der ausgesetzt wird, um den Schaltungsblock einzuschalten. Durch das schnelle Wiedereinschalten des Schaltungsblocks können Schaltungsblöcke auch für sehr kurze Zeitspannen, beispielsweise Zeitspannen kleiner 10 μs, oder kleiner 5 μs, oder kleiner 1 μs ausgeschaltet und wieder eingeschaltet werden. Da in den angrenzenden Schaltungsblöcken während des Aktivierungstaktes keine Signalverarbeitung stattfindet, kann folglich durch den kurzzeitigen Spannungsabfall auch kein Fehler entstehen.
Claims (14)
- Schaltanordnung zur Aktivierung eines Schaltungsblocks (
11 ) in einer elektronischen Schaltung, die mehrere Schaltungsblöcke (11 -13 ) aufweist, mit: – einer Ein-/Ausschalteinrichtung (14 ) zum Einschalten/Ausschalten eines Schaltungsblocks der elekronischen Schaltung, – einer Detektionseinrichtung (16 ), die erkennt, wenn ein ausgeschalteter Schaltungsblock wieder eingeschaltet werden soll, – einer Steuerungseinrichtung (15 ) zur Steuerung eines Taktsignals für die Schaltungsblöcke der Schaltanordnung, wobei, wenn die Detektionseinrichtung (16 ) erkennt, dass der ausgeschaltete Schaltungsblock eingeschaltet werden soll, die Steuereinrichtung (15 ) den Takt für die Schaltungsblöcke (12 ,13 ) für eine vorbestimmte Zeitspanne aussetzt, wobei die Ein-/Ausschalteinrichtung während dieser Zeitspanne den Schaltungsblock (11 ) einschaltet. - Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Ein-/Ausschalteinrichtung (
14 ) ein Transistor ist, der die Versorgungsspannung des auszuschaltenden oder einzuschaltenden Schaltungsblocks steuert. - Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Steuerungseinrichtung (
15 ) den Takt für einen Taktzyklus aussetzt, wobei in diesem einen Taktzyklus die Ein-/Ausschalteinrichtung (14 ) den ausgeschalteten Schaltungsblock einschaltet. - Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Steuereinrichtung (
15 ) den Takt für zwei Taktzyklen aussetzt, wobei in diesen zwei Taktzyklen die Ein- /Ausschalteinrichtung (14 ) den ausgeschalteten Schaltungsblock einschaltet. - Schaltanordnung nach zumindest einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein FIFO-Speicher bei Schaltungsblöcken mit kontinuierlichem Datenstrom vorgesehen ist, der die während des ausgesetzten Taktzyklus anfallenden Daten aufnimmt.
- Schaltanordnung nach zumindest einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerungseinrichtung (
15 ) den Takt für die Schaltungsblöcke aussetzt, die von der Spannungsquelle versorgt werden, die auch den einzuschaltenden Schaltungsblock versorgt. - Verfahren zum Aktivieren eines ausgeschalteten Schaltungsblocks in einer elektronischen Schaltung, die mehrere Schaltungsblöcke (
11 -13 ) aufweist, wobei die Schaltungsblöcke von einem Taktsignal getaktet werden, mit den folgenden Schritten: – Detektieren eines Aktivierungssignals, dass ein ausgeschalteter Schaltungsblock eingeschaltet werden soll, – Aussetzen des Taktsignals für die Schaltungsblöcke der elektronischen Schaltung für eine vorbestimmte Zeitspanne; – Einschalten des ausgeschalteten Schaltungsblocks innerhalb dieser Zeitspanne, und – Wiederaufnahme des Taktsignals für die Schaltungsblöcke nach der vorbestimmten Zeitspanne. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das Taktsignal für eine vorbestimmte Anzahl von Taktzyklen unterbrochen wird.
- Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Taktsignal für die Schaltungsblöcke für ein Taktzyklus ausgesetzt wird.
- Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Taktsignal für die Schaltungsblöcke für zwei Taktzyklen ausgesetzt wird.
- Verfahren nach zumindest einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass zum Einschalten oder Ausschalten eines Schaltungsblocks ein Transistor zwischen den Schaltungsblock und VDD oder VSS angeordnet ist.
- Verfahren nach zumindest einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass durch Aussetzen des Taktzyklus für eine vorbestimmte Zeitspanne eine Totzeit zwischen 0,1 ns und 2 ns, vorzugsweise zwischen 0,5 ns und 1,4 ns erzeugt wird.
- Verfahren nach zumindest einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass das Aktivierungssignal zum Einschalten des Schaltungsblocks einen Taktzyklus vor dem Beginn der Zeitspanne detektiert wird, die das Taktsignal ausgesetzt wird, um den Schaltungsblock einzuschalten.
- Verfahren nach zumindest einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass das Ausschalten und Wiedereinschalten eines Schaltungsblocks innerhalb einer Zeitspanne von kleiner 10 Mikrosekunden, vorzugsweise kleiner 5 Mikrosekunden, noch vorzugsweise kleiner 1 Mikrosekunden erfolgt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005027691A DE102005027691B4 (de) | 2005-06-15 | 2005-06-15 | Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu |
CNB2006101076747A CN100565427C (zh) | 2005-06-15 | 2006-06-15 | 用于启动电路块的电路装置及方法 |
US11/454,302 US7757109B2 (en) | 2005-06-15 | 2006-06-15 | Circuit arrangement for activating a circuit block and method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005027691A DE102005027691B4 (de) | 2005-06-15 | 2005-06-15 | Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005027691A1 true DE102005027691A1 (de) | 2006-12-28 |
DE102005027691B4 DE102005027691B4 (de) | 2007-11-08 |
Family
ID=37513342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005027691A Expired - Fee Related DE102005027691B4 (de) | 2005-06-15 | 2005-06-15 | Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu |
Country Status (3)
Country | Link |
---|---|
US (1) | US7757109B2 (de) |
CN (1) | CN100565427C (de) |
DE (1) | DE102005027691B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITMI20070997A1 (it) * | 2007-05-17 | 2008-11-18 | Incard Sa | Ic card con clock a bassa precisione |
US8390146B2 (en) * | 2008-02-27 | 2013-03-05 | Panasonic Corporation | Semiconductor integrated circuit and various devices provided with the same |
JP5980035B2 (ja) * | 2012-07-31 | 2016-08-31 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040158750A1 (en) * | 2003-02-10 | 2004-08-12 | Syed Masood U. | Reduced power consumption for embedded processor |
US20040221185A1 (en) * | 2003-05-01 | 2004-11-04 | International Business Machines Corporation | Processor with low overhead predictive supply voltage gating for leakage power reduction |
US20040230849A1 (en) * | 2003-05-15 | 2004-11-18 | International Business Machines Corporation | Power saving in FPU with gated power based on opcodes and data |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6636976B1 (en) * | 2000-06-30 | 2003-10-21 | Intel Corporation | Mechanism to control di/dt for a microprocessor |
US7000130B2 (en) * | 2000-12-26 | 2006-02-14 | Intel Corporation | Method and apparatus for thermal throttling of clocks using localized measures of activity |
US7035785B2 (en) * | 2001-12-28 | 2006-04-25 | Intel Corporation | Mechanism for estimating and controlling di/dt-induced power supply voltage variations |
US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
US7200763B2 (en) * | 2003-10-09 | 2007-04-03 | Sun Microsystems, Inc. | Method and apparatus for controlling the power consumption of a semiconductor device |
US7533286B2 (en) * | 2005-06-29 | 2009-05-12 | Intel Corporation | Regulating application of clock to control current rush (DI/DT) |
-
2005
- 2005-06-15 DE DE102005027691A patent/DE102005027691B4/de not_active Expired - Fee Related
-
2006
- 2006-06-15 US US11/454,302 patent/US7757109B2/en not_active Expired - Fee Related
- 2006-06-15 CN CNB2006101076747A patent/CN100565427C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040158750A1 (en) * | 2003-02-10 | 2004-08-12 | Syed Masood U. | Reduced power consumption for embedded processor |
US20040221185A1 (en) * | 2003-05-01 | 2004-11-04 | International Business Machines Corporation | Processor with low overhead predictive supply voltage gating for leakage power reduction |
US20040230849A1 (en) * | 2003-05-15 | 2004-11-18 | International Business Machines Corporation | Power saving in FPU with gated power based on opcodes and data |
Also Published As
Publication number | Publication date |
---|---|
US20070038876A1 (en) | 2007-02-15 |
CN1892535A (zh) | 2007-01-10 |
CN100565427C (zh) | 2009-12-02 |
US7757109B2 (en) | 2010-07-13 |
DE102005027691B4 (de) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60315396T2 (de) | Schaltung und Verfahren zum Erzeugen einer internen Betriebsspannung | |
DE102012200981B4 (de) | Torschaltung | |
EP1732223B1 (de) | Integrieter Schaltkreis | |
EP0090255B1 (de) | Tristate-Treiberschaltung | |
DE102011102152B4 (de) | Schema für verteilte Leistungsabgabe zur On-Die-Spannungsskalierung | |
DE102008048876B4 (de) | Schaltungsanordnung und Verfahren zum Überwachen einer Versorgungsspannung | |
DE102011112859A1 (de) | Geräuscharmer Schalter | |
DE112012006695T5 (de) | Elektrokraftfahrzeug und seine Stromversorgungs-Verwaltungseinrichtung | |
EP3021444B1 (de) | Schaltung zum schutz vor überspannungen | |
DE3911450A1 (de) | Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen | |
DE102006020561B3 (de) | Spannungsversorgungsschaltung und Verfahren zum Versorgen einer Schaltung mit einer Versorgungsspannung | |
DE112011105644T5 (de) | Ladungssparende Power-Gate-Vorrichtung und Verfahren | |
DE102010046429B4 (de) | Programmierbare Steuerung | |
DE102005027691B4 (de) | Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu | |
EP0342693B1 (de) | Gleichspannungsversorgungssystem mit mehreren Gleichspannungsquellen | |
DE102007031053A1 (de) | Integriertes elektronisches Gerät, einschließlich einer Schaltung zur Bereitstellung einer Systemversorgungsspannung von einer Hauptspannungsquelle | |
DE4131237A1 (de) | Ausgangspufferschaltung und betriebsverfahren fuer dieselbe | |
DE10215583B4 (de) | Spannungsgeneratorvorrichtung und Steuerverfahren | |
DE102014110406A1 (de) | Festkörperleistungssteller | |
EP3017543B1 (de) | Schaltungsanordnung zum schutz von mindestens einem bauteil eines zweidrahtstromkreises | |
EP2503669B1 (de) | Sicherheitsgerichtete Automatisierungsanlage mit überwachtem Abschaltverhalten und mit Abschalt-Beschleunigungseinrichtung | |
DE3336640A1 (de) | Elektrische steueranordnung mit netz-ein-reset-schaltung | |
DE19538211C2 (de) | Computer mit Aussetzbetriebschaltung | |
US20060023475A1 (en) | In-rush current limiter and method | |
EP1211807B1 (de) | Digitale Pegelanpassung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |