-
Der vorliegende Fall betrifft Festkörperleistungssteller (SSPCs – solid state power controllers).
-
Verkehrsmittel, wie zum Beispiel Flugzeuge, verwenden typischerweise eine oder mehrere Leistungsverteilungseinheiten, um Leistung von einer Hauptleistungsquelle an verschiedene Verkehrsmittelsysteme zu verteilen. Die Festkörperleistungssteller in einer Leistungsverteilungseinheit beinhalten typischerweise einen elektronischen Schalter, wie einen FET, und elektronische Schaltungsanordnungen, die Verkabelungsschutz bereitstellen. Der FET und die Schaltungsanordnungen werden oft als eine Festkörperleistungssteller („SSPC”) bezeichnet. Die SSPC hat wegen ihrer wünschenswerten Statusfähigkeit, Verlässlichkeit und Packungsdichte weitverbreitete Verwendung gefunden. Der Festkörperleistungssteller (SSPC) hat sich aufgrund seiner hohen Verlässlichkeit, „weichen” Schalteigenschaften, schnellen Ansprechzeit sowie der Fähigkeit zur Unterstützung fortschrittlichen Belastungsmanagements und sonstiger Flugzeugfunktionen als eine moderne Alternative zu der Kombination aus herkömmlichen elektromechanischen Relais und Schutzschaltern für die Leistungsverteilung bei kommerziellen Flugzeugen durchgesetzt.
-
Obwohl SSPCs mit Nennstrom unter 15 A häufig in sekundären Flugzeugverteilungssystemen verwendet wurden, stellen verbundene Verlustleistung, Spannungsabfall und Leckströme mit Festkörperleistungsschaltgeräten Herausforderungen für das Benutzen von SSPCs in Hochspannungsapplikationen von Hauptverteilungssystemen von Flugzeugen mit höheren Nennströmen dar.
-
Eine typische SSPC umfasst im Allgemeinen eine Festkörperschaltvorrichtung (SSSD – solid state switching device), die die An-/Ausschaltung der Hauptleistung durchführt, und eine Verarbeitungsmaschine, die für die An-/Ansteuerung des SSSD und Schutz von Zuleitungsverdrahtung verantwortlich ist. Eine typische Leistungsverteilungseinheit kann hunderte oder tausende SSPCs beinhalten.
-
Festkörperleistungssteller werden zum Schalten und Regulieren des Stroms an ohmschen, kapazitiven und induktiven Lasten benutzt.
-
Sie werden auch zum Absorbieren der induktiven Energie benutzt, wenn eine induktive Last „AUS”-geschaltet wird. Dies wird durch Begrenzen der Spannung über den SSPC („Klemmen”) auf einen spezifischen konstanten Spanungspegel (Klemmspannung) bewerkstelligt, während die Lastinduktanz unter Benutzung des linearen Modus des SSPCs entladen wird.
-
Bei bestehenden SSPC-Schaltungen sind alle parallelgeschalteten FETs direkt mit ihren Drains und Sources miteinander verbunden. Bestehende Flugzeugapplikationen setzen ausschließlich einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET – metal Oxide semiconductor field effect transistor) als Basis-Festkörperbauteil zum Aufbau der SSSD ein. Dieser ermöglicht leichte Ansteuerung, bi-direktionale Leitungseigenschaften, weist widerstandsartiges Leitvermögen auf und weist einen positiven Temperaturkoeffizienten auf. Um die Strombelastbarkeit zu erhöhen und den Spannungsabfall bzw. die Verlustleistung zu reduzieren, umfasst die Standard-SSSD mehrere, im Allgemeinen parallelgeschaltete MOSFETs. Ein Beispiel, welches parallelgeschaltete MOSFETs benutzt, ist in 1 gezeigt.
-
Wenn eine induktive Last „AUS”-geschaltet wird, werden alle parallelgeschalteten FETs für kurze Zeit (abhängend von der Last, induktiven Energie, Klemmspannung) im linearen Modus betrieben, um die Energie von der Induktanz der Last zu absorbieren, die ausgeschaltet wurde. Die Schalter werden durch einen sogenannten Klemmmodus geschützt, mit Einstellen der Spannung über der SSPC zu einem spezifischen maximalen Spannungspegel, und Benutzen eines linearen Modus, um die Energie zu absorbieren, die in der Induktanz gespeichert ist.
-
Da aufgrund von Prozess- und Reproduktionsvariationen nicht alle FETs dieselbe Gate-Schwellenwertspannung Vth aufweisen, teilt sich in diesem herkömmlichen linearen Modus der Strom sehr ungleich zwischen FETs auf.
-
Das Problem bei solchen Applikationen besteht darin, den Strom bzw. die Energie so zu steuern/regeln, dass er sich über die parallelgeschalteten Festkörper wirklich gleichmäßig verteilt. Dieses Problem tritt während dem Betrieb im linearen Modus beim Ausschalten einer induktiven Last auf. Im Allgemeinen schalten sich während der SSSD Ausschalt-Transienten weder alle MOSFETs gleichzeitig aus, noch verteilt sich der Strom gleichmäßig unter den MOSFETs in einer derart kurzen Zeit.
-
Dies trifft spezifisch auf FETs zu, die sehr steile Übertragungseigenschaften aufweisen, wie viele Si MOSFETs, die für reine An/Aus-Schaltapplikationen optimiert sind.
-
Dieses Ungleichgewicht im linearen Modus verschlechtert sich nach einigen μs, weil der heißeste FET sogar noch mehr Strom aufnimmt, weil die Gate-Schwellenwertspannung Vth eines FET mit steigender Temperatur fällt. Weil alle FETs von dem Gate-Treiber mit derselben Vgs-Spannung beaufschlagt werden, nimmt ein einzelner FET mit niedriger Vth viel mehr Strom auf.
-
Das führt zu einem Mechanismus im linearen Modus, bei dem der FET, der bereits der heißeste ist, die größte Menge an Strom aufnimmt, was zu ungleicher Stromverteilung führt.
-
Im linearen Modus gibt es keinen Mechanismus, der einer solchen Unausgeglichenheit entgegenwirkt.
-
Das Ergebnis ist, dass einige FETs in einem parallelgeschalteten FET-Array sehr viel heißer als die restlichen werden. Energieteilende Variationen unter den FETs können 100% und mehr sein. Die Wahrscheinlichkeit des Zerstörens eines einzelnen FET in einem parallelgeschalteten Array ist daher sehr hoch, selbst wenn der betriebsgemäß eingestellte gepulste Energiedurchschnitt im mittleren SOA-Bereich (safe operating area – sicherer Arbeitsbereich) liegt (theoretische Durchschnittsenergie pro FET eines FET-Arrays).
-
Diese Tatsache erhöht die Kosten des SSPC-Designs, weil es notwendig ist, einen sehr hohen Sicherheitsspielraum in die SSPC einzubauen, um sicherzustellen, dass der FET mit der niedrigsten Vth nicht zerstört wird. Ein zerstörter FET in einer SSPC verursacht in den meisten Fällen einen Kurzschluss zwischen dessen G-D-S-Verbindungen, was die ganze SSPC unbrauchbar macht. Wenn der FET mit „Chip-on-Board-Technologie” montiert wird, ist er auch nicht reparierbar.
-
Wegen des Ziels einer SSPC, den niedrigstmöglichen Spannungsabfall zu erzielen, besteht nicht die Option, den MOSFET-Sources zusätzliche Widerstände hinzuzufügen, wie dies zum Beispiel in einem herkömmlichen Strom-Gegenkopplungsdesign für diskrete FETS von Stromverstärkern ausgeführt werden würde.
-
In einer SSPC, die aufgrund der inhärenten Körperdiode der FETs in der Lage ist unter Wechselstrombedingungen betrieben zu werden, werden FETs benötigt, die in Richtung beider Stromrichtungen geleitet werden, um Wechselstrom unterbrechen zu können.
-
Es ist wünschenswert, über ein SSPC-Design zu verfügen, in dem der Strom besser ausgesteuert und gleichmäßiger zwischen den FETs verteilt werden kann, wenn eine induktive Last ausgeschaltet wird.
-
Die vorliegende Erfindung stellt demgemäß einen Festkörperleistungssteller bereit, umfassend eine Mehrzahl von parallelgeschalteten FET-Paaren bereit, wobei jedes Paar einen ersten, nach in Durchlassrichtung geschalteten FET und einen zweiten, in Sperrichtung geschlateten FET umfasst, die durch ihre jeweiligen Sources verbunden sind; Gate-Treiber zum An- und Ausschalten der FETs; und Mittel zum Isolieren der Sources der in Sperrichtung geschalteten FETs der Mehrzahl von Paaren von FETs voneinander und Betreiben der in Sperrichtung geschalteten FETs im 3-Quadrant-Betrieb.
-
Die Source-Potentiale der unteren bzw. in Sperrichtung geschalteten FETs sind diskret oder voneinander isoliert, sodass diese FETs als Emitter-Widerstände oder variable Source-Widerstände wirken können, um Stromgegenkopplung bereitzustellen. Das System kann daher optimieren, wie bei Lastabschaltung der Strom zwischen FETs verteilt wird.
-
Bevorzugte Ausführungsformen werden nun lediglich beispielhaft unter Bezugnahme auf die Zeichnungen beschrieben.
-
1 ist ein vereinfachter Schaltplan eines/r standardmäßigen, parallelen FET, SSPC;
-
2 ist ein vereinfachter Schaltplan eines SSPC nach der vorliegenden Erfindung.
-
Das standardmäßige SSPC wurde oben unter Bezugnahme auf die Erfindung beschrieben.
-
Der „Sperr-FET” des vorliegenden SSPC (abhängend von der Stromrichtung) ermöglicht es, bei SSPCs den in Sperrrichtung oder nach hinten zeigenden FET als einen „einstellbaren Source-Widerstand” zu benutzen, wenn er in seinem dritten Quadranten betrieben wird.
-
Um Stromunausgeglichenheiten wegen den Vth-Variationen zu verhindern, wird für jeden FET zwischen dem SOURCE-Potential und dem LAST-Output des FET ein „Gegenkopplungswiderstand” (der bereits bestehende untere oder nach hinten gerichtete FET, der in seinem dritten Quadranten arbeitet) implementiert. ausgeführt. Dieser „Widerstand” reduziert die tatsächliche Vgs proportional zum Strom.
-
Wenn einer der Transistor-Widerstands-Pfade einen neu dl größeren Strom leitet als andere, wird die Gate-Spannung an diesem Transistor um den Betrag der „dUKorrektur” reduziert: dUKorrektur = dl (Fet) * R (Widerstand-Gegenkopplung) UKorrektur = l (Fet) * R (Widerstand des Gegenkopplungswiderstands) – l (durchschnittlicher/Fet) * R (Widerstand des Gegenkopplungswiderstands)
-
Somit können die Fets „n*SOURCEs” nicht direkt verbunden werden, um individuelle Strom-Spannungs-Gegenkopplung von den ausgeführten individuellen n*Gegenkopplungs-„Widerständen” zu ermöglichen.
-
Dies wird durch Trennen der Fet „n*SOURCEs” voneinander und Erzeugen von „n*diskreten Sources” bewerkstelligt.
-
Eine virtuelle „GEMEINSAME SOURCE” wird lediglich zu dem Zweck erzeugt, dazu in der Lage zu sein, einen einzigen Gate-Treiber für alle parallelgeschalteten n*FETs zu benutzen.
-
Die „diskreten Source”-Potentiale [n*] sind über „hohe Impedanz” > 1 Ohm [n*]-Widerstände mit der „GEMEINSAMEN SOURCE” verbunden.
-
Dies korrumpiert die Funktionalität der [n*] Sourcepfad-„Widerstände” (SPICE Teile M3–M5) nicht, da es ein Strom dl bei Vorhandensein eines Pfads mit 25–80 mOhm ein Pfad mit > 1 Ohm nicht attraktiv sind.
-
Wie in 2 zu sehen ist, werden die in Sperrichtung geschalteten FETs (M3, M4 und M5) in dem Dtitter-Betriebsmodus benutzt. Die Steuerungsspannung im 3-Quadrantmodus wird durch den Gate-Treiber bereitgestellt.
-
In einer Ausführungsform führt eine IC-Logik (FPGA) die Steuerung aus, ob das obere (in Durchlassrichtung geschaltete) oder das untere (in Sperrichtung geschaltete) FET-Array für den 3-Quadranten-Betriebsmodus angesteuert wird, abhängend von der erfassten Stromflussrichtung am Anfang eines SSPC-„Abschalt”-Vorgangs.
-
Eine Lösung mit nicht integrierter Schaltung ist auch durchführbar, wie zum Beispiel das Benutzen von „NAND”-Schaltungen, um 3-Quadranten-Ansteuerung für die FETs zu ermöglichen, die keine Spannung über die Klemmdioden erhalten.
-
Es wird bevorzugt, die Vgs anzulegen, die zum größten Differentialwiderstand führt. Der maximal mögliche 3-Quadrantenspannungabfall Vsd ist natürlich durch die Übertragungsfunktion des inhärenten Diodenkörpers des FET begrenzt.
-
Der maximal erreichbare Differentialwiderstand hängt daher von den 3-Quadrant-Eigenschaften der Vorrichtung und hauptsächlich von dem induzierten Strompegel ab.
-
Die Strom-Gegenkopplung wird daher durch die in Sperrichtung geschalteten FETs durchgeführt, die als Emitter-Widerstände für die anderen, im linearen (Klemm-)Modus arbeitenden FETs arbeiten, indem das Source-Potential im Vergleich zu deren Gate-Potential erhöht wird. Dies wird durch das Erzeugen von „diskreten Sources” für die in Sperrichtung geschalteten FETs ermöglicht, z. B. unter Benutzen von Widerständen zum Entkoppeln.
-
Der SSPC ermöglicht daher, dass der Strom beim Aus-Schalten eine Induktionenlast gleichmäßiger zwischen den FETs verteilt wird.
