DE102005007486A1 - Halbleiterbauteil mit oberflächenmontierbarem Gehäuse und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit oberflächenmontierbarem Gehäuse und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005007486A1
DE102005007486A1 DE102005007486A DE102005007486A DE102005007486A1 DE 102005007486 A1 DE102005007486 A1 DE 102005007486A1 DE 102005007486 A DE102005007486 A DE 102005007486A DE 102005007486 A DE102005007486 A DE 102005007486A DE 102005007486 A1 DE102005007486 A1 DE 102005007486A1
Authority
DE
Germany
Prior art keywords
semiconductor device
contact elements
contact
external contact
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005007486A
Other languages
English (en)
Other versions
DE102005007486B4 (de
Inventor
Simon Dipl.-Ing. Jerebic
Michael Dipl.-Ing. Bauer
Edward Dipl.-Ing. Fuergut
Hermann Dipl.-Ing. Vilsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005007486A priority Critical patent/DE102005007486B4/de
Priority to PCT/DE2006/000270 priority patent/WO2006086963A1/de
Publication of DE102005007486A1 publication Critical patent/DE102005007486A1/de
Priority to US11/839,740 priority patent/US7663218B2/en
Application granted granted Critical
Publication of DE102005007486B4 publication Critical patent/DE102005007486B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (13) mit oberflächenmontierbarem Gehäuse (1) und ein Verfahren zur Herstellung desselben. Das Halbleiterbauteil (13) weist Flachleiterstücke (2) auf der Unterseite (3) des Gehäuses (1) auf, die in eine Kunststoffgehäusemasse (4) eingebettet sind. Von den Flachleiterstücken (2) sind Außenkontaktflächen (5) frei von Kunststoffgehäusemasse (4). Auf diesen frei gehaltenen Außenkontaktflächen (5) ist eine strukturierte lötbare Beschichtung (6) angeordnet, die eine Vielzahl von elektrisch leitenden und mechanischelastischen Kontaktelementen (8) auf der Außenkontaktfläche (5) aufweist.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit oberflächenmontierbarem Gehäuse mit Flachleiterstücken auf der Unterseite des Gehäuses, die in eine Kunststoffgehäusemasse eingebettet sind, wobei mindestens eine Außenkontaktfläche der Flachleiterstücke frei von Kunststoffgehäusemasse gehalten ist. Derartige Gehäuse werden auch "lead-less packages" genannt.
  • Bisher werden derartige oberflächenmontierbare Gehäuse auf eine Leiterplatte einer übergeordneten Schaltung platziert. Dazu sind entsprechende Kontaktanschlussflächen, die in Größe, Anordnung und Form den Flachleiterstücken bzw. Außenkontaktflächen der Flachleiterstücke, entsprechen und frei von Kunststoffgehäusemasse gehalten, sind, auf den Leiterplatten vorgesehen. Die oberflächenmontierbaren Gehäuse werden derart ausgerichtet, dass zwischen beiden Flächen eine Weichlotverbindung, beispielsweise aus SnPb oder SnAgCu in einem Lötvorgang realisiert werden kann.
  • Die zunehmende Miniaturisierung der Bauelemente zwingt zu fortlaufender Verminderung der Lotmenge, die für diese Verbindungen zur Verfügung steht. Da die Gehäuse der Halbleiterbauteile und die Leiterplatten aus verschiedenen Materialien bestehen, ergeben sich bei thermischen Belastungen Scherspannungen, die auf die Verbindungen zwischen Halbleiterbauteil bzw. den Außenkontaktflächen und den Weichlotverbindungen der Halbleiterbauteile mit den Kontaktanschlussflächen der Leiterplatten wirken. Diese Scherspannungen können zum vollständigen Versagen der Gesamtschaltung beitragen, wenn eine die ser Lotverbindungen aufgrund der thermischen Belastungen unterbrochen wird.
  • Ursache dieser thermischen Belastungen sind die unterschiedlichen Ausdehnungskoeffizienten (CTE coefficient of thermal expansion), die für Halbleiterchips aus Silizium etwa bei 3 ppm/°C, für die Kunststoffgehäusemasse bei 10 ppm/°C, für Kupfer bei etwa 18 ppm/°C und für das Leiterplattenmaterial bei etwa 18 ppm/°C liegen. Jede Differenz in der thermischen Ausdehnung zwischen der Leiterplatte und dem zu montierenden Bauteil führt zu derartigen Scherspannungen in der zwischen Bauteil und Leiterplatte liegenden Lötstelle.
  • Steigt die Anzahl der Temperaturzyklen an, so führt dieses zu einem Ermüden der Lötstelle und damit kann ein Ausfall des Bauelements bzw. eine Unterbrechung der elektrischen Verbindung zwischen Halbleiterbauelement und Leiterplatte auftreten. Diese Gefahr wird noch vergrößert, wenn die Lotvolumina vermindert werden und gleichzeitig die Größe der Gehäuse in ihren absoluten Abmessungen zunehmen. Dieses wirkt sich besonders bei den oben erwähnten oberflächenmontierbaren Gehäusen mit Flachleiterstücken aus, so dass ihr Einsatzbereich aufgrund der unzuverlässigen Oberflächenmontagemöglichkeiten begrenzt ist.
  • Aus der Druckschrift US 5,805,424 sind erste und zweite elektronische Teile bekannt, die durch einen nicht leitenden Film mit Nanoporen mechanisch verbunden sind und zusammengehalten werden. Dieser Film weist metallgefüllte Nanoporen auf, die sich durch die Dicke des Filmes erstrecken, so dass die beiden Teile durch das Metall zumindest in einigen der Poren kontaktiert werden, wobei der Film einen Polymerfilm umfasst. Der Nachteil dieser Konstruktion ist es, dass die metallgefüllten Nanoporen nicht gezielt einem der beiden Teile zugeordnet werden können und nicht auf einem der beiden Teile fixiert sind, sondern die Kontaktierung mehr oder minder dem Zufall überlassen wird, so dass gerade zwischen den beiden Teilen eine oder auch mehrere mit Metall gefüllte Nanoporen positioniert sind, die erst dann einen elektrischen Druckkontakt herstellen, wenn ein entsprechender Anpressdruck auf die ersten und zweiten elektronischen Teile ausgeübt wird. Somit stellen die mit einem Metall gefüllten Nanoporen eines Polymerfilms keine zuverlässige elektrische Verbindung zwischen den elektrisch zu verbindenden Teilen bereit, wobei die Abhängigkeit von dem Zufall, welcher Bereich der Folie mit wie vielen Nanoporen gerade in den Kontaktierungsbereich zwischen zwei Teile fällt, keine zuverlässige Verbindung gewährleistet, selbst wenn thermische Scherspannung bei dieser auf einer Druckkontaktgabe basierenden Verbindungstechnik keine Rolle spielt.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit oberflächenmontierbarem Gehäuse und Außenkontaktflächen auf der Unterseite des Gehäuses zu schaffen, bei dem die Gefahr des Abrisses der Verbindung bei thermischer Belastung vermindert ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit oberflächenmontierbarem Gehäuse mit Flachleiterstücken auf der Unterseite des Gehäuses, die in eine Kunststoffgehäusemasse eingebettet sind, geschaffen, wobei mindestens eine Außenkontaktfläche der Flachleiterstücke auf der Unterseite des Gehäuses frei von Kunststoffmasse ist. Die Außenkontaktflächen ihrerseits weisen eine strukturierte, lötbare Beschichtung auf, wobei die Struktur der Beschichtung einer einzelnen Außenkontaktfläche eine Vielzahl von elektrisch leitenden und mechanischelastischen Kontaktelementen aufweist, die auf der Außenkontaktfläche angeordnet sind.
  • Dieses Halbleiterbauteil hat den Vorteil, dass die Außenkontaktflächen auf der Unterseite des Halbleiterbauteils eine Vielzahl elektrisch leitender und mechanischelastischer Kontaktelemente aufweist, die einer Auslenkung durch unterschiedliche thermische Ausdehnungen der zu verbindenden Teile folgen können, ohne zu ermüden und ohne zu reißen. Somit wird eine sonst massive Lötstelle, die bei thermischer Wechselbelastung zu Ermüdungserscheinungen neigt, durch eine Vielzahl wesentlich kleinerer, einzelner Verbindungen zwischen einem Halbleiterbauteil mit oberflächenmontierbarem Gehäuse und einer Leiterplatte ersetzt.
  • Dabei bilden die Kontaktelemente die strukturierte Beschichtung und können vorzugsweise auf die Außenkontaktflächen des Halbleiterbauteils auf der Unterseite des Gehäuses auflegiert oder aufgelötet sein. Für ein Auflegieren oder Auflöten werden die Kontaktelemente in einer Kunststofffolie gehalten, die entsprechende Durchgangsöffnungen aufweist, welche mit den Kontaktelementen aufgefüllt sind. Dabei können die Kontaktelemente vorzugsweise eine Säulenform und/oder eine Rippenform aufweisen, so dass eine zuverlässige Verbindung mit den Außenkontaktflächen des oberflächenmontierbaren Gehäuses möglich ist.
  • Die Kunststofffolie mit Durchgangsöffnungen, welche mit den Kontaktelementen gefüllt sind, dient bei dem Bond- bzw. Löt- oder Legierungsvorgang gleichzeitig als Halter, um die Vielzahl der Kontaktelemente für jede der Außenkontaktflächen des Halbleiterbauteils ausgerichtet und in Position zu halten. Dazu weist die strukturierte Kunststofffolie mit Durchgangsöffnungen die gleiche Dicke auf, wie die Dicke der zu bildenden strukturierten Beschichtung auf den einzelnen Außenkontaktflächen, so dass diese Kunststofffolie auch beibehalten werden kann, wenn das Halbleiterbauteil auf einer Leiterplatte bzw. auf dem Kontaktanschlussflächen einer Leiterplatte befestigt werden soll.
  • Vorzugsweise weist somit die strukturierte Kunststofffolie eine Vielzahl von mit kontaktgebendem Material gefüllte Durchgangsöffnungen auf, wobei die Vielzahl der gefüllten Durchgangsöffnungen an die Vielzahl der Kontaktelemente pro Außenkontaktfläche des Halbleiterbauteils angepasst ist. Weiterhin ist die Folie in ihrer flächigen Erstreckung der flächigen Erstreckung der Unterseite des Halbleiterbauteils angepasst und weist in den Positionen der Außenkontaktflächen jeweils eine Vielzahl von Durchkontaktöffnungen mit darin angeordneten Kontaktelementen pro Außenkontaktfläche auf.
  • Ein Halbleiterbauteil, das auf seiner Unterseite eine derartige Folie aufweist, hat den Vorteil, dass nicht für jeden einzelnen Außenkontakt eine entsprechend strukturierte Beschichtung mit Hilfe einer entsprechend kleinen Folie vorzusehen ist, sondern dass eine der flächigen Erstreckung der Unterseite des Halbleiterbauteils angepasste größere Folie zur Verfügung steht, die lediglich in den Bereichen strukturiert ist, in denen eine Vielzahl von Kontaktelementen für entsprechende Außenkontaktflächen zur Verfügung zu stellen ist.
  • In einer weiteren Ausführungsform der Erfindung kann als strukturierte Kunststofffolie eine photolithographisch strukturierbare Schicht auf der Unterseite des Halbleiterbauteils vorgesehen sein, die eine Vielzahl mit Metall gefüllter Durchgangsöffnungen in den Bereichen der Außenkontaktflächen des oberflächenmontierbaren Gehäuses aufweist. Dabei bilden die Metallfüllungen der Durchgangsöffnungen die strukturierte Beschichtung.
  • Ein weiterer Aspekt der Erfindung betrifft eine Montageanordnung, die ein Halbleiterbauteil entsprechend der oben beschriebenen Art und eine Leiterplatte aufweist, auf der das oberflächenmontierbare Halbleiterbauteil mit seinen Außenkontaktflächen auf entsprechenden Kontaktanschlussflächen über eine Lotschicht angeordnet ist. Bei dieser bevorzugten Montageanordnung ist zwischen der Lotschicht der Kontaktanschlussfläche und der Außenkontaktfläche die strukturierte Beschichtung aus einer Vielzahl von Kontaktelementen angeordnet. Dabei ist die Vielzahl der Kontaktelemente auf der Außenkontaktfläche des Halbleiterbauteils fixiert und gleichzeitig mit der Lotschicht auf den Kontaktanschlussflächen der Leiterplatte verlötet, während das Kunststoffmaterial einer Kunststofffolie zwischen den Kontaktelementen auf der Außenkontaktfläche angeordnet ist.
  • Diese Montageanordnung hat den Vorteil, dass durch das Kunststoffmaterial, das zwischen den Kontaktelementen eingeschlossen bleibt, dafür Sorge getragen wird, dass kein Lotmaterial der Lotbeschichtung der Kontaktanschlussfläche der Leiterplatte die Zwischenräume zwischen den Kontaktelementen der strukturierten Beschichtung der Außenkontaktflächen auffüllt und dadurch eventuell die Elastizität und Biegsamkeit der Kontaktelemente der strukturierten Beschichtung behindert bzw. vollständig außer Kraft setzt. Deshalb ist als Kunststoffmaterial bzw. Kunststofffolie mit Kontaktelementen in ihren Durchgangsöffnungen ein Material vorgesehen, das äußerst nachgiebig und annährend gummielastisch ist. Die Kontaktelemente ihrerseits können sowohl elastisch als auch plastisch verformbar sein und sind derart filigran gestaltet, dass sie bei thermischer Wechselbeanspruchung eine geringere Ermüdungsversprödung aufweisen.
  • Ein Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauteils mit einer Vielzahl von elektrisch leitenden und mechanischelastischen Kontaktelementen auf Außenkontaktflächen der Unterseite des Halbleiterbauteils weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird eine Kunststofffolie mit einer Vielzahl von Durchgangsöffnungen hergestellt, wobei die Anzahl, Anordnung und Größe der Durchgangsöffnungen der Vielzahl von Kontaktelementen auf den Außenkontaktflächen angepasst ist. Anschließend werden die Durchgangsöffnungen in der Folie mit elektrisch leitendem Material der Kontaktelemente, die von der Folie in Position gehalten werden, aufgefüllt. Anschließend wird die Folie ausgerichtet und auf die Unterseite des Halbleiterbauteils mit seinen Außenkontaktflächen aufgebracht. Schließlich erfolgt ein Auflegieren oder Auflöten der Kontaktelemente auf die Außenkontaktflächen des Halbleiterbauteils unter Zuhilfenahme der Folie, die während des Auflegierens und/oder Auflötens die in den Durchgangsöffnungen angeordneten Kontaktelemente stützt.
  • Dieses Verfahren hat den Vorteil, dass die Strukturierung der erfindungsgemäßen Beschichtung der Außenkontaktflächen des oberflächenmontierbaren Halbleiterbauteils mit einer Vielzahl von Kontaktelementen relativ preiswert und einfach in einem Parallelprozess herstellbar wird. Ferner hat dieses Verfahren den Vorteil, dass es Halbleiterbauteile bereit stellt, die unabhängig zunächst von übergeordneten Schaltungsplatinen gelagert werden können und jederzeit vom Kunden abgerufen werden können.
  • Schließlich hat das Verfahren den Vorteil, dass die Kontaktelemente bereits auf den Außenkontaktflächen fixiert sind und nicht erst vom Kunden, wie im Stand der Technik, justiert und ausgerichtet werden müssen. Somit werden Justage und andere Probleme vom Kunden ferngehalten, so dass er das Halbleiterbauteil so einsetzen kann wie bisher ein Standardhalbleiterbauteil, jedoch mit dem Vorteil, dass die Probleme der Ermüdungsversprödung in den Lotverbindungen weitgehend überwunden sind.
  • Ein alternatives Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauteils mit einer Vielzahl von elektrisch leitenden und mechanischelastischen Kontaktelemente auf Außenkontaktflächen auf der Unterseite des Halbleiterbauteils weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird eine photolithographisch strukturierbare Kunststoffschicht auf die Unterseite des Halbleiterbauteils aufgebracht. Anschließend wird diese Kunststoffschicht mit einer Vielzahl von Durchgangsöffnungen durch die Kunststoffschicht zu den Außenkontaktflächen des Halbleiterbauteils durch Strukturieren der Kunststoffschicht gebildet. Schließlich werden die Durchgangsöffnungen mit dem Material der Kontaktelemente unter Verbinden der Kontaktelemente mit den Außenkontaktflächen aufgefüllt. Für das Auffüllen der Durchgangsöffnungen in der photolithographisch strukturierbaren Kunst stoffschicht eignen sich besonders galvanische Abscheideverfahren oder stromlose chemische Abscheideverfahren von Metallen. Auch in diesem Fall wird die Vielzahl von Kontaktelementen auf den Außenkontaktflächen des Halbleiterbauteils durch ein Parallelverfahren hergestellt, so dass nicht jedes Kontaktelement einzeln auf die Außenkontaktfläche aufzubringen ist. Darüberhinaus werden durch die strukturierte Kunststoffschicht die Zwischenräume zwischen den Kontaktelementen vor einem Eindringen von Lotmaterial geschützt.
  • Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zur Oberflächenmontage eines oberflächenmontierbaren Halbleiterbauteils mit einer Vielzahl von elektrisch leitenden und mechanischelastischen Kontaktelementen auf den Außenkontaktflächen auf der Leiterplatte mit Kontaktanschlussflächen, deren Anordnung und Größe den Außenkontaktflächen entsprechen. Dieses Verfahren weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst werden die Kontaktanschlussflächen auf der Leiterplatte mit einem Lotmaterial beschichtet. Anschließend wird das Halbleiterbauteil auf der Leiterplatte mit seinen Kontaktelementen, die von einem Kunststofffolienmaterial umgeben sind, ausgerichtet und aufgebracht. Schließlich erfolgt ein Anlöten der Kontaktelemente auf der Lotbeschichtung durch Aufheizen der Lotbeschichtung. Dabei schützt in vorteilhafter Weise das die Kontaktelemente umgebende Kunststofffolienmaterial die Kontaktelemente davor, vom Lotmaterial beim Lötvorgang umhüllt zu werden und damit die elastischen und nachgiebigen Eigenschaften zu verlieren.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch den Randbereich eines oberflächenmontierbaren Halbleiterbauteils einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch den Randbereich gemäß 1 unter thermischer Belastung des Halbleiterbauteils;
  • 3 zeigt einen schematischen Querschnitt durch einen Randbereich eines oberflächenmontierbaren Halbleiterbauteils einer zweiten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch einen Randbereich eines oberflächenmontierbaren Halbleiterbauteils einer dritten Ausführungsform der Erfindung;
  • 5 zeigt eine Montagefolie für die gleichzeitige Aufbringung einer Vielzahl von Kontaktelementen in entsprechenden Außenkontaktpositionen eines oberflächenmontierbaren Gehäuses;
  • 6 zeigt einen Ausschnitt einer Montagefolie mit mettallgefüllten Durchgangsöffnungen im Bereich einer Außenkontaktfläche.
  • 1 zeigt einen schematischen Querschnitt durch einen Randbereich eines oberflächenmontierbaren Halbleiterbauteils 13 einer ersten Ausführungsform der Erfindung. Insbesondere die Randbereiche von oberflächenmontierbaren Halbleiterbauteilen 13 sind mit ihrer Kontaktgabe zu einer Leiterplatte 17, auf der die Halbleiterbauteile 13 angeordnet sind, besonders gefährdet, da sich in den Randbereichen die Unterschiede im thermischen Ausdehnungskoeffizienten zwischen der Leiterplatte 17 mit einem thermischen Ausdehnungskoeffizienten von 18 ppm/°C und dem thermischen Ausdehnungskoeffizienten des Kunststoffgehäuses 1 von 10 ppm/°C bemerkbar machen, zumal die Randbereiche weit von der neutralen Mitte der sich gegeneinander ausdehnenden schaltungstechnischen Teile entfernt sind.
  • Die Leiterplatte 17 ist in dieser Ausführungsform der Erfindung aus einer faserverstärkten Kunststoffplatte hergestellt, die auf ihrer Oberseite 22 eine Verdrahtungsstruktur 21 aus einer strukturierten Kupferschicht aufweist, wobei die Verdrahtungsstruktur 21 Kontaktanschlussflächen 18 aufweist, die mit einer Lotschicht 19 bedeckt sind. Über diese Lotschicht 19 ist das oberflächenmontierbare Halbleiterbauteil 13 sowohl mechanisch als auch elektrisch mit der Verdrahtungsstruktur 21 der Leiterplatte 17 verbunden.
  • Dazu weist das Halbleiterbauteil 13 ein oberflächenmontierbares Gehäuse 1 auf, das von einer die Komponenten des Halbleiterbauteils 13 einbettenden Kunststoffgehäusemasse 4 gebildet wird. Auf der Unterseite 3 des Gehäuses 1, die gleichzeitig auch die Unterseite 3 der Kunststoffmasse sowie die Unterseite 16 des Halbleiterbauteils 13 darstellt, weist das Gehäuse 1 Flachleiterstücke 2 auf, von denen eine Außenkontaktfläche 5 frei von Kunststoffgehäusemasse 4 gehalten ist. Die Flachleiterstücke 2 bilden oberflächenmontierbare Außenkontakte und sind in der Kunststoffgehäusemasse 4 so weit eingebettet, dass sie lediglich im Randbereich 23 des Gehäuses 1 und auf der Unterseite 3 des Gehäuses 1 für elektrische Verbindungen zugänglich sind.
  • Auf der von Kunststoffgehäusemasse 4 frei gehaltenen Außenkontaktfläche 5 des Flachleiterstückes 2 ist eine strukturierte Beschichtung 6 mit einer Dicke d angeordnet, wobei die Strukturierung der strukturierten Beschichtung 6 aus Kontaktelementen 8 und diese umgebendem Kunststoffmaterial 20 besteht. Dabei weisen die Kontaktelemente 8 eine Höhe h auf, welche der Dicke d der strukturierten Beschichtung 6 entspricht. Das Kunststoffmaterial 20, das die Zwischenräume zwischen den Kontaktelemente 8 der strukturierten Beschichtung 6 auffüllt, sorgt dafür, dass beim Auflöten der Kontaktelemente 8 auf die Lotschicht 19 kein Lotmaterial in die Zwischenräume dringt und damit die Funktion der Vielzahl von Kontaktelementen 8 gefährdet.
  • Die Vielzahl von Kontaktelementen 8 in der Beschichtung 6 bewirken nicht nur eine mechanische Verbindung des Halbleiterbauteils 13 auf der Leiterplatte 17, sondern sorgen auch durch ihre Elastizität und Nachgiebigkeit dafür, dass das Halbleiterbauteil 13 auf der Leiterplatte 17 thermischen Belastungen ausgesetzt werden kann, ohne dass die dabei entstehenden Scherspannungen das Material der Kontaktelemente 8 bzw. das Material der Lotschicht 19 ermüden. Auch das Kunststoffmaterial 20 ist aus einem Elastomer, der nachgiebig den Verformungen der Kontaktelemente 8 durch thermische Belastungen folgen bzw. diesen nachgeben kann. Deutlicher wird diese Belastung und die Reaktion der strukturierten Beschichtung 6 mit der nächsten Figur.
  • 2 zeigt einen schematischen Querschnitt durch den Randbereich des Halbleiterbauteils 13 gemäß 1 unter thermischer Belastung des Halbleiterbauteils 13. Bei einer Temperaturerhöhung dehnt sich die Leiterplatte 17 in Pfeilrichtung A stärker aus als die Kunststoffgehäusemasse 4 im Randbereich des Halbleiterbauteils 13. Durch die Vielzahl der Kontaktelemente 8 in der strukturierten Beschichtung 6 wird der Übergang von der Außenkontaktfläche 5 des Halbleiterbauteils 13 zu der Lotschicht 19 auf den Kontaktanschlussflächen 18 der Leiterplatte 17 derart abgefedert, dass eine Ermüdung der Lotschicht 19 vermieden wird, da ihre Belastung durch Scherspannungen gegenüber einer direkten Lotverbindung zwischen der Außenkontaktfläche 5 und der Lotschicht 19 vermindert ist. Während in dieser Ausführungsform der Erfindung die Kunststoffgehäusemasse 4 noch teilweise zwischen den strukturierten Beschichtungen 6 der Flachleiterstücke 2 angeordnet ist und somit die Nachgiebigkeit der strukturierten Beschichtung 6 behindern könnte, wird dieses mit der zweiten Ausführungsform des Halbleiterbauteils 14, das in 3 gezeigt wird, vermindert.
  • 3 zeigt einen schematischen Querschnitt durch einen Randbereich eines oberflächenmontierbaren Halbleiterbauteils 14 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • In dieser Ausführungsform der Erfindung erstreckt sich die Kunststoffgehäusemasse 4 nur bis zur Außenkontaktfläche 5 der oberflächenmontierbaren Flachleiterstücke 2, während die strukturierte Beschichtung 6 über die Unterseite 3 des oberflächenmontierbaren Gehäuses 1 hinausragt. Somit bilden die Außenkontaktflächen 5 mit der Unterseite 3 der Kunststoffgehäusemasse 4 eine koplanare Fläche, die gleichzeitig die Unterseite 16 des Halbleiterbauteils 14 darstellt.
  • Diese Variante hat den Vorteil, dass die von der koplanaren Fläche herausragende strukturierte Beschichtung 6 leichter auf der Lotschicht 19 der Kontaktanschlussflächen 18 der Leiterplatte 17 ausgerichtet bzw. justiert werden kann. Andererseits hat diese Struktur den Nachteil, dass bei der Herstellung jede einzelne Außenkontaktfläche 5 mit einer entsprechenden Struktur aus Kontaktelementen 8 und dazwischen angeordnetem Kunststoffmaterial 20 einzeln bestückt ist, und bei einer Lagerung des Halbleiterbauteils 14 vor einer endgültigen Montage auf einer Leiterplatte 17 die filigranen Kontaktelemente 8 auf den Außenkontaktflächen 5 lagerungsbedingten Belastungen ausgesetzt sein können, die eine spätere Montage erschweren könnten. Dieses wird mit einer dritten Ausführungsform der Erfindung, wie sie die nächste Figur zeigt, überwunden.
  • 4 zeigt einen schematischen Querschnitt durch einen Randbereich eines oberflächenmontierbaren Halbleiterbauteils 15 einer dritten Ausführungsform der Erfindung. Auch bei dieser Ausführungsform der Erfindung werden Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die Unterseite 3 der Kunststoffgehäusemasse 3 bildet auch hier eine koplanare Fläche mit den Außenkontaktflächen 5 aus, jedoch ist die gesamte Unterseite 3 der Kunststoffgehäusemasse 4 mit dem Kunststoffmaterial 20 der strukturierten Beschichtung 6 bedeckt.
  • Dazu wird eine Kunststofffolie 12 eingesetzt, welche die Dicke D aufweist, die der Dicke d der strukturierten Beschichtung 6 entspricht. Diese Kunststofffolie 12 weist exakt in den Bereichen der Außenkontaktflächen 5 Durchgangsöffnungen 11 auf, die mit dem Material der Kontaktelemente 8 gefüllt sind. Die Form der Durchgangsöffnungen 11 bestimmt gleichzeitig die Form der Kontaktelemente 8, wobei eine Säulenform 10 oder eine Rippenform bevorzugt eingesetzt wird. Diese Ausführungsform der Erfindung hat den Vorteil, dass die empfindlichen Kontaktelemente 8 auf den Außenkontaktflächen 5 des Halbleiterbauteils 15 bei Lagerung und Transport besser geschützt werden als in den vorher diskutierten Ausführungsformen.
  • Da die Kunststofffolie 12 aus einem gummielastischen Elastomer hergestellt ist, behindert sie auch nicht die freie Verformbarkeit der elastischen Kontaktelemente 8 auf den Außenkontaktflächen 5 des Halbleiterbauteils 15.
  • 5 zeigt eine Montagefolie 24 für die gleichzeitige Aufbringung einer Vielzahl von Kontaktelementen 8 in entsprechenden Außenkontaktpositionen 25 eines oberflächenmontierbaren Gehäuses 1. Dazu besteht die Montagefolie 24 aus einem Folienstreifen, der mehrere Halbleiterbauteilpositionen 26 aufweist, von denen eine Halbleiterbauteilposition 26 dieser Montagefolie 24 in 5 gezeigt wird. Diese Halbleiterbauteilposition 26 weist sechzehn Außenkontaktpositionen 25 auf, wobei in jeder Außenkontaktflächenposition 25 eine Vielzahl von Kontaktelementen 8 angeordnet ist.
  • Diese Kontaktelemente 8 sind eine metallische Füllung von Durchgangsöffnungen 11 durch die Montagefolie 24 in den einzelnen Außenkontaktflächenpositionen 25. Wie vorher bereits erwähnt, können diese Durchgangsöffnungen 11 beliebige Formen aufweisen, vorzugsweise eine Säulenform und/oder eine Rippenform. Außerdem hängt die Art der Durchgangsöffnungen 11, die mit Kontaktelementen 8 aufgefüllt sind, auch von dem Herstellungsverfahren der Montagefolie 24 und dem Einbringverfahren von Durchgangsöffnungen 11 ab. Eine photolithographisch strukturierte Vielzahl von Kontaktelementen 8 in einer Kunststofffolie 12 für eine Außenkontaktfläche zeigt die nachfolgende Figur.
  • 6 zeigt einen Ausschnitt einer Montagefolie 24 mit metallgefüllten Durchgangsöffnungen 11 im Bereich einer Außenkontaktflächenposition 25. Bei dieser Konstruktion wurde darauf geachtet, dass die Durchgangsöffnungen 11 so angeordnet und strukturiert werden, dass die Kunststofffolie 12 nicht auseinander fallen kann, sondern vielmehr als Maske für die geplante strukturierte Beschichtung einer Außenkontaktfläche dienen kann. Dabei wurden in dem Bereich der Außenkontaktfläche Durchgangsöffnungen 11 für eine Rippenform 9 und/oder Säulenform 10 der Kontaktelemente 8 vorgesehen, die entsprechend säulenförmige bzw. rippenförmige Kontaktelemente 8 anschließend auf der Außenkontaktfläche auflegieren oder anlöten können. Andererseits kann eine derartige Folie auch als Maske dienen, um photolithographisch die strukturierte Beschichtung mit entsprechenden Kontaktelementen 8 auf der Außenkontaktfläche des Halbleiterbauteils zu realisieren.

Claims (9)

  1. Halbleiterbauteil mit oberflächenmontierbarem Gehäuse (1) mit Flachleiterstücken (2) auf der Unterseite (3) des Gehäuses (1), die in eine Kunststoffgehäusemasse (4) eingebettet sind, wobei mindestens eine Außenkontaktfläche (5) der Flachleiterstücke (2) frei von Kunststoffgehäusemasse (4) ist, und wobei die Außenkontaktfläche (5) eine strukturierte lötbare Beschichtung (6) aufweist, wobei die Struktur der Beschichtung (7) einer einzigen Außenkontaktfläche (5) eine Vielzahl von elektrisch leitenden und mechanisch elastischen Kontaktelementen (8) aufweist, die auf der Außenkontaktfläche (5) angeordnet sind.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktelemente (8) eine Rippenform (9) und/oder Säulenform (10), deren Höhe (h) auf der Außenkontaktfläche (5) der Dicke (d) der strukturierten Beschichtung (6) entspricht, aufweisen.
  3. Halbleiterbauteil nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die Kontaktelemente (8) in Durchgangsöffnungen (11) einer strukturierten Kunststofffolie (12) angeordnet sind, wobei die Dicke (D) der Kunststofffolie (12) der Dicke (d) der strukturierten Beschichtung (6) entspricht.
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die strukturierte Kunststofffolie (12) eine Vielzahl von mit kontaktgebendem Material gefüllte Durchgangsöffnun gen (11) aufweist, wobei die Vielzahl der gefüllten Durchgangsöffnungen (11) der Vielzahl der Kontaktelemente (8) pro Außenkontaktfläche (5) des Halbleiterbauteils (13) angepasst ist.
  5. Halbleiterbauteil nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass die Folie (12) in ihrer flächigen Erstreckung der flächigen Erstreckung der Unterseite (16) des Halbleiterbauteils (13) entspricht und in den Positionen der Außenkontaktflächen (5) jeweils eine Vielzahl von Durchgangsöffnungen (11) mit darin angeordneten Kontaktelementen (8) pro Außenkontaktfläche (5) aufweist.
  6. Montageanordnung, die ein Halbleiterbauteil (13) nach einem der Ansprüche 1 bis 5 und eine Leiterplatte (17) aufweist, auf der das oberflächenmontierbare Halbleiterbauteil (13) mit seinen Außenkontaktflächen (5) auf entsprechenden Kontaktanschlussflächen (18) über eine Lotschicht (19) angeordnet ist, wobei zwischen der Lotschicht (19) und der Außenkontaktfläche (5) die strukturierte Beschichtung (6) aus einer Vielzahl von Kontaktelementen (8) angeordnet ist, wobei die Vielzahl der Kontaktelemente (8) auf der Außenkontaktfläche (5) fixiert sind und mit der Lotschicht (19) verlötet sind, und ein Kunststoffmaterial (20) zwischen den Kontaktelementen (8) und der Außenkontaktfläche (5) angeordnet ist.
  7. Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauteils (13) mit einer Vielzahl von elektrisch leitenden und mechanisch elastischen Kontaktelementen (8) auf Außenkontaktflächen (5) auf der Untersei te (16) des Halbleiterbauteils (13), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer Kunststofffolie (12) mit einer Vielzahl von Durchgangsöffnungen (11), wobei die Anzahl, Anordnung und Größe der Durchgangsöffnungen (11) der Vielzahl von Kontaktelementen (8) auf den Außenkontaktflächen (5) angepasst ist; – Auffüllen der Durchgangsöffnungen (11) in der Folie (12) mit elektrisch leitendem Material der Kontaktelemente (8), die von der Folie (12) in Position gehalten werden; – Aufbringen und Ausrichten der Folie (12) auf der Unterseite (16) des Halbleiterbauteils (13) mit Außenkontaktflächen (5); – Auflegieren der Kontaktelemente (8) auf die Außenkontaktflächen (5) des Halbleiterbauteils (13) mit Hilfe der Folie (12).
  8. Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauteils (13) mit einer Vielzahl von elektrisch leitenden und mechanisch elastischen Kontaktelementen (8) auf Außenkontaktflächen (5) auf der Unterseite (16) des Halbleiterbauteils (13), wobei das Verfahren folgende Verfahrensschritte aufweist: – Aufbringen einer photolithographisch strukturierbaren Kunststoffschicht auf die Unterseite des Halbleiterbauteils (13); – Strukturieren der Kunststoffschicht mit einer Vielzahl von Durchgangsöffnungen (11) durch die Kunststoffschicht zu den Außenkontaktflächen (5) des Halbleiterbauteils (13); – Auffüllen der Durchgangsöffnungen (11) mit dem Material der Kontaktelemente (8) unter Verbinden der Kontaktelemente (8) mit den Außenkontaktflächen (5).
  9. Verfahren zur Oberflächenmontage eines oberflächenmontierbaren Halbleiterbauteils (13) mit einer Vielzahl von elektrisch leitenden und mechanisch elastischen Kontaktelementen (8) auf den Außenkontaktflächen (5) auf eine Leiterplatte (17) mit Kontaktanschlussflächen (18), deren Anordnung und Größe den Außenkontaktflächen (5) entsprechen, wobei das Verfahren folgende Verfahrenschritte aufweist: – Beschichten der Kontaktanschlussflächen (18) mit einem Lotmaterial; – Ausrichten und Aufbringen des Halbleiterbauteils (13) auf die Leiterplatte (17) mit seinen Kontaktelementen (8), die von einem Kunststofffolienmaterial umgeben sind; – Anlöten der Kontaktelemente (8) auf der Lotbeschichtung (19).
DE102005007486A 2005-02-17 2005-02-17 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben Expired - Fee Related DE102005007486B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005007486A DE102005007486B4 (de) 2005-02-17 2005-02-17 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
PCT/DE2006/000270 WO2006086963A1 (de) 2005-02-17 2006-02-15 Halbleiterbauteil mit oberflächenmontierbarem gehäuse und verfahren zur herstellung desselben
US11/839,740 US7663218B2 (en) 2005-02-17 2007-08-16 Integrated circuit component with a surface-mount housing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005007486A DE102005007486B4 (de) 2005-02-17 2005-02-17 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005007486A1 true DE102005007486A1 (de) 2006-08-31
DE102005007486B4 DE102005007486B4 (de) 2011-07-14

Family

ID=36463399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005007486A Expired - Fee Related DE102005007486B4 (de) 2005-02-17 2005-02-17 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7663218B2 (de)
DE (1) DE102005007486B4 (de)
WO (1) WO2006086963A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643705B1 (en) 2010-03-14 2014-02-04 Harris Technology, Llc Multileveled television

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2740195A1 (de) * 1976-09-09 1978-03-16 Toray Industries Anisotrop elektrisch leitfaehiger bogen und verfahren zu dessen herstellung
EP0265077A2 (de) * 1986-09-25 1988-04-27 Sheldahl, Inc. Ein Anisotropisches Klebemittel zum Verbinden elektrischer Bauelemente
US5805424A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
DE69421750T2 (de) * 1993-05-07 2000-06-29 At & T Corp Vergossene Kunststoffverkapselung für elektronische Anordnungen
US6188582B1 (en) * 1998-12-18 2001-02-13 Geoffrey Peter Flexible interconnection between integrated circuit chip and substrate or printed circuit board
EP1213756A2 (de) * 1994-03-18 2002-06-12 Hitachi Chemical Co., Ltd. Halbleitergehäuseherstellung und Halbleitergehäuse

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209481A (en) * 1976-04-19 1980-06-24 Toray Industries, Inc. Process for producing an anisotropically electroconductive sheet
DE3635708A1 (de) * 1986-10-21 1988-04-28 Bbc Brown Boveri & Cie Verfahren und anordnung zur kontaktierung einer elektrode mit mehreren emitter-/kathoden-bereichen eines halbleiterbauelementes
US4996476A (en) * 1989-11-06 1991-02-26 Itt Corporation Test clip for surface mount device
US5006962A (en) * 1989-12-28 1991-04-09 Intel Corporation Apparatus for surface mounting an integrated circuit package
US6259036B1 (en) * 1998-04-13 2001-07-10 Micron Technology, Inc. Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
DE10227342B4 (de) * 2002-06-19 2008-06-05 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
KR200332944Y1 (ko) * 2003-07-29 2003-11-14 주식회사 비에스이 Smd가능한 일렉트렛 콘덴서 마이크로폰

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2740195A1 (de) * 1976-09-09 1978-03-16 Toray Industries Anisotrop elektrisch leitfaehiger bogen und verfahren zu dessen herstellung
EP0265077A2 (de) * 1986-09-25 1988-04-27 Sheldahl, Inc. Ein Anisotropisches Klebemittel zum Verbinden elektrischer Bauelemente
DE69421750T2 (de) * 1993-05-07 2000-06-29 At & T Corp Vergossene Kunststoffverkapselung für elektronische Anordnungen
EP1213756A2 (de) * 1994-03-18 2002-06-12 Hitachi Chemical Co., Ltd. Halbleitergehäuseherstellung und Halbleitergehäuse
US5805424A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US6188582B1 (en) * 1998-12-18 2001-02-13 Geoffrey Peter Flexible interconnection between integrated circuit chip and substrate or printed circuit board

Also Published As

Publication number Publication date
US20080029874A1 (en) 2008-02-07
DE102005007486B4 (de) 2011-07-14
WO2006086963A1 (de) 2006-08-24
US7663218B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
EP3262667A1 (de) Elektrischer anschlusskontakt fuer ein keramisches bauelement, keramisches bauelement und bauelementanordnung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10239866B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
EP2023706A2 (de) Schaltungsträgeraufbau mit verbesserter Wärmeableitung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102006015447A1 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10135393A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE102006056793B4 (de) Elektronikvorrichtung und Verfahren zum Herstellen derselben
DE102007041892A1 (de) Elektrische Schaltanordnung mit einem MID-Schaltungsträger und einer damit verbundenen Verbindungsschnittstelle
DE102006006825A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE102005007486B4 (de) Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102006009540A1 (de) Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111015

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee