DE102005006151A1

DE102005006151A1 - Vorrichtung zur Erkennung der Raddrehzahl

Info

Publication number: DE102005006151A1
Application number: DE200510006151
Authority: DE
Inventors: Shin Kariya Kosaka
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-02-17
Filing date: 2005-02-10
Publication date: 2005-08-25
Also published as: JP2005233626A; US20050179317A1; US7382118B2

Abstract

Eine Vorrichtung (1) zur Erkennung einer Raddrehzahl weist einen Komparator (10) auf, der ein Sinuswellen-Ausgangssignal S_p eines Raddrehzahlsensors (100) in ein binäres Raddrehzahlsignal S_b umwandelt. Der Schwellenwert V_th des Komparators (10) wird in Antwort auf eine Zeitdauer fortlaufend erhöht, während der das Sinuswellen-Ausgangssignal S_p größer als der Schwellenwert V_th ist und wird fortlaufend in Antwort auf eine Zeitdauer verringert, während der das Sinuswellen-Ausgangssignal S_p kleiner als der Schwellenwert V_th ist.

Description

Die vorliegende Erfindung betrifft einen Raddrehzahlsensor zur Erkennung der Drehzahl eines Rades, wenn ein Fahrzeug fährt.

In der letzten Zeit werden in viele Fahrzeuge elektronische Vorrichtungen eingebaut, welche eine CPU und Sensoren verwenden, um die Anforderungen nach zunehmender Intelligenz und Sicherheit von Fahrzeugen zu erfüllen. Insbesondere werden Raddrehzahlsensoren als Basissensoren zur Verbesserung verschiedener Steuerungen, der Intelligenz und der Sicherheit von Fahrzeugen verwendet. Eine Vorrichtung zur Erkennung einer Raddrehzahl, welche einen Raddrehzahlsensor verwendet, muß einen Filter verwenden. Die Frequenzeigenschaften eines Tiefpaßfilters zur Verarbeitung analoger Signale müssen präzise bestimmt werden. Es ist daher wichtig, eine Schaltkreiskonstante, welche durch einen Kondensator und einen Widerstand bestimmt wird, präzise festzulegen. Um die Größe zu verringern, muß die Vorrichtung zur Erkennung der Raddrehzahl in Form eines integrierten Schaltkreises (IC) realisiert werden. Von den Schaltkreiskonstanten in dem Filter lassen sich Widerstände in Form eines integrierten MOS-Schaltkreises mit geringen Baugrößen ausbilden, jedoch können die Kondensatoren in einem integrierten MOS-Schaltkreises nicht mit hoher Präzision ausgebildet werden. Weiterhin können sich ihre Baugrößen nicht wie diejenigen der Widerstände verringern lassen. Bei herkömmlichen Vorrichtungen werden daher Kondensatoren, welche präzise Kapazitäten haben, als externe Teile an einem IC angebracht, um das Präzisionsproblem bei der Filterschaltkreiskonstante zu lösen. Eine Vorrichtung zur Erkennung einer Raddrehzahl mit dem obigen Schaltkreisaufbau ist in der JP-A-2000-2553 beschrieben.

Bei der obigen Vorrichtung zur Erkennung der Raddrehzahl werden jedoch die Kondensatoren zur Bestimmung der Konstanten des Filterschaltkreises an der Außenseite angebracht oder zugeschaltet. Somit ist diese Vorrichtung nicht in einer perfekten in sich geschlossenen Form integriert und ihre Größe kann nicht weiter verkleinert werden. Weiterhin bewirken die an der Außenseite angebrachten Kondensatoren einen Anstieg der körperlichen Verbindungsstellen, beispielsweise von Lötstellen. Dies beeinflußt die Zuverlässigkeit und macht es schwierig, die Herstellungskosten zu verringern, da die an der Außenseite angebrachten Kondensatoren hochpräzise Kondensatoren sein müssen.

Es ist daher Aufgabe der Erfindung, eine Vorrichtung zur Erkennung der Raddrehzahl bereitzustellen, bei der die Größe der Vorrichtung insgesamt weiter verringert werden kann und die Zuverlässigkeit erhöht werden kann.

Zur Lösung dieser Aufgabe schlägt die vorliegende Erfindung gemäß Anspruch 1 eine Vorrichtung zur Erkennung einer Raddrehzahl vor, mit einer Signalverarbeitungsvorrichtung mit einer Wandlervorrichtung zur Wandlung eines Sinuswellen-Ausgangssignals eines Raddrehzahlsensors in ein binäres Signal; und einem Mikrocomputer, der ein durch die Signalverarbeitungsvorrichtung gewandeltes Ausgangssignal empfängt, wobei die Signalverarbeitungsvorrichtung eine Schwellenwertbestimmungsvorrichtung aufweist, welche einen Schwellenwert der Wandlervorrichtung basierend auf einem Ausgang eines digitalen Filters bestimmt.

Somit wird ein analoges Sinuswellenausgangssignal ohne Verwendung eines analogen Filters durch einen digitalen Filter verarbeitet, wodurch es möglich wird, die Vor richtung zur Erkennung der Raddrehzahl zu einer Einheit zusammenzufassen, ohne daß an der Außenseite ein Kondensator angebracht werden muß. Damit läßt sich die Größe weiter verringern und die Herstellungseigenschaften und die Zuverlässigkeit werden verbessert.

Bei der Vorrichtung zur Erkennung der Raddrehzahl ist es weiterhin vorteilhaft, die Schwellenwertbestimmungsvorrichtung fortlaufend den Schwellenwert in Antwort auf oder während einer Zeitdauer oder Periode erhöht, während der das Sinuswellen-Ausgangssignal größer als der Schwellenwert ist und fortlaufend den Schwellenwert in Antwort auf oder während einer Zeitdauer oder Periode verringert, während der das Sinuswellen-Ausgangssignal kleiner als der Schwellenwert ist.

Selbst wenn daher ein Hochfrequenzrauschen, beispielsweise ein Vorrichtungsrauschen oder ein Rauschen von der Zündung her dem analogen Sinuswellenausgangssignal des Raddrehzahlsensors überlagert ist, wird das von der Vorrichtung zur Erkennung der Raddrehzahl erzeugte binäre Raddrehzahlsignal durch das Rauschen nicht gestört und ein hochstabiles Signal wird erhalten.

Weiterhin kann bei der Vorrichtung zur Erkennung der Raddrehzahl gemäß der vorliegenden Erfindung der digitale Filter das binäre Signal festlegen, wenn das Sinuswellen-Ausgangssignal durch eine vom Schwellenwert bestimmte Schwellenwert-Unempfindlichkeitszone läuft.

Selbst wenn das hochfrequente Rauschen einen hohen Pegel hat, ergeben sich somit keine Störungen wie Seitenbandstörungen an der steigenden Flanke oder der fallenden Flanke des binären Raddrehzahlsignals und ein hochpräzises Ausgangssignal wird erhalten.

Weiterhin kann bei der erfindungsgemäßen Vorrichtung zur Erkennung der Raddrehzahl eine Schaltkreis-offen-Erkennungsvorrichtung vorgesehen sein, zur Erkennung eines offenen oder unterbrochenen Zustandes in einer Verbindung zwischen dem Raddrehzahlsensor und der Signalverarbeitungsvorrichtung.

Dies macht es möglich, in einem Unterbrechungszustand oder -modus zuverlässig einen Verbindungsfehler zwischen dem Raddrehzahlsensor und der Vorrichtung zur Erkennung der Raddrehzahl zu erkennen.

Weiterhin kann in der erfindungsgemäßen Vorrichtung zur Erkennung der Raddrehzahl eine Kurzschlußerkennungsvorrichtung zur Erkennung eines geerdeten oder Kurzschlußzustands in der Verbindung zwischen dem Raddrehzahlsensor und der Signalverarbeitungsvorrichtung vorgesehen sein.

Dies macht es möglich, in einem Kurzschlußzustand oder -modus einen Verbindungsfehler zwischen dem Raddrehzahlsensor und der Vorrichtung zur Erkennung der Raddrehzahl zuverläsig zu erkennen.

Weiterhin kann die Vorrichtung zur Erkennung der Raddrehzahl eines Fahrzeuges so aufgebaut sein, daß sie aufweist:
einen ersten Komparator, dessen Schwellenwert von einem Schwellenwertsignal bestimmt ist, welches der Ausgang des digitalen Filter ist und der einen ersten Ausgang während einer Zeitdauer erzeugt, während der das Sinuswellen-Ausgangssignal vom Raddrehzahlsensor größer als der Schwellenwert ist;
einen zweiten Komparator zur Erzeugung eines zweiten Ausgangs während einer Zeitdauer, während der das Sinus wellen-Ausgangssignal des Raddrehzahlsensors kleiner als der Schwellenwert ist;
einen Auf/Ab-Zähler zum Hochzählen der Ausgänge basierend auf Taktsignalen mit einer bestimmten Taktfrequenz, während der erste Ausgang erzeugt wird und zum Herunterzählen der Ausgänge basierend auf den Taktsignalen, während der zweite Ausgang erzeugt wird, um einen parallelen binären Zählcode entsprechend dem Zählwert zu erzeugen;
einen D/A-Wandler zur Erzeugung des Schwellenwertsignals zur Bestimmung des Schwellenwertes des Komparators in Antwort auf den Eingang des parallelen binären Zählcodes; und
einen anderen digitalen Tiefpaßfilter mit einem Logikschaltkreis zur Logikverarbeitung des ersten Ausgangs und des zweiten Ausgangs und zur Erzeugung eines binären Raddrehzahlsignals, in welchem der hohe Pegel und der niedrige Pegel zeitmäßig egalisiert sind.

Während der Zeit, zu der das Sinuswellenausgangssignal des Raddrehzahlsensors größer als der Schwellenwert ist, wird daher der Schwellenwert des Komparators linear erhöht und während der Zeit, zu der das Sinuswellenausgangssignal kleiner als der Schwellenwert ist, wird der Schwellenwert linear verkleinert. Im Ergebnis wird ein Schwellenwert erhalten, der nahezu einen Durchschnittswert der analogen Ausgangssignale des Raddrehzahlsensors darstellt. Somit werden stabile und präzise binäre Raddrehzahlsignale auch dann erhalten, wenn die Wellenformen der Ausgangssignale des Raddrehzahlsensors, beispielsweise des elektromagnetischen Aufnahmesystems, verzerrt sind oder die auf/ab-Amplitude der Signale aufgrund eines momentanen Fahrzustands des Fahrzeugs ungleichförmig wirkt, beispielsweise beim Anfahren oder Anhalten. Weiterhin wird der Absolutwert des Schwellenwertes vom Komparator etwas größer als ein Mittelwert des Ausgangssignals nahe einer Periode, bei der die Polarität +/– des Ausgangssignals vom Raddrehzahlsensor sich ändert. Daher bleibt der Betrieb des Komparators auch dann stabil, wenn Störrauschen dem Ausgangssignal vom Raddrehzahlsensor überlagert ist.

Weiterhin kann bei der Vorrichtung zur Erkennung der Raddrehzahl das binäre Raddrehzahlsignal so gestaltet sein, daß es ein binäres Signal ist, welches ein Tastverhältnis ("pulse duty") hat, welches durch ein Verhältnis der Andauerzeit mit hohem Pegel zu der Pulsdauer von 50% definiert ist, wenn das Fahrzeug mit konstanter Geschwindigkeit fährt.

Infolgedessen kann das binäre Raddrehzahlsignal, welches von der Vorrichtung zur Erkennung der Raddrehzahl erzeugt wird, unter Verwendung einer Steuervorrichtung stabil verarbeitet werden, welche eine CPU oder dergleichen verwendet.

Weiterhin kann in der Vorrichtung zur Erkennung der Raddrehzahl die Erkennungsvorrichtung für den offenen Schaltkreis so gebildet werden, daß ein binäres Schaltkreis-offen-Signal erzeugt wird, wenn der parallele binäre gezählte Code des Auf/Ab-Zählers einen Maximalwert erreicht hat.

Demzufolge erzeugt die Erkennungsvorrichtung für den offenen Schaltkreis, welche einen Verbindungsfehler, d. h. einen Unterbrechungszustand zwischen dem Raddrehzahlsensor und der Vorrichtung zur Erkennung der Raddrehzahl erkennt, ein binäres Schaltkreis-offen-Signal durch Integrierung der Ausgangssignale des Raddrehzahlsensors unter Verwendung des D/A-Wandlers. Dies verhindert zuverlässig die Überlagerung von Störrauschen auf das Ausgangssignal des Raddrehzahlsensors und die Erkennung ei nes fehlerhaften Signals aufgrund der EMC-elektromagnetischen Wechselwirkung oder Störung und verbessert die Zuverlässigkeit der Vorrichtung zur Erkennung der Raddrehzahl.

Weiterhin kann in der Vorrichtung zur Raddrehzahl die Erkennungsvorrichtung für einen Kurzschluß so aufgebaut werden, daß ein binäres Kurzschlußsignal erzeugt wird, wenn der parallele binäre gezählte Code des Auf/Ab-Zählers einen Minimalwert erreicht hat.

Infolgedessen erzeugt die Erkennungsvorrichtung für einen Kurzschluß, welche den Verbindungsfehler zwischen dem Raddrehzahlsensor und der Vorrichtung zur Erkennung der Raddrehzahl in einem Kurzschlußmodus erkennt, ein binäres Schaltkreis-offen-Signal durch Integration der Ausgangssignale des Raddrehzahlsensors unter Verwendung des D/A-Wandlers. Dies verhindert zuverlässig die Verlagerung von Störrauschen auf das Ausgangssignal des Raddrehzahlsensors und die Erzeugung von fehlerhaften Signalen aufgrund einer EMC elektromagnetischen Interferenz oder Wechselwirkung und verbessert die Zuverlässigkeit der Vorrichtung zur Erkennung der Raddrehzahl.

Weiterhin kann in der Vorrichtung zur Erkennung der Raddrehzahl der digitale Filter mit einem digitalen Tiefpaßfilter entweder eines finiten Impulsantwort-Tiefpaßfilters (FIR = Finite Impulse Response) oder eines infiniten Impulsantwort-Tiefßpaßfilters (IIR = Infinite Impulse Response) versehen sein, um hochfrequente Komponenten aus dem binären Raddrehzahlsignal zu entfernen. Unter Verwendung einer DSP/CPU macht es dies einfach, einen digitalen Tiefpaßfilter des FIR-Systems oder IIR-Systems mit hoher Leistungsfähigkeit zu bilden, der ausgezeichnete Frequenzselektivität hat, ohne daß ein analoger Filter verwendet werden muß, dessen Schaltkreiskonstante sich in Antwort auf Temperaturbedingungen empfindlich ändert, so daß die Leistungsfähigkeit hiervon, beispielsweise die Frequenzselektivität beeinflußt wird. Im Ergebnis werden hochstabile und hochgenaue binäre Raddrehzahlsignale erhalten.

Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
Es zeigt:
1 ein Blockdiagramm einer Vorrichtung zur Erkennung der Raddrehzahl gemäß einer bevorzugten Ausführungsform;
2 den Schaltkreisaufbau eines Signalverarbeitungsschaltkreises in der Vorrichtung zur Erkennung der Raddrehzahl;
3 ein Signal/Zeitdiagramm von wesentlichen Signalen in dem Signalverarbeitungsschaltkreis; und
4 eine graphische Darstellung, wie ein Fehler in dem Raddrehzahlsensor erkannt wird.
Die beste Art und Weise zur Umsetzung der Vorrichtung zur Erkennung der Raddrehzahl gemäß der vorliegenden Erfindung wird nun unter Bezugnahme auf die beigefügte Zeichnung beschrieben.
Eine Vorrichtung 1 zur Erkennung der Raddrehzahl ist mit einem Raddrehzahlsensor, beispielsweise einem elektromagnetischen Aufnehmersystem 100 etc. verbunden, der AC-Signale einer Frequenz proportional zur Drehzahl eines Rads erzeugt. Die AC-Signale vom Raddrehzahlsensor 100 werden einem Signalverarbeitungsschaltkreis 200 über einen Sensoreingangsschaltkreis 150 eingegeben, der gebildet wird durch widerstände R_a, R_b und einen Kondensator C_p und der auch als Tiefpaßfilter und Vorspannungsschaltkreis dient. Ein binäres Raddrehzahlsignal S_b und ein binäres Fehlererkennungssignal S_F vom Signalverarbeitungsschaltkreis 200 werden einer Mikroverarbeitungseinheit (MPU) 300 eingegeben. Die MPU wird nachfolgend als zentrale Verarbeitungseinheit (CPU) 300 bezeichnet. Die MPU (oder CPU) 300 erzeugt das Raddrehzahlsignal, während ein Fehler in dem Raddrehzahlsensor 100 einschließlich in der Verbindung zwischen dem Raddrehzahlsensor 100 und der Vorrichtung 1 zur Erkennung der Raddrehzahl erkannt wird.
Nachfolgend werden Aufbau und Arbeitsweise des Signalverarbeitungsschaltkreises 200 in der Vorrichtung 1 zur Erkennung der Raddrehzahl unter Bezugnahme auf 2 beschrieben. Der Signalverarbeitungsschaltkreis 200 ist aufgebaut aus einer Komparatoreinheit 10 zur Formung oder Bildung der Wellenform eines Sinuswellenausgangssignals S_p (nachfolgend auch als "Sinuswellenraddrehzahlsignal" bezeichnet), das von dem Raddrehzahlsensor 100 ausgegeben wird; einer Zählersteuereinheit 20, welche ein Hochzählsignal und ein Herunterzählsignal zur Steuerung des Zählzustandes einer Zählereinheit 30 auf der Grundlage des Ausgangs der Komparatoreinheit 10 erzeugt, wobei die Zählereinheit 30 Taktsignale CLK empfängt und die Ausgänge der Zählersteuereinheit 20 hoch/herunterzählt, um einen Fehler des offenen/kurzgeschlossenen Schaltkreismodus auf der Grundlage des Zählwertes zu erkennen; einer D/A-Wandlereinheit 40, welche ein Schwellenwertsignal V_th zur Bestimmung des Schwellenwerts der Komparatoreinheit 10 auf der Grundlage eines parallelen binären Zählcodes PWC des Ausgangs der Zählereinheit erzeugt; und einer Signalausgabeeinheit 50, welche die Logik am Ausgang der Zählersteuereinheit 20 und den Ausgang der Zählereinheit 30 be treibt, um ein binäres Raddrehzahlsignal S_b und ein binäres Fehlererkennungssignal S_F zu erzeugen.
Aufbau und Arbeitsweise der verschiedenen Abschnitte des Signalverarbeitungsschaltkreises 200 werden nun nachfolgend näher beschrieben. Zunächst empfängt die Komparatoreinheit 10 das Schwellenwertsignal V_th, welches ein Sägezahnsignal gemäß 3 ist, das von der D/A-Wandlereinheit 40 erzeugt wird, um für die beiden Komparatoren 11 und 12 Schwellenwerte V₁ und V₂ zu bestimmen. Die Schwellenwerte V₁ und V₂ werden als annähernd V1 ≈ Vth + (Io – Ib1) Rc (1) und V2 ≈ Vth + (Io – Ib2) Rc (2)durch Vorspannungsströme I_b1 und I_b2 bestimmt, die ihrerseits bestimmt werden durch die Betriebszustände der Komparatoren 11 und 12 von einer Konstantstromquelle 13 mit einem Strom I_o in Verbindung mit einer Energieversorgung V_cc und einer Konstantstromquelle 14 in Verbindung mit GND und dem Strom I_o.
In den Formeln (1) und (2) sind die zweiten Terme (I_o – I_b1) R_c und (I_o – I_b2) R_c für gewöhnlich kleiner als der erste Term V_th. Daher ändern die beiden Komparatoren 11 und 12 ihre Ausgänge, wenn das Sinuswellenraddrehzahlsignal S_p das Sägezahnwellen-Schwellenwertsignal T_h in einem Zustand überquert (schneidet), in dem das Sinuswellenraddrehzahlsignal S_p sich von einer positiven Amplitude zu einer negativen Amplitude ändert. Genauer gesagt, der Komparator 11 ändert den ersten Ausgang zur Erzeugung eines Hochzählsignals, das später noch beschrieben wird, von einem hohen Pegel in einen niedrigen Pegel zum Zeitpunkt T1 (präzise: zu einem Zeitpunkt, zu dem S_p = V₁) und ändert den zweiten Ausgang zur Erzeugung eines Herunterzählsignals, welches später beschrieben wird, vom niedrigen Pegel in den hohen Pegel zu einem Zeitpunkt T2 (präzise: zu einem Zeitpunkt, zu dem S_p = S₂).
Weiterhin ändern die Komparatoren 11 und 12 ihre Ausgänge, wenn das Sinuswellen-Raddrehzahlsignal S_p das Schwellenwertsignal V_pa in einem Zustand überquert (schneidet), wo das Sinuswellen-Raddrehzahlsignal S_p sich von einer negativen Amplitude in eine positive Amplitude ändert. Genauer gesagt, der Komparator 11 ändert den zweiten Ausgang von dem hohen Pegel in den niedrigen Pegel zu einem Zeitpunkt T3 (präzise: zu einem Zeitpunkt, zu dem S_p = V₂) und ändert den ersten Ausgang vom niedrigen Pegel in den hohen Pegel zu einem Zeitpunkt T4 (präzise: zu einem Zeitpunkt, zu dem S_p = V₁). Die Vorspannungsströme I_b1 und I_b2 ändern sich (ΔI_b1, ΔI_b2) gleichzeitig mit der Änderung in den Ausgängen der beiden Komparatoren 11 und 12. Daher ändern sich auch die Schwellenwerte V₁ und V₂ augenblicklich, um Hysteresen ΔV1 = ΔIb1Rc (3) und ΔV2 = ΔIb2Rc (4)zu erzeugen.
Die Hysteresen verhindern das Auftreten von Seitenbandstörungen im ersten Ausgang und dem zweiten Ausgang trotz eines Rauschens, welches dem Sinuswellen-Raddrehzahlsignal S_p überlagert ist, welches das Schwellenwertsignal V_th überschreitet.
Zurückkehrend zu 2 wird nachfolgend der Aufbau und die Arbeitsweise der Zählersteuereinheit 20 beschrieben. Der erste Ausgang des Komparators 11 wird einem D-FF (Flip-Flop) 21 eingegeben und wird mit einem Taktsignal CLK einer Frequenz fc zwischengespeichert (latched), um ein Hochzählsignal zu erzeugen. Auf ähnliche Weise wird der zweite Ausgang des Komparators 12 einem D-FF (Flip-Flop) 22 eingegeben und mit dem Taktsignal CLK zwischengespeichertc (latched), um ein Herunterzählsignal zu erzeugen. 3 zeigt die Zeitverhalten des Hochzählsignals und des Herunterzählsignals für das Sinuswellen-Raddrehzahlsignal S_p und für das Schwellenwertsignal V_th. Das Hochzählsignal und das Herunterzählsignal ändern ihre binären Pegel mit einer Zeitdifferenz ΔT = T2 – T1 ≈ T4 – T3 ≈ T6 – T5 (5),die sich aus einer Differenz zwischen den Schwellenwerten V₁ und V₂ der Komparatoren 11 und 12 ergibt. Zurückkehrend zu 2, so wird das Hochzählsignal einem UND-Schaltkreis 23 zusammen mit einem Signal eingegeben, welches von einem binären Schaltkreis-offen-Signal OPEN invertiert wird, welches später beschrieben wird und ein UND-Ausgang hiervon wird einem Hoch-Eingang eines synchronen Auf/Ab-Zählers 31 der Zählereinheit 30 zugeführt. Auf ähnliche Weise wird das Herunterzählsignal einem UND-Schaltkreis 24 zusammen mit einem Signal eingegeben, welches von einem binären Schaltkreis-offen-Signal SHORT invertiert wurde, welches nachfolgend beschrieben wird und ein UND-Ausgang hiervon wird einem Ab-Eingang des synchronen Auf/Ab-Zählers 31 zugeführt.
Nachfolgend werden nun Aufbau und Arbeitsweisen der Zählereinheit 30 und der D/A-Wandlereinheit 40 zur Verarbeitung der Signale beschrieben, welche von der Zählereinheit 30 ausgegeben werden. Der synchrone Auf/Ab-Zähler 31, der ein 16-Bit Binärzähler ist, empfängt die Taktsignale CLK und wird bezüglich seines Zählbetriebs basierend auf dem Auf-Eingang/Ab-Eingang gesteuert. Genauer gesagt, der synchrone Auf/Ab-Zähler 31 zählt die Signale in Antwort auf die Taktsignale CLK hoch, wenn der Auf-Eingang hochpegelig ist, (nachfolgend wird "hochpegelig" mit "1" bezeichnet und "niedrigpegelig" mit "0" bezeichnet), d. h., wenn das Hochzählsignal "1" ist und zählt die Signale in Antwort auf die Taktsignale CLK herunter, wenn der Herunter- oder Ab-Eingang "1" ist, d. h., wenn das Herunterzählsignal "1" ist. Ein paralleler binärer Zählcode PBC, der vom synchronen Auf/Ab-Zähler ausgegeben wird, wird einem D/A-Wandler 41 in der D/A-Wandlereinheit 40 eingegeben, um einen entsprechenden D/A-gewandelten Ausgang zu erzeugen, der ein Analogsignal ist. Der D/A-gewandelte Ausgang wird einem Spannungsfolger 42 eingegeben, um die Eingangs/Ausgangs-Impedanz zu wandeln, so daß ein Schwellenwertsignal Vt_h erhalten wird, welches einen Spannungspegel gleich demjenigen des D/A-gewandelten Ausgangs hat, sowie eine niedrige Ausgangsimpedanz hat. Das Schwellenwertsignal V_th ist dasjenige, welches erhalten wird, indem ein binärer Wert, der durch Hochzählen mit dem Hochzählsignal vom ersten Ausgangskomparators 11 hochgezählt wird, der D/A-Wandlung unterworfen wird, oder ist dasjenige, welches durch D/A-Wandlung eines Binärwertes erhalten wird, der mit dem Herunterzählsignal vom zweiten Ausgang des Komparators 12 heruntergezählt wird. Somit wird das Schwellenwertsignal V_th ein Sägezahnsignal gemäß 3, dessen Spannung linear ansteigt, wenn das Hochzählsignal "1" ist und linear abfällt, wenn das Herunterzählsignal "0" ist.
4 zeigt eine Beziehung zwischen dem parallelen binären Zählcode PBC, der vom synchronen Auf/Ab-Zähler 31 ausgegeben wird und dem D/A-gewandelten Ausgang vom D/A-Wandler 41 oder dem Schwellenwertsignal V_th. Wenn der Zählerausgang einen Minimalwert B_min hat, hat der Ausgang des D/A-Wandlers einen Minimalwert V_min am Punkt B. Wenn der Zählerausgang einen Maximalwert B_max hat, hat der Ausgang des D/A-Wandlers einen Maximalwert V_max am Punkt A und ein Mittelwert oder Durchschnittswert des Sinuswellen-Raddrehzahlsignals, welches vom Raddrehzahlsensor ausgegeben wird, liegt auf einem Mittelpunkt MP auf der Linie AB.
Die Erkennung eines Fehlers in dem Schaltkreis-offen-Modus und in dem Kurzschlußmodus wird nun unter Bezug auf die 1 und 2 beschrieben.
Zunächst wird nachfolgend beschrieben, wie der Fehler im Schaltkreis-offen-Modus erkannt wird. Wenn die Leitung des Raddrehzahlsensors 100 unterbrochen wird oder wenn zwei Leitungen 101 und 102, welche den Raddrehzahlsensor 100 mit der Vorrichtung 1 zur Erkennung der Raddrehzahl verbinden, unterbrochen werden, steigt ein Spannungspegel des Raddrehzahlsignals S_p, welches dem Signalverarbeitungsschaltkreis 200 eingegeben wird, an, um sich der Energieversorgungsspannung V_cc anzunähern und der Komparator 11, der das obige Signal empfängt, fährt damit fort, den ersten Ausgang mit dem Pegel "1" zu erzeugen. Daher empfängt der synchrone Auf/Ab-Zähler 31 fortlaufend den Hoch-Eingang "1", um mit dem Hochzählen fortzufahren, wodurch der parallele binäre Zählcode PBC des gezählten Ausgangs ansteigt und gemäß 4 B_max erreicht. Zu diesem Zeitpunkt nimmt der parallele binäre Zählcode PBC des most significant 9-Bit-Werts, der vom Zähler ausgegeben wird, 1FF (= 1/1111/1111) an, was ein Maximum B_max ist, wodurch der UND-Ausgang OPEN des UND-Schaltkreises 32, der den 9-Bit-Code empfängt, "1" annimmt, um den Fehlererkennungsausgang für den Schaltkreis-offen-Modus zu erzeugen. Dieser wird über eine Signalausgabeeinheit 50, welche später beschrieben wird, ausgegeben und die MPU 300 beurteilt den Inhalt (Zeitdauer etc.) hiervon, um zu beurteilen, ob der Fehler einem Fehler des Schaltkreis-offen-Modus entspricht.
Nachfolgend wird beschrieben, wie der Fehler im Kurzschlußmodus erkannt wird. Wenn die Leitung des Raddreh zahlsensors 100 einen Kurzschluß aufweist oder wenn die beiden Leitungen 101 und 102, welche den Raddrehzahlsensor 100 mit der Vorrichtung zur Erkennung der Raddrehzahl 1 verbinden, einen Kurzschluß aufweisen, nimmt ein Spannungspegel des Raddrehzahlsignals S_p, welches dem Signalverarbeitungsschaltkreis 200 eingegeben wird, ab, um sich Massepotential anzunähern, welches auf Null liegt und der Komparator 12, der das obige Signal empfängt, fährt damit fort, den zweiten Ausgang des Pegels "1" zu erzeugen. Daher empfängt der synchrone Auf/Ab-Zähler 31 fortlaufend den Herunter- oder Ab-Eingang "1", um mit dem Herunterzählen fortzufahren, wodurch der parallele binäre Zählcode PBC des gezählten Ausgangs abnimmt und B_min erreicht, wie in 4 gezeigt. Zu diesem Moment nimmt der parallele binäre Zählcode PBC des most significant 9-Bit-werts, der vom Zähler ausgegeben wird, 000 (= 0/0000/0000) an, was ein Minimum B_min ist, wodurch der UND-Ausgang SHORT des UND-Schaltkreises 33, der den binären Code (1/1111/1111) empfangen hat, dessen Polarität vom 9-Bit-Code invertiert wurde, "1" annimmt, um einen Fehlererkennungsausgang für den Kurzschlußmodus zu erzeugen. Dieser wird durch die Signalausgabeeinheit 50 ausgegeben, welche später beschrieben wird und die MPU 300 beurteilt den Inhalt (Zeitdauer etc.) hiervon, um zu beurteilen, ob der Fehler derjenige entsprechend des Kurzschlußmodus ist.
Nachfolgend wird kurz im Zusammenhang mit dem Betrieb der Signalausgabeeinheit 50 der Betrieb der Vorrichtung zur Erkennung der Raddrehzahl in einem Übergangszustand erläutert, wenn das Fahrzeug, welches angehalten hatte, wieder anfährt. wenn das Rad mit seiner Drehung beginnt, wird ein Sinuswellen-Raddrehzahlsignal S_p erzeugt. Da jedoch die Geschwindigkeit sehr niedrig ist, ist auch die Frequenz sehr niedrig und der erste Ausgang und der zweite Ausgang des Pegels "1" werden fortlaufend über eine merklich lange Zeitdauer (z.B. länger als 200 ms) er zeugt. Während vom ersten Ausgang mit dem Hochzählen fortgefahren wird, kann daher der gezählte Ausgang PBC den Punkt A (4) des Maximalwerts B_max erreichen und das Schaltkreis-offen-Signal kann erzeugt werden. Oder der gezählte Ausgang PBC kann den Punkt B (4) des Minimalwerts B_min erreichen, während vom zweiten Ausgang mit dem Herunterzählen fortgefahren wird und das Kurzschlußsignal kann erzeugt werden.
Das Schaltkreis-offen-Signal, welches möglicherweise erzeugt werden kann, wird einem UND-Schaltkreis 57 über einen ODER-Schaltkreis 54 und einen ODER-Schaltkreis 56 eingegeben. In diesem Fall wird das UND-Produkt "1" des Offen-Signals "1" und eines Signals "1", welches aus einem normalen Signal, das üblicherweise "0" ist, invertiert wurde, einem D-FF 58 eingegeben, mit dem Taktsignal CLK zwischengespeichert und setzt das D-FF 58 auf "1", um ein binäres Fehlererkennungssignal S_F zu erzeugen. Wenn jedoch in der nächsten Halbperiode des Sinuswellen-Raddrehzahlsignals S_p der zweite Ausgang erzeugt wird und das Herunterzählen stattfindet, beginnt der gezählte Ausgang PBC sich zu verringern, um den oberen Grenzbetriebswert B_th-H zu erreichen, der ein Punkt C in 4 ist. Hier erzeugt der UND-Schaltkreis 34, der den gezählten Ausgang PBC empfangen hat, den UND-Ausgang B_th-H. Das Signal B_th-H läuft durch einen ODER-Schaltkreis 55, um ein normales Signal zu erzeugen. Der UND-Schaltkreis 57, der ein Signal "0", invertiert aus dem normalen Signal, und das binäre Fehlererkennungssignal S_F mit "1" empfangen hat, welches durch einen ODER-Schaltkreis 56 gelaufen ist, erzeugt einen UND-Ausgang "0" und das D-FF 58, welches den UND-Ausgang "0" empfängt, wird mit CLK auf "0" zurückgesetzt. Im Ergebnis wird die Zeit, zu der das binäre Fehlererkennungssignal S_F erzeugt wird ("1") sehr kurz (ungefähr einige -zig Millisekunden maximal). Durch Untersuchung dieser Zeit mittels der MPU 300 kann pro blemlos beurteilt werden, daß der Fehler nicht derjenige entsprechend des Schaltkreis-offen-Modus ist.
Das kurze Signal, das erzeugt wird, während sich das Rad mit einer niedrigen Drehzahl dreht, wird über den ODER-Schaltkreis 54 und den ODER-Schaltkreis 56 dem UND-Schaltkreis 57 eingegeben. In diesem Fall wird das UND-Produkt "1" des kurzen Signals "1" und eines Signals "1", das aus einem normalen Signal, das üblicherweise "0" ist, invertiert wurde, dem D-FF 58 eingegeben, mit dem Taktsignal CLK zwischengespeichert und setzt das D-FF 58 auf "1", um ein binäres Fehlererkennungssignal S_F zu erzeugen. Wenn jedoch der erste Ausgang in der nächsten Halbwelle oder Halbperiode des Sinuswellen-Raddrehzahlsignals S_p erzeugt wird und das Hochzählen stattfindet, beginnt der gezählte Ausgang PBC vom Punkt B aus anzusteigen, um den unteren Grenzbetriebswert B_th-L an einem Punkt D in 4 zu erreichen. Hierbei erzeugt der UND-Schaltkreis 35, der den gezählten Ausgang PBC empfangen hat, den UND-Ausgang B_th-L. Das Signal B_th-L läuft durch einen ODER-Schaltkreis 55, um ein Signal NORMAL zu erzeugen. Der UND-Schaltkreis 57, der ein Signal "0", invertiert aus dem normalen Signal, und das binäre Fehlererkennungssignal S_F "1", welches durch den ODER-Schaltkreis 56 gelaufen ist, empfangen hat, einen UND-Ausgang "0" und das D-FF 58, welches den UND-Ausgang "0" empfangen hat, wird mit CLK auf "0" gesetzt. Im Ergebnis wird die Zeit, zu der das binäre Fehlererkennungssignal S_F erzeugt wird, von der MPU 300 überprüft und es kann problemlos beurteilt werden, daß der Fehler nicht derjenige entsprechend dem Kurzschlußmodus ist. Wie oben erwähnt, wenn die Zeit, während der das binäre Fehlererkennungssignal S_F auftritt, länger als eine bestimmte Zeitdauer ist (z.B. ungefähr 100 ms), kann beurteilt werden, daß der Fehler entweder derjenige des Schaltkreis-offen-Modus oder derjenige des Kurzschlußmodus ist.
Nachfolgend wird das Auftreten des binären Raddrehzahlsignals S_b in Verbindung mit dem Betrieb der Signalausgabeeinheit 50 beschrieben. Das Hochzählsignal und das Herunterzählsignal, welche von der Zählersteuereinheit 20 erzeugt werden, werden der Signalausgabeeinheit 50 eingegeben. Zuerst wird, wenn das D-FF 53 nicht auf "1" gesetzt ist, der UND-Ausgang vom UND-Schaltkreis 52, der das Signal "1", invertiert vom Hochzählsignal "0" und das Herunterzählsignal "1", welches durch den ODER-Schaltkreis 51 gelaufen ist, empfängt, zu "1" und wird dem D-FF 53 eingegeben, mit dem Taktsignal CLK zwischengespeichert und setzt das D-FF 53 mit dem Anstieg des Hochzählsignals ("0" → "1") auf "1". Danach, wenn das Hochzählsignal "1" annimmt, wird der UND-Ausgang des UND-Schaltkreises 52, der das Signal "1" vom D-FF 53, welches durch den ODER-Schaltkreis 51 gelaufen ist, und ein Signal "0", invertiert aus dem Hochzählsignal empfangen hat, zu "0" und wird dem D-FF 53 eingegeben, mit dem Taktsignal CLK zwischengespeichert und setzt das D-FF 53 mit dem Anstieg des Hochzählsignals ("0" → "1") zurück. Somit wird das binäre Raddrehzahlsignal S_b, welches vom D-FF 53 ausgegeben wird, erzeugt, und seine Polarität "0"/"1" wird durch den Anstieg sowohl des Hochzählsignals als auch des Herunterzählsignals invertiert, was es möglich macht, ein binäres Raddrehzahlimpulssignal zu erhalten, welches eine gleichmäßige "0"/"1"-Fortlaufzeit hat.
Nachfolgend sei noch kurz eine Ausführungsform einer Vorrichtung zur Erkennung der Raddrehzahl unter Verwendung eines digitalen Tiefpaßfilters (nachfolgend als DLPF bezeichnet) im FIR-System oder IIR-System beschrieben. Es sei angenommen, daß ein Eingangssignal mit X(n) bezeichnet ist, dann ist der verarbeitete Ausgang Y(n) des FIR ausgedrückt durch Y(n) = Σ[k = 0 bis k = n – 1]hk·X(n) (11).
Weiterhin sei angenommen, daß eine z-Umwandlung eines Eingangssignals x mit X(z) bezeichnet ist und daß eine z-Umwandlung eines Ausgangssignals y mit Y(z) bezeichnet ist, dann ist der verarbeitete Ausgang Y(z) des IIR ausgedrückt durch Y(z) = (Σ[k = 0 bis k = M]bk·z–k)(1/(1 – Σ[k = 1 bis k = N]ak·z–k)} X(z) (12).
Hierbei sind h_k, a_k, und b_k Koeffizienten zur Bestimmung der Filtercharakteristiken (Frequenzselektivität etc.) Zur Faltung der Eingangssignale wird das DLPF der beiden Systeme durch ein Schieberegister zur Speicherung der Eingangssignale in Zeitserien und zum aufeinanderfolgenden Erneuern hiervon, durch einen MUX (Multiplexer) zum Auswählen der Stufen des Registers und zum Auswählen der Koeffizienten entsprechend der Stufen, einer ALU (arithmetische und logische Einheit) zur Multiplizierun der werte der Stufen durch die Koeffizienten, um die Summen hiervon zu finden und durch ein ACC (Akkumulator:Register) gebildet, um das verarbeitete Ergebnis zwischenzuspeichern. Diese Abläufe könne problemlos unter Verwendung einer CPU oder mittels DSP (digitaler Signalverarbeitung) realisiert werden. Ein DLPF hat eine hohe Signalselektivität, um auf geeignete Weise gewünschte Signale aus den Eingangssignalen zu entnehmen, denen Induktionsrauschen und harmonische Komponenten überlagert sind.
Die Beschreibung der Erfindung ist rein exemplarisch und somit weichen Abwandlungen hiervon nicht vom Wesen der Erfindung ab, sondern sollen im Umfang der Erfindung enthalten sein. Solche Abwandlungen und Modifikationen stellen somit keine Abweichung vom Wesen und Umfang der Erfindung dar, wie es in den nachfolgenden Ansprüchen und deren Äquivalenten definiert ist.

Claims

Eine Vorrichtung (1) zur Erkennung einer Raddrehzahl mit: einer Signalverarbeitungsvorrichtung (200) mit einer Wandlervorrichtung (10) zur Wandlung eines Sinuswellen-Ausgangssignals eines Raddrehzahlsensors (100) in ein binäres Signal; und einem Mikrocomputer (300), der ein durch die Signalverarbeitungsvorrichtung (200) gewandeltes Ausgangssignal empfängt, wobei die Signalverarbeitungsvorrichtung (200) eine Schwellenwertbestimmungsvorrichtung (40) aufweist, welche einen Schwellenwert der Wandlervorrichtung (10) basierend auf einem Ausgang eines digitalen Filters (30, 40) bestimmt.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach Anspruch 1, wobei die Schwellenwertbestimmungsvorrichtung (40) fortlaufend den Schwellenwert während einer Zeitdauer erhöht, während der das Sinuswellen-Ausgangssignal größer als der Schwellenwert ist und fortlaufend den Schwellenwert während einer Zeitdauer verringert, während der das Sinuswellen-Ausgangssignal kleiner als der Schwellenwert ist.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach Anspruch 1 oder 2, wobei der digitale Filter (30, 40) das binäre Signal festlegt, wenn das Sinuswellen-Ausgangssignal durch eine vom Schwellenwert bestimmte Schwellenwert-Unempfindlichkeitszone läuft.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach einem der Ansprüche 1 bis 3, weiterhin mit einer Schaltkreis-offen-Erkennungsvorrichtung (32, 58), zur Erkennung eines offenen Zustandes in einer Verbindung zwischen dem Raddrehzahlsensor (100) und der Signalverarbeitungsvorrichtung (200).
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach einem der Ansprüche 1 bis 4, weiterhin mit einer Kurzschlußerkennungsvorrichtung (33, 58) zur Erkennung eines geerdeten Zustands in der Verbindung zwischen dem Raddrehzahlsensor (100) und der Signalverarbeitungsvorrichtung (200).
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach einem der Ansprüche 1 bis 5, weiterhin mit: einem ersten Komparator (11), dessen Schwellenwert von einem Schwellenwertsignal bestimmt ist, welches der Ausgang des digitalen Filter (30, 40) ist und der einen ersten Ausgang während einer Zeitdauer erzeugt, während der das Sinuswellen-Ausgangssignal vom Raddrehzahlsensor (100) größer als der Schwellenwert ist; einem zweiten Komparator (12) zur Erzeugung eines zweiten Ausgangs während einer Zeitdauer, während der das Sinuswellen-Ausgangssignal des Raddrehzahlsensors (100) kleiner als der Schwellenwert ist; einem Auf/Ab-Zähler (31) zum Hochzählen der Ausgänge basierend auf Taktsignalen mit einer bestimmten Taktfrequenz, während der erste Ausgang erzeugt wird und zum Herunterzählen der Ausgänge basierend auf den Taktsignalen, während der zweite Ausgang erzeugt wird, um einen parallelen binären Zählcode entsprechend dem Zählwert zu erzeugen; einem D/A-Wandler (41) zur Erzeugung des Schwellenwertsignals zur Bestimmung des Schwellenwertes des Komparators (11, 12) in Antwort auf den Eingang des parallelen binären Zählcodes; und einem digitalen Tiefpaßfilter mit einem Logikschaltkreis zur Logikverarbeitung des ersten Ausgangs und des zweiten Ausgangs und zur Erzeugung eines binären Raddrehzahlsignals, in welchem der hohe Pegel und der niedrige Pegel zeitmäßig egalisiert sind.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach einem der Ansprüche 1 bis 6, wobei während einer Fahrzeugfahrt mit einer konstanten Geschwindigkeit das binäre Raddrehzahlsignal ein Taktverhältnis von 50% hat, wobei das Taktverhältnis als ein Verhältnis der Fortdauerzeit auf hohem Pegel zu der Pulsperiode definiert ist.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach Anspruch 6, wobei die Schaltkreis-offen-Erkennungsvorrichtung (32, 58) ein binäres Schaltkreis-offen-Signal erzeugt, wenn der parallele binäre Zählcode des Auf/Ab-Zählers einen Maximalwert erreicht hat.
Die Vorrichtung (1) zur Erkennung einer Raddrehzahl nach Anspruch 6, wobei die Kurzschlußerkennungsvorrichtung (33, 58) ein binäres Kurzschlußsignal erzeugt, wenn der parallele binäre Zählcode des Auf/Ab-Zählers einen Minimalwert erreicht hat.