DE102005004596A1 - Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen Download PDF

Info

Publication number
DE102005004596A1
DE102005004596A1 DE102005004596A DE102005004596A DE102005004596A1 DE 102005004596 A1 DE102005004596 A1 DE 102005004596A1 DE 102005004596 A DE102005004596 A DE 102005004596A DE 102005004596 A DE102005004596 A DE 102005004596A DE 102005004596 A1 DE102005004596 A1 DE 102005004596A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon
auxiliary layer
auxiliary
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005004596A
Other languages
English (en)
Other versions
DE102005004596B4 (de
Inventor
Franz Bermann
Günther Dr. Koppitsch
Sven Schroeter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102005004596A priority Critical patent/DE102005004596B4/de
Priority to PCT/EP2006/000287 priority patent/WO2006081929A1/de
Priority to EP06700494A priority patent/EP1728268A1/de
Priority to US11/795,933 priority patent/US7867837B2/en
Priority to TW095102416A priority patent/TW200639948A/zh
Publication of DE102005004596A1 publication Critical patent/DE102005004596A1/de
Application granted granted Critical
Publication of DE102005004596B4 publication Critical patent/DE102005004596B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine für eine Polysiliziumelektrode (8) vorgesehene Polysiliziumschicht wird mittels einer Lackmaske (5) und einer Hilfsschicht (4) aus einem als Antireflexschicht geeigneten Material strukturiert, wobei die Hilfsschicht (4) mit seitlichen Aushöhlungen derart versehen wird, dass die Polysiliziumelektrode beim Ätzen mit gerundeten Kanten (7) ausgebildet wird. Vorzugsweise wird die Hilfsschicht aus einem löslichen Material und in einer Dicke von 70 nm bis 80 nm hergestellt. Eine Basisschicht (2) kann als Gate-Dielektrikum von Speicherzellentransistoren und zusätzlich als Ätzstoppschicht vorgesehen werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren, mit dem optimierte Polysiliziumstrukturen, insbesondere für Gate-Elektroden von Speicherzellen, hergestellt werden können.
  • Bei vielen Halbleiterbauelementen werden auf einer Oberseite Leiterbahnen oder Elektroden aus Polysilizium strukturiert. Dazu wird eine Polysiliziumschicht ganzflächig aufgebracht und anschließend unter Verwendung einer Maske insbesondere mittels Fotolack und Fotolithographie, strukturiert. Im Bereich der Maskenöffnungen wird das Polysilizium durch Ätzen entfernt, was zum Beispiel mittels RIE (reactive ion etching) geschehen kann. Auf diese Weise werden die Gate-Elektroden von Transistorstrukturen hergestellt, die auch für Speicherzellen von Halbleiterspeicherbauelementen verwendet werden. EEPROM-Bauelemente verfügen über so genannte Floating-Gate-Elektroden, die zwischen einer Kontroll-Gate-Elektrode über dem Kanalbereich des Transistors angeordnet und ringsum elektrisch isoliert sind. Beim Programmieren werden auf diesen Floating-Gate-Elektroden Ladungsträger gesammelt.
  • Bei dem üblichen Herstellungsverfahren werden derartige Elektroden in Polysilizium mit ziemlich scharfen, zumindest näherungsweise rechtwinkligen Kanten hergestellt. Nachteilig dabei ist, dass das elektrische Feld an Kanten und Spitzen von Leiteroberflächen besonders hohe Werte annimmt, sodass dort Bedingungen für einen Durchbruch und eine Entladung durch das elektrisch isolierende Material hindurch vorhanden sind. Dieser Umstand beeinträchtigt eine Vielzahl von Anwendungen der Halbleiterbauelemente. Es ist daher wünschenswert, über ein einfaches Verfahren zu verfügen, mit dem die Elektrodenstrukturen ohne allzu scharfe Kanten oder Ecken ausgebildet werden können. Eine Möglichkeit, das zu erreichen, ist die Reoxidation der Polysiliziumoberflächen bei hoher Oxidationstemperatur. Abgerundete Kanten lassen sich mit diesem Verfahren aber nur herstellen, solange die Abmessungen der hergestellten Strukturen über einer bestimmten Grenze liegen. Die anwendbaren Temperaturen sind nämlich abhängig von der Strukturbreite begrenzt, sodass bei sehr kleinen Strukturen mit den Oxidationsschritten keine verrundeten Kanten hergestellt werden können und sogar die Schärfe der Kanten noch stärker ausgeprägt wird.
  • Die übliche Maskentechnik zur Strukturierung von Halbleiterschichten bedient sich der Fotolithographie, mit der ein aufgebrachter Fotolack den herzustellenden Strukturen entsprechend belichtet und dann entwickelt wird. Je nach Art des Fotolacks werden die belichteten Anteile oder die unbelichteten Anteile nach dem Entwickeln entfernt. Zur Verbesserung der optischen Verhältnisse bei der Fotolithographie wird unter dem Fotolack eine Antireflexschicht vorgesehen. Die Antireflexschichten sind üblicherweise sehr dünn im Verhältnis zu den Lackschichten. Ein handelsübliches Material, das als BARC (bottom antireflective coating) verwendet wird, ist WIDE-15 der Firma Brewer Science.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von Polysiliziumelektroden mit ausreichend verrundeten Kanten anzugeben, das auch für sehr kleine Strukturabmessungen geeignet ist.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei diesem Verfahren wird auf eine zu strukturierende Polysiliziumschicht eine Hilfsschicht aufgebracht, die vorzugsweise aus einem für eine Antireflexschicht geeigneten Material ist. Darauf wird eine Lackmaske aufgebracht, und die Hilfsschicht wird seitlich mit Aushöhlungen versehen, sodass in einem nachfolgenden Ätzschritt zur vorgesehenen Strukturierung der Polysiliziumschicht verrundete Kanten hergestellt werden. Der Ätzschritt erfolgt im Wesentlichen anisotrop in einer Richtung senkrecht zur Oberseite des Bauelementes, wobei die Lackmaske den Ätzangriff abschirmt. In den schmalen Bereichen der seitlichen Aushöhlungen der unter der Lackmaske vorhandenen Hilfsschicht sind auch die oberen Kanten des Polysiliziums, wenn auch in geringerem Umfang, dem Ätzangriff ausgesetzt. Infolgedessen wird an diesen Stellen das Polysilizium so weit abgetragen, dass die oberen Kanten der hergestellten Polysiliziumelektroden nicht scharfkantig oder eckig, sondern mit Verrundungen ausgebildet werden. Daraus resultiert eine wesentlich bessere Betriebseigenschaft (Performance) der so hergestellten Bauelemente, was insbesondere bei den eingangs erwähnten Halbleiterspeicherbauelementen mit Floating-Gate-Elektroden zum Tragen kommt.
  • Besonders bevorzugt ist die Verwendung eines löslichen Materials als Hilfsschicht. Die seitlichen Aushöhlungen können in diesem Fall durch Aufbringen eines geeigneten Lösungsmittels, das insbesondere Wasser sein kann, hergestellt werden. Der beschriebene zusätzliche Verfahrensschritt lässt sich ohne wesentlichen Aufwand in das übliche Herstellungsverfahren integrieren, sodass nach dem Entwickeln und Strukturieren der Fotolackschicht zur Fotolackmaske der Verfahrensschritt zur seitlichen Aushöhlung der Hilfsschicht problemlos eingeschoben werden kann.
    •
  • Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt im Querschnitt ein Zwischenprodukt des Verfahrens nach dem Herstellen der Fotolackmaske und der seitlichen Aushöhlungen der Hilfsschicht.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Ätzen der Polysiliziumelektrode mit verrundeten Kanten.
  • Die 1 zeigt im Querschnitt ein Substrat 1, zum Beispiel einen Halbleiterkörper, mit einer darauf aufgebrachten Basisschicht 2 und der zu strukturierenden Polysiliziumschicht 3. Die Basisschicht 2 ist nicht wesentlich. Es kann sich dabei zum Beispiel um eine dielektrische Schicht handeln, die bei der Herstellung von Transistorstrukturen als Gate-Dielektrikum, insbesondere als Gate-Oxid vorgesehen ist. Es kann aber auch eine der üblichen Padoxid oder Padnitridschichten sein. Zur Strukturierung der Polysiliziumschicht 3 werden auf der Oberseite die Hilfsschicht 4 und eine Fotolackschicht aufgebracht, die fotolithographisch zu der eingezeichneten Lackmaske 5 strukturiert wird. Das Material der Hilfsschicht 4 ist vorzugsweise löslich, insbesondere wasserlöslich. An den Seiten der entsprechend der Lackmaske 5 strukturierten Hilfsschicht 4 werden die in der 1 eingezeichneten seitlichen Aushöhlungen 6 angebracht, die insbesondere bei einer Hilfsschicht 4 aus einem löslichen Material in der dargestellten konkaven Form ausgebildet werden.
  • Die Hilfsschicht 4 ist vorzugsweise aus einem für Antireflexschichten geeigneten Material, insbesondere aus dem eingangs angegebenen BARC WIDE-15. Sie ist erfindungsgemäß höchstens 120 nm dick und vorzugsweise, insbesondere bei Verwendung von WIDE-15, 70 nm bis 80 nm dick. Zur Herstellung von Polysiliziumelektroden für die Anwendung als Floating-Gate-Elektroden ist die Polysiliziumschicht 3 typisch 100 nm bis 400 nm dick. Die Polysiliziumelektrode wird hierfür streifenförmig hergestellt; in der 1 ist die Längsrichtung senkrecht zur Zeichenebene.
  • Ein typisches und bevorzugtes Ausführungsbeispiel für die Herstellung der Hilfsschicht 4 ist bei Verwendung von WIDE-15 eine Schichtdicke von 110 nm, eine erste Hotplatetemperatur, die einer Anwendung der Hilfsschicht als Antireflexschicht entspricht, von 100°C (60 Sekunden lang) und eine zweite Hotplatetemperatur von 172°C bis 178°C (60 Sekunden lang).
  • Mit der Hotplatetemperatur wird die Löslichkeit des Materials bestimmt; je höher die Temperatur ist, desto geringer ist die Löslichkeit. Die Entwicklungszeit beträgt vorzugsweise etwa 60 Sekunden.
  • Die 2 zeigt den Querschnitt entsprechend der 1 nach dem Ätzprozess, mit dem die Polysiliziumschicht zu der Polysiliziumelektrode 8 strukturiert wird. Es ist in der 2 deutlich erkennbar, dass infolge der seitlichen Aushöhlungen der Hilfsschicht 4 ein Ätzangriff an den oberen Kanten der hergestellten Polysiliziumelektrode 8 stattgefunden hat, wodurch die gerundeten Kanten 7 ausgebildet worden sind.
  • Als Ätzprozess ist grundsätzlich ein nasschemischer Ätzprozess, ein Trockenätzverfahren oder ein thermischer Prozess möglich. Bevorzugt ist RIE, bei dem ein chemischer Angriff des Ätzmittels an denjenigen Stellen der Hilfsschicht 4 erfolgt, an denen die Hilfsschicht 4 wegen der vorhandenen seitlichen Aushöhlungen 6 die Polysiliziumschicht 3 nur dünn oder gar nicht mehr bedeckt. Dieser Ätzangriff ist ausreichend, um die gewünschte Kantenverrundung herzustellen.
  • Ein besonderer Vorteil dieses Verfahrens ist, dass sich nur ein weiterer Prozessschritt an die Fotolithographie und Strukturierung der Lackmaske anschließt, um die seitlichen Aushöhlungen in der Hilfsschicht 4 herzustellen, ohne dass der nachfolgende Ätzschritt gegenüber einem Standardprozess modifiziert werden muss. Man erhält auf diese Weise eine exakte Strukturierung der Polysiliziumelektrode 8 mit den vorgesehenen und durch die Lackmaske 5 definierten Abmessungen, wobei zusätzlich die gewünschte Verrundung der Kanten ohne Veränderung der seitlichen Abmessungen der Polysiliziumelektrode 8 erreicht wird. Eine Basisschicht 2, falls wie in den Figuren dargestellt vorhanden, kann als Ätzstoppschicht beim Ätzen der Polysiliziumschicht 3 fungieren.
    • 1
    Substrat
    2
    Basisschicht
    3
    Polysiliziumschicht
    4
    Hilfsschicht
    5
    Lackmaske
    6
    seitliche Aushöhlung
    7
    gerundete Kante
    8
    Polysiliziumelektrode

Claims (7)

  1. Verfahren zur Herstellung von Polysiliziumelektroden auf Halbleiterbauelementen, bei dem eine Polysiliziumschicht (3) auf einer Oberseite eines Substrates (1) aufgebracht wird, eine Hilfsschicht (4) auf die Polysiliziumschicht (3) aufgebracht wird, eine Schicht aus Fotolack auf die Hilfsschicht (4) aufgebracht und zu einer Lackmaske (5) strukturiert wird, die Hilfsschicht (4) entsprechend den seitlichen Abmessungen der Lackmaske (5) strukturiert wird und unter Verwendung der Lackmaske (5) und der strukturierten Hilfsschicht (4) eine Ätzung durchgeführt wird, um eine entsprechende Struktur in der Polysiliziumschicht (3) herzustellen, dadurch gekennzeichnet, dass die Hilfsschicht vor dem Ätzen der Polysiliziumschicht (3) mit seitlichen Aushöhlungen (6) versehen wird und die Polysiliziumschicht (3) zu einer Polysiliziumelektrode (8) mit gerundeten Kanten (7) geätzt wird.
  2. Verfahren nach Anspruch 1, bei dem die Hilfsschicht (4) ein lösliches Material ist und die seitlichen Aushöhlungen (6) mit einem für dieses Material vorgesehenen Lösungsmittel selektiv zu der Lackmaske (5) und der Polysiliziumschicht (3) hergestellt werden.
  3. Verfahren nach Anspruch 1 oder 2, bei dem als Hilfsschicht (4) ein Material einer für eine Fotolithographie vorgesehenen Antireflexschicht verwendet wird.
  4. Verfahren nach Anspruch 3, bei dem als Hilfsschicht (4) BARC WIDE-15 verwendet wird und eine Hotplatetemperatur von 172°C bis 178°C eingestellt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Hilfsschicht (4) höchstens 120 nm dick hergestellt wird.
  6. Verfahren nach Anspruch 5, bei dem die Hilfsschicht (4) 70 nm bis 80 nm dick hergestellt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Polysiliziumschicht (3) 100 nm bis 400 nm dick hergestellt wird.
DE102005004596A 2005-02-01 2005-02-01 Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen Expired - Fee Related DE102005004596B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005004596A DE102005004596B4 (de) 2005-02-01 2005-02-01 Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen
PCT/EP2006/000287 WO2006081929A1 (de) 2005-02-01 2006-01-13 Verfahren zur herstellung von verrundeten polysiliziumelektroden auf halbleiterbauelementen
EP06700494A EP1728268A1 (de) 2005-02-01 2006-01-13 Verfahren zur herstellung von verrundeten polysiliziumelektroden auf halbleiterbauelementen
US11/795,933 US7867837B2 (en) 2005-02-01 2006-01-13 Process for manufacturing rounded polysilicon electrodes on semiconductor components
TW095102416A TW200639948A (en) 2005-02-01 2006-01-23 Method to produce round polysilicon-electrodes on semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005004596A DE102005004596B4 (de) 2005-02-01 2005-02-01 Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102005004596A1 true DE102005004596A1 (de) 2006-08-10
DE102005004596B4 DE102005004596B4 (de) 2011-09-15

Family

ID=35789280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005004596A Expired - Fee Related DE102005004596B4 (de) 2005-02-01 2005-02-01 Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen

Country Status (5)

Country Link
US (1) US7867837B2 (de)
EP (1) EP1728268A1 (de)
DE (1) DE102005004596B4 (de)
TW (1) TW200639948A (de)
WO (1) WO2006081929A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065764B (zh) * 2018-08-14 2023-04-28 京东方科技集团股份有限公司 显示面板的制造方法及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029354A1 (en) * 2002-08-07 2004-02-12 Young-Sub You Methods for manufacturing stacked gates including oxide/nitride/oxide (ono) interlayer dielectrics using pre-annealing and/or post-annealing in nitrogen
US20040195614A1 (en) * 2003-04-07 2004-10-07 Bomy Chen A non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
US6037246A (en) * 1996-09-17 2000-03-14 Motorola Inc. Method of making a contact structure
KR100240880B1 (ko) * 1997-08-16 2000-01-15 윤종용 반도체 장치의 게이트 전극 형성 방법
WO2001063358A1 (en) * 2000-02-22 2001-08-30 Brewer Science, Inc. Organic polymeric antireflective coatings deposited by chemical vapor deposition
KR100396473B1 (ko) * 2001-05-29 2003-09-02 삼성전자주식회사 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법
US6699641B1 (en) * 2001-12-12 2004-03-02 Advanced Micro Devices, Inc. Photosensitive bottom anti-reflective coating
US20040077173A1 (en) * 2002-10-17 2004-04-22 Swaminathan Sivakumar Using water soluble bottom anti-reflective coating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029354A1 (en) * 2002-08-07 2004-02-12 Young-Sub You Methods for manufacturing stacked gates including oxide/nitride/oxide (ono) interlayer dielectrics using pre-annealing and/or post-annealing in nitrogen
US20040195614A1 (en) * 2003-04-07 2004-10-07 Bomy Chen A non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation

Also Published As

Publication number Publication date
US20090197407A1 (en) 2009-08-06
DE102005004596B4 (de) 2011-09-15
WO2006081929A1 (de) 2006-08-10
US7867837B2 (en) 2011-01-11
EP1728268A1 (de) 2006-12-06
TW200639948A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE3130122C2 (de)
DE19548056C1 (de) Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE3706127A1 (de) Diskontinuierliches aetzverfahren
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE10203998A1 (de) Verfahren zum Herstellen einer zackenförmigen Struktur, Verfahren zum Herstellen eines Transistors, Verfahren zum Herstellen eines Floating Gate-Transistors, Transistor, Floating Gate-Transistor und Speicher-Anordnung
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE10256978B4 (de) Verfahren zum Herstellen einer Flashspeicherzelle
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
DE112010003053T5 (de) Verfahren zumn Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102005004596B4 (de) Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen
DE19983274B4 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauteils
DE69123992T2 (de) Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichervorrichtungen
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE102014206357A1 (de) Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
DE10258420B4 (de) Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen
DE3280420T2 (de) Verfahren zum herstellen eines mos-transistors auf einem substrat.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111216

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824700

Ipc: H01L0027115170