DE102004063147A1 - CMOS-Bildsensoren und Verfahren zum Herstellen derselben - Google Patents

CMOS-Bildsensoren und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102004063147A1
DE102004063147A1 DE102004063147A DE102004063147A DE102004063147A1 DE 102004063147 A1 DE102004063147 A1 DE 102004063147A1 DE 102004063147 A DE102004063147 A DE 102004063147A DE 102004063147 A DE102004063147 A DE 102004063147A DE 102004063147 A1 DE102004063147 A1 DE 102004063147A1
Authority
DE
Germany
Prior art keywords
layer
photodiode
semiconductor substrate
trench
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004063147A
Other languages
English (en)
Other versions
DE102004063147B4 (de
Inventor
Joon Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of DE102004063147A1 publication Critical patent/DE102004063147A1/de
Application granted granted Critical
Publication of DE102004063147B4 publication Critical patent/DE102004063147B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

Offenbart werden komplementäre Metalloxid-Halbleiter(CMOS)-Bildsensoren und Verfahren zum Herstellen derselben. In einem Beispiel umfaßt das Verfahren das Ausbilden wenigstens einer ersten Unterbauschicht und einer zweiten Unterbauschicht auf einem p-Halbleitersubstrat, DOLLAR A das einen die Vorrichtung teilenden Bereich und einen aktiven Bereich aufweist, die darauf definiert sind, das Entfernen der ersten Unterbauschicht und der zweiten Unterbauschicht auf dem die Vorrichtung teilenden Bereich, um die p-Halbleiterschicht freizulegen, und das selektive Entfernen der freigelegten p-Halbleiterschicht, wodurch ein Graben ausgebildet wird, das Ausbilden eines ersten p-Störstellen-Bereichs auf einem Abschnitt des p-Halbleitersubstrats, das an inneren Wänden des Grabens ausgebildet wird, das Ausbilden einer die Vorrichtung teilenden Isolierschicht auf einer gesamten Oberfläche des p-Halbleitersubstrats, um so den Graben zu füllen, das Entfernen der die Vorrichtung teilenden Isolierschicht, so daß die vorrichtungsteilende Isolierschicht nur in dem Graben verbleibt, und das Entfernen der zweiten Unterbauschicht und das Injizieren von n-Störstellen-Ionen auf den aktiven Bereich, wodurch ein Fotodioden-Bereich ausgebildet wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Bildsensoren und insbesondere komplementäre Metalloxid-Halbleiter- (CMOS) Bildsensoren und Verfahren zum Herstellen derselben.
  • Im allgemeinen ist ein Bildsensor eine Halbleitervorrichtung, die ein optisches Bild in ein elektrisches Signal umwandelt. Insbesondere ist eine ladungsgekoppelte Schaltung (CCD) eine Vorrichtung, die eine Vielzahl von Metalloxid-Halbleiter- (MOS) Kondensatoren aufweist, die jeweils in einem zueinander benachbarten Bereich ausgebildet sind, wobei eine elektrische Trägerladung in jedem Kondensator gespeichert und zu jedem übertragen wird.
  • Die ladungsgekoppelte Schaltung (CCD) umfaßt eine Vielzahl von Fotodioden (PD), eine Vielzahl von vertikalen ladungsgekoppelten Schaltungen (VCCDs), eine horizontale ladungsgekoppelte Schaltung (HCCD) und einen Leseverstärker. Hierin sind die Fotodioden, die Lichtsignale in elektrische Signale umwandeln, in einer Matrixform angeordnet. Die vertikalen ladungsgekoppelten Schaltungen werden zwischen den Fotodioden ausgebildet, die in einer Matrixform angeordnet sind und in einer vertikalen Richtung ausgebildet sind, um elektrische Ladungen zu übertragen, die von jeder Fotodiode in einer vertikalen Richtung erzeugt werden. Die horizontale ladungsgekoppelte Schaltung überträgt die Ladungen, die von der vertikalen ladungsgekoppelten Schaltung übertragen werden, in einer horizontalen Richtung. Der Leseverstärker tastet die Ladung ab, die in der horizontalen Richtung übertragen wird und gibt die elektrischen Ladungen aus.
  • Die oben beschriebene CCD ist jedoch insofern unvorteilhaft, als sie ein kompliziertes Antriebsverfahren aufweist, eine große Energiemenge verbraucht und viele Fotoprozesse erfordert, was den Herstellungsprozeß kompliziert macht. Ein Steuerschaltkreis, ein Signalverarbeitungs-Schaltkreis und ein Analog/Digital- (A/D) Wandler-Schaltkreis lassen sich nicht einfach in die CCD integrieren, und daher kann die Vorrichtung nicht in einer kompakten Größe ausgebildet werden.
  • In letzter Zeit wird zum Überwinden solcher Nachteile der CCDs ein CMOS-Bildsensor als der Bildsensor der nächsten Generation betrachtet. Der CMOS-Bildsensor verwendet eine CMOS-Technologie, die den Steuerschaltkreis und den Signalverarbeitungs-Schaltkreis als periphere Vorrichtungen verwendet. Die CMOS-Technologie bildet MOS-Transistoren aus, die der Anzahl von Einheitspixeln auf einem Halbleitersubstrat entsprechen. Der CMOS-Bildsensor ist eine Vorrichtung, die ein Schaltverfahren verwendet, das der Reihe nach die Ausgabe jedes Einheitspixels unter Verwendung der MOS-Transistoren erfassen kann. Insbesondere durch Ausbilden einer Fotodiode und von MOS-Transistoren in jedem der Einheitspixel kann der CMOS-Bildsensor der Reihe nach die elektrischen Signale jedes Einheitspixel erfassen, indem das Schaltverfahren verwendet wird, wodurch ein Bild dargestellt wird.
  • Weil der CMOS-Bildsensor die CMOS-Herstellungstechnologie verwendet, verbraucht der CMOS-Bildsensor des weiteren eine geringere Energiemenge und weist einen einfacheren Herstellungsprozeß auf, was auf eine kleinere Anzahl von Fotoprozessen zurückzuführen ist. Des weiteren können in den CMOS-Bildsensor ein Steuerschaltkreis, ein Signalverarbeitungs-Schaltkreis, eine A/D-Wandler-Schaltkreis und so weiter in den CMOS-Bildsensor-Chip integriert werden, wodurch es möglich ist, den CMOS-Bildsensor in einer kompakten Größe herzustellen. Daher wird der CMOS-Bildsensor in verschiedenen Anwendungen in großem Umfang verwendet, wie beispielsweise in digitalen Festbildkameras, digitalen Videokameras und so weiter.
  • Indessen kann der CMOS-Bildsensor in einen 3-Transistor- (3T), einen 4-Transistor- (4T) und einen 5-Transistor- (5T) Bildsensor unterteilt werden, was von der Anzahl der verwendeten Transistoren abhängt. Der 3T-Typ umfaßt eine Fotodiode und drei Transistoren. Der 4T-Typ umfaßt eine Fotodiode und vier Transistoren, und der 5T-Typ umfaßt eine Fotodiode und fünf Transistoren. Ein entsprechender Schaltkreis und eine Anordnung eines Einheitspixels des 3T-CMOS-Bildsensors werden im folgenden im Detail beschrieben.
  • 1 zeigt eine entsprechende schematische Schaltkreis-Darstellung eines allgemeinen CMOS-Bildsensors, und 2 zeigt eine schematische Anordnungs-Darstellung eines allgemeinen CMOS-Bildsensors.
  • Wie in 1 gezeigt, umfaßt ein Einheitspixel des allgemeinen 3T-CMOS-Bildsensors eine Fotodiode (PD) und drei nMOS-Transistoren (T1, T2 und T3). Eine Kathode der Fotodiode (PD) ist an einen Drain-Anschluß eines ersten nMOS-Transistors (T1) und an eine Steuerelektrode eines zweiten nMOS-Transistors (T2) angeschlossen. Eine Source jedes der ersten und zweiten Transistoren (T1 und T2) ist an eine Netzleitung angeschlossen, die eine Bezugsspannung (VR) bereitstellt. Eine Steuerelektrode des ersten nMOS-Transistors (T1) ist an eine Rücksetzleitung angeschlossen, die ein Rücksetzsignal (RST) liefert. Eine Source eines dritten nMOS-Transistors (T3) ist an einen Drain-Anschluß des zweiten nMOS-Transistors (T2) angeschlossen. Ein Drain-Anschluß des dritten nMOS-Transistors (T3) ist an einen (nicht gezeigten) Abtaster-Schaltkreis über eine Signalleitung angeschlossen. Eine Steuerelektrode des dritten nMOS-Transistors (T3) ist an eine Säulenauswahlleitung angeschlossen, die ein Auswahlsignal (SLCT) bereitstellt. Daher wird der erste nMOS-Transistor (T1) als ein Rücksetz-Transistor (x) bezeichnet, der zweite nMOS-Transistor (T2) wird als ein Treiber-Transistor (Dx) bezeichnet, und der dritte nMOS-Transistor (T3) wird als ein Auswahl-Transistor (Sx) bezeichnet.
  • Unter Bezugnahme auf 2 wird in dem Einheitspixel des allgemeinen 3T-CMOS-Transistors eine Fotodiode 20 auf einem aktiven Bereich ausgebildet, und insbesondere auf einem Abschnitt des aktiven Bereichs, der eine größere Breite aufweist. Steuerelektroden 120, 130 und 140 von drei Transistoren, die einander überlappen, werden auf den restlichen Abschnitten des aktiven Bereichs ausgebildet. Insbesondere bildet die Steuerelektrode 120 den Rücksetz-Transistor (Rx) aus, die Steuerelektrode 130 bildet den Treiber-Transistor (Dx) aus, und die Steuerelektrode 140 bildet den Auswahl-Transistor (Sx) aus. Hierin werden Störstellen-Ionen in den aktiven Bereich 10 jedes Transistors injiziert, mit Ausnahme der unteren Abschnitte der Steuerelektroden 120, 130 und 140, um auf diese Weise einen Source-/Drain-Anschluß-Bereich für jeden Transistor auszubilden. Daher wird eine Netzspannung Vdd an den Source-/Drain-Anschluß-Bereich zwischen dem Rücksetz-Transistor (Rx) und dem Treiber-Transistor (Dx) angelegt, und ein Source-/Drain-Anschluß-Bereich wird an einer Seite des Auswahl-Transistors (Sx) an den (nicht gezeigten) Abtaster-Schaltkreis angeschlossen.
  • Wie oben beschrieben, in den Zeichnungen jedoch nicht dargestellt, ist jede der Steuerelektroden 120, 130, 140 an jeweils eine Signalleitung angeschlossen. Des weiteren ist jede der Signalleitungen mit einem Unterbau an einem Ende versehen, um an eine externe Antriebseinheit angeschlossen zu werden. Die Signalleitungen, die jeweils mit einem Unterbau versehen sind und der folgende Herstellungsprozeß werden im folgenden im Detail beschrieben.
  • Der Stand der Technik zum Herstellen eines CMOS-Bildsensors wird im folgenden im Detail beschrieben. Die 3A bis 3F stellen Querschnitts-Ansichten, die Prozeßschritte eines Verfahrens des Stands der Technik zum Herstellen eines CMOS-Bildsensor zeigen, dar, die entlang der Linie I – I' abgenommen wurden.
  • Unter Bezugnahme auf 3A wird eine p(–)-Epitaxieschicht 2 mit niedriger Konzentration auf einer p-Halbleiterschicht 1 ausgebildet. Anschließend werden eine Unterbau-Oxidschicht 3, eine Unterbau-Nitridschicht 4 und eine Tetraethylorthosilikat- (TEOS) Oxidschicht 5 der Reihe nach auf der p(–)-Epitaxieschicht 2 ausgebildet. Eine lichtempfindliche Schicht 6 wird anschließend auf der TEOS-Oxidschicht 5 ausgebildet. Wie in 3B gezeigt, werden unter Verwendung einer Maske, die einen aktiven Bereich und einen die Vorrichtung teilenden Bereich definiert, Belichtungs- und Entwicklungsprozesse ausgeführt, um die lichtempfindliche Schicht 6 auf dem die Vorrichtung teilenden Bereich zu entfernen. Des weiteren wird die mit einer Maske versehene lichtempfindliche Schicht 6 als eine Maske verwendet, um selektiv die Unterbau-Oxidschicht 3, die Unterbau-Nitridschicht 4 und die TEOS-Oxidschicht 5 in dem die Vorrichtung teilenden Bereich zu entfernen.
  • Unter Bezugnahme auf 3C werden anschließend die mit einer Maske versehene Unterbau-Oxidschicht 3, Unterbau-Nitridschicht 4 und TEOS-Oxidschicht 5 als eine Maske verwendet, um die p(–)-Epitaxieschicht 2 auf dem die Vorrichtung teilenden Bereich zu ätzen, um eine vorgegebene Dicke herzustellen, wodurch ein Graben ausgebildet wird. Anschließend wird die gesamte lichtempfindliche Schicht 6 vollständig entfernt. Danach, wie oben in 3D dargestellt, wird eine Opfer-Oxidschicht 8 ausgebildet, um eine dünne Dicke auf der gesamten Oberfläche des Substrats auszubilden, auf dem der Graben 7 ausgebildet ist. An dieser Stelle wird die Opfer-Oxidschicht 8 ebenfalls auf inneren Oberflächen des Grabens 7 ausgebildet. Und die O3-TEOS-Schicht 9 wird bei einer Temperatur behandelt, die gleich 1000 Grad Celsius (°C) ist oder darüber liegt. Unter Bezugnahme auf 3E wird des weiteren ein chemisch-mechanischer Polierprozeß (CMP) ausgeführt, um die O3-TEOS-Schicht 9 zu entfernen, mit Ausnahme von einem Abschnitt auf dem Grabenbereich. Die mit einer Maske versehene Unterbau-Oxidschicht 3, Unterbau-Nitridschicht 4 und TEOS-Oxidschicht werden anschließend entfernt.
  • Obwohl dies in den Zeichnungen nicht dargestellt ist, werden eine p-Wanne und eine n-Wanne auf der Epitaxieschicht 2 der entsprechenden Bereiche ausgebildet. Unter Bezugnahme auf 3F werden eine Steuerelektroden-Isolierschicht und eine leitende Schicht der Reihe nach auf der gesamten Oberfläche des Substrats ausgebildet. Anschließend werden die Steuerelektroden-Isolierschicht und die leitende Schicht der Reihe nach entfernt, wodurch eine Steuerelektrode 11 und eine Steuerelektroden-Isolierschicht 10 ausgebildet werden. Anschließend wird eine Isolierschicht auf der gesamten Oberfläche ausgebildet, die anschließend zurückgeätzt wird, wodurch eine Seitenwand-Isolierschicht 12 auf den Seitenoberflächen der Steuerelektrode 11 ausgebildet wird.
  • Des weiteren werden p-Störstellen-Ionen und n-Störstellen-Ionen in einen Fotodioden-Bereich injiziert, wodurch eine Fotodiode ausgebildet wird. Anschließend, obwohl dies in den Zeichnungen nicht dargestellt ist, werden entgegengesetzt leitende Störstellen-Ionen in die entsprechende p-Wanne und die n-Wanne injiziert, wodurch auf jedem der Transistoren Source-/Drain-Anschluß-Bereiche ausgebildet werden. Abschließend werden entsprechende Farbfilterschichten und Mikrolinsen auf der Fotodiode ausgebildet.
    •
  • Der CMOS-Bildsensor und das Verfahren zum Herstellen desselben nach dem Stand der Technik weisen jedoch die folgenden Nachteile auf. Wenn der Graben auf dem die Vorrichtung teilenden Bereich ausgebildet wird, wird die Silizium-Gitterstruktur der Epitaxieschicht in der Nähe des die Vorrichtung teilenden Bereichs beschädigt, wodurch ein Abfließen von elektrischem Strom in der Fotodiode verursacht wird, wodurch die lichtaufnehmende Eigenschaft der Fotodiode verschlechtert wird.
  • Des weiteren wird die Oberfläche des Fotodioden-Bereichs beschädigt durch den Entfernungsprozeß für die Unterbau-Oxidschicht und den Ausbildungsprozeß der Opfer-Oxidschicht. Dies verursacht, daß eine unnötige Trennflächen-Falle auftritt, die auf eine Silizium-Schlenkerbindung zurückzuführen ist, wodurch die lichtaufnehmende Eigenschaft der Fotodiode ebenfalls verschlechtert wird.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellt eine entsprechende schematische Schaltkreis-Darstellung eines allgemeinen CMOS-Bildsensors dar.
  • 2 stellt eine schematische Anordnungs-Darstellung eines allgemeinen CMOS-Bildsensors dar.
  • 3A bis 3F stellen Querschnitts-Ansichten dar, die Prozeßschritte eines Verfahrens nach dem Stand der Technik zum Herstellen eines CMOS-Bildsensors zeigen.
  • 4A bis 4G stellen Querschnitts-Ansichten einer Halbleiter-Vorrichtung in verschiedenen Bearbeitungsstufen dar, die hierin beschrieben werden.
  • DETAILLIERTE BESCHREIBUNG DER VORRICHTUNG
  • Die vorliegende Offenbarung ist für einen großen Bereich von Anwendungen geeignet. Sie ist jedoch insbesondere geeignet zum Reduzieren von Metallunterbau-Partikeln, die während eine Unterbau-Prüfprozesses ausgebildet werden, wodurch ein Bildsensor mit hoher Qualität bereitgestellt wird, der verbesserte lichtaufnehmende Eigenschaften aufweist.
  • Unter Bezugnahme auf 4A wird eine p(–)-Epitaxieschicht 32 mit niedriger Konzentration auf einer p-Halbleiterschicht 31 ausgebildet. Anschließend werden eine Unterbau-Oxidschicht 33, eine Unterbau-Nitridschicht 34 und eine Tetraethylorthosilikat- (TEOS) Oxidschicht 35 der Reihe nach auf der p(–)-Epitaxieschicht 32 ausgebildet. Eine lichtempfindliche Schicht 66 wird anschließend auf der TEOS-Oxidschicht 35 ausgebildet. Wie in 4B gezeigt, werden unter Verwendung einer Maske, die einen aktiven Bereich und einen die Vorrichtung teilenden Bereich definiert, Belichtungs- und Entwicklungsprozesse ausgeführt, um die lichtempfindliche Schicht 36 auf dem die Vorrichtung teilenden Bereich zu entfernen. Des weiteren wird die mit einer Maske versehene lichtempfindliche Schicht 36 als eine Maske verwendet, um selektiv die Unterbau-Oxidschicht 33, die Unterbau-Nitridschicht 34 und die TEOS-Oxidschicht 35 in dem die Vorrichtung teilenden Bereich zu entfernen.
  • Unter Bezugnahme auf 4C werden anschließend die mit einer Maske versehene Unterbau-Oxidschicht 33, Unterbau-Nitridschicht 34 und TEOS-Oxidschicht 35 als eine Maske verwendet, um die p-Epitaxieschicht 32 auf dem die Vorrichtung teilenden Bereich zu ätzen, um eine vorgegebene Dicke herzustellen, wodurch ein Graben 37 ausgebildet wird. Anschließend, wie oben in 4D dargestellt, wird eine Opfer-Oxidschicht 38 auf den inneren Oberflächen des Grabens 37 durch einen Wärme-Oxidationsprozeß ausgebildet. Die Opfer-Oxidschicht 38 kann so ausgebildet werden, daß sie eine dünne Dicke aufweist. Anschließend werden (p+)-Störstellen-Ionen mit hoher Konzentrationen in die inneren Oberflächen des Grabens 37 injiziert, wodurch ein p(+)-Störstellen-Ionen-Bereich 39 mit hoher Konzentration ausgebildet wird. An diesem Punkt werden die p(+)-Störstellen-Ionen mit hoher Konzentration injiziert, wozu ein Ionen-Schräginjektionsverfahren verwendet wird.
  • Unter Bezugnahme auf 4E wird eine hochdichte Plasma- (HDP) Oxidschicht 40 über der Oberfläche der Vorrichtung angelegt, wodurch der Grabenbereich 37 gefüllt wird.
  • Unter Bezugnahme auf 4F wird ein chemisch-mechanischer Polierprozeß (CMP) ausgeführt, um die HDP-Oxidschicht 40 zu entfernen, mit Ausnahme des Abschnitts auf dem Grabenbereich 37. Die mit einer Maske versehene Unterbau-Oxidschicht 33, Unterbau-Nitridschicht 34 und TEOS-Oxidschicht 35 werden anschließend entfernt. Allerdings verbleibt die Unterbau-Oxidschicht 33 immer noch auf der Oberfläche der Epitaxieschicht 32. Der Unterbau-Oxidschichtrest wird als eine Puffer-Oxidschicht eingesetzt, die zur Ionen-Injektion in einem späteren Prozeß verwendet wird.
  • Obwohl dies in den Zeichnungen nicht dargestellt ist, werden eine p-Wanne und eine n-Wanne auf der Epitaxieschicht 32 der entsprechenden Bereiche ausgebildet. Unter Bezugnahme auf 4G wird die Unterbau-Oxidschicht 33 entfernt, und auf der gesamten Oberfläche des Substrats werden eine Steuerelektroden-Isolierschicht und eine leitende Schicht der Reihe nach ausgebildet, die anschließend selektiv entfernt werden, um so eine Steuerelektrode 42 und eine Steuerelektroden-Isolierschicht 41 auszubilden. Anschließend werden n- Störstellen-Ionen in den Fotodioden-Bereich injiziert, um eine Fotodiode 44 auszubilden. Ein leicht dotierter Drain-Anschluß (LDD) wird in dem Source-/Drain-Anschluß-Bereich des aktiven Bereichs ausgebildet.
  • Anschließend wird eine Isolierschicht auf der gesamten Oberfläche des Substrats angelegt, und die Isolierschicht wird danach zurückgeätzt, wodurch eine Seitenwand-Isolierschicht 43 an den Seitenoberflächen der Steuerelektrode 42 ausgebildet wird. Anschließend, obwohl dies in den Zeichnungen nicht gezeigt ist, werden entgegengesetzt leitende Störstellen-Ionen in die entsprechende p-Wanne und n-Wanne injiziert, wodurch auf jedem der Transistoren Source-/Drain-Anschluß-Bereiche ausgebildet werden. Des weiteren werden p(P0)-Störstellen-Ionen auf die Oberfläche der Fotodiode 44 injiziert, um einen P0-Störstellen-Bereich 45 auszubilden. Danach werden durch einen üblicherweise verwendeten Herstellungsprozeß entsprechende Farbfilterschichten und Mikrolinsen auf der Fotodiode 44 ausgebildet.
  • Daher wird, wie in 4G gezeigt, in der Struktur der Fotodiode des hierin offenbarten CMOS-Bildsensors ein p(+)-Störstellen-Bereich mit hoher Konzentration auf dem die Vorrichtung teilenden Bereich ausgebildet, und ein P0-Störstellen-Bereich wird auf der Oberfläche der Fotodiode ausgebildet. Da die untere Oberfläche aus einer p(–)-Epitaxieschicht ausgebildet wird, wird die Fotodiode durch einen p-Störstellen-Bereich bedeckt.
  • Wie oben beschrieben, weisen der CMOS-Bildsensor und das Verfahren zum Herstellen desselben, wie hierin offenbart, die folgenden Nachteile auf. Vor allem wird in dem die Vorrichtung teilenden Bereich ein Graben ausgebildet, und p-Störstellen-Ionen werden an den inneren Wänden des Grabens ausgebildet, so dass ein p(+)-Störstellen-Bereich auf der p(–)-Epitaxieschicht um den Graben ausgebildet wird. Selbst wenn daher die Silizium-Gitterstruktur der p(–)-Epitaxieschicht während des Prozesses zum Ausbilden des Grabens beschädigt wird, tritt kein Abfließen der elektrischen Ladung in der Fotodiode auf, wodurch die lichtaufnehmende Eigenschaft der Fotodiode verbessert wird.
  • Nach dem Ausführung eines CMP-Prozesses zum Ausbilden einer die Vorrichtung teilenden Schicht verbleibt die Unterbau-Oxidschicht des weiteren immer noch auf der Oberfläche der Fotodiode, und daher ist eine separate Opfer-Oxidschicht nicht erforderlich. Während des Prozesses zum Ausbilden der p-Wanne und der n-Wanne verhindert die Unterbau-Oxidschicht, daß die Oberfläche der Fotodiode beschädigt wird, wodurch die lichtaufnehmenden Eigenschaften der Fotodiode verbessert werden, wie beispielsweise bei geringer Lichtstärke.
  • In einem Beispiel kann der offenbarte CMOS-Bildsensor ein Halbleitersubstrat umfassen, das einen die Vorrichtung teilenden Bereich und einen aktiven Bereich umfaßt, die darauf definiert sind, eine Fotodiode, die einen aktiven Bereich des Halbleitersubstrats umfaßt, der durch einen p-Störstellen-Bereich bedeckt wird und optische elektrische Ladungen in Übereinstimmung mit einer Leuchtstärke eines Lichts erzeugt, und Farbfilterschichten und Mikrolinsen, die auf einer vertikalen Linie der Fotodiode ausgebildet werden.
  • In einem anderen Beispiel kann der CMOS-Bildsensor ein Halbleitersubstrat umfassen, das einen die Vorrichtung teilenden Bereich und einen aktiven Bereich umfaßt, die darauf definiert sind, einen Graben, der auf dem die Vorrichtung teilenden Bereich des Halbleitersubstrats ausgebildet wird, einen ersten p-Störstellen-Bereich, der an inneren Wänden des Grabens ausgebildet wird, eine die Vorrichtung teilende Schicht, die auf dem aktiven Bereich ausgebildet wird, der zu dem ersten p-Störstellen-Bereich benachbart ist, einen zweiten p-Störstellen-Bereich, der auf einer Oberfläche des Fotodioden-Bereichs ausgebildet wird, und Farbfilterschichten und Mikrolinsen, die auf einer vertikalen Linie der Fotodiode ausgebildet werden.
  • In einem Ausführungsbeispiel kann die die Vorrichtung teilende Schicht als eine Plasma-Oxidschicht hoher Dichte (HPD) ausgebildet sein.
  • Ein offenbartes Beispielverfahren kann das Ausbilden von wenigstens einer ersten Unterbauschicht und einer zweiten Unterbauschicht auf einem p-Halbleitersubstrat umfassen, das einen aktiven Bereich und einen die Vorrichtung teilenden Bereich aufweist, die darauf definiert sind, das Entfernen der ersten Unterbauschicht und der zweiten Unterbauschicht auf dem die Vorrichtung teilenden Bereich, um die p-Halbleiterschicht freizulegen, und das selektive Entfernen der freigelegten p-Halbleiterschicht, wodurch ein Graben ausgebildet wird, das Ausbilden eines ersten p-Störstellen-Bereichs auf einem Abschnitt des p-Halbleitersubstrats, der an inneren Wänden des Grabens ausgebildet wird, das Ausbilden einer die Vorrichtung teilenden Isolierschicht auf der gesamten Oberfläche des p-Halbleitersubstrats, um den Graben zu füllen, das Entfernen der die Vorrichtung teilenden Isolierschicht, so daß die vorrichtungsteilende Isolierschicht nur in dem Graben verbleibt, und das Entfernen der zweiten Unterbauschicht und das Injizieren von n-Störstellen-Ionen auf den aktiven Bereich, wodurch ein Fotodioden-Bereich ausgebildet wird.
  • Die erste Unterbauschicht kann aus einer Oxidschicht ausgebildet werden, und die zweite Unterbauschicht kann aus einer Oxidschicht, einer Nitridschicht und einer Tetraethylorthosilikat- (TEOS) Oxidschicht ausgebildet werden, die darüber angelegt wird.
  • Des weiteren kann ein Beispielverfahren vor dem Ausbilden eines ersten p-Störstellen-Bereichs auf einem Abschnitt des p-Halbleitersubstrats, der an inneren Wänden des Grabens ausgebildet wird, das Ausbilden einer Opfer-Oxidschicht auf inneren Wänden des Grabens umfassen. Des weiteren kann die Opfer-Oxidschicht unter Verwendung eines Wärme-Oxidationsprozesses ausgebildet werden. Der erste p-Störstellenbereich kann ausgebildet werden durch Injizieren von p-Störstellen-Ionen unter Verwendung eines Ionen-Schräginjektionsverfahrens.
  • Wie oben angemerkt, kann die vorrichtungsteilende Isolierschicht auf einer HDP-Oxidschicht ausgebildet werden. Die vorrichtungsteilende Isolierschicht und die zweite Unterbauschicht werden unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP) entfernt.
  • Ein weiteres Verfahren kann das Ausbilden eines ersten p-Störstellen-Bereichs auf einer Oberfläche des Fotodioden-Bereichs und das Ausbilden einer Steuerelektroden-Isolierschicht und einer Steuerelektrode auf dem p-Halbleitersubstrat, das Ausbilden eines Source-/Drain-Anschluß-Bereichs und das Ausbilden von Farbfilterschichten und Mikrolinsen auf einer oberen Oberfläche des Fotodioden-Bereichs umfassen.
  • Diese Anmeldung beansprucht den Nutzen der koreanischen Patentanmeldung Nr. 10-2004-0070840, die am 6. September 2004 eingereicht wurde, die hiermit durch Bezugnahme so integriert wird, als wäre sie hierin vollständig erläutert worden.
  • Obwohl gewisse Vorrichtungen, die in Übereinstimmung mit Lehren der Erfindung konstruiert sind, hierin beschrieben wurden, ist der Umfang der Abdeckung dieses Patents nicht darauf beschränkt. Im Gegenteil deckt dieses Patent jede Vorrichtung, jedes Verfahren und jeden Herstellungsartikel ab, die billigermaßen unter den Umfang der Ansprüche im Anhang fallen, entweder buchstäblich oder unter den Lehren von Entsprechungen.

Claims (12)

  1. Komplementärer Metalloxid-Halbleiter- (CMOS) Bildsensor, umfassend: ein Halbleitersubstrat, das einen die Vorrichtung teilenden Bereich und einen aktiven Bereich aufweist, die darauf definiert sind; eine Fotodiode, die den aktiven Bereich des Halbleitersubstrats aufweist, der von einem p-Störstellen-Bereich bedeckt wird und optische elektrische Ladungen in Übereinstimmung mit der Leuchtdichte eines Lichts erzeugt; und Farbfilterschichten und Mikrolinsen, die auf einer vertikalen Linie der Fotodiode ausgebildet werden.
  2. Komplementärer Metalloxid-Halbleiter- (CMOS) Bildsensor, umfassend: ein Halbleitersubstrat, das einen die Vorrichtung teilenden Bereich und einen aktiven Bereich aufweist, die darauf definiert sind; einen Graben, der auf dem die Vorrichtung teilenden Bereich des Halbleitersubstrats ausgebildet wird; einen ersten p-Störstellen-Bereich, der an inneren Wänden des Grabens ausgebildet wird; eine die Vorrichtung teilende Schicht, die auf dem aktiven Bereich ausgebildet wird, die dem ersten p-Störstellen-Bereich benachbart ist; einen zweiten p-Störstellen-Bereich, der auf einer Oberfläche des Fotodioden-Bereichs ausgebildet wird; und Farbfilterschichten und Mikrolinsen, die auf einer vertikalen Linie der Fotodiode ausgebildet werden.
  3. CMOS-Bildsensor nach Anspruch 1, wobei die vorrichtungsteilende Schicht aus einer hochdichten Plasma- (HDP) Oxidschicht ausgebildet wird.
  4. Verfahren zum Herstellen eines komplementären Metalloxid-Halbleiter- (CMOS) Bildsensors, umfassend: Ausbilden wenigstens einer ersten Unterbauschicht und einer zweiten Unterbauschicht auf einem p-Halbleitersubstrat, das einen aktiven Bereich und einen die Vorrichtung teilenden Bereich aufweist, die darauf definiert sind; Entfernen der ersten Unterbauschicht und der zweiten Unterbauschicht auf dem die Vorrichtung teilenden Bereich, um so die p-Halbleiterschicht freizulegen und selektiv die freigelegte p-Halbleiterschicht zu entfernen, wodurch ein Graben ausgebildet wird; Ausbilden eines ersten p-Störstellen-Bereichs auf einem Abschnitt des p-Halbleitersubstrats, das an inneren Wänden des Grabens ausgebildet wird; Ausbilden einer die Vorrichtung teilenden Isolierschicht auf einer gesamten Oberfläche des p-Halbleitersubstrats, um so den Graben zu füllen; Entfernen der die Vorrichtung teilenden Isolierschicht, so daß die vorrichtungsteilende Isolierschicht nur in dem Graben verbleibt, und Entfernen der zweiten Unterbauschicht; und Injizieren von n-Störstellen-Ionen auf den aktiven Bereich, wodurch ein Fotodioden-Bereich ausgebildet wird.
  5. Verfahren nach Anspruch 4, wobei die erste Unterbauschicht aus einer Oxidschicht ausgebildet wird, und wobei die zweite Unterbauschicht aus einer Oxidschicht oder einer Nitridschicht und einer Tetraethylorthosilikat- (TEOS) Oxidschicht ausgebildet wird, die darauf angelegt wird.
  6. Verfahren nach Anspruch 4, des weiteren umfassend, bevor ein erster p-Störstellen-Bereich auf einem Abschnitt des p-Halbleitersubstrats ausgebildet wird, das auf inneren Wänden des Grabens ausgebildet wird, das Ausbilden einer Opfer-Oxidschicht auf inneren Wänden des Grabens.
  7. Verfahren nach Anspruch 6, wobei die Opfer-Oxidschicht durch Verwenden eines Wärme-Oxidationsprozesses ausgebildet wird.
  8. Verfahren nach Anspruch 4, wobei der erste p-Störstellen-Bereich durch Injizieren von p-Störstellen-Ionen unter Verwendung eines geneigten Injektionsverfahrens ausgebildet wird.
  9. Verfahren nach Anspruch 4, wobei die vorrichtungsteilende Isolierschicht aus einer hochdichten Plasma- (FDP) Oxidschicht ausgebildet wird.
  10. Verfahren nach Anspruch 4, wobei die vorrichtungsteilende Schicht und die zweite Unterbauschicht durch Verwendung eines chemisch-mechanischen Polierprozesses (CMP) entfernt werden.
  11. Verfahren nach Anspruch 4, des weiteren umfassend das Ausbilden eines ersten p-Störstellen-Bereichs auf einer Oberfläche des Fotodioden-Bereichs.
  12. Verfahren nach Anspruch 4, des weiteren umfassend: Ausbilden einer Steuerelektroden-Isolierschicht und einer Steuerelektrode auf dem Halbleitersubstrat; Ausbilden eines Source-/Drain-Anschluß-Bereichs; und Ausbilden von Farbfilterschichten und Mikrolinsen auf einer oberen Oberfläche des Fotodioden-Bereichs.
DE102004063147A 2004-09-06 2004-12-22 Verfahren zum Herstellen von CMOS-Bildsensoren Expired - Fee Related DE102004063147B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040070840A KR100741875B1 (ko) 2004-09-06 2004-09-06 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR2004-0070840 2004-09-06

Publications (2)

Publication Number Publication Date
DE102004063147A1 true DE102004063147A1 (de) 2006-03-23
DE102004063147B4 DE102004063147B4 (de) 2007-05-16

Family

ID=36159649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063147A Expired - Fee Related DE102004063147B4 (de) 2004-09-06 2004-12-22 Verfahren zum Herstellen von CMOS-Bildsensoren

Country Status (5)

Country Link
US (1) US20060049437A1 (de)
JP (1) JP4115446B2 (de)
KR (1) KR100741875B1 (de)
CN (1) CN100423278C (de)
DE (1) DE102004063147B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034772A (ja) * 2006-08-01 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置及び固体撮像装置の製造方法およびカメラ
CN101861650A (zh) * 2007-08-10 2010-10-13 阿雷光电公司 具有沟道隔离的背照式薄型光电二极管阵列
US11289530B2 (en) * 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
US11282890B2 (en) 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153478A1 (en) * 2001-04-18 2002-10-24 Chih-Hsing Hsin Method of preventing cross talk
WO2004044989A1 (en) * 2002-11-12 2004-05-27 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
WO2005031874A1 (en) * 2003-09-03 2005-04-07 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
DE102004062926A1 (de) * 2003-12-31 2005-08-04 Dongbuanam Semiconductor Inc. Bildsensor und Verfahren zu dessen Herstellung

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3283293A (en) * 1964-02-13 1966-11-01 Sonic Engineering Company Particle velocity detector and means for canceling the effects of motional disturbances applied thereto
US4486865A (en) * 1980-09-02 1984-12-04 Mobil Oil Corporation Pressure and velocity detectors for seismic exploration
US4477887A (en) * 1981-09-08 1984-10-16 Shell Oil Company Low noise mounting for accelerometer used in marine cable
US4437175A (en) * 1981-11-20 1984-03-13 Shell Oil Company Marine seismic system
US4520467A (en) * 1982-03-18 1985-05-28 Shell Oil Company Marine seismic system
US4618949A (en) * 1984-03-19 1986-10-21 Lister Clive R B Self-orienting directionally sensitive geophone
CA1299387C (en) * 1986-12-15 1992-04-28 J. Barrie Franklin High sensitivity accelerometer for crossed dipoles acoustic sensors
US4935903A (en) * 1989-05-30 1990-06-19 Halliburton Geophysical Services, Inc. Reinforcement of surface seismic wavefields
EG19158A (en) * 1989-08-25 1996-02-29 Halliburton Geophys Service System for attenuation of water-column reverberation
US5235554A (en) * 1991-03-11 1993-08-10 Halliburton Geophysical Services, Inc. Method for correcting impulse response differences of hydrophones and geophones as well as geophone coupling to the water-bottom in dual-sensor, bottom-cable seismic operations
US5392258A (en) * 1993-10-12 1995-02-21 The United States Of America As Represented By The Secretary Of The Navy Underwater acoustic intensity probe
US5384753A (en) * 1993-12-03 1995-01-24 Western Atlas International, Inc. Self-orienting seismic detector
SE9500729L (sv) * 1995-02-27 1996-08-28 Gert Andersson Anordning för mätning av vinkelhastighet i enkristallint material samt förfarande för framställning av sådan
FI100558B (fi) * 1996-06-20 1997-12-31 Geores Engineering E Jalkanen Sensorilaite asennon ja kiihtyvyyden 3-dimensionaaliseksi mittaamiseks i
JPH1098176A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
US5960276A (en) * 1998-09-28 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process
US6172940B1 (en) * 1999-01-27 2001-01-09 The United States Of America As Represented By The Secretary Of The Navy Two geophone underwater acoustic intensity probe
US6194285B1 (en) * 1999-10-04 2001-02-27 Taiwan Semiconductor Manufacturing Company Formation of shallow trench isolation (STI)
US6512980B1 (en) * 1999-10-19 2003-01-28 Westerngeco Llc Noise reference sensor for use in a dual sensor towed streamer
US6605506B2 (en) * 2001-01-29 2003-08-12 Silicon-Based Technology Corp. Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays
KR100748324B1 (ko) * 2001-06-28 2007-08-09 매그나칩 반도체 유한회사 이미지센서의 제조 방법
US6370084B1 (en) * 2001-07-25 2002-04-09 The United States Of America As Represented By The Secretary Of The Navy Acoustic vector sensor
US6720595B2 (en) * 2001-08-06 2004-04-13 International Business Machines Corporation Three-dimensional island pixel photo-sensor
DE60232250D1 (de) * 2001-08-20 2009-06-18 Honeywell Int Inc Bogenförmige federelemente für mikro-elektromechanischen beschleunigungssensor
KR100562668B1 (ko) * 2001-12-28 2006-03-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
US7239577B2 (en) * 2002-08-30 2007-07-03 Pgs Americas, Inc. Apparatus and methods for multicomponent marine geophysical data gathering
US6818930B2 (en) * 2002-11-12 2004-11-16 Micron Technology, Inc. Gated isolation structure for imagers
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
KR100461973B1 (ko) * 2003-01-13 2004-12-18 매그나칩 반도체 유한회사 시모스 이미지센서의 제조방법
JP3729814B2 (ja) * 2003-02-21 2005-12-21 松下電器産業株式会社 固体撮像装置
US7123543B2 (en) * 2003-07-16 2006-10-17 Pgs Americas, Inc. Method for seismic exploration utilizing motion sensor and pressure sensor data
US7367232B2 (en) * 2004-01-24 2008-05-06 Vladimir Vaganov System and method for a three-axis MEMS accelerometer
US20050194201A1 (en) * 2004-03-03 2005-09-08 Tenghamn Stig R.L. Particle motion sensor for marine seismic sensor streamers
US7359283B2 (en) * 2004-03-03 2008-04-15 Pgs Americas, Inc. System for combining signals of pressure sensors and particle motion sensors in marine seismic streamers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153478A1 (en) * 2001-04-18 2002-10-24 Chih-Hsing Hsin Method of preventing cross talk
WO2004044989A1 (en) * 2002-11-12 2004-05-27 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
WO2005031874A1 (en) * 2003-09-03 2005-04-07 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
DE102004062926A1 (de) * 2003-12-31 2005-08-04 Dongbuanam Semiconductor Inc. Bildsensor und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JP2006080476A (ja) 2006-03-23
KR100741875B1 (ko) 2007-07-23
DE102004063147B4 (de) 2007-05-16
KR20060022072A (ko) 2006-03-09
JP4115446B2 (ja) 2008-07-09
CN100423278C (zh) 2008-10-01
CN1747175A (zh) 2006-03-15
US20060049437A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE102007051312B4 (de) Verfahren zur Herstellung einer CMOS-Einrichtung mit Peltier-Element und Fotodiode
DE19908457B4 (de) CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung
DE102004063141B4 (de) Verfahren zum Herstellen eines CMOS-Bildsensors
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102008046030A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102006061023A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE102006058007A1 (de) Vertikales-Farbfilter-Detektor-Gruppe und Verfahren zu ihrer Herstellung
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE4010885C2 (de)
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE112010004123T5 (de) Farboptimierter Bildsensor
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102008046260A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102005063095A1 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102007062127A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE3005766A1 (de) Festkoerper-abbildungsanordnung
DE102005063111B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DONGBU ELECTRONICS CO.,LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701